JP3840806B2 - 符号化・復号化装置 - Google Patents
符号化・復号化装置 Download PDFInfo
- Publication number
- JP3840806B2 JP3840806B2 JP17499898A JP17499898A JP3840806B2 JP 3840806 B2 JP3840806 B2 JP 3840806B2 JP 17499898 A JP17499898 A JP 17499898A JP 17499898 A JP17499898 A JP 17499898A JP 3840806 B2 JP3840806 B2 JP 3840806B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- bit
- conversion
- exclusive
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、コンピュータ用の光磁気ディスクドライブ等の光学的記録再生装置あるいはハードディスクドライブ等の磁気記録再生装置や各種通信装置に用いられる固定長変換符号のうち、特にビット情報0及びビット情報1の両方の最大連続数の制限されたNRZI(Non Return to Zero Inverted )変調用符号の符号変換方法及び符号化・復号化装置に関する。
【0002】
【従来の技術】
データ語長をm、符号語長をnとしたとき、m/n変換符号として表される固定長変換符号においては、ごく一般的なNRZI変調を前提とした場合、通常、用いられるシステムの信号処理回路の安定動作を保証するために、その変換符号語におけるビット情報0の最大連続数(最大ランレングス)が制限されるが、近年では、さらにビット情報0の最大連続数に加えてビット情報1の最大連続数も同時に制限されるようになってきた。
【0003】
このビット情報1の最大連続数が制限される理由は、用いられる信号等化方式によって多少異なる場合があるが、いずれの場合も、その効果は、データ検出回路の安定動作あるいはエラー確率の低減として現れるものである。
【0004】
例えば、パーシャルレスポンスクラス1等化やパーシャルレスポンスクラス2等化が用いられる系においては、NRZI変調前の符号のビット情報1の最大連続数を制限することによって、等化後に出力が0となる符号系列を有限とすることができ、信号検出回路の一部であるPLL(Phase Locked Loop )やAGC(Auto Gain Controller)等の回路を安定に動作させることが可能となることが知られている。
【0005】
またさらに、パーシャルレスポンスクラス1等化と最尤検出とが組み合わされる系においては、ビット情報1の最大連続数を制限することによって、最尤検出回路におけるパスメモリ長を短くすることができる。
例えば、パーシャルレスポンスクラス1等化と最尤検出とが組み合わされた信号処理系を有する、DDS3(Digital Data Storage III)やAIT1(Advanced Intelligent Tape I )等の市販のテープストリーマーシステムにおいて採用されているNRZI変調用8/10変換符号においては、ビット情報0の最大連続数が3、ビット情報1の最大連続数が14に、各々制限されている。
【0006】
例えば判定帰還等化と木検索信号検出法とが組み合わされる系においては、ビット情報1の最大連続数を制限することによって、木検索アルゴリズムにおける幾つかのパスを削除することができ、そのエラー確率を低減させることができる。
特に、ビット情報1の最大連続数が2に制限された符号は、近年ではMTR(Maximum Transition Run)符号と呼ばれ、多くの研究が行われている。ビット情報0の最大連続数を5、ビット情報1の最大連続数を2に、各々制限したMTR符号は、8/10変換符号として構成できることが知られている。
【0007】
このように、これまでごく一般的に用いられている、ビット情報0及びビット情報1の各々の最大連続数の制限されたランレングス制限符号においては、ビット情報0の最大連続数、あるいはビット情報1の最大連続数のいずれか一方の最大連続数をできるだけ小さくすることに重点を置いているため、ビット情報0の最大連続数とビット情報1の最大連続数とは、異なる値であるのが通常であった。
【0008】
図16は、一般的な記録再生装置のデジタル信号処理のためのブロック図の一例を示す。
図16において、符号化器31によってm:nの比に変換された符号は、D/A変換器32によって記録矩形波に変換され、記録再生回路33によって、記録媒体上に信号が磁気ヘッドあるいは光ピックアップ等を用いて記録再生される。磁気ヘッドあるいは光ピックアップからの再生波は、アナログ等化器34を用いて所定の目標等化特性に等化された後、A/D変換器35によってデジタル信号に変換され、符号検出器36によって符号検出された後、復号化器37によってn:mの比で出力データに変換される。ここで、アナログ等化器34による等化が十分でない場合には、A/D変換器35と符号検出器36との間にデジタル等化器が設けられる場合もある。また近年では、エラーレート低減のために、等化にはパーシャルレスポンス等化方式や判定帰還等化方式を用いると共に、符号検出器36には最尤検出器が用いられることが多い。
本発明は、特に図16における符号化器31及び復号化器37に関する。
【0009】
【発明が解決しようとする課題】
このように、近年用いられるNRZI変調用符号においては、ビット情報0の最大連続数に加えてビット情報1の最大連続数も同時に制限されるようになってきたが、このような符号の符号変換方法において、生成可能な符号語数の最大化や、その符号化器・復号化器の回路簡略化の考慮された方法は、これまで具体的に報告された例がない。
【0010】
従って、本発明の目的は、NRZI変調用符号の符号変換方法において、生成可能な符号語数を最大化や、その符号化器・復号化器の回路構成の簡略化を実現することにある。
【0011】
【課題を解決するための手段】
本発明に係る符号化装置は、符号系列の0及び1の両方の最大連続数の制限されてなるNRZI変調用固定長変換符号の符号化装置において、入力データビット数をm、出力符号ビット数をnとしたとき、この入力データの最上位ビット以外の(m−1)ビットに対して、0及び1の両方の最大連続数を等しくするように(m−1)/(n−2)変換を行なう符号化回路と、この入力データの最上位ビットと、この符号化回路の変換出力の各ビットとの排他的論理和をとる(n−2)個の排他的論理和回路と、この入力データの最上位ビットと、この入力データの上位2番目のビットとの排他的論理和をとる1個の排他的論理和回路とを備え、この入力データの最上位ビットが、この出力符号の最上位ビットとされ、この(n−2)個の排他的論理和回路の出力が、この出力符号の上位2ビット目〜(n−1)ビット目とされ、この1個の排他的論理和回路の出力が、この出力符号の再下位ビットとされることを特徴とする。
【0012】
この符号化装置は、符号系列の0及び1の両方の最大連続数の制限されてなるNRZI変調用固定長変換符号の符号変換方法であって、その符号系列の0及び1の両方の最大連続数を等しくし、且つ、変換符号語の半数をその残りの半数の0−1反転によって構成する符号変換方法を用いるための符号化装置であり、変換符号語の半数をその残りの半数の0−1反転によって構成するような符号マッピングを行わなかった場合に必要となる直接的なm/n符号化装置と比較して、回路構成が簡単である。
【0013】
次に、本発明に係る復号化装置は、符号系列の0及び1の両方の最大連続数の制限されてなるNRZI変調用固定長変換符号であって、その符号系列の0及び1の両方の最大連続数を等しくし、且つ、変換符号語の半数をその残りの半数の0−1反転によって構成したNRZI変調用固定長変換符号の復号化装置において、入力符号ビット数をn、出力データビット数をmとしたとき、この入力符号の最上位ビットと、この入力符号の上位2ビット目〜(n−1)ビット目との排他的論理和をとる(n−2)個の排他的論理和回路と、この入力符号の最上位ビットと、この入力符号の最下位ビットとの排他的論理和をとる1個の排他的論理和回路と、この(n−2)個の排他的論理和回路の出力に対して(n−2)/(m−2)変換を行なう復号化回路とを備え、この入力符号の最上位ビットが、この出力データの最上位ビットとされ、この1個の排他的論理和回路の出力が、この出力データの上位2ビット目とされ、この復号化回路の変換出力が、この出力データの上位3ビット目〜最下位ビットとされることを特徴とする。
【0014】
この復号化装置は、符号系列の0及び1の両方の最大連続数の制限されてなるNRZI変調用固定長変換符号の符号変換方法であって、その符号系列の0及び1の両方の最大連続数を等しくし、且つ、変換符号語の半数をその残りの半数の0−1反転によって構成する符号変換方法を用いるための復号化装置であり、変換符号語の半数をその残りの半数の0−1反転によって構成するような符号マッピングを行わなかった場合に必要となる直接的なn/m復号化装置と比較して、回路構成が簡単である。
【0015】
【発明の実施の形態】
以下、本発明を具体的実施例に基づいて説明する。
ただし本発明が、以下の具体的実施例に限られるものでないことは、その文脈から明らかである。
【0016】
〔実施例〕
表1に、ビット情報0の最大連続数k及びビット情報1の最大連続数k’を、k+k’の値を一定(ここではk+k’=8とした)として、各々変化させた場合の、各符号の論理限界容量(Shannon Capacity)及び生成可能な9ビット符号の数を示す。ただし、ここでShannon Capacityとは、与えられた拘束条件を満足する符号の変換効率の、理論上の上界値である。
表1は、本発明の実施例及び比較例である。
【0017】
【表1】
【0018】
表1より明らかなように、Shannon Capacityを最大とするk及びk’の条件はk=k’であり、このときに最も多くの符号語を生成でき、例えばk+k’=8のときに256(2の8乗)以上の符号語を生成できるのはk=k’=4のときだけであり、この条件で唯一8/9変換符号が構成できることがわかる。
【0019】
本発明者は、(表1はk+k’=8の場合について例示したものであるが)k+k’が他のいかなる値であっても、k+k’の値を一定とした場合、k=k’のときに符号のShannon Capacityが最大となり、最も多くの符号語を生成できることを見いだした。
すなわち本発明は、符号系列の0及び1の両方の最大連続数の制限されてなるNRZI変調用固定長変換符号の符号変換方法において、この符号系列の0及び1の両方の最大連続数を等しくすることを特徴とする。
【0020】
図1は、本発明の符号変換方法に用いられる、ビット情報0及びビット情報1の最大連続数がどちらもkである符号を生成するための状態遷移図である。
図1より明らかなように、図1において、各状態から発生するパスのビット情報0とビット情報1とを完全に入れ替えた状態遷移図は、図1と全く等価である。
すなわち、図1の状態遷移図から生成される全ての符号語を0−1反転させた符号語は、やはり図1の状態遷移図を満たす符号語となる。
図1においては、状態1,2,3,4を符号語の始点・終点とすることによって、最も多く符号語を生成させることが可能である。
【0021】
上述したように、図1において特にk=4と置いた場合、すなわちk=k’=4の条件において、8/9変換符号が構成できるため、この8/9変換符号の具体的な符号構成方法を、以下に本発明の具体例として示す。
【0022】
図2〜図6は、図1においてk=4で、且つ状態1,2,3,4を符号語の始点・終点とすることが可能な9ビット符号語の全てを10進数で表したものである。
【0023】
図2は、状態1,2,3,4の全ての状態を始点とすることが可能な258個の9ビット符号である。
図3は、状態1,2,4の3つの状態を始点とすることが可能な23個の9ビット符号である。
図4は、状態1,2,3の3つの状態を始点とすることが可能な23個の9ビット符号である。
図5は、状態2,4の2つの状態を始点とすることが可能な12個の9ビット符号である。
図6は、状態1,3の2つの状態を始点とすることが可能な12個の9ビット符号である。
【0024】
図2〜図6から明らかなように、図1において状態1,2,3,4を符号語の始点・終点とすることが可能な全ての9ビット符号語の組み合わせは計293通り存在し、これは8ビットデータの変換に必要な256個を超えているため、図1の状態遷移図を満たす8/9変換符号を構成できる。
ただしここで、状態1,2,3,4の全ての状態を始点とすることが可能な図2に示されてなる9ビット符号の数だけで既に258個存在するため、この8/9変換符号は、図2に示した符号語から2符号語を除去するだけで、実質状態数1で、必要な256符号語分の符号化を行なうことが可能である。
【0025】
図7は、図2から選んだ256符号語分の8/9変換符号の前半128符号語について、具体的に符号を割り当てた符号変換表の一例である。ただし図7において、INは入力の8ビットデータを10進数で、OUTは符号化語の9ビットデータを2進数で、各々記述してある。
図8は、256符号語分の8/9変換符号の後半128符号語について、具体的に符号を割り当てた符号変換表の一例である。
【0026】
ここで、図8に示されてなる符号語は、全て図7に示されてなる符号語の0−1反転符号であり、且つその先頭ビットが全て1となるように工夫されている。また、図7に示されてなる符号語は、その前半64符号語の最終ビットが全て0であり、その後半64符号語の最終ビットが全て1となるように工夫されている。
また、図7,図8共に、その符号化・復号化器の論理回路ができるだけ小さくなるように、各符号語が半経験的手法によって並べられている。
【0027】
このような符号変換表は、一般的に論理回路、PLA(Programmable Logic Array)、あるいはROM(Read Only Memory)等を用いてハードウェアにて容易に実現される。
【0028】
図9は、本発明の符号変換方法を用いた場合の、8/9変換符号のための8/9符号化器をハードウェアによって実現するための、回路ブロック図の一例である。
図9において、8ビットの入力データabcdefghは、7/7符号化回路1及び付加回路としての8個の排他的論理和(エクスクルーシブ・オア)回路2〜9を用いて、9ビット符号ABCDEFGHに変換されることができる。
【0029】
図10は、本発明の符号変換方法を用いた場合の、8/9変換符号のための9/8復号化器をハードウェアによって実現するための、回路ブロック図の一例である。
図10において、9ビット符号ABCDEFGHは、7/6復号化回路11及び付加回路としての8個の排他的論理和回路12〜19を用いて、8ビット出力データabcdefghに復号されることができる。
【0030】
図11は、図9における7/7符号化のための128符号語分の符号変換表である。
図12は、図10における7/6復号化のための85データ語分のデータ変換表である。
【0031】
以上のように、ビット情報0及びビット情報1の各々の最大連続数を等しくする本発明の方法により、8/9変換符号のための符号化・復号化回路を構成した場合について、その論理回路による回路規模を見積もってみたところ、ゲート数がわずか358であった。
【0032】
以上のように本発明者は、k=k’の条件を満たすNRZI変調用符号について、変換符号語の半数が残り半数の変換符号語の0−1反転で構成できるように符号マッピングを行なうことによって、実質的に必要な変換符号語数を半分とすることができ、その符号化器・復号化器を非常に簡単な回路で構成できることを見いだした。
すなわち、本発明の符号変換方法は、その変換符号語の半数を残り半数の変換符号語の0−1反転によって構成することを特徴とする。
【0033】
ただしここで、k=k’の条件を満たすNRZI変調用符号の符号変換において、大半の符号語について、その半数を残り半数の符号語の0−1反転によって構成し、ごく一部の符号語について他の符号語の0−1反転とならないような方法をとったとしても、そのような方法が本発明の範囲に含まれることは明らかである。
【0034】
また本発明の符号化装置は、変換符号語の半数を残り半数の変換符号語の0−1反転によって構成する符号変換方法を用いるためのm/n符号化装置を、(m−1)/(n−2)変換を行なう符号化回路と(n−1)個の排他的論理和回路とによって構成することを特徴とする。
また本発明の復号化装置は、こうした符号変換方法を用いるためのn/m復号化装置を、(n−1)個の排他的論理和回路と(n−2)/(m−2)変換を行なう復号化回路とによって構成することを特徴とする。
【0035】
ただしここで、こうした符号変換方法を用いるためのm/n符号化装置を、(m−1)/(n−2)変換を行なう符号化回路及び(n−1)個の排他的論理和回路(n−1)個の排他的論理和回路の代わりに、それと同等の回路によって構成したとしても、そのような符号化装置が本発明の範囲に含まれることは明らかである。
また、こうした符号変換方法を用いるためのn/m復号化装置を、(n−1)個の排他的論理和回路及び(n−2)/(m−2)変換を行なう復号化回路の代わりに、それと同等の回路によって構成したとしても、そのような復号化装置が本発明の範囲に含まれることは明らかである。
【0036】
表2は、本発明の符号変換方法が適用できるm/n変換符号の例の一覧である。
【表2】
【0037】
〔比較例〕
図13は、本発明の比較例である符号変換方法の説明に用いられる、k=6,K’=2に制限した符号を生成するための状態遷移図である。
【0038】
図13より明らかなように、図13において、各状態から発生するパスのビット情報0とビット情報1とを完全に入れ替えた状態遷移図は、図13とは異なる状態遷移図となる。
従って、図13の状態遷移図から生成される符号語を0−1反転させた場合、一部の符号語について図13の状態遷移図を満たす符号語とはならないため、全符号語のうちの半数を残り半数の符号語の0−1反転で生成する、例えば図9や図10に示してなるような簡略化された符号化・復号化器を構成することができない。
図13はk=6,K’=2の場合について示したものであるが、k≠k’のときには、k及びk’の各値が他のいかなる値であっても同様である。
すなわち、k≠k’の条件を満たす符号語においては、その半数を残り半数の0−1反転によって構成することは不可能である。
【0039】
また図13の状態遷移図は前述した8/9変換符号に関する実施例の場合と同様、k+k’=8の拘束条件であるが、表1に示したように、この状態遷移図を満たす9ビット符号語の数は179しかなく、この条件で8/9変換符号を構成することは不可能である。
すなわち(前述したように)、k+k’の値を一定とした場合、k≠k’の条件を満たす符号はk=k’の条件を満たす符号に比較して、生成できる符号語数が常に少ない。
【0040】
例えば本発明による符号変換方法のように、変換符号語の半数が残り半数の変換符号語の0−1反転となるような符号マッピングを行わなかった場合、その符号化装置においては、入力データビット数をm、出力符号ビット数をnとしたとき、通常、直接的なm/n符号化装置が必要である。
【0041】
図14は、本発明の比較例である、このようなごく一般的な符号化装置の、8/9符号化器の場合における回路ブロック図の一例である。
図14において、8ビット入力データabcdefghは、8/9符号化回路21を用いて、9ビット符号ABCDEFGHに変換される。
【0042】
また同様に、変換符号語の半数が残り半数の変換符号語の0−1反転となるような符号マッピングを行わなかった場合、その復号化装置においては、入力符号ビット数をn、出力データビット数をmとしたとき、通常、直接的なn/m復号化装置が必要である。
【0043】
図15は、本発明の比較例である、このようなごく一般的な復号化装置の、9/8復号化器の場合における回路ブロック図の一例である。
図15において、9ビット符号ABCDEFGHは、9/8復号化回路22を用いて、8ビット出力データabcdefghに復号される。
【0044】
本発明の符号変換方法は、あくまでもNRZI変調を前提とした符号に対して用いられるものであり、NRZ(Non Return to Zero)変調を行なった場合、一般的な記録系においては再生時に深刻なエラー伝搬が起こり、使用できないことに注意する必要がある。
【0045】
本発明の符号変換方法に用いられる符号は、NRZI変調された符号を1ビットずつインターリーブ、すなわちインターリーブドNRZI変調して用いてもよい。
【0046】
本発明の符号変換方法に用いられる符号は、ごく一般的に用いられる、積分等化、パーシャルレスポンスクラス1等化、パーシャルレスポンスクラス4等化、エクステンディッドパーシャルレスポンスクラス4等化等のいかなる等化方式も適用されることが可能で、最尤信号検出も当然行なわれることができる。
【0047】
【発明の効果】
以上の説明から明らかなように、符号系列の0及び1の両方の最大連続数の制限されてなるNRZI変調用固定長変換符号の符号変換方法において、その符号系列の0及び1の両方の最大連続数を等しくすることによって、実質的に必要な変換符号語数を少なくとも1/2に削減して非常に簡単な構成の符号化・復号化器を構成することを可能にすると共に、ビット情報0及びビット情報1の最大連続数の拘束条件(それらの和)を一定としたときに、生成可能な符号語数を最大化することができる。
これらにより、例えば磁気記録再生システムにおいては、低コストで高効率な符号が構成でき、従来よりも高い記録密度での信号の記録再生が可能となることは明らかでありその工業的価値は非常に大きい。
【図面の簡単な説明】
【図1】本発明の符号変換方法に用いられる、ビット情報0及びビット情報1の最大連続数がどちらもkである符号を生成するための状態遷移図である。
【図2】状態1,2,3,4の全ての状態を始点とすることが可能な258個の9ビット符号である。
【図3】状態1,2,4の3つの状態を始点とすることが可能な23個の9ビット符号である。
【図4】状態1,2,3の3つの状態を始点とすることが可能な23個の9ビット符号である。
【図5】状態2,4の2つの状態を始点とすることが可能な12個の9ビット符号である。
【図6】状態1,3の2つの状態を始点とすることが可能な12個の9ビット符号である。
【図7】図2から選んだ256符号語分の8/9変換符号の前半128符号語について、具体的に符号を割り当てた符号変換表の一例である。
【図8】256符号語分の8/9変換符号の後半128符号語について、具体的に符号を割り当てた符号変換表の一例である。
【図9】本発明の符号変換方法を用いた場合の、8/9変換符号のための8/9符号化器をハードウェアによって実現するための、回路ブロック図の一例である。
【図10】本発明の符号変換方法を用いた場合の、8/9変換符号のための9/8復号化器をハードウェアによって実現するための、回路ブロック図の一例である。
【図11】図9における7/7符号化のための128符号語分の符号変換表である。
【図12】図10における7/6復号化のための85データ語分のデータ変換表である。
【図13】本発明の比較例である符号変換方法の説明に用いられる、k=6,K’=2に制限した符号を生成するための状態遷移図である。
【図14】本発明の比較例である一般的な符号化装置の、8/9符号化器の場合における回路ブロック図の一例である。
【図15】本発明の比較例である一般的な復号化装置の、9/8復号化器の場合における回路ブロック図の一例である。
【図16】一般的な記録再生装置のデジタル信号処理のためのブロック図の一例である。
【符号の説明】
1 7/7符号化回路、 2〜9,12〜19 排他的論理和回路、 11 7/6復号化回路、 21 8/9符号化回路、 22 9/8復号化回路、 31 符号化器、 32 D/A変換器、 33 記録再生回路、 34 アナログ等化器、 35 A/D変換器、 36 符号検出器、 37 復号化器
Claims (2)
- 符号系列の0及び1の両方の最大連続数の制限されてなるNRZI変調用固定長変換符号の符号化装置において、
入力データビット数をm、出力符号ビット数をnとしたとき、前記入力データの最上位ビット以外の(m−1)ビットに対して、0及び1の両方の最大連続数を等しくするように(m−1)/(n−2)変換を行なう符号化回路と、
前記入力データの最上位ビットと、前記符号化回路の変換出力の各ビットとの排他的論理和をとる(n−2)個の排他的論理和回路と、
前記入力データの最上位ビットと、前記入力データの上位2番目のビットとの排他的論理和をとる1個の排他的論理和回路と
を備え、
前記入力データの最上位ビットが、前記出力符号の最上位ビットとされ、
前記(n−2)個の排他的論理和回路の出力が、前記出力符号の上位2ビット目〜(n−1)ビット目とされ、
前記1個の排他的論理和回路の出力が、前記出力符号の再下位ビットとされる
ことを特徴とするm/n符号化装置。 - 符号系列の0及び1の両方の最大連続数の制限されてなるNRZI変調用固定長変換符号であって、その符号系列の0及び1の両方の最大連続数を等しくし、且つ、変換符号語の半数をその残りの半数の0−1反転によって構成したNRZI変調用固定長変換符号の復号化装置において、
入力符号ビット数をn、出力データビット数をmとしたとき、前記入力符号の最上位ビットと、前記入力符号の上位2ビット目〜(n−1)ビット目との排他的論理和をとる(n−2)個の排他的論理和回路と、
前記入力符号の最上位ビットと、前記入力符号の最下位ビットとの排他的論理和をとる1個の排他的論理和回路と、
前記(n−2)個の排他的論理和回路の出力に対して(n−2)/(m−2)変換を行なう復号化回路と
を備え、
前記入力符号の最上位ビットが、前記出力データの最上位ビットとされ、
前記1個の排他的論理和回路の出力が、前記出力データの上位2ビット目とされ、
前記復号化回路の変換出力が、前記出力データの上位3ビット目〜最下位ビットとされる
ことを特徴とするn/m復号化装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17499898A JP3840806B2 (ja) | 1998-06-22 | 1998-06-22 | 符号化・復号化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17499898A JP3840806B2 (ja) | 1998-06-22 | 1998-06-22 | 符号化・復号化装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000013236A JP2000013236A (ja) | 2000-01-14 |
JP3840806B2 true JP3840806B2 (ja) | 2006-11-01 |
Family
ID=15988436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17499898A Expired - Fee Related JP3840806B2 (ja) | 1998-06-22 | 1998-06-22 | 符号化・復号化装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3840806B2 (ja) |
-
1998
- 1998-06-22 JP JP17499898A patent/JP3840806B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000013236A (ja) | 2000-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5196849A (en) | Method and apparatus for implementing PRML codes with maximum ones | |
JP2002271205A (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 | |
KR100370416B1 (ko) | 고밀도 데이터의 기록/재생을 위한 부호화/복호화 방법 및 그에 따른 장치 | |
KR100506070B1 (ko) | 고밀도데이터의기록/재생을위한부호화/복호화방법 | |
US4672362A (en) | Binary data encoding and decoding process | |
US7057536B2 (en) | Rate-13/15 maximum transition run code encoding and decoding method and apparatus | |
JP5472715B2 (ja) | 符号化方法および装置、並びに復号方法および装置 | |
CN113039604B (zh) | 编码装置、解码装置、再现装置、再现方法及记录介质 | |
US5933103A (en) | RLL code generation method for data storage device and recoding method therefor | |
JP3976343B2 (ja) | デジタル情報信号の送信、記録及び再生 | |
JP2002539706A (ja) | 変換がパリティ反転であるようなnビット・ソースワードから対応するmビット・チャネルワードへのエンコーディング及びその逆を行うデコーディング | |
JP2002280907A (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 | |
JP3840806B2 (ja) | 符号化・復号化装置 | |
KR0183722B1 (ko) | 디지탈 신호 변조부호기 및 복호기 | |
US7006019B2 (en) | Rate-7/8 maximum transition run code encoding and decoding method and apparatus | |
JP3896661B2 (ja) | トレリス符号化方法 | |
JP3858392B2 (ja) | 符号化回路、符号化方法、ディジタル信号伝送装置およびディジタル磁気記録装置 | |
JPH08235785A (ja) | 記録信号変調装置、記録信号復調装置、記録信号変調方法および記録信号復調方法 | |
JPH09148944A (ja) | ビタビ復号器および情報再生装置 | |
JP2007533053A (ja) | 変調コードシステム及び信号の符号化及び復号方法 | |
JP3273580B2 (ja) | データ変調方法、データ変調装置、記録媒体、データ復調方法、およびデータ復調装置 | |
KR100669623B1 (ko) | 디지털 데이터 변환방법 | |
JP4095440B2 (ja) | 情報の符号化のための装置及び方法、その符号化された情報を復号するための装置及び方法、変調信号及び記録媒体の製造方法 | |
JP3882308B2 (ja) | 符号分割方法 | |
JP2002533975A (ja) | n−ビットソースワードを対応するm−ビットチャネルワードに符号化し、m−ビットチャネルワードを対応するn−ビットソースワードに復号化するための装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060731 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |