JP3882308B2 - 符号分割方法 - Google Patents
符号分割方法 Download PDFInfo
- Publication number
- JP3882308B2 JP3882308B2 JP01286798A JP1286798A JP3882308B2 JP 3882308 B2 JP3882308 B2 JP 3882308B2 JP 01286798 A JP01286798 A JP 01286798A JP 1286798 A JP1286798 A JP 1286798A JP 3882308 B2 JP3882308 B2 JP 3882308B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- conversion
- bit
- states
- codes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、コンピューター用ハードディスクドライブ、コンピューター用データカートリッジドライブ等の磁気記録再生装置、あるいは光磁気ディスクドライブ等の光磁気記録再生装置等の記録再生装置や各種通信装置に用いられる固定長変換符号に係る符号分割方法に関する。
【０００２】
【従来の技術】
データ語長をｍ，符号語長をｎとした時、ｍ／ｎ符号として表される固定長変換符号の一つとしてＤＣフリー符号が従来から使用されている。ＤＣフリー符号は、ディジタル伝送信号の符号化および変調において系の低周波帯域の雑音を低減させることが可能であり、非常に有効な符号であることが一般的に知られている。
【０００３】
かかるＤＣフリー符号は、ＤＳＶ(Digital Sum Value) 、すなわち符号系列の直流累積電荷（Running Digital Sum,以下、ＲＤＳと表記する）の振幅値を有限に制限することによって、周波数軸上での符号スペクトルのＤＣ成分がヌルとなるように設計された符号である。ＤＣフリー符号としては、これまでに８／９変換、８／１０変換等が実用化されている。ここで、これらのＤＣフリー符号の最大ランレングス、すなわちＮＲＺＩ変調前のデータ'0' の最大連続数は、最小の場合、８／９変換で１２、８／１０変換で２である。また、そのＤＳＶ値は、最小の場合、８／９変換で２５、８／１０変換で５である。
【０００４】
例えばアジマス記録を行うテープ系磁気記録再生システムにおいては、たとえパーシャルレスポンスクラス４等化のような信号スペクトルの直流成分を抑圧する等化方式を使用したとしても、ＤＣフリー符号を用いること無しに、そのクロストークノイズを充分に抑圧することは困難である。
【０００５】
このため、従来から、例えばディジタルオーディオテープレコーダ（Ｒ−ＤＡＴ）ディジタルデータストレージシステム（ＤＤＳ），８ｍｍアドバンストインテリジェントテープシステム（ＡＩＴ）等、多くのテープ系ストレージシステムにおいては、ＤＳＶが６、最大ランレングスが３に各々制限された、８／１０変換ＤＣフリー符号が広く用いられている。
【０００６】
図３６に、一般的な記録再生装置のディジタル信号処理のためのブロック図の一例を示す。入力データは、ｍ／ｎ変換符号化器１０１によってｍ：ｎの比に変換された符号とされる。ここで、ｍは符号化前のデータビット長、ｎは符号化後のデータビット長である。ｍ／ｎ変換符号化器１０１から出力される符号は、Ｄ／Ａ変換器１０２によって記録矩形波に変換され、記録再生回路１０３に供給される。記録再生回路１０３は、磁気ヘッド、あるいは光ピックアップ等（図示せず）を駆動して磁気ディスク、あるいは光磁気ディスク等の記録媒体（図示せず）に対する記録を行う。
【０００７】
一方、磁気ヘッド、あるいは光ピックアップ等によって記録媒体から再生された再生波は、アナログ等化器１０４によって所定の目標等化特性に等化された後、Ａ／Ｄ変換器１０５によってディジタル信号に変換される。そして、符号検出器１０６によって符号検出された後、ｎ／ｍ変換復号器１０７によってｎ：ｍの比で出力データ変換される。ここで、アナログ等化器１０４による等化が充分でない場合には、Ａ／Ｄ変換器１０５と符号検出器１０６との間にディジタル等化器が設けられる場合もある。また、近年では、エラーレート低減のため、等化にはパーシャルレスポンス等化方式や、判定帰還等化方式を用いると共に、符号検出器１０６として最尤検出器が使用されることが多い。
【０００８】
【発明が解決しようとする課題】
符号においては、ＤＳＶや最大・最小ランレングス等の符号性能が仮に同等であれば、符号化効率ｍ／ｎが高い程、記録系、再生系、伝送系等の信号対雑音比（ＳＮＲ）の向上に有効であることが一般的に良く知られている。例えば、１バイト（８ビット）単位での符号変換が可能な最も符号化効率の高い符号変換は、８／９変換であり、８／９変換ＤＣフリー符号については、過去にＹｏｓｈｉｄａらによって検討された例(H.Yoshida,T.Shimada,Y.Hashimoto,"8-9 Block Code:A DC-Free Channel Code for Digital Magnetic Recording,"SMPTE Journal,pp.918-922.Sep.1983)等がある。
【０００９】
しかしながら、この８／９変換は、８／１０変換に比較してその符号化効率が高いものの、ＤＳＶや最大ランレングス等の性能は、８／１０変換に比較して大きく劣るものであった。また、パーシャルレスポンスクラス１等化による最尤検出方式とＤＣフリー符号とを組合わせる場合には、符号においてデータ'1' の連続数を有限とすることが望ましいが、８／９符号においては９ビットの'1' の連続符号（１０進数で５１１）を使用する必要があるため、データ'1' の連続数に制限を課すことが困難であるという問題があった。
【００１０】
また、８／９変換ＤＣフリー符号の作成が可能であれば、１６／１８変換ＤＣフリー符号を構成することによって、そのＤＳＶおよび最大ランレングスの性能の向上を図れることが期待される。但し、これまで、具体的に１６／１８変換ＤＣフリー符号の構成が検討された例は無いという問題があった。かかる問題は、８／９変換であれば８ビット、すなわち２8 ＝２５６ワード分の符号変換で済むのに対し、１６／１８変換の場合、１６ビット、すなわちその２５６倍である２16＝６５５３６ワード分の符号化が必要なため、符号化回路が複雑なものとなり、低コストでの実用化が困難であることに起因すると考えられる。
【００１１】
１６ビット変換を実際に行った例としては、米国特許第５，６３５，９３３号に開示されたように、１６／１７変換符号を２つの８／８変換と１ビットの付加とによって行うことによって符号変換を簡略化した例がある。但し、かかる符号変換方法は、この１６／１７変換が単純なランレングス制限のみが付加された符号であるためにこのような簡略化が達成されるものである。従って、ＤＳＶが制限された１６／１８変換ＤＣフリー符号にかかる符号変換方法と同様の方法を適用しても、その符号変換を大きく簡略化することは困難である。また、かかる符号変換方法における２つの８／８変換は、各々完全に独立した符号変換となっているわけではないので、必要な符号語数は、６５５３６ワードよりも小さくなってはいない。
【００１２】
必要な変換符号語数が実際に削減された例としては、Ｗｉｄｍｅｒらによる符号分割方法（A.Widmer and P.Franaszec,"A DC-Balanced,Partitioned-Block,8B/10B Transmission code,"IBMJ.Res.Develop.,Vol.27,No.5,Sep.1983) がある。かかる符号分割方法の特徴は、符号の始点・終点の状態数を２として、８／１０変換ＤＣフリー符号を２つの完全に独立した３／４変換と５／６変換に符号分割することによって、必要な必要な変換符号語数を２５６ワードから２3 ＋２5 ＝４０ワードに（従って、約８４％分）削減するというものであった。
【００１３】
但し、Ｗｉｄｍｅｒらの報告は、符号の始点・終点の状態数が３のものについては、ＤＳＶ＝１０を許容した場合に最大ランレングス２で符号化効率０．８の符号構成が可能であるという点が述べられたにとどまっている。これは、かかる符号によれば、符号変換の複雑さが著しく増して実用的でないとの理由による。このため、より具体的な符号の検討や、状態数が３である場合の符号変換を行う符号変換装置の簡略化方法の検討は全く行われていない。
【００１４】
また、８／１０変換ＤＣフリー符号以外の符号について、このような符号分割方法が具体的に検討された例は無いという問題があった。さらに、必要な変換符号語数を実質的に削減する方法としてこれまでに提案されているものは、上述した符号分割による方法のみである。
【００１５】
従って、この発明の目的は、８／１０変換ＤＣフリー符号以外の符号、特に符号化効率がより高い符号８／９変換またはそれと同等の符号化効率を有する変換符号について、必要な変換符号語数を削減する符号分割方法を提供することにある。
【００１６】
【課題を解決するための手段】
請求項１の発明は、符号の始点・終点の状態数が制限されてなる固定長変換符号を複数の独立した変換符号に分割するようにした符号分割方法において、符号の始点・終点の状態数が３以上であり、固定長変換符号の符号語長が１１ビット以上であり、符号の直流累積電荷（ＲＤＳ）の振幅（ＤＳＶ）が有限に制限されてなるＤＣフリー符号であり、ＤＣフリー符号の直流累積電荷（ＲＤＳ）の振幅の上限値は８以上であり、ＤＣフリー符号は、８個の９／１０変換ＤＣフリー符号から分割構成されてなる７２／８０変換ＤＣフリー符号であることを特徴とする符号分割方法である。
【００１９】
以上のような発明によれば、８／１０変換以外のＤＣフリー符号、特に符号語長が１１ビット以上であるＤＣフリー符号に対して、符号分割方法を適用することが可能となる。
【００２０】
また、この発明を１６／１８変換ＤＣフリー符号に適用した場合には、従来の８／９変換ＤＣフリー符号の符号化効率を保ったまま、そのＤＳＶおよび最大ランレングスの低減を図ると共に、直接的な１６／１８変換に比較して、必要な符号語数を９９％以上削減することが可能となる。
【００２３】
【発明の実施の形態】
以下、この発明による符号分割方法および符号変換方法について具体的な実施形態を挙げて説明する。説明は、まずこの発明による符号分割方法、次にこの発明による符号変換方法、さらに、この発明による符号分割方法とこの発明による符号変換方法を組合わせてなる符号変換方法の組合わせの順に行う。
【００２４】
まず、符号分割方法についての一般的な理論について以下に説明する。この理論は、ＤＣフリー符号だけでなくあらゆる符号に適用することが可能である。ｍ／ｎ変換符号を複数の独立した変換符号に分割する場合、分割された符号の出力ビット数がその入力ビット数以下であることは不可能なため、分割できる可能性がある最大の符号分割数はｎ−ｍ個である。従って、ｍ／ｎ変換符号をＷ個のｍx ／ｎx 変換（ここで、Ｗは（ｎ−ｍ）以下）に分割した時に、全てのｍx ／ｎx 変換が独立した符号変換となるためには、該符号を生成するための状態遷移図に従うｎx ビット長の総符号語長をＰ（ｎx ）とした時、全てのｘについて、次の式（１）が成り立てば良い。
【００２５】
【数１】
【００２６】
但し、ここでｎ，ｍが以下の条件を満たす。
【００２７】
【数２】
【００２８】
【数３】
【００２９】
また、この際に必要な総符号語数Ｎは次式によって計算される。
【００３０】
【数４】
【００３１】
従って、例えばＷ＝２の時にＮを最小とするためには、（ｍ2 −ｍ1 ）が最小となるようにｎ1 、ｎ2 、ｍ1 、ｍ2 の各値を選択すれば良い。
【００３２】
１６／１８変換符号の場合には、ｎ−ｍ＝２なので、上述した符号分割の条件を満足する可能性のある（ｍ1 ／ｎ1 ，ｍ2 ／ｎ2 ）変換の全ての組合わせは（１／２，１５／１６），（２／３，１４／１５），（４／５，１２／１３），（５／６，１１／１２），（６／７，１０／１１），（７／８，９／１０），（８／９，８／９）の８通りである。これらの組合わせはＤＣフリー符号に限らず、１６／１８変換符号について一般的なものである。
【００３３】
従来の符号分割された８／１０変換ＤＣフリー符号は、ＤＳＶ＝６で，且つ、符号語の始点・終点の状態数を２とするものであった。これに対し、ここでは、ＤＳＶが８以上で、且つ、符号語の始点・終点の状態数が３以上の場合についての、１６／１８変換ＤＣフリー符号に対する符号分割方法の適用可能性について調べてみる。
【００３４】
図１に、この発明において用いられる符号の構成を説明するための１２状態の状態遷移図の一例を示す。かかる状態遷移図はＮＲＺＩ変調を前提とし、ＤＳＶが１２となるものである。図１において、符号のＤＳＶを８としたい場合には、状態９、１０、１１、１２を各々削除すれば良い。また、符号のＤＳＶを１０としたい場合には状態１１、１２を各々削除すれば良い。但し、このような状態番号の割付け方法は、図１のものに限られるものではない。また、この発明に係る符号を、ＮＲＺ変調を前提として構成することも可能であることは明らかである。また、以下の説明においては、状態４のＲＤＳをプラスマイナス２と表記し、状態５のＲＤＳをマイナスプラス２と表記する。
【００３５】
図２は、ＤＳＶ＝８で、且つ、符号語の始点・終点の状態数が３である２分割１６／１８符号の全ての組合わせについて、その実現可能性を調べた結果である。但し、ｎ1 およびｎ2 が偶数の場合には、符号語の始点・終点の状態を状態１、４、５としている。また、ｎ1 およびｎ2 が奇数の場合には、ｍ1 ／ｎ1 変換については符号語の始点を状態１、４、５とし、終点を状態２、３、６とすると共に、ｍ2 ／ｎ2 変換については符号語の始点を状態２、３、６とし、終点を状態１、４、５としている。このような各組合わせについて、生成可能な符号語数Ｐ（ｎ1 ）およびＰ（ｎ2 ）を調べた。この際の各々の始点・終点の選択は、符号語の始点・終点の状態数が３である場合について、生成可能な符号語数が最も多くなるように選択されたものである。
【００３６】
図２中で、○はその符号変換が可能であることを示し、×はその符号変換が不可能であることを示している。但し、符号分割が可能であるためには、（ｍ1 ／ｎ1 、ｍ2 ／ｎ2 ）変換の両方について、その符号変換が可能でなければならない。図２から，ＤＳＶ＝８で、且つ符号語の始点・終点の状態数が３である場合には、２分割可能な１６／１８変換の構成は（７／８，９／１０）変換のみであることがわかる。
【００３７】
次に、図３は、ＤＳＶ＝１０で、且つ符号語の始点・終点の状態数が３である２分割１６／１８変換ＤＣフリー符号の全ての組合わせについて、その実現可能性を調べた結果である。ここで、Ｐ（ｎ1 ）およびＰ（ｎ2 ）の計算条件は、図２を作成する際の計算と同様である。図３においても、各符号変換の可能／不可能に対応して符号○／×をそれぞれ付した。図３から，ＤＳＶ＝１０で、且つ符号語の始点・終点の状態数が３である場合には、２分割可能な１６／１８変換の構成は（４／５，１２／１３）、（５／６，１１／１２）、（７／８，９／１０）変換の３通りであることがわかる。これらの内で、必要な変換符号が最も少ないのは（７／８，９／１０）変換である。
【００３８】
次に、図４は、ＤＳＶ＝１２で、且つ符号語の始点・終点の状態数が３である２分割１６／１８変換ＤＣフリー符号の全ての組合わせについて、その実現可能性を調べた結果である。ここで、Ｐ（ｎ1 ）およびＰ（ｎ2 ）の計算条件は、図２を作成する際の計算と同様である。図４においても、各符号変換の可能／不可能に対応して符号○／×をそれぞれ付した。図４から，ＤＳＶ＝１２で、且つ符号語の始点・終点の状態数が３である場合には、２分割可能な１６／１８変換の構成は（２／３，１４／１５）、（３／４，１３／１４）、（４／５，１２／１３）、（５／６，１１／１２）、（７／８，９／１０）変換の５通りであることがわかる。これらの内で、必要な変換符号が最も少ないのは（７／８，９／１０）変換である。
【００３９】
さらに、符号語の始点・終点の状態数が４の場合について、以下、同様に調べてみる。図５は、ＤＳＶ＝８で、且つ符号語の始点・終点の状態数が４である２分割１６／１８変換ＤＣフリー符号の全ての組合わせについて、その実現可能性を調べた結果である。但し、ｎ1 およびｎ2 が偶数の場合には、符号語の始点・終点の状態を状態２、３、６、７としている。また、ｎ1 およびｎ2 が奇数の場合には、ｍ1 ／ｎ1 変換については符号語の始点を状態１、４、５、８とし、終点を状態２、３、６、７とすると共に、ｍ2 ／ｎ2 変換については符号語の始点を状態２、３、６、７とし、終点を状態１、４、５、８としている。このような各組合わせについて、生成可能な符号語数Ｐ（ｎ1 ）およびＰ（ｎ2 ）を調べた。この際の各々の始点・終点の選択は、符号語の始点・終点の状態数が３である場合について、生成可能な符号語数が最も多くなるように選択されたものである。
【００４０】
図５から、ＤＳＶ＝８で、４状態を始点・終点とする符号では、１６／１８変換ＤＣフリー符号を２つの独立した変換符号に符号分割することは不可能である。但し、この場合、１６／１８変換符号自体の構成はＤＳＶ＝８でも可能であり、この際に使用可能な符号語数は７６８７５である。この中から、適当な６５５３６個の符号語を選ぶことにより、直接的な１６／１８変換ＤＣフリー符号を構成することができる。
【００４１】
次に、図６は、ＤＳＶ＝１０で、且つ符号語の始点・終点の状態数が４である２分割１６／１８変換ＤＣフリー符号の全ての組合わせについて、その実現可能性を調べた結果である。ここで、Ｐ（ｎ1 ）およびＰ（ｎ2 ）の計算条件は、図５を作成する際の計算と同様である。図６から，ＤＳＶ＝１０で、且つ符号語の始点・終点の状態数が３である場合には、２分割可能な１６／１８変換の構成は（５／６，１１／１２）、（７／８，９／１０）変換の２通りであることがわかる。これらの内で、必要な変換符号が最も少ないのは（７／８，９／１０）変換である。
【００４２】
次に、図７は、ＤＳＶ＝１２で、且つ符号語の始点・終点の状態数が４である２分割１６／１８変換ＤＣフリー符号の全ての組合わせについて、その実現可能性を調べた結果である。ここで、Ｐ（ｎ1 ）およびＰ（ｎ2 ）の計算条件は、図５を作成する際の計算と同様である。図７から，ＤＳＶ＝１２で、且つ符号語の始点・終点の状態数が４である場合には、２分割可能な１６／１８変換の構成は（１／２，１５／１６）、（２／３，１４／１５）（３／４，１３／１４）、（４／５，１２／１３）、（５／６，１１／１２）、（７／８，９／１０）変換の６通りであることがわかる。これらの内で、必要な変換符号が最も少ないのは（７／８，９／１０）変換である。
【００４３】
但し、ＤＳＶを１４以上とすれば，（６／７，１０／１１）の符号分割も可能である。図２〜図７を参照した上述の説明から、ＤＳＶを８以上１２以下の何れの値とした場合にも必要な変換符号語が最も少なくなる２分割１６／１８変換ＤＣフリー符号の構成は、（７／８，９／１０）変換である。
【００４４】
ＤＳＶの値を１３以上としても、図１のように符号のＲＤＳを１ビットセル単位で積算した場合は、１６／１８変換ＤＣフリー符号を（８／９，８／９）変換に分割することは不可能である。但し、符号のＲＤＳを１／２ビットセル単位で積算し、且つ符号のＤＳＶを２５以上とすれば、上述した、符号語の始点・終点の状態数が１６の８／９変換のＤＣフリー符号の構成が可能である。
【００４５】
すなわち、この発明による符号分割方法は、図１においてＤＳＶが８以上で、且つ３状態以上の状態を始点・終点とする２つのＤＣフリー符号を交互に用いる、２つの独立した変換符号によって１６／１８変換されてなることを特徴とする。この発明による符号分割方法は、ＤＳＶが８以上のＤＣフリー符号について適用できる。以下、ＤＳＶ＝８で、且つ１６／１８変換ＤＣフリー符号が２つの独立した７／８変換ＤＣフリー符号および９／１０変換ＤＣフリー符号によって構成されてなる場合について、この発明による符号分割方法を適用したこの発明の一実施形態について説明する。図８は、かかる場合の１６／１８変換ＤＣフリー符号の構成を、ＲＤＳ遷移を示すトレリス線図によって説明した図である。ここで、白抜きおよび黒塗りの正方形は、各々、符号極性の生負を示すもので、この種のトレリス線図のごく一般的な表示法に従ったものである。
【００４６】
図９〜図２０に、図１において状態９、１０、１１、１２を各々削除することにより、ＤＳＶ＝８とした時の状態遷移図を満たす全ての符号語を１０進数で示した。これらの符号語は、この発明の一実施形態の１６／１８変換に用いることのできるものである。ここで、図９は、状態１、４、５の全ての状態を始点とすることが可能な、１６２個の１０ビット符号語である。また、図１０は、状態１、４、の２つの状態を始点とすることが可能な、２３４個の１０ビット符号語である。また、図１１は、状態１、５の２つの状態を始点とすることが可能な、２３４個の１０ビット符号語である。また、図１２は、状態１のみを始点とすることが可能な、２０個の１０ビット符号語である。
【００４７】
また、図１３は、状態４のみの状態を始点とすることが可能な、１２９個の１０ビット符号語である。また、図１４は、状態５のみを始点とすることが可能な、１２９個の１０ビット符号語である。また、図１５は、状態１、４、５の全ての状態を始点とすることが可能な、５４個の８ビット符号語である。また、図１６は、状態１、４の２つの状態を始点とすることが可能な、６２個の８ビット符号語である。また、図１７は、状態１、５の２つの状態を始点とすることが可能な、６２個の８ビット符号語である。また、図１８は、状態１のみを始点とすることが可能な、２個の８ビット符号語である。また、図１９は、状態４のみを始点とすることが可能な、２９個の８ビット符号語である。また、図２０は、状態５のみを始点とすることが可能な、２９個の８ビット符号語である。
【００４８】
但し、この発明において使用する符号においては、状態数が３のため符号変換の際に選択すべき符号語の種類が３種類となり、例えば従来ＤＡＴ(Digital Audio Tape)等において実用化されている８／１０変換符号における２種類（２状態）と比較して多くなってしまうという問題がある。本発明者は、この問題について鋭意検討した結果、以下のような解決法を見いだした。すなわち、図９〜図２０に示された符号語の内、図１２および図１８に示される、「状態１のみを始点とすることが可能な符号語」を、符号変換の際に使用しないようにすることにより、符号変換の際に、選択すべき状態が３状態でありながら、実際に選択すべき符号語の種類を２種類に削減できる。
【００４９】
すなわち、この発明の一実施形態における符号変換方法は、「状態１のみ（ＲＤＳ＝０）を始点とすることが可能な符号語」を使用せず、「状態１、４、５（ＲＤＳ＝０、プラスマイナス２、マイナスプラス２）の全ての状態を始点とすることが可能な符号語」、「状態１、４（ＲＤＳ＝０、プラスマイナス２）の２つの状態を始点とすることが可能な符号語」、「状態１、５（ＲＤＳ＝０、マイナスプラス２）の２つの状態を始点とすることが可能な符号語」、「状態４（ＲＤＳ＝プラスマイナス２）のみを始点とすることが可能な符号語」、「状態５（ＲＤＳ＝マイナスプラス２）のみを始点とすることが可能な符号語」の５種類の符号語のみを使用することを特徴とする。
【００５０】
図９〜図２０からわかるように、状態１を始点とすることが可能な符号語の数は、状態４あるいは５を始点とすることが可能な符号語の数よりも多い。このため、状態１のみを始点とすることが可能な符号語を使用符号から除去したとしても、状態１を始点とすることが可能な符号語の内の過剰分が除去されただけである。従って、最終的に使用できる符号語の数は、７／８変換について１４５個存在し、また、９／１０変換について５２５個存在することになり、その数が減ることはないので、特に問題を生じることは無い。
【００５１】
但し、このような符号化方法によって大半の符号変換を簡略化した際に、例えば同期信号符号等の一部の符号について、状態１のみを始点とすることが可能な符号語をも使用するようにしても、符号変換の全体に対して複雑さを大きく上昇させるものではない。従って、そのような符号化方法がこの発明の技術的範囲に含まれることは明らかである。
【００５２】
また、このように分類することによって「状態１、４（ＲＤＳ＝０，プラスマイナス２）の２つの状態を始点とすることが可能な符号語」、および「状態４（ＲＤＳ＝プラスマイナス２）のみを始点とすることが可能な符号語」は、それぞれ、「状態１、５（ＲＤＳ＝０，マイナスプラス２）の２つの状態を始点とすることが可能な符号語」、および「状態５（ＲＤＳ＝マイナスプラス２）のみを始点とすることが可能な符号語」の先頭ビットの'0'-'1' 反転のみで構成することが可能なため、その符号変換は著しく容易である。
【００５３】
次に、図２１を参照して、この発明の一実施形態である１６／１８変換方法による符号化を実現する１６／１８変換符号化器の構成について説明する。入力データは、１６ビットの並列データとして入力する。この内、前半の７ビットａｂｃｄｅｆｇが７／８符号化回路１０に入力されて８ビット符号ＡＢＣＤＥＦＧＨに符号化される。また、後半の９ビットｈｉｊｋｌｍｎｏｐが９／１０符号化回路１１に入力されて１０ビット符号ＩＪＫＬＭＮＯＰＱＲに符号化される。ここでは、１６ビットの並列データの前半７ビットおよび後半９ビットがそれぞれ７／８符号化回路１０および９／１０符号化回路１１に入力する構成としたが、１６ビット中の任意の７ビットを７／８符号化回路１０に入力し、他の９ビットを９／１０符号化回路１１に入力するように構成しても良い。
【００５４】
７／８符号化回路１０が出力する８ビット符号は、磁気テープ等の情報記録媒体に記録するための記録信号を生成する等の処理を行う後段の信号処理系に供給されると共に、８ビット用状態判定回路１２に供給される。８ビット用状態判定回路１２は、供給される８ビット符号について符号終点の３状態の何れかを表す２ビット符号Ｘ’Ｙ’を生成して９／１０符号化回路１１に供給する。
【００５５】
一方、９／１０符号化回路１１が出力する１０ビット符号も、後段の信号処理系に供給されると共に１０ビット用状態判定回路１３に供給される。１０ビット用状態判定回路１３は、供給される１０ビット符号について符号終点の３状態の何れかを表す２ビット符号ＸＹを生成して８／９符号化回路１０に供給する。７／８符号化回路１０および９／１０符号化回路１１は、２ビット符号ＸＹおよびＸ’Ｙ’を参照して適切な符号化を行うようになされる。以上のようにして、１６／１８変換符号化方法が実現される。
【００５６】
次に、図２２を参照して、上述した符号化方法によって生成された符号を復号する復号化器の構成について説明する。かかる符号は、１８ビットの並列データとして入力する。この内、前半の８ビットＡＢＣＤＥＦＧＨが８／７復号化回路２０に入力されて７ビットデータａｂｃｄｅｆｇに復号され、また、後半の１０ビットＩＪＫＬＭＮＯＰＱＲが１０／９復号化回路２１に入力されて９ビットデータｈｉｊｋｌｍｎｏｐに復号される。このようにして、１８ビット符号が１６ビットデータに復号化される。但し、８／７復号化回路２０および１０／９復号化回路２１に入力する８ビットおよび１０ビットは、１６／１８符号化回路の構成に対応していれば良く、必ずしも１８ビットの並列データ中で順に並んでいなくても良い。
【００５７】
次に、符号分割方法以外の符号変換方法（後述するように、重複符号変換法と表記される符号変換方法）について説明する。本発明者は、上述したような符号分割方法による方法以外に符号変換を簡略化する新しい符号化方法について鋭意検討した結果、ｍ／ｎ変換符号について２以上の値をとる整数αについて（ｍ−α）／（ｎ−α）変換符号の符号変換を予め行っておくことにより、実質的に必要な符号語数を最大５０％まで削減できることを見いだした。より具体的には、２以上の値をとるαについて（ｍ−α）／（ｎ−α）変換符号の符号変換を予め行った後、２種類以上のαビット符号を（ｎ−α）ビット符号に接続することによってｎビット符号を生成する方法である。このような符号化方法を用いることによって実質的に削減される符号数について、以下に説明する。但し、以下の説明はＤＣフリー符号だけでなく、あらゆる符号に適用できる。
【００５８】
ｍ＜ｎの場合、ｍ／ｎ＞（ｍ−α）／（ｎ−α）が常に成り立つ。すなわち、ｍ／ｎ変換符号の符号化率は（ｍ−α）／（ｎ−α）変換符号の符号化率より、常に大きい。このため、多くの場合、ｍ／ｎ変換符号の構成が可能であれば（ｍ−α）／（ｎ−α）変換符号の構成が可能となる。この際、全ての（ｎ−α）ビット符号の終点に接続可能な、すなわち符号終点に接続しても符号のとりえる始点状態が変化しないαビット符号の数をεとおくと、実質的に必要な変換符号語数Ｎeff は、次式のようになる。
【００５９】
【数５】
【００６０】
但し、Ｔは以下のようになる。
【００６１】
【数６】
【００６２】
すなわち、ｍ／ｎ変換符号を直接行った場合に必要な変換符号語数Ｎ＝２m 個に比較して、必要な変換符号語数はＴ倍となる。従って、ε＞１であればＴ＜１となるので、必要な変換符号語数を必ず削減することができる。
【００６３】
ここで、図１の状態遷移図（ＤＳＶ＝１２）に従うＮＲＺＩ変調を前提とした符号の場合、例えばα＝２の時には、とりえるεの最大値は３であるため、Ｎeff ／Ｎ（すなわち上述のＴ）の最小値は式（６）にα＝２、ε＝３を代入することによって、０．５と算出できる。さらに、α＝４、６、８に対して、εの最大値はそれぞれ９、３０、１０５であるため、Ｎeff ／Ｎの最小値はそれぞれ０．５，０．５，０．５４７，０．５９８と求められる。また、ＤＳＶ＝８で、また、符号の始点・終点の状態数が３の時には、α＝２、４、６、８の時にとり得るεの各値は、３、９、２７、８１である。Ｎeff ／Ｎの最小値、すなわちＮeff ／Ｎ＝１／２を得るためには、α＝２あるいはα＝４とすれば良い。
【００６４】
例えばＮＲＺＩ変調を前提としたｎビット長のＤＣフリー符号において、α＝２とおいた場合には、図１の状態遷移図、あるいは図８のトレリス線図より、上述のε＝３を満たす次の各法則が確認できる。
【００６５】
〔ｎ−２ビット符号に対する２ビット符号接続法則１〕
全てのｎ−２ビット符号において、その終点に２ビット符号'11'を接続しても、符号終点の状態は変化せず、且つ、符号のとり得る始点状態は変化しない。例えば、状態１、４、５の全ての状態を始点とすることが可能なｎ−２ビット符号の終点に２ビット符号'11'を接続した場合、そのｎビット符号は、やはり、状態１、４、５の全ての状態を始点とすることが可能である。
【００６６】
〔ｎ−２ビット符号に対する２ビット符号接続法則２〕
全てのｎ−２ビット符号において、その終点に２ビット符号'01'を接続しても、符号終点の状態は変化するが、符号のとり得る始点状態は変化しない。例えば、状態１、４、５の全ての状態を始点とすることが可能なｎ−２ビット符号の終点に２ビット符号'01'を接続した場合、そのｎビット符号は、やはり、状態１、４、５の全ての状態を始点とすることが可能である。
【００６７】
〔ｎ−２ビット符号に対する２ビット符号接続法則３〕
全てのｎ−２ビット符号において、その最終ビットを'0'-'1' 反転させ、且つその終点に２ビット符号'10'を接続しても、符号終点の状態は変化せず、且つ符号のとり得る始点状態は変化しない。例えば、状態１、４、５の全ての状態を始点とすることが可能なｎ−２ビット符号の最終ビットを'0'-'1' 反転させ、且つその終点に２ビット符号'10'を接続した場合、そのｎビット符号は、やはり、状態１、４、５の全ての状態を始点とすることが可能である。
【００６８】
従って、予め（ｍ−２）／（ｎ−２）変換を行っておくことによって、その符号終点に２ビット符号'11'、'01'あるいは'10'を接続する（但し、符号'10'を接続した場合には符号最終ビットを'0'-'1' 反転させる）という非常に簡単な付加回路を用いる構成によって、ｍ／ｎ変換に必要な変換符号語数の３／４の符号変換を行うことができる。残りの１／４については、別個に符号変換を行う必要があるが、（ｍ−２）／（ｎ−２）変換に必要な変換符号語数は、ｍ／ｎ変換において必要な変換符号語数の１／４であるので、実質的に必要な変換符号語数は、計１／２に削減される。
【００６９】
上述した符号変換方法は、ある変換符号についてその（ｎ−α）ビット部分の重複した符号について予めまとめて符号変換を行っておくものである。そこで、上述の符号変換方法を、重複符号変換法と表記する。この重複符号変換法と、上述した符号分割方法とを組合わせることにより、回路規模を削減する効果を更に高めることができる。
【００７０】
このような重複符号変換法を、ｍ＝９である９／１０変換ＤＣフリー符号に対して適用した、この発明の他の実施形態について以下に説明する。例えばα＝２とすると、（ｍ−α）／（ｎ−α）変換符号は７／８変換となる。図２３は、１２８符号語分の７／８変換について、具体的に符号を割り当てた符号変換表の一例である。ここで、入力の欄には入力される７ビットデータを１０進数で表現したものを記載し、また、出力の欄には入力データに対応する符号語としての８ビットデータを２進数で表現したものを記載した。
【００７１】
図２３中の符号語は、データ'0' の最大連続数が符号先頭から数えた時に４個（例えば、入力データが「２４」の時等）となるように選択されている。また、符号後端から数えた時には３個（例えば入力データが「２６」の時等）、さらに、符号途中に数えた時には５個（例えば入力データが「４８」の時等）と各々なるように選択されている。但し、図２３中の符号語は、全て、図１５、図１７および図２０中の要素となっている。そして、その内の前半６４語は図１の状態遷移図において少なくとも状態５を始点とし得る符号語であり、また、後半６４語は少なくとも状態１、５を始点とし得る符号語となるように各符号語が割当てられている。
【００７２】
従って、適切な符号変換を行うためには、図２３中において前半６４語については状態１、４の両方を始点とすることが可能な符号語を、後半６４語については少なくとも状態４を始点とすることが可能な符号語を、各々さらに割り当てるための符号変換表が必要であるが、上述したように、このための符号変換表は、適切な論理に従った図２３の各符号語の先頭ビットの'0'-'1' 反転のみで構成することができる。
【００７３】
図２３の符号語の内の一部について、先頭ビットの'0'-'1' 反転を行うための論理式の一例について説明する。符号の状態を表す２ビット符号’ＸＹ’については、状態１、４、５に対して、それぞれ、'00'、'01'、'10'をそれぞれ割当てることにする。但し、’ＸＹ’に対する２ビットの割当て方は、４！＝２４通り存在し、上述の割当て方はその内の一例であって、これに限定されるものでは無い。
【００７４】
この時、入力データの先頭ビットａと、前回符号化された符号の符号終点の状態' ＸＹ' とを参照して、図２４に示す真理値表に従って１ビットパリティ符号ｑを出力する。すなわち、ブール代数表示によれば、以下のようにｑが出力される。
【００７５】
【数７】
【００７６】
この際、ｑ＝１である場合には、入力データの先頭ビットａと、符号化データの先頭ビットＡとを、両方'0'-'1' 反転する。すなわち、ブール代数表示によれば、次式のように表される。
【００７７】
【数８】
【００７８】
【数９】
【００７９】
以上のような論理に従ってｑ＝１の場合に出力される１２８符号語分の７／８符号変換表を図２５に示す。図２５中の符号語は、全て第１３、１４、１７表中の要素となっており、その前半６４語は少なくとも状態１、４の両方を始点とし得る符号語で、後半６４語は少なくとも状態４を始点とし得る符号語となるように各符号語が割当てられている。上述したように、式（７）によってｑ＝１が出力された時に、式（８）および式（９）に従って、図２３に示した入力データと符号語の対応から、図２５に示した入力データと符号語の対応を導き出すことができる。
【００８０】
従って、図２３に示した入力データと符号語の対応を実現する構成を符号化回路内に設けておけば、図２５に示した入力データと符号語の対応を実現する構成を別に設ける必要は無い。入力データと符号語の対応を実現する構成としては、例えば、論理回路、ＰＬＡ(Plogramable Logical Array) あるいはＲＯＭ(Read Only Memory)等を用いることができる。また、図２５に示した入力データと符号語の対応を行うための構成を符号化回路内に設けて、式（７）〜式（９）とは逆の論理式に従って図２３に示した入力データと符号語の対応を導き出すようにしても良い。従って、図２３に示した対応を実現する論理回路等と、図２５に示した対応を実現する論理回路等との何れか一方を備えるようにすれば良い。
【００８１】
ここで、９／１０変換を行うにあたって、図２３（または図２５）に示した７／８変換表を選択するか否かを表す１ビット符号Ｚを、９ビット入力データａｂｃｄｅｆｇｈｉの後端２ビットｈｉを用いて、図２６の真理値表に従って出力する。すなわち、ブール代数表示によれば、Ｚは次式のように出力される。
【００８２】
Ｚ＝ｈｉ （１０）
Ｚ＝０が出力された時には、図２３（または図２５）に示した７／８変換表を用いて８ビット符号ＡＢＣＤＥＦＧＨを出力し、９／１０変換を行うために必要な１０ビット出力の内の残りの２ビットの出力ＩＪを、図２７の真理値表に従って出力する。すなわち、ブール代数表示によれば、Ｉ，Ｊは次式のように出力される。
【００８３】
【数１０】
【００８４】
【数１１】
【００８５】
但し、上述したように、ＩＪ＝'10'の時は、８ビット符号の最終ビットを'0'-'1' 反転させる必要がある。すなわち、８ビット符号の最終ビットＨは次式のように出力される。
【００８６】
【数１２】
【００８７】
以上のようにして、９／１０変換に必要な５１２個の符号語の内、１２８×３＝３８４個の符号割当てが完了したことになる。さらに、残りの１２８符号語について、新たに７／１０変換として符号割当てを行えば良い。
【００８８】
図２８は、１２８符号語分の７／１０変換について、具体的に符号を割当てた符号変換表の一例である。但し、図２８中の符号語は、全て図９、図１１および図１４の要素となっており、前半６４語は少なくとも状態５を始点とすることが可能な符号語で、後半６４語は少なくとも状態１、５の両方を始点とすることが可能な符号語となるように、各符号語が割当てられている。
【００８９】
また、入力データ０〜１２７は、図２３においてすでに割当てたため、図２８における入力データは、１２８〜２５５とされている。これらの入力データは、図２３中の入力データ（７ビットデータ）の先頭に１ビットデータ'1' を付加してなるものなので、実質的には７／１０変換に相当する。但し、図２８中の符号語は、データ'0' の最大連続数が符号先頭から数えた時に５個となる（例えば入力データが「１３８」の時）。また、符号後端から数えた時には４個（例えば入力データが「１６８」の時）となり、さらに符号途中で数えた時には５個（例えば入力データが「１５４」の時）と各々なる。さらに、かかる符号語は、データ'1' の最大連続数が符号先頭から数えた時に８個となる（例えば入力データが「１９８」の時）。また、符号後端から数えた時には７個（例えば入力データが「１９７」の時）となり、さらに符号途中で数えた時には７個（例えば入力データが「１３７」の時）と各々なるように選択されたものである。
【００９０】
図２９は、１２８符号語分の７／１０変換について、具体的に符号を割当てた符号変換表の他の一例である。但し、図２９中の符号語は、全て図９、図１０および図１３中の要素となっており、その前半６４語が少なくとも状態４を始点とすることが可能な符号語となり、後半６４語は少なくとも状態４を始点とすることが可能な符号語となるように、各符号語が割当てられている。ここで、図２３の符号変換から図２５の符号変換を導出する（または逆に図２５の符号変換から図２３の符号変換を導出する）ための上述した変換法則と全く同様な変換法則によって図２８から図２９を導出する（または逆に図２９の符号変換から図２８の符号変換を導出する）ことができる。従って、この場合も図２８と図２９との内の何れかに一方に従って入力データと符号語の対応を行う、例えば論理回路等の構成を設ければ良い。
【００９１】
以上のような論理に従って構成される９／１０変換符号化器について、図３０を参照して説明する。図３０においては状態判定回路の図示を省略した。８／８符号化回路３０は、図２３に示した７／８変換を行って前半１２８語を生成し、さらに、図２８に示されてなる７／１０変換における各符号語の先頭から８ビット分を後半１２８語として生成するように構成された８／８変換回路である。また、６／２符号化回路３１は、図２８に示されてなる７／１０変換における各符号語の後端から２ビット分を生成するための７／２変換の内、先頭から３２符号語分および６５番目から３２符号語分の計６４符号語を生成するように構成された６／２変換回路である。
【００９２】
ここで、図２８において、３３番目から３２符号語分および９６番目から３２符号語分には各符号語の後端から２ビットが全て'00'となるように割当てているため、３３番目から３２符号語分および９６番目から３２符号語分については、７／２変換を行う必要がない。この分だけ、６／２符号化回路３１の構成を簡略化されたものとすることができる。図３０において、８／８符号化回路３０と、６／２符号化回路３１とを除く付加回路は、アンド回路およびオア回路を１ゲートと仮定し、エクスクルーシブオア回路を３ゲートと仮定して回路規模を見積もると、わずか２２ゲートとなる。以上の説明により、９／１０変換回路が実質的に１２８符号語分の７／８変換回路と、１２８語分の７／１０変換回路とによって構成されることが可能であり、かかる構成によって９／１０変換符号化に必要な変換符号語数を半分とすることが可能であることが示された。
【００９３】
次に、この発明による符号分割方法と、同じくこの発明による重複符号変換法とを組合わせてなる符号変換方法を１６／１８ＤＣフリー符号に適用した、この発明のさらに他の実施形態について説明する。図３０等を参照して上述した９／１０変換符号化器に含まれる１２８語分の７／８変換回路は、符号分割方法についての上述の説明（図２１参照）における７／８変換回路と全く同一であることが容易に推察される。すなわち、１６／１８ＤＣフリー符号変換において、この発明による符号分割方法と、同じくこの発明による重複符号変換法とを組合わせた場合には、７／８変換回路の構成が９／１０変換回路の構成に含まれる。
【００９４】
このため、７／８変換回路を９／１０変換回路と別個に設ける必要が無いことがわかる。すなわち、１６／１８ＤＣフリー符号変換において、上述の符号分割方法によって６５５３６符号語から５１２＋１２８＝６４０符号語に削減された変換符号語数は、符号分割方法と重複符号変換法とを組合わせてなる変換方法を用いることにより、さらに１２８＋１２８＝２５６符号語に実質的に削減されることになる。
【００９５】
このような変換方法を実現する１６／１８変換符号化器について、図３１を参照して説明する。図３１において、入力データとしては、７ビットおよび９ビットの並列データが交互に供給される。そして、入力データとして９ビットデータａｂｃｄｅｆｇｈｉが入力される時には、かかる９ビットデータが９／１０符号化回路４０よって１０ビットデータＡＢＣＤＥＦＧＨＩＪに変換される。一方、入力データとして７ビットデータａｂｃｄｅｆｇが入力される時には、ｈｉ＝'10'が強制的に割当てられて、９／１０符号化回路４０に供給されるものとする。
【００９６】
このような操作により、７ビットデータが送られてくる際の１０ビット出力符号の後端２ビットとしてはＩＪ＝'11'が出力されるが、これは無視すれば良い。従って、９／１０符号化回路４０は、実質的には７／８符号化回路としての動作も行うことになる。９／１０変換された１０ビット符号は、磁気テープ等の情報記録媒体に記録するための記録信号を生成する等の処理を行う後段の信号処理系に供給されると共に、１０ビット用状態判定回路４１に供給される。１０ビット用状態判定回路４１は、供給される１０ビット符号の符号終点の３状態の何れかの状態を表す２ビット符号ＸＹを出力する。
【００９７】
ここで、入力データが７ビットの時にはＩＪ＝'11'が出力されるが、上述した〔ｎ−２ビット符号に対する２ビット符号接続法則１〕によれば、この１０ビット符号の符号終点の状態は、先頭から８ビット分の符号の符号終点の状態と全く同じとなる。従って、１０ビット用状態判定回路４１は、７ビットデータが入力される時と、９ビットデータが入力される時とで、全く同じものを共有することができる。
【００９８】
このような符号変換方法によって生成された１６／１８変換符号を復号する１８／１６変換復号化器について図３２を参照して説明する。図３２において、入力データとしては、８ビットおよび１０ビットの並列データが交互に供給される。そして、入力データとして１０ビットデータＡＢＣＤＥＦＧＨＩＪが入力される時には、かかる１０ビットデータＡＢＣＤＥＦＧＨＩＪが１０／９復号化回路５０によって９ビットデータａｂｃｄｅｆｇｈｉに復号される。一方、入力データとして８ビットデータＡＢＣＤＥＦＧＨが入力される時には、上述したように、ＩＪ＝'01'若しくは'11'が強制的に割当てられている。このため、８ビットデータが入力される際の９ビット出力データの後端２ビットはｈｉ＝'00'あるいは'10'が出力されるが、これは無視すれば良い。
【００９９】
以上のような、この発明による符号分割方法と同じくこの発明による重複符号変換法とを組合わせてなる１６／１８変換符号を符号化および復号化する、符号化器および復号化器を構成した場合について、その論理回路による回路規模を見積もってみたところ、約９５０ゲートであった。
【０１００】
〔比較例１〕
図３３は、ＤＳＶ＝１２であり、また、符号語の始点・終点の状態数が２である２分割１６／１８変換符号の全ての組合わせについて、その実現可能性を調べた結果である。但し、ｎ1 およびｎ2 が偶数の場合には、符号語の始点・終点の状態を状態２、３としている。また、ｎ1 およびｎ2 が奇数の場合には、ｍ1 ／ｎ1 変換については符号語の始点を状態１、４として、各々について生成可能な符号語数Ｐ（ｎ1 ）およびＰ（ｎ2 ）を調べた。この際の各々の始点・終点の選択は、符号語の始点・終点の状態数が２である場合について、生成可能な符号語数が最も多くなるように選択されたものである。
【０１０１】
また、図３３中でも、図２等と同様に各符号変換の可能／不可能に対応して符号○／×をそれぞれ付した。図３３から、２状態数を始点・終点とする符号では、ＤＳＶ＝１２としても１６／１８変換を２つの独立した変換符号に符号分割することは不可能である。この状況は、ＤＳＶを１２より大きくしても同様である。但し、２状態数を始点・終点とする符号においては、１６／１８変換符号自体の構成はＤＳＶ＝８でも可能であり、この時に使用可能な符号語数は７６８７５である。この中から、適当な６５５３６符号語を選ぶことにより、直接的な１６／１８変換符号を構成することが可能である。
【０１０２】
このように符号分割できない場合の直接的な１６／１８変換符号を生成する１６／１８変換符号化器の構成について、図３４を参照して説明する。図３４において、入力データとしては、１６ビットの並列データａｂｃｄｅｆｇｈｉｊｋｌｍｎｏｐが供給される。この１６ビットデータが９／１０符号化回路６０によって１８ビットデータＡＢＣＤＥＦＧＨＩＪＫＬＭＮＯＰＱＲに変換される。１６／１８変換された１８ビット符号は、磁気テープ等の情報記録媒体に記録するための記録信号を生成する等の処理を行う後段の構成に供給されると共に、１８ビット用状態判定回路６１に供給される。１８ビット用状態判定回路５１は、供給される１８ビット符号の符号終点の２状態の何れかの状態を表す１ビット符号Ｘを出力する。
【０１０３】
また、上述したような符号分割できない場合の１６／１８変換符号を復号する１８／１６変換復号化器について図３５を参照して説明する。図３５において、入力データとしては、１８ビットの並列データＡＢＣＤＥＦＧＨＩＪＫＬＭＮＯＰＱＲが供給される。かかる１８ビットデータが１８／１６復号化回路６２によって１６ビットデータａｂｃｄｅｆｇｈｉｊｋｌｍｎｏｐに復号される。
【０１０４】
以上のように、１６／１８変換符号を直接的に符号化および復号化する、符号化器および復号化器を構成した場合について、その論理回路による回路規模を見積もってみたところ、約６５００ゲートであった。
【０１０５】
〔比較例２〕
図１の状態遷移図において、ＲＤＳが＋４あるいは−４となる遷移を削除する、すなわち符号のＤＳＶが７となるように制限して、状態１、４、５を始点・終点とする符号の数を調べると、各々１８ビット符号で６１３９０ワードしか存在しない。従って、ＤＳＶが７以下の符号では、１６／１８変換符号を構成することは不可能であることがわかる。
【０１０６】
以上、この発明による１６／１８変換ＤＣフリー符号の符号分割方法および符号変換方法の構成の具体的実施例を示したが、次にその特徴について説明する。この発明による符号分割された１６／１８変換ＤＣフリー符号では、信号検出時のバーストエラー長削減の効果もある。すなわち、符号分割を行わない１６／１８変換ＤＣフリー符号では、符号化された信号を検出する際の１ビット分のエラーが復号時には１６ビット分のバーストエラーとして検出されるのに対して、この発明による符号分割方法によって符号化された１６／１８変換ＤＣフリー符号では、それが７ビットあるいは９ビット分のバーストエラーに削減されるという利点がある。
【０１０７】
また、７／８変換および９／１０変換を用いる順番はどのように入れ替えても良いが、何れの場合にも、それらを交互あるいは２個単位で、且つ同数用いることが望ましい。例えば、９／１０変換→７／８変換→９／１０変換→７／８変換→・・・のように交互に用いる場合だけでなく、９／１０変換→７／８変換→７／８変換→９／１０変換→・・・のように２個単位で用いたとしても１６ビット、すなわち２バイト単位での符号化・復号化が可能であるが、例えば、９／１０変換→９／１０変換→７／８変換→７／８変換→７／８変換→・・・のように用いた場合には、２バイト単位での符号化・復号化は困難である。
【０１０８】
さらに、この発明の一実施形態において使用された９／１０変換ＤＣフリー符号は、これを８個単位で使用することによって７２／８０変換ＤＣフリー符号として用いることも可能である。この場合、９バイトが入力データの構成単位となるため、１６／１８変換を用いた場合よりもデータ処理回路が複雑となるが、符号化効率は１６／１８＝０．８８９から９／１０＝０．９に向上させることが可能となる。
【０１０９】
この発明において使用される図１の状態遷移図を満たす符号は、自動的に最大ランレングスがＤＳＶ−１に制限されるが、例えばＤＳＶ＝８の場合には、図９〜図２０において、ランレングスが７となる符号を取除くことによって最大ランレングスを６に制限すること、さらに、ランレングスが６となる符号を取除くことによって最大ランレングスを５に制限することが各々可能である。但し、ＤＳＶ＝８の符号において、最大ランレングスを４以下にすることは不可能である。また、例えばＤＳＶを１２まで許容しても、最大ランレングスを４以下にすることは不可能である。符号の最大ランレングスを小さくすれば、符号の低域雑音抑圧効果がより大きくなると考えられる。
【０１１０】
また、このような最大ランレングスの制限において、使用可能な符号語の数を減少させること無く、符号接続点におけるランレングスを制限するための有効な手段の一つとして、例えば図９〜図２０に示された符号語の内、図１１および図１７に示される、「状態１、５の２つの状態を始点とすることが可能な符号語」の内で、符号始点から数えたランレングスが４、あるいは４および３のものについて、状態１で終結した符号に接続せず、状態５のみを始点とする符号語として使用する方法が考えられる。
【０１１１】
すなわち、この発明による符号変換方法は、「状態１、５（ＲＤＳ＝０，マイナスプラス２）の２つの状態を始点とすることが可能な符号語」の内、符号始点から数えたランレングスが４、あるいは４および３のものについて、状態１（ＲＤＳ＝０）で終結した符号に接続せず、状態５（ＲＤＳ＝マイナスプラス２）のみを始点とする符号語として使用することを特徴とする。
【０１１２】
この方法は、符号が状態５で終結した場合の符号終点から数えた最大ランレングスの方が、状態１（ＲＤＳ＝０）で終結した場合のそれよりも短いことを利用した方法であり、使用可能な符号語を減少させること無しに符号を有効に活用することを可能とする。また、このように状態１、５の２つの状態を始点とすることが可能な符号語について、状態１を始点としなかったとしても、元々、状態１を始点とすることが可能な符号語の数は、状態４あるいは５を始点とすることが可能な符号語の数よりも多く、この過剰分の符号の一部が除去されただけであるため、最終的に使用できる符号語の数は、やはり、７／８変換で１４５個、９／１０変換で５２５個各々存在し、その数が減ることは無いので、問題は生じない。
【０１１３】
このように、最大ランレングスを、ＤＳＶ制限のための状態遷移図によって自動的に制限される値よりも短く制限することによって、ランレングス６、または、ランレングス６の連続、または、ランレングス７を含む符号を、１符号語長（１８ビット）以下の特殊符号として例えば同期信号に用いることが可能となる。
【０１１４】
また、図１の状態遷移図を満たす符号は、データ'1' の連続数が制限されていないが、例えばこの符号をパーシャルレスポンスクラス１に等化し、最尤信号検出を行う場合には、パスメモリを有限とするために、データ'1' の連続を有限とし、且つ、その最大連続数をできるだけ少なくすることが望ましい。例えばこの発明の一実施形態である１６／１８変換ＤＣフリー符号の場合、符号語の数の減少を最低限に抑えるためには、１０ビットの連続がオール'1' となる符号だけを取除く方法を用いれば良い。
【０１１５】
かかる方法によれば、データ'1' の最大連続数を２６に制限することが可能である。さらに、データ'1' が連続する符号を削除することによってデータ'1' の最大連続数をＤＳＶ＝８の場合には最小で１０に制限することができ、また、ＤＳＶ＝１０および１２の場合には最小で７に制限することができる。さらに、このようにデータ'1' の連続数を制限することによって、連続数が８以上１８以下のデータ'1' を含む符号を、１符号語長（１８ビット）以下の特殊符号として同期信号に用いることも可能である。
【０１１６】
因みに、この発明の一実施形態における１６／１８変換ＤＣフリー符号においては、最大ランレングスが６に制限され、データ'1' の最大連続数が１２に制限され、且つ、１５ビットデータ'100000010000001' の発生が禁止されている。このため、かかる１５ビットデータを含む符号を１ワードの同期信号として用いることができる。
【０１１７】
この発明によるＤＣフリー符号は、積分等化、パーシャルレスポンスクラス１等化、パーシャルレスポンスクラス４等化、エクステンディッドパーシャルレスポンスクラス４等化等の一般的に用いられる等化方式の何れにも適用されることが可能である。従って、最尤信号検出も当然行われることができる。
【０１１８】
この発明は、例えばコンピューター用ハードディスクドライブ、コンピューター用データカートリッジドライブ等の磁気記録再生装置、あるいは光磁気ディスクドライブ等の光磁気記録再生装置等の記録再生装置、および各種の通信装置に用いられる、固定長変換符号に対して適用することができる。
【０１１９】
【発明の効果】
上述したように、この発明は、符号の始点・終点の状態数が制限されてなる固定長変換符号を複数の独立した変換符号に分割することによって符号変換装置の簡略化を図る符号分割方法において、符号の始点・終点の状態数を３以上とし、また、固定長変換符号の符号語長を１１ビット以上とするようにしたものである。このため、８／１０変換符号以外の符号に対しても適用可能な符号分割方法を行うことが可能となる。
【０１２０】
例えば、互いに独立した７／８変換ＤＣフリー符号と９／１０変換ＤＣフリー符号とを組合わせることによって１６／１８変換ＤＣフリー符号を構成する等、互いに独立した２つの符号を組合わせて固定長変換符号を構成するようにした符号分割方法を行うことができる。このように構成した１６／１８変換ＤＣフリー符号においては、従来の８／９変換ＤＣフリー符号の符号化効率を保ったまま、ＤＳＶおよび最大ランレングスの特性を著しく改善することができる。さらに、かかる１６／１８変換ＤＣフリー符号の構成方法は、必要な変換符号数を９９％以上削減することを可能とする効果をも有する。
【０１２１】
また、この発明は、（ｍ−α）／（ｎ−α）変換符号の符号変換を予め行って（ｎ−α）ビット符号を生成し、生成した（ｎ−α）ビット符号に、２種類以上のαビット符号の内から所定の方法で選択したものを接続することによってｎ／ｍ変換符号の符号変換を行うようにした重複符号変換法を行うものである。例えば９／１０変換を行うに際し、７／８変換を予め行って得られる８ビットの符号語に、かかる８ビットの符号語の状態に基づいて選択される２ビットを接続することによって１０ビットの符号語を得るものである。これにより、実質的に必要な変換符号語数を１／２に削減することができるので、符号化回路および復号化回路の構成を簡略化することができる。
【０１２２】
また、この発明による符号分割方法と、同じくこの発明による重複符号変換法とを組合わせた場合には、分割された少なくとも１種類の符号において、その専用の符号化回路および復号化回路の両方を不要とすることを可能とする。
【０１２３】
この発明による以上のような効果の結果として、例えば磁気記録システム等において、低コストで、従来よりも高い記録密度での信号の記録／再生を可能とすることができ、その工業的価値は非常に大きい。
【図面の簡単な説明】
【図１】この発明において使用される符号の構成について説明するための、ＤＳＶが１２となる、ＮＲＺＩ変調を前提とした１２状態の状態遷移図である。
【図２】ＤＳＶ＝８で、符号語の始点・終点の状態数が３である２分割１６／１８変換符号のための全ての組合わせに対して、実現可能性について説明するための略線図である。
【図３】ＤＳＶ＝１０で、符号語の始点・終点の状態数が３である２分割１６／１８変換符号のための全ての組合わせに対して、実現可能性について説明するための略線図である。
【図４】ＤＳＶ＝１２で、符号語の始点・終点の状態数が３である２分割１６／１８変換符号のための全ての組合わせに対して、実現可能性について説明するための略線図である。
【図５】ＤＳＶ＝８で、符号語の始点・終点の状態数が４である２分割１６／１８変換符号のための全ての組合わせに対して、実現可能性について説明するための略線図である。
【図６】ＤＳＶ＝１０で、符号語の始点・終点の状態数が４である２分割１６／１８変換符号のための全ての組合わせに対して、実現可能性について説明するための略線図である。
【図７】ＤＳＶ＝１２で、符号語の始点・終点の状態数が４である２分割１６／１８変換符号のための全ての組合わせに対して、実現可能性について説明するための略線図である。
【図８】この発明による１６／１８変換ＤＣフリー符号分割方法について説明するための、ＲＤＳ遷移を示すトレリス線図である。
【図９】状態１、４、５の全ての状態を始点とすることが可能な１６２個の１０ビット符号について説明するための略線図である。
【図１０】状態１、４の２つの状態を始点とすることが可能な２３４個の１０ビット符号について説明するための略線図である。
【図１１】状態１、５の２つの状態を始点とすることが可能な２３４個の１０ビット符号について説明するための略線図である。
【図１２】状態１のみを始点とすることが可能な２０個の１０ビット符号について説明するための略線図である。
【図１３】状態４のみを始点とすることが可能な１２９個の１０ビット符号について説明するための略線図である。
【図１４】状態５のみを始点とすることが可能な１２９個の１０ビット符号について説明するための略線図である。
【図１５】状態１、４、５の全ての状態を始点とすることが可能な５４個の８ビット符号について説明するための略線図である。
【図１６】状態１、４の２つの状態を始点とすることが可能な６２個の８ビット符号について説明するための略線図である。
【図１７】状態１、５の２つの状態を始点とすることが可能な６２個の８ビット符号について説明するための略線図である。
【図１８】状態１のみを始点とすることが可能な２個の８ビット符号について説明するための略線図である。
【図１９】状態４のみを始点とすることが可能な２９個の８ビット符号について説明するための略線図である。
【図２０】状態５のみを始点とすることが可能な２９個の８ビット符号について説明するための略線図である。
【図２１】この発明の一実施形態である、符号分割方法による１６／１８変換符号化を実現する１６／１８変換符号化器の構成について説明するためのブロック図である。
【図２２】この発明の一実施形態である、１６／１８変換符号化に対応する復号化を実現する１８／１６変換復号化器の構成について説明するためのブロック図である。
【図２３】この発明の他の実施形態である、重複符号変換法による９／１０変換符号化において、１２８符号語分の７／８変換を行うための符号変換表の一例を示す略線図である。
【図２４】この発明の他の実施形態において、符号先頭ビットの反転の有無を判定するために使用される符号割当て表の一例を示す略線図である。
【図２５】この発明の他の実施形態において、１２８符号語分の７／８変換を行うための符号変換表の他の一例を示す略線図である。
【図２６】この発明の他の実施形態において、７／８変換を行うための符号変換表を選択するか否かを判定するために使用される符号割当て表の一例を示す略線図である。
【図２７】この発明の他の実施形態において、７／８変換を行うための符号変換表を選択した時に残りの２ビットを出力するために使用する真理値表の一例を示す略線図である。
【図２８】この発明の他の実施形態において使用される１２８符号語分の７／１０変換について、具体的に符号を割当てた符号変換表の一例を示す略線図である。
【図２９】この発明の他の実施形態において使用される１２８符号語分の７／１０変換について、具体的に符号を割当てた符号変換表の他の一例を示す略線図である。
【図３０】この発明の他の実施形態である、重複符号変換法による９／１０変換符号化を実現する９／１０変換符号化器について説明するためのブロック図である。
【図３１】この発明のさらに他の実施形態である、符号分割方法と重複符号変換法とを組合わせてなる１６／１８変換符号化を実現する、１６／１８変換符号化器について説明するためのブロック図である。
【図３２】この発明のさらに他の実施形態である、符号分割方法と重複符号変換法とを組合わせてなる１６／１８変換符号化に対応する復号化を実現する、１８／１６変換復号化器について説明するためのブロック図である。
【図３３】ＤＳＶ＝１２で符号語の始点・終点の状態数が２である２分割１６／１８変換符号を生成するための全ての組合わせに対して、実現可能性について説明するための略線図である。
【図３４】符号分割できない場合に、１６／１８変換符号化を行う１６／１８変換符号化器（比較例）について説明するための略線図である。
【図３５】符号分割できない場合に行われる１６／１８変換符号化に対応する復号化を行う１８／１６変換復号化器について説明するためのブロック図である。
【図３６】一般的な記録再生装置における信号処理について説明するためのブロック図である。
【符号の説明】
１０・・・７／８符号化回路、１１・・・９／１０符号化回路、１２・・・８ビット状態判定回路、１３・・・１０ビット状態判定回路、３０・・・８／８符号化回路、３１・・・６／２符号化回路、４０・・・９／１０符号化回路
【発明の属する技術分野】
この発明は、コンピューター用ハードディスクドライブ、コンピューター用データカートリッジドライブ等の磁気記録再生装置、あるいは光磁気ディスクドライブ等の光磁気記録再生装置等の記録再生装置や各種通信装置に用いられる固定長変換符号に係る符号分割方法に関する。
【０００２】
【従来の技術】
データ語長をｍ，符号語長をｎとした時、ｍ／ｎ符号として表される固定長変換符号の一つとしてＤＣフリー符号が従来から使用されている。ＤＣフリー符号は、ディジタル伝送信号の符号化および変調において系の低周波帯域の雑音を低減させることが可能であり、非常に有効な符号であることが一般的に知られている。
【０００３】
かかるＤＣフリー符号は、ＤＳＶ(Digital Sum Value) 、すなわち符号系列の直流累積電荷（Running Digital Sum,以下、ＲＤＳと表記する）の振幅値を有限に制限することによって、周波数軸上での符号スペクトルのＤＣ成分がヌルとなるように設計された符号である。ＤＣフリー符号としては、これまでに８／９変換、８／１０変換等が実用化されている。ここで、これらのＤＣフリー符号の最大ランレングス、すなわちＮＲＺＩ変調前のデータ'0' の最大連続数は、最小の場合、８／９変換で１２、８／１０変換で２である。また、そのＤＳＶ値は、最小の場合、８／９変換で２５、８／１０変換で５である。
【０００４】
例えばアジマス記録を行うテープ系磁気記録再生システムにおいては、たとえパーシャルレスポンスクラス４等化のような信号スペクトルの直流成分を抑圧する等化方式を使用したとしても、ＤＣフリー符号を用いること無しに、そのクロストークノイズを充分に抑圧することは困難である。
【０００５】
このため、従来から、例えばディジタルオーディオテープレコーダ（Ｒ−ＤＡＴ）ディジタルデータストレージシステム（ＤＤＳ），８ｍｍアドバンストインテリジェントテープシステム（ＡＩＴ）等、多くのテープ系ストレージシステムにおいては、ＤＳＶが６、最大ランレングスが３に各々制限された、８／１０変換ＤＣフリー符号が広く用いられている。
【０００６】
図３６に、一般的な記録再生装置のディジタル信号処理のためのブロック図の一例を示す。入力データは、ｍ／ｎ変換符号化器１０１によってｍ：ｎの比に変換された符号とされる。ここで、ｍは符号化前のデータビット長、ｎは符号化後のデータビット長である。ｍ／ｎ変換符号化器１０１から出力される符号は、Ｄ／Ａ変換器１０２によって記録矩形波に変換され、記録再生回路１０３に供給される。記録再生回路１０３は、磁気ヘッド、あるいは光ピックアップ等（図示せず）を駆動して磁気ディスク、あるいは光磁気ディスク等の記録媒体（図示せず）に対する記録を行う。
【０００７】
一方、磁気ヘッド、あるいは光ピックアップ等によって記録媒体から再生された再生波は、アナログ等化器１０４によって所定の目標等化特性に等化された後、Ａ／Ｄ変換器１０５によってディジタル信号に変換される。そして、符号検出器１０６によって符号検出された後、ｎ／ｍ変換復号器１０７によってｎ：ｍの比で出力データ変換される。ここで、アナログ等化器１０４による等化が充分でない場合には、Ａ／Ｄ変換器１０５と符号検出器１０６との間にディジタル等化器が設けられる場合もある。また、近年では、エラーレート低減のため、等化にはパーシャルレスポンス等化方式や、判定帰還等化方式を用いると共に、符号検出器１０６として最尤検出器が使用されることが多い。
【０００８】
【発明が解決しようとする課題】
符号においては、ＤＳＶや最大・最小ランレングス等の符号性能が仮に同等であれば、符号化効率ｍ／ｎが高い程、記録系、再生系、伝送系等の信号対雑音比（ＳＮＲ）の向上に有効であることが一般的に良く知られている。例えば、１バイト（８ビット）単位での符号変換が可能な最も符号化効率の高い符号変換は、８／９変換であり、８／９変換ＤＣフリー符号については、過去にＹｏｓｈｉｄａらによって検討された例(H.Yoshida,T.Shimada,Y.Hashimoto,"8-9 Block Code:A DC-Free Channel Code for Digital Magnetic Recording,"SMPTE Journal,pp.918-922.Sep.1983)等がある。
【０００９】
しかしながら、この８／９変換は、８／１０変換に比較してその符号化効率が高いものの、ＤＳＶや最大ランレングス等の性能は、８／１０変換に比較して大きく劣るものであった。また、パーシャルレスポンスクラス１等化による最尤検出方式とＤＣフリー符号とを組合わせる場合には、符号においてデータ'1' の連続数を有限とすることが望ましいが、８／９符号においては９ビットの'1' の連続符号（１０進数で５１１）を使用する必要があるため、データ'1' の連続数に制限を課すことが困難であるという問題があった。
【００１０】
また、８／９変換ＤＣフリー符号の作成が可能であれば、１６／１８変換ＤＣフリー符号を構成することによって、そのＤＳＶおよび最大ランレングスの性能の向上を図れることが期待される。但し、これまで、具体的に１６／１８変換ＤＣフリー符号の構成が検討された例は無いという問題があった。かかる問題は、８／９変換であれば８ビット、すなわち２8 ＝２５６ワード分の符号変換で済むのに対し、１６／１８変換の場合、１６ビット、すなわちその２５６倍である２16＝６５５３６ワード分の符号化が必要なため、符号化回路が複雑なものとなり、低コストでの実用化が困難であることに起因すると考えられる。
【００１１】
１６ビット変換を実際に行った例としては、米国特許第５，６３５，９３３号に開示されたように、１６／１７変換符号を２つの８／８変換と１ビットの付加とによって行うことによって符号変換を簡略化した例がある。但し、かかる符号変換方法は、この１６／１７変換が単純なランレングス制限のみが付加された符号であるためにこのような簡略化が達成されるものである。従って、ＤＳＶが制限された１６／１８変換ＤＣフリー符号にかかる符号変換方法と同様の方法を適用しても、その符号変換を大きく簡略化することは困難である。また、かかる符号変換方法における２つの８／８変換は、各々完全に独立した符号変換となっているわけではないので、必要な符号語数は、６５５３６ワードよりも小さくなってはいない。
【００１２】
必要な変換符号語数が実際に削減された例としては、Ｗｉｄｍｅｒらによる符号分割方法（A.Widmer and P.Franaszec,"A DC-Balanced,Partitioned-Block,8B/10B Transmission code,"IBMJ.Res.Develop.,Vol.27,No.5,Sep.1983) がある。かかる符号分割方法の特徴は、符号の始点・終点の状態数を２として、８／１０変換ＤＣフリー符号を２つの完全に独立した３／４変換と５／６変換に符号分割することによって、必要な必要な変換符号語数を２５６ワードから２3 ＋２5 ＝４０ワードに（従って、約８４％分）削減するというものであった。
【００１３】
但し、Ｗｉｄｍｅｒらの報告は、符号の始点・終点の状態数が３のものについては、ＤＳＶ＝１０を許容した場合に最大ランレングス２で符号化効率０．８の符号構成が可能であるという点が述べられたにとどまっている。これは、かかる符号によれば、符号変換の複雑さが著しく増して実用的でないとの理由による。このため、より具体的な符号の検討や、状態数が３である場合の符号変換を行う符号変換装置の簡略化方法の検討は全く行われていない。
【００１４】
また、８／１０変換ＤＣフリー符号以外の符号について、このような符号分割方法が具体的に検討された例は無いという問題があった。さらに、必要な変換符号語数を実質的に削減する方法としてこれまでに提案されているものは、上述した符号分割による方法のみである。
【００１５】
従って、この発明の目的は、８／１０変換ＤＣフリー符号以外の符号、特に符号化効率がより高い符号８／９変換またはそれと同等の符号化効率を有する変換符号について、必要な変換符号語数を削減する符号分割方法を提供することにある。
【００１６】
【課題を解決するための手段】
請求項１の発明は、符号の始点・終点の状態数が制限されてなる固定長変換符号を複数の独立した変換符号に分割するようにした符号分割方法において、符号の始点・終点の状態数が３以上であり、固定長変換符号の符号語長が１１ビット以上であり、符号の直流累積電荷（ＲＤＳ）の振幅（ＤＳＶ）が有限に制限されてなるＤＣフリー符号であり、ＤＣフリー符号の直流累積電荷（ＲＤＳ）の振幅の上限値は８以上であり、ＤＣフリー符号は、８個の９／１０変換ＤＣフリー符号から分割構成されてなる７２／８０変換ＤＣフリー符号であることを特徴とする符号分割方法である。
【００１９】
以上のような発明によれば、８／１０変換以外のＤＣフリー符号、特に符号語長が１１ビット以上であるＤＣフリー符号に対して、符号分割方法を適用することが可能となる。
【００２０】
また、この発明を１６／１８変換ＤＣフリー符号に適用した場合には、従来の８／９変換ＤＣフリー符号の符号化効率を保ったまま、そのＤＳＶおよび最大ランレングスの低減を図ると共に、直接的な１６／１８変換に比較して、必要な符号語数を９９％以上削減することが可能となる。
【００２３】
【発明の実施の形態】
以下、この発明による符号分割方法および符号変換方法について具体的な実施形態を挙げて説明する。説明は、まずこの発明による符号分割方法、次にこの発明による符号変換方法、さらに、この発明による符号分割方法とこの発明による符号変換方法を組合わせてなる符号変換方法の組合わせの順に行う。
【００２４】
まず、符号分割方法についての一般的な理論について以下に説明する。この理論は、ＤＣフリー符号だけでなくあらゆる符号に適用することが可能である。ｍ／ｎ変換符号を複数の独立した変換符号に分割する場合、分割された符号の出力ビット数がその入力ビット数以下であることは不可能なため、分割できる可能性がある最大の符号分割数はｎ−ｍ個である。従って、ｍ／ｎ変換符号をＷ個のｍx ／ｎx 変換（ここで、Ｗは（ｎ−ｍ）以下）に分割した時に、全てのｍx ／ｎx 変換が独立した符号変換となるためには、該符号を生成するための状態遷移図に従うｎx ビット長の総符号語長をＰ（ｎx ）とした時、全てのｘについて、次の式（１）が成り立てば良い。
【００２５】
【数１】
但し、ここでｎ，ｍが以下の条件を満たす。
【００２７】
【数２】
【数３】
また、この際に必要な総符号語数Ｎは次式によって計算される。
【００３０】
【数４】
従って、例えばＷ＝２の時にＮを最小とするためには、（ｍ2 −ｍ1 ）が最小となるようにｎ1 、ｎ2 、ｍ1 、ｍ2 の各値を選択すれば良い。
【００３２】
１６／１８変換符号の場合には、ｎ−ｍ＝２なので、上述した符号分割の条件を満足する可能性のある（ｍ1 ／ｎ1 ，ｍ2 ／ｎ2 ）変換の全ての組合わせは（１／２，１５／１６），（２／３，１４／１５），（４／５，１２／１３），（５／６，１１／１２），（６／７，１０／１１），（７／８，９／１０），（８／９，８／９）の８通りである。これらの組合わせはＤＣフリー符号に限らず、１６／１８変換符号について一般的なものである。
【００３３】
従来の符号分割された８／１０変換ＤＣフリー符号は、ＤＳＶ＝６で，且つ、符号語の始点・終点の状態数を２とするものであった。これに対し、ここでは、ＤＳＶが８以上で、且つ、符号語の始点・終点の状態数が３以上の場合についての、１６／１８変換ＤＣフリー符号に対する符号分割方法の適用可能性について調べてみる。
【００３４】
図１に、この発明において用いられる符号の構成を説明するための１２状態の状態遷移図の一例を示す。かかる状態遷移図はＮＲＺＩ変調を前提とし、ＤＳＶが１２となるものである。図１において、符号のＤＳＶを８としたい場合には、状態９、１０、１１、１２を各々削除すれば良い。また、符号のＤＳＶを１０としたい場合には状態１１、１２を各々削除すれば良い。但し、このような状態番号の割付け方法は、図１のものに限られるものではない。また、この発明に係る符号を、ＮＲＺ変調を前提として構成することも可能であることは明らかである。また、以下の説明においては、状態４のＲＤＳをプラスマイナス２と表記し、状態５のＲＤＳをマイナスプラス２と表記する。
【００３５】
図２は、ＤＳＶ＝８で、且つ、符号語の始点・終点の状態数が３である２分割１６／１８符号の全ての組合わせについて、その実現可能性を調べた結果である。但し、ｎ1 およびｎ2 が偶数の場合には、符号語の始点・終点の状態を状態１、４、５としている。また、ｎ1 およびｎ2 が奇数の場合には、ｍ1 ／ｎ1 変換については符号語の始点を状態１、４、５とし、終点を状態２、３、６とすると共に、ｍ2 ／ｎ2 変換については符号語の始点を状態２、３、６とし、終点を状態１、４、５としている。このような各組合わせについて、生成可能な符号語数Ｐ（ｎ1 ）およびＰ（ｎ2 ）を調べた。この際の各々の始点・終点の選択は、符号語の始点・終点の状態数が３である場合について、生成可能な符号語数が最も多くなるように選択されたものである。
【００３６】
図２中で、○はその符号変換が可能であることを示し、×はその符号変換が不可能であることを示している。但し、符号分割が可能であるためには、（ｍ1 ／ｎ1 、ｍ2 ／ｎ2 ）変換の両方について、その符号変換が可能でなければならない。図２から，ＤＳＶ＝８で、且つ符号語の始点・終点の状態数が３である場合には、２分割可能な１６／１８変換の構成は（７／８，９／１０）変換のみであることがわかる。
【００３７】
次に、図３は、ＤＳＶ＝１０で、且つ符号語の始点・終点の状態数が３である２分割１６／１８変換ＤＣフリー符号の全ての組合わせについて、その実現可能性を調べた結果である。ここで、Ｐ（ｎ1 ）およびＰ（ｎ2 ）の計算条件は、図２を作成する際の計算と同様である。図３においても、各符号変換の可能／不可能に対応して符号○／×をそれぞれ付した。図３から，ＤＳＶ＝１０で、且つ符号語の始点・終点の状態数が３である場合には、２分割可能な１６／１８変換の構成は（４／５，１２／１３）、（５／６，１１／１２）、（７／８，９／１０）変換の３通りであることがわかる。これらの内で、必要な変換符号が最も少ないのは（７／８，９／１０）変換である。
【００３８】
次に、図４は、ＤＳＶ＝１２で、且つ符号語の始点・終点の状態数が３である２分割１６／１８変換ＤＣフリー符号の全ての組合わせについて、その実現可能性を調べた結果である。ここで、Ｐ（ｎ1 ）およびＰ（ｎ2 ）の計算条件は、図２を作成する際の計算と同様である。図４においても、各符号変換の可能／不可能に対応して符号○／×をそれぞれ付した。図４から，ＤＳＶ＝１２で、且つ符号語の始点・終点の状態数が３である場合には、２分割可能な１６／１８変換の構成は（２／３，１４／１５）、（３／４，１３／１４）、（４／５，１２／１３）、（５／６，１１／１２）、（７／８，９／１０）変換の５通りであることがわかる。これらの内で、必要な変換符号が最も少ないのは（７／８，９／１０）変換である。
【００３９】
さらに、符号語の始点・終点の状態数が４の場合について、以下、同様に調べてみる。図５は、ＤＳＶ＝８で、且つ符号語の始点・終点の状態数が４である２分割１６／１８変換ＤＣフリー符号の全ての組合わせについて、その実現可能性を調べた結果である。但し、ｎ1 およびｎ2 が偶数の場合には、符号語の始点・終点の状態を状態２、３、６、７としている。また、ｎ1 およびｎ2 が奇数の場合には、ｍ1 ／ｎ1 変換については符号語の始点を状態１、４、５、８とし、終点を状態２、３、６、７とすると共に、ｍ2 ／ｎ2 変換については符号語の始点を状態２、３、６、７とし、終点を状態１、４、５、８としている。このような各組合わせについて、生成可能な符号語数Ｐ（ｎ1 ）およびＰ（ｎ2 ）を調べた。この際の各々の始点・終点の選択は、符号語の始点・終点の状態数が３である場合について、生成可能な符号語数が最も多くなるように選択されたものである。
【００４０】
図５から、ＤＳＶ＝８で、４状態を始点・終点とする符号では、１６／１８変換ＤＣフリー符号を２つの独立した変換符号に符号分割することは不可能である。但し、この場合、１６／１８変換符号自体の構成はＤＳＶ＝８でも可能であり、この際に使用可能な符号語数は７６８７５である。この中から、適当な６５５３６個の符号語を選ぶことにより、直接的な１６／１８変換ＤＣフリー符号を構成することができる。
【００４１】
次に、図６は、ＤＳＶ＝１０で、且つ符号語の始点・終点の状態数が４である２分割１６／１８変換ＤＣフリー符号の全ての組合わせについて、その実現可能性を調べた結果である。ここで、Ｐ（ｎ1 ）およびＰ（ｎ2 ）の計算条件は、図５を作成する際の計算と同様である。図６から，ＤＳＶ＝１０で、且つ符号語の始点・終点の状態数が３である場合には、２分割可能な１６／１８変換の構成は（５／６，１１／１２）、（７／８，９／１０）変換の２通りであることがわかる。これらの内で、必要な変換符号が最も少ないのは（７／８，９／１０）変換である。
【００４２】
次に、図７は、ＤＳＶ＝１２で、且つ符号語の始点・終点の状態数が４である２分割１６／１８変換ＤＣフリー符号の全ての組合わせについて、その実現可能性を調べた結果である。ここで、Ｐ（ｎ1 ）およびＰ（ｎ2 ）の計算条件は、図５を作成する際の計算と同様である。図７から，ＤＳＶ＝１２で、且つ符号語の始点・終点の状態数が４である場合には、２分割可能な１６／１８変換の構成は（１／２，１５／１６）、（２／３，１４／１５）（３／４，１３／１４）、（４／５，１２／１３）、（５／６，１１／１２）、（７／８，９／１０）変換の６通りであることがわかる。これらの内で、必要な変換符号が最も少ないのは（７／８，９／１０）変換である。
【００４３】
但し、ＤＳＶを１４以上とすれば，（６／７，１０／１１）の符号分割も可能である。図２〜図７を参照した上述の説明から、ＤＳＶを８以上１２以下の何れの値とした場合にも必要な変換符号語が最も少なくなる２分割１６／１８変換ＤＣフリー符号の構成は、（７／８，９／１０）変換である。
【００４４】
ＤＳＶの値を１３以上としても、図１のように符号のＲＤＳを１ビットセル単位で積算した場合は、１６／１８変換ＤＣフリー符号を（８／９，８／９）変換に分割することは不可能である。但し、符号のＲＤＳを１／２ビットセル単位で積算し、且つ符号のＤＳＶを２５以上とすれば、上述した、符号語の始点・終点の状態数が１６の８／９変換のＤＣフリー符号の構成が可能である。
【００４５】
すなわち、この発明による符号分割方法は、図１においてＤＳＶが８以上で、且つ３状態以上の状態を始点・終点とする２つのＤＣフリー符号を交互に用いる、２つの独立した変換符号によって１６／１８変換されてなることを特徴とする。この発明による符号分割方法は、ＤＳＶが８以上のＤＣフリー符号について適用できる。以下、ＤＳＶ＝８で、且つ１６／１８変換ＤＣフリー符号が２つの独立した７／８変換ＤＣフリー符号および９／１０変換ＤＣフリー符号によって構成されてなる場合について、この発明による符号分割方法を適用したこの発明の一実施形態について説明する。図８は、かかる場合の１６／１８変換ＤＣフリー符号の構成を、ＲＤＳ遷移を示すトレリス線図によって説明した図である。ここで、白抜きおよび黒塗りの正方形は、各々、符号極性の生負を示すもので、この種のトレリス線図のごく一般的な表示法に従ったものである。
【００４６】
図９〜図２０に、図１において状態９、１０、１１、１２を各々削除することにより、ＤＳＶ＝８とした時の状態遷移図を満たす全ての符号語を１０進数で示した。これらの符号語は、この発明の一実施形態の１６／１８変換に用いることのできるものである。ここで、図９は、状態１、４、５の全ての状態を始点とすることが可能な、１６２個の１０ビット符号語である。また、図１０は、状態１、４、の２つの状態を始点とすることが可能な、２３４個の１０ビット符号語である。また、図１１は、状態１、５の２つの状態を始点とすることが可能な、２３４個の１０ビット符号語である。また、図１２は、状態１のみを始点とすることが可能な、２０個の１０ビット符号語である。
【００４７】
また、図１３は、状態４のみの状態を始点とすることが可能な、１２９個の１０ビット符号語である。また、図１４は、状態５のみを始点とすることが可能な、１２９個の１０ビット符号語である。また、図１５は、状態１、４、５の全ての状態を始点とすることが可能な、５４個の８ビット符号語である。また、図１６は、状態１、４の２つの状態を始点とすることが可能な、６２個の８ビット符号語である。また、図１７は、状態１、５の２つの状態を始点とすることが可能な、６２個の８ビット符号語である。また、図１８は、状態１のみを始点とすることが可能な、２個の８ビット符号語である。また、図１９は、状態４のみを始点とすることが可能な、２９個の８ビット符号語である。また、図２０は、状態５のみを始点とすることが可能な、２９個の８ビット符号語である。
【００４８】
但し、この発明において使用する符号においては、状態数が３のため符号変換の際に選択すべき符号語の種類が３種類となり、例えば従来ＤＡＴ(Digital Audio Tape)等において実用化されている８／１０変換符号における２種類（２状態）と比較して多くなってしまうという問題がある。本発明者は、この問題について鋭意検討した結果、以下のような解決法を見いだした。すなわち、図９〜図２０に示された符号語の内、図１２および図１８に示される、「状態１のみを始点とすることが可能な符号語」を、符号変換の際に使用しないようにすることにより、符号変換の際に、選択すべき状態が３状態でありながら、実際に選択すべき符号語の種類を２種類に削減できる。
【００４９】
すなわち、この発明の一実施形態における符号変換方法は、「状態１のみ（ＲＤＳ＝０）を始点とすることが可能な符号語」を使用せず、「状態１、４、５（ＲＤＳ＝０、プラスマイナス２、マイナスプラス２）の全ての状態を始点とすることが可能な符号語」、「状態１、４（ＲＤＳ＝０、プラスマイナス２）の２つの状態を始点とすることが可能な符号語」、「状態１、５（ＲＤＳ＝０、マイナスプラス２）の２つの状態を始点とすることが可能な符号語」、「状態４（ＲＤＳ＝プラスマイナス２）のみを始点とすることが可能な符号語」、「状態５（ＲＤＳ＝マイナスプラス２）のみを始点とすることが可能な符号語」の５種類の符号語のみを使用することを特徴とする。
【００５０】
図９〜図２０からわかるように、状態１を始点とすることが可能な符号語の数は、状態４あるいは５を始点とすることが可能な符号語の数よりも多い。このため、状態１のみを始点とすることが可能な符号語を使用符号から除去したとしても、状態１を始点とすることが可能な符号語の内の過剰分が除去されただけである。従って、最終的に使用できる符号語の数は、７／８変換について１４５個存在し、また、９／１０変換について５２５個存在することになり、その数が減ることはないので、特に問題を生じることは無い。
【００５１】
但し、このような符号化方法によって大半の符号変換を簡略化した際に、例えば同期信号符号等の一部の符号について、状態１のみを始点とすることが可能な符号語をも使用するようにしても、符号変換の全体に対して複雑さを大きく上昇させるものではない。従って、そのような符号化方法がこの発明の技術的範囲に含まれることは明らかである。
【００５２】
また、このように分類することによって「状態１、４（ＲＤＳ＝０，プラスマイナス２）の２つの状態を始点とすることが可能な符号語」、および「状態４（ＲＤＳ＝プラスマイナス２）のみを始点とすることが可能な符号語」は、それぞれ、「状態１、５（ＲＤＳ＝０，マイナスプラス２）の２つの状態を始点とすることが可能な符号語」、および「状態５（ＲＤＳ＝マイナスプラス２）のみを始点とすることが可能な符号語」の先頭ビットの'0'-'1' 反転のみで構成することが可能なため、その符号変換は著しく容易である。
【００５３】
次に、図２１を参照して、この発明の一実施形態である１６／１８変換方法による符号化を実現する１６／１８変換符号化器の構成について説明する。入力データは、１６ビットの並列データとして入力する。この内、前半の７ビットａｂｃｄｅｆｇが７／８符号化回路１０に入力されて８ビット符号ＡＢＣＤＥＦＧＨに符号化される。また、後半の９ビットｈｉｊｋｌｍｎｏｐが９／１０符号化回路１１に入力されて１０ビット符号ＩＪＫＬＭＮＯＰＱＲに符号化される。ここでは、１６ビットの並列データの前半７ビットおよび後半９ビットがそれぞれ７／８符号化回路１０および９／１０符号化回路１１に入力する構成としたが、１６ビット中の任意の７ビットを７／８符号化回路１０に入力し、他の９ビットを９／１０符号化回路１１に入力するように構成しても良い。
【００５４】
７／８符号化回路１０が出力する８ビット符号は、磁気テープ等の情報記録媒体に記録するための記録信号を生成する等の処理を行う後段の信号処理系に供給されると共に、８ビット用状態判定回路１２に供給される。８ビット用状態判定回路１２は、供給される８ビット符号について符号終点の３状態の何れかを表す２ビット符号Ｘ’Ｙ’を生成して９／１０符号化回路１１に供給する。
【００５５】
一方、９／１０符号化回路１１が出力する１０ビット符号も、後段の信号処理系に供給されると共に１０ビット用状態判定回路１３に供給される。１０ビット用状態判定回路１３は、供給される１０ビット符号について符号終点の３状態の何れかを表す２ビット符号ＸＹを生成して８／９符号化回路１０に供給する。７／８符号化回路１０および９／１０符号化回路１１は、２ビット符号ＸＹおよびＸ’Ｙ’を参照して適切な符号化を行うようになされる。以上のようにして、１６／１８変換符号化方法が実現される。
【００５６】
次に、図２２を参照して、上述した符号化方法によって生成された符号を復号する復号化器の構成について説明する。かかる符号は、１８ビットの並列データとして入力する。この内、前半の８ビットＡＢＣＤＥＦＧＨが８／７復号化回路２０に入力されて７ビットデータａｂｃｄｅｆｇに復号され、また、後半の１０ビットＩＪＫＬＭＮＯＰＱＲが１０／９復号化回路２１に入力されて９ビットデータｈｉｊｋｌｍｎｏｐに復号される。このようにして、１８ビット符号が１６ビットデータに復号化される。但し、８／７復号化回路２０および１０／９復号化回路２１に入力する８ビットおよび１０ビットは、１６／１８符号化回路の構成に対応していれば良く、必ずしも１８ビットの並列データ中で順に並んでいなくても良い。
【００５７】
次に、符号分割方法以外の符号変換方法（後述するように、重複符号変換法と表記される符号変換方法）について説明する。本発明者は、上述したような符号分割方法による方法以外に符号変換を簡略化する新しい符号化方法について鋭意検討した結果、ｍ／ｎ変換符号について２以上の値をとる整数αについて（ｍ−α）／（ｎ−α）変換符号の符号変換を予め行っておくことにより、実質的に必要な符号語数を最大５０％まで削減できることを見いだした。より具体的には、２以上の値をとるαについて（ｍ−α）／（ｎ−α）変換符号の符号変換を予め行った後、２種類以上のαビット符号を（ｎ−α）ビット符号に接続することによってｎビット符号を生成する方法である。このような符号化方法を用いることによって実質的に削減される符号数について、以下に説明する。但し、以下の説明はＤＣフリー符号だけでなく、あらゆる符号に適用できる。
【００５８】
ｍ＜ｎの場合、ｍ／ｎ＞（ｍ−α）／（ｎ−α）が常に成り立つ。すなわち、ｍ／ｎ変換符号の符号化率は（ｍ−α）／（ｎ−α）変換符号の符号化率より、常に大きい。このため、多くの場合、ｍ／ｎ変換符号の構成が可能であれば（ｍ−α）／（ｎ−α）変換符号の構成が可能となる。この際、全ての（ｎ−α）ビット符号の終点に接続可能な、すなわち符号終点に接続しても符号のとりえる始点状態が変化しないαビット符号の数をεとおくと、実質的に必要な変換符号語数Ｎeff は、次式のようになる。
【００５９】
【数５】
但し、Ｔは以下のようになる。
【００６１】
【数６】
すなわち、ｍ／ｎ変換符号を直接行った場合に必要な変換符号語数Ｎ＝２m 個に比較して、必要な変換符号語数はＴ倍となる。従って、ε＞１であればＴ＜１となるので、必要な変換符号語数を必ず削減することができる。
【００６３】
ここで、図１の状態遷移図（ＤＳＶ＝１２）に従うＮＲＺＩ変調を前提とした符号の場合、例えばα＝２の時には、とりえるεの最大値は３であるため、Ｎeff ／Ｎ（すなわち上述のＴ）の最小値は式（６）にα＝２、ε＝３を代入することによって、０．５と算出できる。さらに、α＝４、６、８に対して、εの最大値はそれぞれ９、３０、１０５であるため、Ｎeff ／Ｎの最小値はそれぞれ０．５，０．５，０．５４７，０．５９８と求められる。また、ＤＳＶ＝８で、また、符号の始点・終点の状態数が３の時には、α＝２、４、６、８の時にとり得るεの各値は、３、９、２７、８１である。Ｎeff ／Ｎの最小値、すなわちＮeff ／Ｎ＝１／２を得るためには、α＝２あるいはα＝４とすれば良い。
【００６４】
例えばＮＲＺＩ変調を前提としたｎビット長のＤＣフリー符号において、α＝２とおいた場合には、図１の状態遷移図、あるいは図８のトレリス線図より、上述のε＝３を満たす次の各法則が確認できる。
【００６５】
〔ｎ−２ビット符号に対する２ビット符号接続法則１〕
全てのｎ−２ビット符号において、その終点に２ビット符号'11'を接続しても、符号終点の状態は変化せず、且つ、符号のとり得る始点状態は変化しない。例えば、状態１、４、５の全ての状態を始点とすることが可能なｎ−２ビット符号の終点に２ビット符号'11'を接続した場合、そのｎビット符号は、やはり、状態１、４、５の全ての状態を始点とすることが可能である。
【００６６】
〔ｎ−２ビット符号に対する２ビット符号接続法則２〕
全てのｎ−２ビット符号において、その終点に２ビット符号'01'を接続しても、符号終点の状態は変化するが、符号のとり得る始点状態は変化しない。例えば、状態１、４、５の全ての状態を始点とすることが可能なｎ−２ビット符号の終点に２ビット符号'01'を接続した場合、そのｎビット符号は、やはり、状態１、４、５の全ての状態を始点とすることが可能である。
【００６７】
〔ｎ−２ビット符号に対する２ビット符号接続法則３〕
全てのｎ−２ビット符号において、その最終ビットを'0'-'1' 反転させ、且つその終点に２ビット符号'10'を接続しても、符号終点の状態は変化せず、且つ符号のとり得る始点状態は変化しない。例えば、状態１、４、５の全ての状態を始点とすることが可能なｎ−２ビット符号の最終ビットを'0'-'1' 反転させ、且つその終点に２ビット符号'10'を接続した場合、そのｎビット符号は、やはり、状態１、４、５の全ての状態を始点とすることが可能である。
【００６８】
従って、予め（ｍ−２）／（ｎ−２）変換を行っておくことによって、その符号終点に２ビット符号'11'、'01'あるいは'10'を接続する（但し、符号'10'を接続した場合には符号最終ビットを'0'-'1' 反転させる）という非常に簡単な付加回路を用いる構成によって、ｍ／ｎ変換に必要な変換符号語数の３／４の符号変換を行うことができる。残りの１／４については、別個に符号変換を行う必要があるが、（ｍ−２）／（ｎ−２）変換に必要な変換符号語数は、ｍ／ｎ変換において必要な変換符号語数の１／４であるので、実質的に必要な変換符号語数は、計１／２に削減される。
【００６９】
上述した符号変換方法は、ある変換符号についてその（ｎ−α）ビット部分の重複した符号について予めまとめて符号変換を行っておくものである。そこで、上述の符号変換方法を、重複符号変換法と表記する。この重複符号変換法と、上述した符号分割方法とを組合わせることにより、回路規模を削減する効果を更に高めることができる。
【００７０】
このような重複符号変換法を、ｍ＝９である９／１０変換ＤＣフリー符号に対して適用した、この発明の他の実施形態について以下に説明する。例えばα＝２とすると、（ｍ−α）／（ｎ−α）変換符号は７／８変換となる。図２３は、１２８符号語分の７／８変換について、具体的に符号を割り当てた符号変換表の一例である。ここで、入力の欄には入力される７ビットデータを１０進数で表現したものを記載し、また、出力の欄には入力データに対応する符号語としての８ビットデータを２進数で表現したものを記載した。
【００７１】
図２３中の符号語は、データ'0' の最大連続数が符号先頭から数えた時に４個（例えば、入力データが「２４」の時等）となるように選択されている。また、符号後端から数えた時には３個（例えば入力データが「２６」の時等）、さらに、符号途中に数えた時には５個（例えば入力データが「４８」の時等）と各々なるように選択されている。但し、図２３中の符号語は、全て、図１５、図１７および図２０中の要素となっている。そして、その内の前半６４語は図１の状態遷移図において少なくとも状態５を始点とし得る符号語であり、また、後半６４語は少なくとも状態１、５を始点とし得る符号語となるように各符号語が割当てられている。
【００７２】
従って、適切な符号変換を行うためには、図２３中において前半６４語については状態１、４の両方を始点とすることが可能な符号語を、後半６４語については少なくとも状態４を始点とすることが可能な符号語を、各々さらに割り当てるための符号変換表が必要であるが、上述したように、このための符号変換表は、適切な論理に従った図２３の各符号語の先頭ビットの'0'-'1' 反転のみで構成することができる。
【００７３】
図２３の符号語の内の一部について、先頭ビットの'0'-'1' 反転を行うための論理式の一例について説明する。符号の状態を表す２ビット符号’ＸＹ’については、状態１、４、５に対して、それぞれ、'00'、'01'、'10'をそれぞれ割当てることにする。但し、’ＸＹ’に対する２ビットの割当て方は、４！＝２４通り存在し、上述の割当て方はその内の一例であって、これに限定されるものでは無い。
【００７４】
この時、入力データの先頭ビットａと、前回符号化された符号の符号終点の状態' ＸＹ' とを参照して、図２４に示す真理値表に従って１ビットパリティ符号ｑを出力する。すなわち、ブール代数表示によれば、以下のようにｑが出力される。
【００７５】
【数７】
この際、ｑ＝１である場合には、入力データの先頭ビットａと、符号化データの先頭ビットＡとを、両方'0'-'1' 反転する。すなわち、ブール代数表示によれば、次式のように表される。
【００７７】
【数８】
【数９】
以上のような論理に従ってｑ＝１の場合に出力される１２８符号語分の７／８符号変換表を図２５に示す。図２５中の符号語は、全て第１３、１４、１７表中の要素となっており、その前半６４語は少なくとも状態１、４の両方を始点とし得る符号語で、後半６４語は少なくとも状態４を始点とし得る符号語となるように各符号語が割当てられている。上述したように、式（７）によってｑ＝１が出力された時に、式（８）および式（９）に従って、図２３に示した入力データと符号語の対応から、図２５に示した入力データと符号語の対応を導き出すことができる。
【００８０】
従って、図２３に示した入力データと符号語の対応を実現する構成を符号化回路内に設けておけば、図２５に示した入力データと符号語の対応を実現する構成を別に設ける必要は無い。入力データと符号語の対応を実現する構成としては、例えば、論理回路、ＰＬＡ(Plogramable Logical Array) あるいはＲＯＭ(Read Only Memory)等を用いることができる。また、図２５に示した入力データと符号語の対応を行うための構成を符号化回路内に設けて、式（７）〜式（９）とは逆の論理式に従って図２３に示した入力データと符号語の対応を導き出すようにしても良い。従って、図２３に示した対応を実現する論理回路等と、図２５に示した対応を実現する論理回路等との何れか一方を備えるようにすれば良い。
【００８１】
ここで、９／１０変換を行うにあたって、図２３（または図２５）に示した７／８変換表を選択するか否かを表す１ビット符号Ｚを、９ビット入力データａｂｃｄｅｆｇｈｉの後端２ビットｈｉを用いて、図２６の真理値表に従って出力する。すなわち、ブール代数表示によれば、Ｚは次式のように出力される。
【００８２】
Ｚ＝ｈｉ （１０）
Ｚ＝０が出力された時には、図２３（または図２５）に示した７／８変換表を用いて８ビット符号ＡＢＣＤＥＦＧＨを出力し、９／１０変換を行うために必要な１０ビット出力の内の残りの２ビットの出力ＩＪを、図２７の真理値表に従って出力する。すなわち、ブール代数表示によれば、Ｉ，Ｊは次式のように出力される。
【００８３】
【数１０】
【数１１】
但し、上述したように、ＩＪ＝'10'の時は、８ビット符号の最終ビットを'0'-'1' 反転させる必要がある。すなわち、８ビット符号の最終ビットＨは次式のように出力される。
【００８６】
【数１２】
以上のようにして、９／１０変換に必要な５１２個の符号語の内、１２８×３＝３８４個の符号割当てが完了したことになる。さらに、残りの１２８符号語について、新たに７／１０変換として符号割当てを行えば良い。
【００８８】
図２８は、１２８符号語分の７／１０変換について、具体的に符号を割当てた符号変換表の一例である。但し、図２８中の符号語は、全て図９、図１１および図１４の要素となっており、前半６４語は少なくとも状態５を始点とすることが可能な符号語で、後半６４語は少なくとも状態１、５の両方を始点とすることが可能な符号語となるように、各符号語が割当てられている。
【００８９】
また、入力データ０〜１２７は、図２３においてすでに割当てたため、図２８における入力データは、１２８〜２５５とされている。これらの入力データは、図２３中の入力データ（７ビットデータ）の先頭に１ビットデータ'1' を付加してなるものなので、実質的には７／１０変換に相当する。但し、図２８中の符号語は、データ'0' の最大連続数が符号先頭から数えた時に５個となる（例えば入力データが「１３８」の時）。また、符号後端から数えた時には４個（例えば入力データが「１６８」の時）となり、さらに符号途中で数えた時には５個（例えば入力データが「１５４」の時）と各々なる。さらに、かかる符号語は、データ'1' の最大連続数が符号先頭から数えた時に８個となる（例えば入力データが「１９８」の時）。また、符号後端から数えた時には７個（例えば入力データが「１９７」の時）となり、さらに符号途中で数えた時には７個（例えば入力データが「１３７」の時）と各々なるように選択されたものである。
【００９０】
図２９は、１２８符号語分の７／１０変換について、具体的に符号を割当てた符号変換表の他の一例である。但し、図２９中の符号語は、全て図９、図１０および図１３中の要素となっており、その前半６４語が少なくとも状態４を始点とすることが可能な符号語となり、後半６４語は少なくとも状態４を始点とすることが可能な符号語となるように、各符号語が割当てられている。ここで、図２３の符号変換から図２５の符号変換を導出する（または逆に図２５の符号変換から図２３の符号変換を導出する）ための上述した変換法則と全く同様な変換法則によって図２８から図２９を導出する（または逆に図２９の符号変換から図２８の符号変換を導出する）ことができる。従って、この場合も図２８と図２９との内の何れかに一方に従って入力データと符号語の対応を行う、例えば論理回路等の構成を設ければ良い。
【００９１】
以上のような論理に従って構成される９／１０変換符号化器について、図３０を参照して説明する。図３０においては状態判定回路の図示を省略した。８／８符号化回路３０は、図２３に示した７／８変換を行って前半１２８語を生成し、さらに、図２８に示されてなる７／１０変換における各符号語の先頭から８ビット分を後半１２８語として生成するように構成された８／８変換回路である。また、６／２符号化回路３１は、図２８に示されてなる７／１０変換における各符号語の後端から２ビット分を生成するための７／２変換の内、先頭から３２符号語分および６５番目から３２符号語分の計６４符号語を生成するように構成された６／２変換回路である。
【００９２】
ここで、図２８において、３３番目から３２符号語分および９６番目から３２符号語分には各符号語の後端から２ビットが全て'00'となるように割当てているため、３３番目から３２符号語分および９６番目から３２符号語分については、７／２変換を行う必要がない。この分だけ、６／２符号化回路３１の構成を簡略化されたものとすることができる。図３０において、８／８符号化回路３０と、６／２符号化回路３１とを除く付加回路は、アンド回路およびオア回路を１ゲートと仮定し、エクスクルーシブオア回路を３ゲートと仮定して回路規模を見積もると、わずか２２ゲートとなる。以上の説明により、９／１０変換回路が実質的に１２８符号語分の７／８変換回路と、１２８語分の７／１０変換回路とによって構成されることが可能であり、かかる構成によって９／１０変換符号化に必要な変換符号語数を半分とすることが可能であることが示された。
【００９３】
次に、この発明による符号分割方法と、同じくこの発明による重複符号変換法とを組合わせてなる符号変換方法を１６／１８ＤＣフリー符号に適用した、この発明のさらに他の実施形態について説明する。図３０等を参照して上述した９／１０変換符号化器に含まれる１２８語分の７／８変換回路は、符号分割方法についての上述の説明（図２１参照）における７／８変換回路と全く同一であることが容易に推察される。すなわち、１６／１８ＤＣフリー符号変換において、この発明による符号分割方法と、同じくこの発明による重複符号変換法とを組合わせた場合には、７／８変換回路の構成が９／１０変換回路の構成に含まれる。
【００９４】
このため、７／８変換回路を９／１０変換回路と別個に設ける必要が無いことがわかる。すなわち、１６／１８ＤＣフリー符号変換において、上述の符号分割方法によって６５５３６符号語から５１２＋１２８＝６４０符号語に削減された変換符号語数は、符号分割方法と重複符号変換法とを組合わせてなる変換方法を用いることにより、さらに１２８＋１２８＝２５６符号語に実質的に削減されることになる。
【００９５】
このような変換方法を実現する１６／１８変換符号化器について、図３１を参照して説明する。図３１において、入力データとしては、７ビットおよび９ビットの並列データが交互に供給される。そして、入力データとして９ビットデータａｂｃｄｅｆｇｈｉが入力される時には、かかる９ビットデータが９／１０符号化回路４０よって１０ビットデータＡＢＣＤＥＦＧＨＩＪに変換される。一方、入力データとして７ビットデータａｂｃｄｅｆｇが入力される時には、ｈｉ＝'10'が強制的に割当てられて、９／１０符号化回路４０に供給されるものとする。
【００９６】
このような操作により、７ビットデータが送られてくる際の１０ビット出力符号の後端２ビットとしてはＩＪ＝'11'が出力されるが、これは無視すれば良い。従って、９／１０符号化回路４０は、実質的には７／８符号化回路としての動作も行うことになる。９／１０変換された１０ビット符号は、磁気テープ等の情報記録媒体に記録するための記録信号を生成する等の処理を行う後段の信号処理系に供給されると共に、１０ビット用状態判定回路４１に供給される。１０ビット用状態判定回路４１は、供給される１０ビット符号の符号終点の３状態の何れかの状態を表す２ビット符号ＸＹを出力する。
【００９７】
ここで、入力データが７ビットの時にはＩＪ＝'11'が出力されるが、上述した〔ｎ−２ビット符号に対する２ビット符号接続法則１〕によれば、この１０ビット符号の符号終点の状態は、先頭から８ビット分の符号の符号終点の状態と全く同じとなる。従って、１０ビット用状態判定回路４１は、７ビットデータが入力される時と、９ビットデータが入力される時とで、全く同じものを共有することができる。
【００９８】
このような符号変換方法によって生成された１６／１８変換符号を復号する１８／１６変換復号化器について図３２を参照して説明する。図３２において、入力データとしては、８ビットおよび１０ビットの並列データが交互に供給される。そして、入力データとして１０ビットデータＡＢＣＤＥＦＧＨＩＪが入力される時には、かかる１０ビットデータＡＢＣＤＥＦＧＨＩＪが１０／９復号化回路５０によって９ビットデータａｂｃｄｅｆｇｈｉに復号される。一方、入力データとして８ビットデータＡＢＣＤＥＦＧＨが入力される時には、上述したように、ＩＪ＝'01'若しくは'11'が強制的に割当てられている。このため、８ビットデータが入力される際の９ビット出力データの後端２ビットはｈｉ＝'00'あるいは'10'が出力されるが、これは無視すれば良い。
【００９９】
以上のような、この発明による符号分割方法と同じくこの発明による重複符号変換法とを組合わせてなる１６／１８変換符号を符号化および復号化する、符号化器および復号化器を構成した場合について、その論理回路による回路規模を見積もってみたところ、約９５０ゲートであった。
【０１００】
〔比較例１〕
図３３は、ＤＳＶ＝１２であり、また、符号語の始点・終点の状態数が２である２分割１６／１８変換符号の全ての組合わせについて、その実現可能性を調べた結果である。但し、ｎ1 およびｎ2 が偶数の場合には、符号語の始点・終点の状態を状態２、３としている。また、ｎ1 およびｎ2 が奇数の場合には、ｍ1 ／ｎ1 変換については符号語の始点を状態１、４として、各々について生成可能な符号語数Ｐ（ｎ1 ）およびＰ（ｎ2 ）を調べた。この際の各々の始点・終点の選択は、符号語の始点・終点の状態数が２である場合について、生成可能な符号語数が最も多くなるように選択されたものである。
【０１０１】
また、図３３中でも、図２等と同様に各符号変換の可能／不可能に対応して符号○／×をそれぞれ付した。図３３から、２状態数を始点・終点とする符号では、ＤＳＶ＝１２としても１６／１８変換を２つの独立した変換符号に符号分割することは不可能である。この状況は、ＤＳＶを１２より大きくしても同様である。但し、２状態数を始点・終点とする符号においては、１６／１８変換符号自体の構成はＤＳＶ＝８でも可能であり、この時に使用可能な符号語数は７６８７５である。この中から、適当な６５５３６符号語を選ぶことにより、直接的な１６／１８変換符号を構成することが可能である。
【０１０２】
このように符号分割できない場合の直接的な１６／１８変換符号を生成する１６／１８変換符号化器の構成について、図３４を参照して説明する。図３４において、入力データとしては、１６ビットの並列データａｂｃｄｅｆｇｈｉｊｋｌｍｎｏｐが供給される。この１６ビットデータが９／１０符号化回路６０によって１８ビットデータＡＢＣＤＥＦＧＨＩＪＫＬＭＮＯＰＱＲに変換される。１６／１８変換された１８ビット符号は、磁気テープ等の情報記録媒体に記録するための記録信号を生成する等の処理を行う後段の構成に供給されると共に、１８ビット用状態判定回路６１に供給される。１８ビット用状態判定回路５１は、供給される１８ビット符号の符号終点の２状態の何れかの状態を表す１ビット符号Ｘを出力する。
【０１０３】
また、上述したような符号分割できない場合の１６／１８変換符号を復号する１８／１６変換復号化器について図３５を参照して説明する。図３５において、入力データとしては、１８ビットの並列データＡＢＣＤＥＦＧＨＩＪＫＬＭＮＯＰＱＲが供給される。かかる１８ビットデータが１８／１６復号化回路６２によって１６ビットデータａｂｃｄｅｆｇｈｉｊｋｌｍｎｏｐに復号される。
【０１０４】
以上のように、１６／１８変換符号を直接的に符号化および復号化する、符号化器および復号化器を構成した場合について、その論理回路による回路規模を見積もってみたところ、約６５００ゲートであった。
【０１０５】
〔比較例２〕
図１の状態遷移図において、ＲＤＳが＋４あるいは−４となる遷移を削除する、すなわち符号のＤＳＶが７となるように制限して、状態１、４、５を始点・終点とする符号の数を調べると、各々１８ビット符号で６１３９０ワードしか存在しない。従って、ＤＳＶが７以下の符号では、１６／１８変換符号を構成することは不可能であることがわかる。
【０１０６】
以上、この発明による１６／１８変換ＤＣフリー符号の符号分割方法および符号変換方法の構成の具体的実施例を示したが、次にその特徴について説明する。この発明による符号分割された１６／１８変換ＤＣフリー符号では、信号検出時のバーストエラー長削減の効果もある。すなわち、符号分割を行わない１６／１８変換ＤＣフリー符号では、符号化された信号を検出する際の１ビット分のエラーが復号時には１６ビット分のバーストエラーとして検出されるのに対して、この発明による符号分割方法によって符号化された１６／１８変換ＤＣフリー符号では、それが７ビットあるいは９ビット分のバーストエラーに削減されるという利点がある。
【０１０７】
また、７／８変換および９／１０変換を用いる順番はどのように入れ替えても良いが、何れの場合にも、それらを交互あるいは２個単位で、且つ同数用いることが望ましい。例えば、９／１０変換→７／８変換→９／１０変換→７／８変換→・・・のように交互に用いる場合だけでなく、９／１０変換→７／８変換→７／８変換→９／１０変換→・・・のように２個単位で用いたとしても１６ビット、すなわち２バイト単位での符号化・復号化が可能であるが、例えば、９／１０変換→９／１０変換→７／８変換→７／８変換→７／８変換→・・・のように用いた場合には、２バイト単位での符号化・復号化は困難である。
【０１０８】
さらに、この発明の一実施形態において使用された９／１０変換ＤＣフリー符号は、これを８個単位で使用することによって７２／８０変換ＤＣフリー符号として用いることも可能である。この場合、９バイトが入力データの構成単位となるため、１６／１８変換を用いた場合よりもデータ処理回路が複雑となるが、符号化効率は１６／１８＝０．８８９から９／１０＝０．９に向上させることが可能となる。
【０１０９】
この発明において使用される図１の状態遷移図を満たす符号は、自動的に最大ランレングスがＤＳＶ−１に制限されるが、例えばＤＳＶ＝８の場合には、図９〜図２０において、ランレングスが７となる符号を取除くことによって最大ランレングスを６に制限すること、さらに、ランレングスが６となる符号を取除くことによって最大ランレングスを５に制限することが各々可能である。但し、ＤＳＶ＝８の符号において、最大ランレングスを４以下にすることは不可能である。また、例えばＤＳＶを１２まで許容しても、最大ランレングスを４以下にすることは不可能である。符号の最大ランレングスを小さくすれば、符号の低域雑音抑圧効果がより大きくなると考えられる。
【０１１０】
また、このような最大ランレングスの制限において、使用可能な符号語の数を減少させること無く、符号接続点におけるランレングスを制限するための有効な手段の一つとして、例えば図９〜図２０に示された符号語の内、図１１および図１７に示される、「状態１、５の２つの状態を始点とすることが可能な符号語」の内で、符号始点から数えたランレングスが４、あるいは４および３のものについて、状態１で終結した符号に接続せず、状態５のみを始点とする符号語として使用する方法が考えられる。
【０１１１】
すなわち、この発明による符号変換方法は、「状態１、５（ＲＤＳ＝０，マイナスプラス２）の２つの状態を始点とすることが可能な符号語」の内、符号始点から数えたランレングスが４、あるいは４および３のものについて、状態１（ＲＤＳ＝０）で終結した符号に接続せず、状態５（ＲＤＳ＝マイナスプラス２）のみを始点とする符号語として使用することを特徴とする。
【０１１２】
この方法は、符号が状態５で終結した場合の符号終点から数えた最大ランレングスの方が、状態１（ＲＤＳ＝０）で終結した場合のそれよりも短いことを利用した方法であり、使用可能な符号語を減少させること無しに符号を有効に活用することを可能とする。また、このように状態１、５の２つの状態を始点とすることが可能な符号語について、状態１を始点としなかったとしても、元々、状態１を始点とすることが可能な符号語の数は、状態４あるいは５を始点とすることが可能な符号語の数よりも多く、この過剰分の符号の一部が除去されただけであるため、最終的に使用できる符号語の数は、やはり、７／８変換で１４５個、９／１０変換で５２５個各々存在し、その数が減ることは無いので、問題は生じない。
【０１１３】
このように、最大ランレングスを、ＤＳＶ制限のための状態遷移図によって自動的に制限される値よりも短く制限することによって、ランレングス６、または、ランレングス６の連続、または、ランレングス７を含む符号を、１符号語長（１８ビット）以下の特殊符号として例えば同期信号に用いることが可能となる。
【０１１４】
また、図１の状態遷移図を満たす符号は、データ'1' の連続数が制限されていないが、例えばこの符号をパーシャルレスポンスクラス１に等化し、最尤信号検出を行う場合には、パスメモリを有限とするために、データ'1' の連続を有限とし、且つ、その最大連続数をできるだけ少なくすることが望ましい。例えばこの発明の一実施形態である１６／１８変換ＤＣフリー符号の場合、符号語の数の減少を最低限に抑えるためには、１０ビットの連続がオール'1' となる符号だけを取除く方法を用いれば良い。
【０１１５】
かかる方法によれば、データ'1' の最大連続数を２６に制限することが可能である。さらに、データ'1' が連続する符号を削除することによってデータ'1' の最大連続数をＤＳＶ＝８の場合には最小で１０に制限することができ、また、ＤＳＶ＝１０および１２の場合には最小で７に制限することができる。さらに、このようにデータ'1' の連続数を制限することによって、連続数が８以上１８以下のデータ'1' を含む符号を、１符号語長（１８ビット）以下の特殊符号として同期信号に用いることも可能である。
【０１１６】
因みに、この発明の一実施形態における１６／１８変換ＤＣフリー符号においては、最大ランレングスが６に制限され、データ'1' の最大連続数が１２に制限され、且つ、１５ビットデータ'100000010000001' の発生が禁止されている。このため、かかる１５ビットデータを含む符号を１ワードの同期信号として用いることができる。
【０１１７】
この発明によるＤＣフリー符号は、積分等化、パーシャルレスポンスクラス１等化、パーシャルレスポンスクラス４等化、エクステンディッドパーシャルレスポンスクラス４等化等の一般的に用いられる等化方式の何れにも適用されることが可能である。従って、最尤信号検出も当然行われることができる。
【０１１８】
この発明は、例えばコンピューター用ハードディスクドライブ、コンピューター用データカートリッジドライブ等の磁気記録再生装置、あるいは光磁気ディスクドライブ等の光磁気記録再生装置等の記録再生装置、および各種の通信装置に用いられる、固定長変換符号に対して適用することができる。
【０１１９】
【発明の効果】
上述したように、この発明は、符号の始点・終点の状態数が制限されてなる固定長変換符号を複数の独立した変換符号に分割することによって符号変換装置の簡略化を図る符号分割方法において、符号の始点・終点の状態数を３以上とし、また、固定長変換符号の符号語長を１１ビット以上とするようにしたものである。このため、８／１０変換符号以外の符号に対しても適用可能な符号分割方法を行うことが可能となる。
【０１２０】
例えば、互いに独立した７／８変換ＤＣフリー符号と９／１０変換ＤＣフリー符号とを組合わせることによって１６／１８変換ＤＣフリー符号を構成する等、互いに独立した２つの符号を組合わせて固定長変換符号を構成するようにした符号分割方法を行うことができる。このように構成した１６／１８変換ＤＣフリー符号においては、従来の８／９変換ＤＣフリー符号の符号化効率を保ったまま、ＤＳＶおよび最大ランレングスの特性を著しく改善することができる。さらに、かかる１６／１８変換ＤＣフリー符号の構成方法は、必要な変換符号数を９９％以上削減することを可能とする効果をも有する。
【０１２１】
また、この発明は、（ｍ−α）／（ｎ−α）変換符号の符号変換を予め行って（ｎ−α）ビット符号を生成し、生成した（ｎ−α）ビット符号に、２種類以上のαビット符号の内から所定の方法で選択したものを接続することによってｎ／ｍ変換符号の符号変換を行うようにした重複符号変換法を行うものである。例えば９／１０変換を行うに際し、７／８変換を予め行って得られる８ビットの符号語に、かかる８ビットの符号語の状態に基づいて選択される２ビットを接続することによって１０ビットの符号語を得るものである。これにより、実質的に必要な変換符号語数を１／２に削減することができるので、符号化回路および復号化回路の構成を簡略化することができる。
【０１２２】
また、この発明による符号分割方法と、同じくこの発明による重複符号変換法とを組合わせた場合には、分割された少なくとも１種類の符号において、その専用の符号化回路および復号化回路の両方を不要とすることを可能とする。
【０１２３】
この発明による以上のような効果の結果として、例えば磁気記録システム等において、低コストで、従来よりも高い記録密度での信号の記録／再生を可能とすることができ、その工業的価値は非常に大きい。
【図面の簡単な説明】
【図１】この発明において使用される符号の構成について説明するための、ＤＳＶが１２となる、ＮＲＺＩ変調を前提とした１２状態の状態遷移図である。
【図２】ＤＳＶ＝８で、符号語の始点・終点の状態数が３である２分割１６／１８変換符号のための全ての組合わせに対して、実現可能性について説明するための略線図である。
【図３】ＤＳＶ＝１０で、符号語の始点・終点の状態数が３である２分割１６／１８変換符号のための全ての組合わせに対して、実現可能性について説明するための略線図である。
【図４】ＤＳＶ＝１２で、符号語の始点・終点の状態数が３である２分割１６／１８変換符号のための全ての組合わせに対して、実現可能性について説明するための略線図である。
【図５】ＤＳＶ＝８で、符号語の始点・終点の状態数が４である２分割１６／１８変換符号のための全ての組合わせに対して、実現可能性について説明するための略線図である。
【図６】ＤＳＶ＝１０で、符号語の始点・終点の状態数が４である２分割１６／１８変換符号のための全ての組合わせに対して、実現可能性について説明するための略線図である。
【図７】ＤＳＶ＝１２で、符号語の始点・終点の状態数が４である２分割１６／１８変換符号のための全ての組合わせに対して、実現可能性について説明するための略線図である。
【図８】この発明による１６／１８変換ＤＣフリー符号分割方法について説明するための、ＲＤＳ遷移を示すトレリス線図である。
【図９】状態１、４、５の全ての状態を始点とすることが可能な１６２個の１０ビット符号について説明するための略線図である。
【図１０】状態１、４の２つの状態を始点とすることが可能な２３４個の１０ビット符号について説明するための略線図である。
【図１１】状態１、５の２つの状態を始点とすることが可能な２３４個の１０ビット符号について説明するための略線図である。
【図１２】状態１のみを始点とすることが可能な２０個の１０ビット符号について説明するための略線図である。
【図１３】状態４のみを始点とすることが可能な１２９個の１０ビット符号について説明するための略線図である。
【図１４】状態５のみを始点とすることが可能な１２９個の１０ビット符号について説明するための略線図である。
【図１５】状態１、４、５の全ての状態を始点とすることが可能な５４個の８ビット符号について説明するための略線図である。
【図１６】状態１、４の２つの状態を始点とすることが可能な６２個の８ビット符号について説明するための略線図である。
【図１７】状態１、５の２つの状態を始点とすることが可能な６２個の８ビット符号について説明するための略線図である。
【図１８】状態１のみを始点とすることが可能な２個の８ビット符号について説明するための略線図である。
【図１９】状態４のみを始点とすることが可能な２９個の８ビット符号について説明するための略線図である。
【図２０】状態５のみを始点とすることが可能な２９個の８ビット符号について説明するための略線図である。
【図２１】この発明の一実施形態である、符号分割方法による１６／１８変換符号化を実現する１６／１８変換符号化器の構成について説明するためのブロック図である。
【図２２】この発明の一実施形態である、１６／１８変換符号化に対応する復号化を実現する１８／１６変換復号化器の構成について説明するためのブロック図である。
【図２３】この発明の他の実施形態である、重複符号変換法による９／１０変換符号化において、１２８符号語分の７／８変換を行うための符号変換表の一例を示す略線図である。
【図２４】この発明の他の実施形態において、符号先頭ビットの反転の有無を判定するために使用される符号割当て表の一例を示す略線図である。
【図２５】この発明の他の実施形態において、１２８符号語分の７／８変換を行うための符号変換表の他の一例を示す略線図である。
【図２６】この発明の他の実施形態において、７／８変換を行うための符号変換表を選択するか否かを判定するために使用される符号割当て表の一例を示す略線図である。
【図２７】この発明の他の実施形態において、７／８変換を行うための符号変換表を選択した時に残りの２ビットを出力するために使用する真理値表の一例を示す略線図である。
【図２８】この発明の他の実施形態において使用される１２８符号語分の７／１０変換について、具体的に符号を割当てた符号変換表の一例を示す略線図である。
【図２９】この発明の他の実施形態において使用される１２８符号語分の７／１０変換について、具体的に符号を割当てた符号変換表の他の一例を示す略線図である。
【図３０】この発明の他の実施形態である、重複符号変換法による９／１０変換符号化を実現する９／１０変換符号化器について説明するためのブロック図である。
【図３１】この発明のさらに他の実施形態である、符号分割方法と重複符号変換法とを組合わせてなる１６／１８変換符号化を実現する、１６／１８変換符号化器について説明するためのブロック図である。
【図３２】この発明のさらに他の実施形態である、符号分割方法と重複符号変換法とを組合わせてなる１６／１８変換符号化に対応する復号化を実現する、１８／１６変換復号化器について説明するためのブロック図である。
【図３３】ＤＳＶ＝１２で符号語の始点・終点の状態数が２である２分割１６／１８変換符号を生成するための全ての組合わせに対して、実現可能性について説明するための略線図である。
【図３４】符号分割できない場合に、１６／１８変換符号化を行う１６／１８変換符号化器（比較例）について説明するための略線図である。
【図３５】符号分割できない場合に行われる１６／１８変換符号化に対応する復号化を行う１８／１６変換復号化器について説明するためのブロック図である。
【図３６】一般的な記録再生装置における信号処理について説明するためのブロック図である。
【符号の説明】
１０・・・７／８符号化回路、１１・・・９／１０符号化回路、１２・・・８ビット状態判定回路、１３・・・１０ビット状態判定回路、３０・・・８／８符号化回路、３１・・・６／２符号化回路、４０・・・９／１０符号化回路
Claims (1)
- 符号の始点・終点の状態数が制限されてなる固定長変換符号を複数の独立した変換符号に分割するようにした符号分割方法において、
符号の始点・終点の状態数が３以上であり、
固定長変換符号の符号語長が１１ビット以上であり、
上記符号の直流累積電荷（ＲＤＳ）の振幅（ＤＳＶ）が有限に制限されてなるＤＣフリー符号であり、
上記ＤＣフリー符号の直流累積電荷（ＲＤＳ）の振幅の上限値は８以上であり、
上記ＤＣフリー符号は、８個の９／１０変換ＤＣフリー符号から分割構成されてなる７２／８０変換ＤＣフリー符号であることを特徴とする符号分割方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01286798A JP3882308B2 (ja) | 1998-01-26 | 1998-01-26 | 符号分割方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01286798A JP3882308B2 (ja) | 1998-01-26 | 1998-01-26 | 符号分割方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006138913A Division JP4151710B2 (ja) | 2006-05-18 | 2006-05-18 | 符号変換方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11215003A JPH11215003A (ja) | 1999-08-06 |
| JP3882308B2 true JP3882308B2 (ja) | 2007-02-14 |
Family
ID=11817374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01286798A Expired - Fee Related JP3882308B2 (ja) | 1998-01-26 | 1998-01-26 | 符号分割方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3882308B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4016207B2 (ja) | 2001-10-03 | 2007-12-05 | ソニー株式会社 | 符号化方法および復号方法 |
| WO2006030349A1 (en) * | 2004-09-15 | 2006-03-23 | Koninklijke Philips Electronics N.V. | Coder and a method of coding for codes having a rmtr constraint of r=2 |
-
1998
- 1998-01-26 JP JP01286798A patent/JP3882308B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11215003A (ja) | 1999-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000507381A (ja) | Ｐｒｍｌ記録チャネル用率２４／２５変調コード | |
| KR19980031990A (ko) | 고밀도 데이터의 기록/재생을 위한 부호화/복호화 방법 및 그에 따른 장치 | |
| US6829306B2 (en) | Method and apparatus of converting a series of data words into a modulated signal | |
| EP0557130B1 (en) | Data conversion method and recording/reproducing apparatus using the same | |
| JP4239314B2 (ja) | 符号化装置および方法、復号装置および方法、および記録媒体 | |
| US6347390B1 (en) | Data encoding method and device, data decoding method and device, and data supply medium | |
| US6737996B2 (en) | Information recording and reproducing method | |
| JP4032329B2 (ja) | 変調装置および方法、並びに記録媒体 | |
| JP3951441B2 (ja) | 符号状態判定方法および符号化装置 | |
| US6188335B1 (en) | Method and apparatus having cascaded decoding for multiple runlength-limited channel codes | |
| US6559779B2 (en) | Data encoding method, apparatus, and storage medium | |
| US5627694A (en) | Recording/reproducing apparatus for recording and reproducing multiple kinds of digital signals having different data amounts per unit time | |
| JP3882308B2 (ja) | 符号分割方法 | |
| JP4559112B2 (ja) | データ変調装置及びデータ復調装置 | |
| JP4151710B2 (ja) | 符号変換方法 | |
| US7006019B2 (en) | Rate-7/8 maximum transition run code encoding and decoding method and apparatus | |
| JP3896661B2 (ja) | トレリス符号化方法 | |
| JP3858392B2 (ja) | 符号化回路、符号化方法、ディジタル信号伝送装置およびディジタル磁気記録装置 | |
| JP3453084B2 (ja) | パンクチャード最大遷移コードを供給する装置および方法 | |
| JP3204217B2 (ja) | 記録符号変換方法及び復号方法並びに同期信号挿入方法 | |
| JP2002515673A (ja) | 入力情報信号の符号化 | |
| JP4061844B2 (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 | |
| JP2002533975A (ja) | ｎ−ビットソースワードを対応するｍ−ビットチャネルワードに符号化し、ｍ−ビットチャネルワードを対応するｎ−ビットソースワードに復号化するための装置 | |
| JPS60114053A (ja) | 符号変換方式 | |
| JP4919121B2 (ja) | 変調装置、変調方法、および記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060320 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060519 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060825 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061003 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |