JPH11215003A - 符号分割方法および符号変換方法 - Google Patents

符号分割方法および符号変換方法

Info

Publication number
JPH11215003A
JPH11215003A JP1286798A JP1286798A JPH11215003A JP H11215003 A JPH11215003 A JP H11215003A JP 1286798 A JP1286798 A JP 1286798A JP 1286798 A JP1286798 A JP 1286798A JP H11215003 A JPH11215003 A JP H11215003A
Authority
JP
Japan
Prior art keywords
code
conversion
bit
states
free
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1286798A
Other languages
English (en)
Other versions
JP3882308B2 (ja
Inventor
Makoto Noda
誠 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP01286798A priority Critical patent/JP3882308B2/ja
Publication of JPH11215003A publication Critical patent/JPH11215003A/ja
Application granted granted Critical
Publication of JP3882308B2 publication Critical patent/JP3882308B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】 【課題】 この発明の目的は、8/10変換DCフリー
符号以外の符号について、必要な変換符号語数を削減す
る。 【解決手段】 例えば、互いに独立した7/8変換DC
フリー符号と9/10変換DCフリー符号とを組合わせ
ることによって16/18変換DCフリー符号を構成す
る等、互いに独立した2つの符号を組合わせて固定長変
換符号を構成するようにした符号分割方法を行う。この
際に、符号の始点・終点の状態数を3以上とし、また、
固定長変換符号の符号語長を11ビット以上とする。こ
れにより、8/10変換符号以外の符号に対しても符号
分割方法を行うことが可能となる。このような符号分割
方法は、全部で16ビットの並列入力データに基づいて
動作する7/8変換回路10、9/10変換回路11,
およびこれらが出力する符号の終点の状態を判定する8
ビット状態判定回路12、10ビット状態判定回路13
を備える構成によって実現される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、コンピューター
用ハードディスクドライブ、コンピューター用データカ
ートリッジドライブ等の磁気記録再生装置、あるいは光
磁気ディスクドライブ等の光磁気記録再生装置等の記録
再生装置や各種通信装置に用いられる固定長変換符号に
係る符号分割方法および符号変換方法に関する。
【0002】
【従来の技術】データ語長をm,符号語長をnとした
時、m/n符号として表される固定長変換符号の一つと
してDCフリー符号が従来から使用されている。DCフ
リー符号は、ディジタル伝送信号の符号化および変調に
おいて系の低周波帯域の雑音を低減させることが可能で
あり、非常に有効な符号であることが一般的に知られて
いる。
【0003】かかるDCフリー符号は、DSV(Digital
Sum Value) 、すなわち符号系列の直流累積電荷(Runn
ing Digital Sum,以下、RDSと表記する)の振幅値を
有限に制限することによって、周波数軸上での符号スペ
クトルのDC成分がヌルとなるように設計された符号で
ある。DCフリー符号としては、これまでに8/9変
換、8/10変換等が実用化されている。ここで、これ
らのDCフリー符号の最大ランレングス、すなわちNR
ZI変調前のデータ'0' の最大連続数は、最小の場合、
8/9変換で12、8/10変換で2である。また、そ
のDSV値は、最小の場合、8/9変換で25、8/1
0変換で5である。
【0004】例えばアジマス記録を行うテープ系磁気記
録再生システムにおいては、たとえパーシャルレスポン
スクラス4等化のような信号スペクトルの直流成分を抑
圧する等化方式を使用したとしても、DCフリー符号を
用いること無しに、そのクロストークノイズを充分に抑
圧することは困難である。
【0005】このため、従来から、例えばディジタルオ
ーディオテープレコーダ(R−DAT)ディジタルデー
タストレージシステム(DDS),8mmアドバンスト
インテリジェントテープシステム(AIT)等、多くの
テープ系ストレージシステムにおいては、DSVが6、
最大ランレングスが3に各々制限された、8/10変換
DCフリー符号が広く用いられている。
【0006】図36に、一般的な記録再生装置のディジ
タル信号処理のためのブロック図の一例を示す。入力デ
ータは、m/n変換符号化器101によってm:nの比
に変換された符号とされる。ここで、mは符号化前のデ
ータビット長、nは符号化後のデータビット長である。
m/n変換符号化器101から出力される符号は、D/
A変換器102によって記録矩形波に変換され、記録再
生回路103に供給される。記録再生回路103は、磁
気ヘッド、あるいは光ピックアップ等(図示せず)を駆
動して磁気ディスク、あるいは光磁気ディスク等の記録
媒体(図示せず)に対する記録を行う。
【0007】一方、磁気ヘッド、あるいは光ピックアッ
プ等によって記録媒体から再生された再生波は、アナロ
グ等化器104によって所定の目標等化特性に等化され
た後、A/D変換器105によってディジタル信号に変
換される。そして、符号検出器106によって符号検出
された後、n/m変換復号器107によってn:mの比
で出力データ変換される。ここで、アナログ等化器10
4による等化が充分でない場合には、A/D変換器10
5と符号検出器106との間にディジタル等化器が設け
られる場合もある。また、近年では、エラーレート低減
のため、等化にはパーシャルレスポンス等化方式や、判
定帰還等化方式を用いると共に、符号検出器106とし
て最尤検出器が使用されることが多い。
【0008】
【発明が解決しようとする課題】符号においては、DS
Vや最大・最小ランレングス等の符号性能が仮に同等で
あれば、符号化効率m/nが高い程、記録系、再生系、
伝送系等の信号対雑音比(SNR)の向上に有効である
ことが一般的に良く知られている。例えば、1バイト
(8ビット)単位での符号変換が可能な最も符号化効率
の高い符号変換は、8/9変換であり、8/9変換DC
フリー符号については、過去にYoshidaらによっ
て検討された例(H.Yoshida,T.Shimada,Y.Hashimoto,"8-
9 Block Code:A DC-Free Channel Code for Digital Ma
gnetic Recording,"SMPTE Journal,pp.918-922.Sep.198
3)等がある。
【0009】しかしながら、この8/9変換は、8/1
0変換に比較してその符号化効率が高いものの、DSV
や最大ランレングス等の性能は、8/10変換に比較し
て大きく劣るものであった。また、パーシャルレスポン
スクラス1等化による最尤検出方式とDCフリー符号と
を組合わせる場合には、符号においてデータ'1' の連続
数を有限とすることが望ましいが、8/9符号において
は9ビットの'1' の連続符号(10進数で511)を使
用する必要があるため、データ'1' の連続数に制限を課
すことが困難であるという問題があった。
【0010】また、8/9変換DCフリー符号の作成が
可能であれば、16/18変換DCフリー符号を構成す
ることによって、そのDSVおよび最大ランレングスの
性能の向上を図れることが期待される。但し、これま
で、具体的に16/18変換DCフリー符号の構成が検
討された例は無いという問題があった。かかる問題は、
8/9変換であれば8ビット、すなわち28 =256ワ
ード分の符号変換で済むのに対し、16/18変換の場
合、16ビット、すなわちその256倍である2 16=6
5536ワード分の符号化が必要なため、符号化回路が
複雑なものとなり、低コストでの実用化が困難であるこ
とに起因すると考えられる。
【0011】16ビット変換を実際に行った例として
は、米国特許第5,635,933号に開示されたよう
に、16/17変換符号を2つの8/8変換と1ビット
の付加とによって行うことによって符号変換を簡略化し
た例がある。但し、かかる符号変換方法は、この16/
17変換が単純なランレングス制限のみが付加された符
号であるためにこのような簡略化が達成されるものであ
る。従って、DSVが制限された16/18変換DCフ
リー符号にかかる符号変換方法と同様の方法を適用して
も、その符号変換を大きく簡略化することは困難であ
る。また、かかる符号変換方法における2つの8/8変
換は、各々完全に独立した符号変換となっているわけで
はないので、必要な符号語数は、65536ワードより
も小さくなってはいない。
【0012】必要な変換符号語数が実際に削減された例
としては、Widmerらによる符号分割方法(A.Widm
er and P.Franaszec,"A DC-Balanced,Partitioned-Bloc
k,8B/10B Transmission code,"IBMJ.Res.Develop.,Vol.
27,No.5,Sep.1983) がある。かかる符号分割方法の特徴
は、符号の始点・終点の状態数を2として、8/10変
換DCフリー符号を2つの完全に独立した3/4変換と
5/6変換に符号分割することによって、必要な必要な
変換符号語数を256ワードから23 +25 =40ワー
ドに(従って、約84%分)削減するというものであっ
た。
【0013】但し、Widmerらの報告は、符号の始
点・終点の状態数が3のものについては、DSV=10
を許容した場合に最大ランレングス2で符号化効率0.
8の符号構成が可能であるという点が述べられたにとど
まっている。これは、かかる符号によれば、符号変換の
複雑さが著しく増して実用的でないとの理由による。こ
のため、より具体的な符号の検討や、状態数が3である
場合の符号変換を行う符号変換装置の簡略化方法の検討
は全く行われていない。
【0014】また、8/10変換DCフリー符号以外の
符号について、このような符号分割方法が具体的に検討
された例は無いという問題があった。さらに、必要な変
換符号語数を実質的に削減する方法としてこれまでに提
案されているものは、上述した符号分割による方法のみ
である。
【0015】従って、この発明の目的は、8/10変換
DCフリー符号以外の符号、特に符号化効率がより高い
符号8/9変換またはそれと同等の符号化効率を有する
変換符号について、必要な変換符号語数を削減する符号
分割方法および符号変換方法を提供することにある。
【0016】
【課題を解決するための手段】請求項1の発明は、符号
の始点・終点の状態数が制限されてなる固定長変換符号
を複数の独立した変換符号に分割するようにした符号分
割方法において、符号の始点・終点の状態数が3以上で
あり、固定長変換符号の符号語長が11ビット以上であ
ることを特徴とする符号分割方法である。
【0017】請求項11の発明は、符号の始点・終点に
おいて符号のとり得る状態が3状態、すなわちNRZI
変調前の状態で表現されるところのRDS=0,プラス
マイナス2、マイナスプラス2の3状態であるDCフリ
ー符号の符号変換方法において、「RDS=0のみを始
点とすることが可能な符号語」を使用せず、「RDS=
0,プラスマイナス2、マイナスプラス2の全ての状態
を始点とすることが可能な符号語」、「RDS=0,プ
ラスマイナス2の2つの状態を始点とすることが可能な
符号語」、「RDS=0,マイナスプラス2の2つの状
態を始点とすることが可能な符号語」、「RDS=プラ
スマイナス2のみを始点とすることが可能な符号語」、
および「RDS=マイナスプラス2のみを始点とするこ
とが可能な符号語」の5種類の符号語のみを使用するこ
とによって、符号選択の状態数が3でありながら、必要
な符号選択の種類を一部符号の先頭ビット反転のみによ
って構成可能な2種類に削減することを特徴とする符号
分割方法である。
【0018】請求項12の発明は、入力データ語長mビ
ット、符号語長をnビットとした時、m/nで表される
変換符号の符号変換方法において、2以上の値をとるα
について(m−α)/(n−α)変換符号の符号変換を
予め行ってn−αビット符号を生成し、n−αビット符
号に、2種類以上のαビット符号の内から所定の方法で
選択したものを接続することによってn/m変換符号の
符号変換を行うことを特徴とする符号変換方法である。
【0019】以上のような発明によれば、8/10変換
以外のDCフリー符号、特に符号語長が11ビット以上
であるDCフリー符号に対して、符号分割方法を適用す
ることが可能となる。
【0020】また、この発明を16/18変換DCフリ
ー符号に適用した場合には、従来の8/9変換DCフリ
ー符号の符号化効率を保ったまま、そのDSVおよび最
大ランレングスの低減を図ると共に、直接的な16/1
8変換に比較して、必要な符号語数を99%以上削減す
ることが可能となる。
【0021】さらに、この発明による3状態符号の符号
変換方法は、符号選択の状態数が3でありながら、必要
な符号選択の種類を、一部符号の先頭ビットの反転のみ
によって構成することが可能な2種類に削減することを
可能とする。
【0022】よりさらに、この発明による符号変換方法
は、実質的に必要な変換符号語数を1/2に削減するこ
とを可能とし、また、かかる符号変換方法を符号分割方
法と組合わせた場合には、分割された少なくとも1種類
の符号において、その専用の符号化回路および復号化回
路の両方を不要とすることを可能とする。
【0023】
【発明の実施の形態】以下、この発明による符号分割方
法および符号変換方法について具体的な実施形態を挙げ
て説明する。説明は、まずこの発明による符号分割方
法、次にこの発明による符号変換方法、さらに、この発
明による符号分割方法とこの発明による符号変換方法を
組合わせてなる符号変換方法の組合わせの順に行う。
【0024】まず、符号分割方法についての一般的な理
論について以下に説明する。この理論は、DCフリー符
号だけでなくあらゆる符号に適用することが可能であ
る。m/n変換符号を複数の独立した変換符号に分割す
る場合、分割された符号の出力ビット数がその入力ビッ
ト数以下であることは不可能なため、分割できる可能性
がある最大の符号分割数はn−m個である。従って、m
/n変換符号をW個のmx /nx 変換(ここで、Wは
(n−m)以下)に分割した時に、全てのmx /nx
換が独立した符号変換となるためには、該符号を生成す
るための状態遷移図に従うnx ビット長の総符号語長を
P(nx )とした時、全てのxについて、次の式(1)
が成り立てば良い。
【0025】
【数1】
【0026】但し、ここでn,mが以下の条件を満た
す。
【0027】
【数2】
【0028】
【数3】
【0029】また、この際に必要な総符号語数Nは次式
によって計算される。
【0030】
【数4】
【0031】従って、例えばW=2の時にNを最小とす
るためには、(m2 −m1 )が最小となるようにn1
2 、m1 、m2 の各値を選択すれば良い。
【0032】16/18変換符号の場合には、n−m=
2なので、上述した符号分割の条件を満足する可能性の
ある(m1 /n1 ,m2 /n2 )変換の全ての組合わせ
は(1/2,15/16),(2/3,14/15),
(4/5,12/13),(5/6,11/12),
(6/7,10/11),(7/8,9/10),(8
/9,8/9)の8通りである。これらの組合わせはD
Cフリー符号に限らず、16/18変換符号について一
般的なものである。
【0033】従来の符号分割された8/10変換DCフ
リー符号は、DSV=6で,且つ、符号語の始点・終点
の状態数を2とするものであった。これに対し、ここで
は、DSVが8以上で、且つ、符号語の始点・終点の状
態数が3以上の場合についての、16/18変換DCフ
リー符号に対する符号分割方法の適用可能性について調
べてみる。
【0034】図1に、この発明において用いられる符号
の構成を説明するための12状態の状態遷移図の一例を
示す。かかる状態遷移図はNRZI変調を前提とし、D
SVが12となるものである。図1において、符号のD
SVを8としたい場合には、状態9、10、11、12
を各々削除すれば良い。また、符号のDSVを10とし
たい場合には状態11、12を各々削除すれば良い。但
し、このような状態番号の割付け方法は、図1のものに
限られるものではない。また、この発明に係る符号を、
NRZ変調を前提として構成することも可能であること
は明らかである。また、以下の説明においては、状態4
のRDSをプラスマイナス2と表記し、状態5のRDS
をマイナスプラス2と表記する。
【0035】図2は、DSV=8で、且つ、符号語の始
点・終点の状態数が3である2分割16/18符号の全
ての組合わせについて、その実現可能性を調べた結果で
ある。但し、n1 およびn2 が偶数の場合には、符号語
の始点・終点の状態を状態1、4、5としている。ま
た、n1 およびn2 が奇数の場合には、m1 /n1 変換
については符号語の始点を状態1、4、5とし、終点を
状態2、3、6とすると共に、m2 /n2 変換について
は符号語の始点を状態2、3、6とし、終点を状態1、
4、5としている。このような各組合わせについて、生
成可能な符号語数P(n1 )およびP(n2 )を調べ
た。この際の各々の始点・終点の選択は、符号語の始点
・終点の状態数が3である場合について、生成可能な符
号語数が最も多くなるように選択されたものである。
【0036】図2中で、○はその符号変換が可能である
ことを示し、×はその符号変換が不可能であることを示
している。但し、符号分割が可能であるためには、(m
1 /n1 、m2 /n2 )変換の両方について、その符号
変換が可能でなければならない。図2から,DSV=8
で、且つ符号語の始点・終点の状態数が3である場合に
は、2分割可能な16/18変換の構成は(7/8,9
/10)変換のみであることがわかる。
【0037】次に、図3は、DSV=10で、且つ符号
語の始点・終点の状態数が3である2分割16/18変
換DCフリー符号の全ての組合わせについて、その実現
可能性を調べた結果である。ここで、P(n1 )および
P(n2 )の計算条件は、図2を作成する際の計算と同
様である。図3においても、各符号変換の可能/不可能
に対応して符号○/×をそれぞれ付した。図3から,D
SV=10で、且つ符号語の始点・終点の状態数が3で
ある場合には、2分割可能な16/18変換の構成は
(4/5,12/13)、(5/6,11/12)、
(7/8,9/10)変換の3通りであることがわか
る。これらの内で、必要な変換符号が最も少ないのは
(7/8,9/10)変換である。
【0038】次に、図4は、DSV=12で、且つ符号
語の始点・終点の状態数が3である2分割16/18変
換DCフリー符号の全ての組合わせについて、その実現
可能性を調べた結果である。ここで、P(n1 )および
P(n2 )の計算条件は、図2を作成する際の計算と同
様である。図4においても、各符号変換の可能/不可能
に対応して符号○/×をそれぞれ付した。図4から,D
SV=12で、且つ符号語の始点・終点の状態数が3で
ある場合には、2分割可能な16/18変換の構成は
(2/3,14/15)、(3/4,13/14)、
(4/5,12/13)、(5/6,11/12)、
(7/8,9/10)変換の5通りであることがわか
る。これらの内で、必要な変換符号が最も少ないのは
(7/8,9/10)変換である。
【0039】さらに、符号語の始点・終点の状態数が4
の場合について、以下、同様に調べてみる。図5は、D
SV=8で、且つ符号語の始点・終点の状態数が4であ
る2分割16/18変換DCフリー符号の全ての組合わ
せについて、その実現可能性を調べた結果である。但
し、n1 およびn2 が偶数の場合には、符号語の始点・
終点の状態を状態2、3、6、7としている。また、n
1 およびn2 が奇数の場合には、m1 /n1 変換につい
ては符号語の始点を状態1、4、5、8とし、終点を状
態2、3、6、7とすると共に、m2 /n2 変換につい
ては符号語の始点を状態2、3、6、7とし、終点を状
態1、4、5、8としている。このような各組合わせに
ついて、生成可能な符号語数P(n1 )およびP
(n2 )を調べた。この際の各々の始点・終点の選択
は、符号語の始点・終点の状態数が3である場合につい
て、生成可能な符号語数が最も多くなるように選択され
たものである。
【0040】図5から、DSV=8で、4状態を始点・
終点とする符号では、16/18変換DCフリー符号を
2つの独立した変換符号に符号分割することは不可能で
ある。但し、この場合、16/18変換符号自体の構成
はDSV=8でも可能であり、この際に使用可能な符号
語数は76875である。この中から、適当な6553
6個の符号語を選ぶことにより、直接的な16/18変
換DCフリー符号を構成することができる。
【0041】次に、図6は、DSV=10で、且つ符号
語の始点・終点の状態数が4である2分割16/18変
換DCフリー符号の全ての組合わせについて、その実現
可能性を調べた結果である。ここで、P(n1 )および
P(n2 )の計算条件は、図5を作成する際の計算と同
様である。図6から,DSV=10で、且つ符号語の始
点・終点の状態数が3である場合には、2分割可能な1
6/18変換の構成は(5/6,11/12)、(7/
8,9/10)変換の2通りであることがわかる。これ
らの内で、必要な変換符号が最も少ないのは(7/8,
9/10)変換である。
【0042】次に、図7は、DSV=12で、且つ符号
語の始点・終点の状態数が4である2分割16/18変
換DCフリー符号の全ての組合わせについて、その実現
可能性を調べた結果である。ここで、P(n1 )および
P(n2 )の計算条件は、図5を作成する際の計算と同
様である。図7から,DSV=10で、且つ符号語の始
点・終点の状態数が3である場合には、2分割可能な1
6/18変換の構成は(1/2,15/16)、(2/
3,14/15)(3/4,13/14)、(4/5,
12/13)、(5/6,11/12)、(7/8,9
/10)変換の6通りであることがわかる。これらの内
で、必要な変換符号が最も少ないのは(7/8,9/1
0)変換である。
【0043】但し、DSVを14以上とすれば,(6/
7,10/11)の符号分割も可能である。図2〜図7
を参照した上述の説明から、DSVを8以上12以下の
何れの値として場合にも必要な変換符号語が最も少なく
なる2分割16/18変換DCフリー符号の構成は、
(7/8,9/10)変換である。
【0044】DSVの値を13以上としても、図1のよ
うに符号のRDSを1ビットセル単位で積算した場合
は、16/18変換DCフリー符号を(8/9,8/
9)変換に分割することは不可能である。但し、符号の
RDSを1/2ビットセル単位で積算し、且つ符号のD
SVを25以上とすれば、上述した、符号語の始点・終
点の状態数が16の8/9変換のDCフリー符号の構成
が可能である。
【0045】すなわち、この発明による符号分割方法
は、第2図においてDSVが8以上で、且つ3状態以上
の状態を始点・終点とする2つのDCフリー符号を交互
に用いる、2つの独立した変換符号によって16/18
変換されてなることを特徴とする。この発明による符号
分割方法は、DSVが8以上のDCフリー符号について
適用できる。以下、DSV=8で、且つ16/18変換
DCフリー符号が2つの独立した7/8変換DCフリー
符号および9/10変換DCフリー符号によって構成さ
れてなる場合について、この発明による符号分割方法を
適用したこの発明の一実施形態について説明する。図8
は、かかる場合の16/18変換DCフリー符号の構成
を、RDS遷移を示すトレリス線図によって説明した図
である。ここで、白抜きおよび黒塗りの正方形は、各
々、符号極性の生負を示すもので、この種のトレリス線
図のごく一般的な表示法に従ったものである。
【0046】図9〜図20に、図1において状態9、1
0、11、12を各々削除することにより、DSV=8
とした時の状態遷移図を満たす全ての符号語を10進数
で示した。これらの符号語は、この発明の一実施形態の
16/18変換に用いることのできるものである。ここ
で、図9は、状態1、4、5の全ての状態を始点とする
ことが可能な、162個の10ビット符号語である。ま
た、図10は、状態1、4、の2つの状態を始点とする
ことが可能な、234個の10ビット符号語である。ま
た、図11は、状態1、5の2つの状態を始点とするこ
とが可能な、234個の10ビット符号語である。ま
た、図14は、状態1のみを始点とすることが可能な、
20個の10ビット符号語である。
【0047】また、図13は、状態4のみの状態を始点
とすることが可能な、129個の10ビット符号語であ
る。また、図14は、状態5のみを始点とすることが可
能な、129個の10ビット符号語である。また、図1
5は、状態1、4、5の全ての状態を始点とすることが
可能な、54個の8ビット符号語である。また、図16
は、状態1、4の2つの状態を始点とすることが可能
な、62個の8ビット符号語である。また、図17は、
状態1、5の2つの状態を始点とすることが可能な、6
2個の8ビット符号語である。また、図18は、状態1
のみを始点とすることが可能な、2個の8ビット符号語
である。また、図19は、状態4のみを始点とすること
が可能な、29個の8ビット符号語である。また、図2
0は、状態5のみを始点とすることが可能な、29個の
8ビット符号語である。
【0048】但し、この発明において使用する符号にお
いては、状態数が3のため符号変換の際に選択すべき符
号語の種類が3種類となり、例えば従来DAT(Digital
Audio Tape)等において実用化されている8/10変換
符号における2種類(2状態)と比較して多くなってし
まうという問題がある。本発明者は、この問題について
鋭意検討した結果、以下のような解決法を見いだした。
すなわち、図9〜図20に示された符号語の内、図12
および図18に示される、「状態1のみを始点とするこ
とが可能な符号語」を、符号変換の際に使用しないよう
にすることにより、符号変換の際に、選択すべき状態が
3状態でありながら、実際に選択すべき符号語の種類を
2種類に削減できる。
【0049】すなわち、この発明の一実施形態における
符号変換方法は、「状態1のみ(RDS=0)を始点と
することが可能な符号語」を使用せず、「状態1、4、
5(RDS=0、プラスマイナス2、マイナスプラス
2)の全ての状態を始点とすることが可能な符号語」、
「状態1、4(RDS=0、プラスマイナス2)の2つ
の状態を始点とすることが可能な符号語」、「状態1、
5(RDS=0、マイナスプラス2)の2つの状態を始
点とすることが可能な符号語」、「状態4(RDS=プ
ラスマイナス2)のみを始点とすることが可能な符号
語」、「状態5(RDS=マイナスプラス2)のみを始
点とすることが可能な符号語」の5種類の符号語のみを
使用することを特徴とする。
【0050】図9〜図20からわかるように、状態1を
始点とすることが可能な符号語の数は、状態4あるいは
5を始点とすることが可能な符号語の数よりも多い。こ
のため、状態1のみを始点とすることが可能な符号語を
使用符号から除去したとしても、状態1を始点とするこ
とが可能な符号語の内の過剰分が除去されただけであ
る。従って、最終的に使用できる符号語の数は、7/8
変換について145個存在し、また、9/10変換につ
いて525個存在することになり、その数が減ることは
ないので、特に問題を生じることは無い。
【0051】但し、このような符号化方法によって大半
の符号変換を簡略化した際に、例えば同期信号符号等の
一部の符号について、状態1のみを始点とすることが可
能な符号語をも使用するようにしても、符号変換の全体
に対して複雑さを大きく上昇させるものではない。従っ
て、そのような符号化方法がこの発明の技術的範囲に含
まれることは明らかである。
【0052】また、このように分類することによって
「状態1、4(RDS=0,プラスマイナス2)の2つ
の状態を始点とすることが可能な符号語」、および「状
態4(RDS=プラスマイナス2)のみを始点とするこ
とが可能な符号語」は、それぞれ、「状態1、5(RD
S=0,マイナスプラス2)の2つの状態を始点とする
ことが可能な符号語」、および「状態5(RDS=マイ
ナスプラス2)のみを始点とすることが可能な符号語」
の先頭ビットの'0'-'1' 反転のみで構成することが可能
なため、その符号変換は著しく容易である。
【0053】次に、図21を参照して、この発明の一実
施形態である16/18変換方法による符号化を実現す
る16/18変換符号化器の構成について説明する。入
力データは、16ビットの並列データとして入力する。
この内、前半の7ビットabcdefgが7/8符号化
回路10に入力されて8ビット符号ABCDEFGHに
符号化される。また、後半の9ビットhijklmno
pが9/10符号化回路11に入力されて10ビット符
号IJKLMNOPQRに符号化される。ここでは、1
6ビットの並列データの前半7ビットおよび後半9ビッ
トがそれぞれ7/8符号化回路10および9/10符号
化回路11に入力する構成としたが、16ビット中の任
意の7ビットを7/8符号化回路10に入力し、他の9
ビットを9/10符号化回路11に入力するように構成
しても良い。
【0054】7/8符号化回路10が出力する8ビット
符号は、磁気テープ等の情報記録媒体に記録するための
記録信号を生成する等の処理を行う後段の信号処理系に
供給されると共に、8ビット用状態判定回路12に供給
される。8ビット用状態判定回路12は、供給される8
ビット符号について符号終点の3状態の何れかを表す2
ビット符号X’Y’を生成して9/10符号化回路11
に供給する。
【0055】一方、9/10符号化回路11が出力する
10ビット符号も、後段の信号処理系に供給されると共
に10ビット用状態判定回路13に供給される。10ビ
ット用状態判定回路13は、供給される10ビット符号
について符号終点の3状態の何れかを表す2ビット符号
XYを生成して8/9符号化回路10に供給する。7/
8符号化回路10および9/10符号化回路11は、2
ビット符号XYおよびX’Y’を参照して適切な符号化
を行うようになされる。以上のようにして、16/18
変換符号化方法が実現される。
【0056】次に、図22を参照して、上述した符号化
方法によって生成された符号を復号する復号化器の構成
について説明する。かかる符号は、18ビットの並列デ
ータとして入力する。この内、前半の8ビットABCD
EFGHが8/7復号化回路20に入力されて7ビット
データabcdefgに復号され、また、後半の10ビ
ットIJKLMNOPQRが10/9復号化回路21に
入力されて9ビットデータhijklmnopに復号さ
れる。このようにして、18ビット符号が16ビットデ
ータに復号化される。但し、8/7復号化回路20およ
び10/9復号化回路21に入力する8ビットおよび1
0ビットは、16/18符号化回路の構成に対応してい
れば良く、必ずしも18ビットの並列データ中で順に並
んでいなくても良い。
【0057】次に、符号分割方法以外の符号変換方法
(後述するように、重複符号変換法と表記される符号変
換方法)について説明する。本発明者は、上述したよう
な符号分割方法による方法以外に符号変換を簡略化する
新しい符号化方法について鋭意検討した結果、m/n変
換符号について2以上の値をとる整数αについて(m−
α)/(n−α)変換符号の符号変換を予め行っておく
ことにより、実質的に必要な符号語数を最大50%まで
削減できることを見いだした。より具体的には、2以上
の値をとるαについて(m−α)/(n−α)変換符号
の符号変換を予め行った後、2種類以上のαビット符号
を(n−α)ビット符号に接続することによってnビッ
ト符号を生成する方法である。このような符号化方法を
用いることによって実質的に削減される符号数につい
て、以下に説明する。但し、以下の説明はDCフリー符
号だけでなく、あらゆる符号に適用できる。
【0058】m<nの場合、m/n>(m−α)/(n
−α)が常に成り立つ。すなわち、m/n変換符号の符
号化率は(m−α)/(n−α)変換符号の符号化率よ
り、常に大きい。このため、多くの場合、m/n変換符
号の構成が可能であれば(m−α)/(n−α)変換符
号の構成が可能となる。この際、全ての(n−α)ビッ
ト符号の終点に接続可能な、すなわち符号終点に接続し
ても符号のとりえる始点状態が変化しないαビット符号
の数をεとおくと、実質的に必要な変換符号語数Neff
は、次式のようになる。
【0059】
【数5】
【0060】但し、Tは以下のようになる。
【0061】
【数6】
【0062】すなわち、m/n変換符号を直接行った場
合に必要な変換符号語数N=2m 個に比較して、必要な
変換符号語数はT倍となる。従って、ε>1であればT
<1となるので、必要な変換符号語数を必ず削減するこ
とができる。
【0063】ここで、図1の状態遷移図(DSV=1
2)に従うNRZI変調を前提とした符号の場合、例え
ばα=2の時には、とりえるεの最大値は3であるた
め、Neff /N(すなわち上述のT)の最小値は式
(6)にα=2、ε=3を代入することによって、0.
5と算出できる。さらに、α=4、6、8に対して、ε
の最大値はそれぞれ9、30、105であるため、N
eff /Nの最小値はそれぞれ0.5,0.5,0.54
7,0.598と求められる。また、DSV=8で、ま
た、符号の始点・終点の状態数が3の時には、α=2、
4、6、8の時にとり得るεの各値は、3、9、27、
81である。Neff /Nの最小値、すなわちNeff/N
=1/2を得るためには、α=2あるいはα=4とすれ
ば良い。
【0064】例えばNRZI変調を前提としたnビット
長のDCフリー符号において、α=2とおいた場合に
は、図1の状態遷移図、あるいは図8のトレリス線図よ
り、上述のε=3を満たす次の各法則が確認できる。
【0065】〔n−2ビット符号に対する2ビット符号
接続法則1〕全てのn−2ビット符号において、その終
点に2ビット符号'11'を接続しても、符号終点の状態は
変化せず、且つ、符号のとり得る始点状態は変化しな
い。例えば、状態1、4、5の全ての状態を始点とする
ことが可能なn−2ビット符号の終点に2ビット符号'1
1'を接続した場合、そのnビット符号は、やはり、状態
1、4、5の全ての状態を始点とすることが可能であ
る。
【0066】〔n−2ビット符号に対する2ビット符号
接続法則2〕全てのn−2ビット符号において、その終
点に2ビット符号'01'を接続しても、符号終点の状態は
変化するが、符号のとり得る始点状態は変化しない。例
えば、状態1、4、5の全ての状態を始点とすることが
可能なn−2ビット符号の終点に2ビット符号'01'を接
続した場合、そのnビット符号は、やはり、状態1、
4、5の全ての状態を始点とすることが可能である。
【0067】〔n−2ビット符号に対する2ビット符号
接続法則3〕全てのn−2ビット符号において、その最
終ビットを'0'-'1' 反転させ、且つその終点に2ビット
符号'10'を接続しても、符号終点の状態は変化せず、且
つ符号のとり得る始点状態は変化しない。例えば、状態
1、4、5の全ての状態を始点とすることが可能なn−
2ビット符号の最終ビットを'0'-'1' 反転させ、且つそ
の終点に2ビット符号'10'を接続した場合、そのnビッ
ト符号は、やはり、状態1、4、5の全ての状態を始点
とすることが可能である。
【0068】従って、予め(m−2)/(n−2)変換
を行っておくことによって、その符号終点に2ビット符
号'11'、'01'あるいは'10'を接続する(但し、符号'10'
を接続した場合には符号最終ビットを'0'-'1' 反転させ
る)という非常に簡単な付加回路を用いる構成によっ
て、m/n変換に必要な変換符号語数の3/4の符号変
換を行うことができる。残りの1/4については、別個
に符号変換を行う必要があるが、(m−2)/(n−
2)変換に必要な変換符号語数は、m/n変換において
必要な変換符号語数の1/4であるので、実質的に必要
な変換符号語数は、計1/2に削減される。
【0069】上述した符号変換方法は、ある変換符号に
ついてその(n−α)ビット部分の重複した符号につい
て予めまとめて符号変換を行っておくものである。そこ
で、上述の符号変換方法を、重複符号変換法と表記す
る。この重複符号変換法と、上述した符号分割方法とを
組合わせることにより、回路規模を削減する効果を更に
高めることができる。
【0070】このような重複符号変換法を、m=9であ
る9/10変換DCフリー符号に対して適用した、この
発明の他の実施形態について以下に説明する。例えばα
=2とすると、(m−α)/(n−α)変換符号は7/
8変換となる。図23は、128符号語分の7/8変換
について、具体的に符号を割り当てた符号変換表の一例
である。ここで、入力の欄には入力される7ビットデー
タを10進数で表現したものを記載し、また、出力の欄
には入力データに対応する符号語としての8ビットデー
タを2進数で表現したものを記載した。
【0071】図23中の符号語は、データ'0' の最大連
続数が符号先頭から数えた時に4個(例えば、入力デー
タが「24」の時等)となるように選択されている。ま
た、符号後端から数えた時には3個(例えば入力データ
が「26」の時等)、さらに、符号途中に数えた時には
5個(例えば入力データが「48」の時等)と各々なる
ように選択されている。但し、図23中の符号語は、全
て、図15、図17および図20中の要素となってい
る。そして、その内の前半64語は図1の状態遷移図に
おいて少なくとも状態5を始点とし得る符号語であり、
また、後半64語は少なくとも状態1、5を始点とし得
る符号語となるように各符号語が割当てられている。
【0072】従って、適切な符号変換を行うためには、
図23中において前半64語については状態1、4の両
方を始点とすることが可能な符号語を、後半64語につ
いては少なくとも状態4を始点とすることが可能な符号
語を、各々さらに割り当てるための符号変換表が必要で
あるが、上述したように、このための符号変換表は、適
切な論理に従った図23の各符号語の先頭ビットの'0'
-'1' 反転のみで構成することができる。
【0073】図23の符号語の内の一部について、先頭
ビットの'0'-'1' 反転を行うための論理式の一例につい
て説明する。符号の状態を表す2ビット符号’XY’に
ついては、状態1、4、5に対して、それぞれ、'0
0'、'01'、'10'をそれぞれ割当てることにする。但
し、’XY’に対する2ビットの割当て方は、4!=2
4通り存在し、上述の割当て方はその内の一例であっ
て、これに限定されるものでは無い。
【0074】この時、入力データの先頭ビットaと、前
回符号化された符号の符号終点の状態' XY' とを参照
して、図24に示す真理値表に従って1ビットパリティ
符号qを出力する。すなわち、ブール代数表示によれ
ば、以下のようにqが出力される。
【0075】
【数7】
【0076】この際、q=1である場合には、入力デー
タの先頭ビットaと、符号化データの先頭ビットAと
を、両方'0'-'1' 反転する。すなわち、ブール代数表示
によれば、次式のように表される。
【0077】
【数8】
【0078】
【数9】
【0079】以上のような論理に従ってq=1の場合に
出力される128符号語分の7/8符号変換表を図25
に示す。図25中の符号語は、全て第13、14、17
表中の要素となっており、その前半64語は少なくとも
状態1、4の両方を始点とし得る符号語で、後半64語
は少なくとも状態4を始点とし得る符号語となるように
各符号語が割当てられている。上述したように、式
(7)によってq=1が出力された時に、式(8)およ
び式(9)に従って、図23に示した入力データと符号
語の対応から、図25に示した入力データと符号語の対
応を導き出すことができる。
【0080】従って、図23に示した入力データと符号
語の対応を実現する構成を符号化回路内に設けておけ
ば、図25に示した入力データと符号語の対応を実現す
る構成を別に設ける必要は無い。入力データと符号語の
対応を実現する構成としては、例えば、論理回路、PL
A(Plogramable Logical Array) あるいはROM(Read
Only Memory)等を用いることができる。また、図25に
示した入力データと符号語の対応を行うための構成を符
号化回路内に設けて、式(7)〜式(9)とは逆の論理
式に従って図23に示した入力データと符号語の対応を
導き出すようにしても良い。従って、図23に示した対
応を実現する論理回路等と、図25に示した対応を実現
する論理回路等との何れか一方を備えるようにすれば良
い。
【0081】ここで、9/10変換を行うにあたって、
図23(または図25)に示した7/8変換表を選択す
るか否かを表す1ビット符号Zを、9ビット入力データ
abcderfghiの後端2ビットhiを用いて、図
26の真理値表に従って出力する。すなわち、ブール代
数表示によれば、Zは次式のように出力される。
【0082】Z=hi (10) Z=0が出力された時には、図23(または図25)に
示した7/8変換表を用いて8ビット符号ABCDEF
GHを出力し、9/10変換を行うために必要な10ビ
ット出力の内の残りの2ビットの出力IJを、図27の
真理値表に従って出力する。すなわち、ブール代数表示
によれば、I,Jは次式のように出力される。
【0083】
【数10】
【0084】
【数11】
【0085】但し、上述したように、IJ='10'の時
は、8ビット符号の最終ビットを'0'-'1' 反転させる必
要がある。すなわち、8ビット符号の最終ビットHは次
式のように出力される。
【0086】
【数12】
【0087】以上のようにして、9/10変換に必要な
512個の符号語の内、128×3=384個の符号割
当てが完了したことになる。さらに、残りの128符号
語について、新たに7/10変換として符号割当てを行
えば良い。
【0088】図28は、128符号語分の7/10変換
について、具体的に符号を割当てた符号変換表の一例で
ある。但し、図28中の符号語は、全て図9、図11お
よび図14の要素となっており、前半64語は少なくと
も状態5を始点とすることが可能な符号語で、後半64
語は少なくとも状態1、5の両方を始点とすることが可
能な符号語となるように、各符号語が割当てられてい
る。
【0089】また、入力データ0〜127は、図23に
おいてすでに割当てたため、図28における入力データ
は、128〜255とされている。これらの入力データ
は、図23中の入力データ(7ビットデータ)の先頭に
1ビットデータ'1' を付加してなるものなので、実質的
には7/10変換に相当する。但し、図28中の符号語
は、データ'0' の最大連続数が符号先頭から数えた時に
5個となる(例えば入力データが「138」の時)。ま
た、符号後端から数えた時には4個(例えば入力データ
が「168」の時)となり、さらに符号途中で数えた時
には5個(例えば入力データが「154」の時)と各々
なる。さらに、かかる符号語は、データ'1' の最大連続
数が符号先頭から数えた時に8個となる(例えば入力デ
ータが「198」の時)。また、符号後端から数えた時
には7個(例えば入力データが「197」の時)とな
り、さらに符号途中で数えた時には7個(例えば入力デ
ータが「137」の時)と各々なるように選択されたも
のである。
【0090】図29は、128符号語分の7/10変換
について、具体的に符号を割当てた符号変換表の他の一
例である。但し、図29中の符号語は、全て図9、図1
0および図13中の要素となっており、その前半64語
が少なくとも状態4を始点とすることが可能な符号語と
なり、後半64語は少なくとも状態4を始点とすること
が可能な符号語となるように、各符号語が割当てられて
いる。ここで、図23の符号変換から図25の符号変換
を導出する(または逆に図25の符号変換から図23の
符号変換を導出する)ための上述した変換法則と全く同
様な変換法則によって図28から図29を導出する(ま
たは逆に図29の符号変換から図28の符号変換を導出
する)ことができる。従って、この場合も図28と図2
9との内の何れかに一方に従って入力データと符号語の
対応を行う、例えば論理回路等の構成を設ければ良い。
【0091】以上のような論理に従って構成される9/
10変換符号化器について、図30を参照して説明す
る。図30においては状態判定回路の図示を省略した。
8/8符号化回路30は、図23に示した7/8変換を
行って前半128語を生成し、さらに、図28に示され
てなる7/10変換における各符号語の先頭から8ビッ
ト分を後半128語として生成するように構成された8
/8変換回路である。また、6/2符号化回路31は、
図28に示されてなる7/10変換における各符号語の
後端から2ビット分を生成するための7/2変換の内、
先頭から32符号語分および65番目から32符号語分
の計64符号語を生成するように構成された6/2変換
回路である。
【0092】ここで、図28において、33番目から3
2符号語分および96番目から32符号語分には各符号
語の後端から2ビットが全て'00'となるように割当てて
いるため、33番目から32符号語分および96番目か
ら32符号語分については、7/2変換を行う必要がな
い。この分だけ、6/2符号化回路31の構成を簡略化
されたものとすることができる。図30において、8/
8符号化回路30と、6/2符号化回路31とを除く付
加回路は、アンド回路およびオア回路を1ゲートと仮定
し、エクスクルーシブオア回路を3ゲートと仮定して回
路規模を見積もると、わずか22ゲートとなる。以上の
説明により、9/10変換回路が実質的に128符号語
分の7/8変換回路と、128語分の7/10変換回路
とによって構成されることが可能であり、かかる構成に
よって9/10変換符号化に必要な変換符号語数を半分
とすることが可能であることが示された。
【0093】次に、この発明による符号分割方法と、同
じくこの発明による重複符号変換法とを組合わせてなる
符号変換方法を16/18DCフリー符号に適用した、
この発明のさらに他の実施形態について説明する。図3
0等を参照して上述した9/10変換符号化器に含まれ
る128語分の7/8変換回路は、符号分割方法につい
ての上述の説明(図21参照)における7/8変換回路
と全く同一であることが容易に推察される。すなわち、
16/18DCフリー符号変換において、この発明によ
る符号分割方法と、同じくこの発明による重複符号変換
法とを組合わせた場合には、7/8変換回路の構成が9
/10変換回路の構成に含まれる。
【0094】このため、7/8変換回路を9/10変換
回路と別個に設ける必要が無いことがわかる。すなわ
ち、16/18DCフリー符号変換において、上述の符
号分割方法によって65536符号語から512+12
8=640符号語に削減された変換符号語数は、符号分
割方法と重複符号変換法とを組合わせてなる変換方法を
用いることにより、さらに128+128=256符号
語に実質的に削減されることになる。
【0095】このような変換方法を実現する16/18
変換符号化器について、図31を参照して説明する。図
31において、入力データとしては、7ビットおよび9
ビットの並列データが交互に供給される。そして、入力
データとして9ビットデータabcdefghiが入力
される時には、かかる9ビットデータが9/10符号化
回路40よって10ビットデータABCDEFGHIJ
に変換される。一方、入力データとして7ビットデータ
abcdefgが入力される時には、hi='10'が強制
的に割当てられて、9/10符号化回路40に供給され
るものとする。
【0096】このような操作により、7ビットデータが
送られてくる際の10ビット出力符号の後端2ビットと
してはIJ='11'が出力されるが、これは無視すれば良
い。従って、9/10符号化回路40は、実質的には7
/8符号化回路としての動作も行うことになる。9/1
0変換された10ビット符号は、磁気テープ等の情報記
録媒体に記録するための記録信号を生成する等の処理を
行う後段の信号処理系に供給されると共に、10ビット
用状態判定回路41に供給される。10ビット用状態判
定回路41は、供給される10ビット符号の符号終点の
3状態の何れかの状態を表す2ビット符号XYを出力す
る。
【0097】ここで、入力データが7ビットの時にはI
J='11'が出力されるが、上述した〔n−2ビット符号
に対する2ビット符号接続法則1〕によれば、この10
ビット符号の符号終点の状態は、先頭から8ビット分の
符号の符号終点の状態と全く同じとなる。従って、10
ビット用状態判定回路41は、7ビットデータが入力さ
れる時と、9ビットデータが入力される時とで、全く同
じものを共有することができる。
【0098】このような符号変換方法によって生成され
た16/18変換符号を復号する18/16変換復号化
器について図32を参照して説明する。図32におい
て、入力データとしては、8ビットおよび10ビットの
並列データが交互に供給される。そして、入力データと
して10ビットデータABCDEFGHIJが入力され
る時には、かかる10ビットデータABCDEFGHI
Jが10/9復号化回路50によって9ビットデータa
bcdefghiに復号される。一方、入力データとし
て8ビットデータABCDEFGHが入力される時に
は、上述したように、IJ='01'若しくは'11'が強制的
に割当てられている。このため、8ビットデータが入力
される際の9ビット出力データの後端2ビットはhi
='00'あるいは'10'が出力されるが、これは無視すれば
良い。
【0099】以上のような、この発明による符号分割方
法と同じくこの発明による重複符号変換法とを組合わせ
てなる16/18変換符号を符号化および復号化する、
符号化器および復号化器を構成した場合について、その
論理回路による回路規模を見積もってみたところ、約9
50ゲートであった。
【0100】〔比較例1〕図33は、DSV=12であ
り、また、符号語の始点・終点の状態数が2である2分
割16/18変換符号の全ての組合わせについて、その
実現可能性を調べた結果である。但し、n1 およびn2
が偶数の場合には、符号語の始点・終点の状態を状態
2、3としている。また、n1 およびn2 が奇数の場合
には、m1 /n1 変換については符号語の始点を状態
1、4として、各々について生成可能な符号語数P(n
1 )およびP(n2 )を調べた。この際の各々の始点・
終点の選択は、符号語の始点・終点の状態数が2である
場合について、生成可能な符号語数が最も多くなるよう
に選択されたものである。
【0101】また、図33中でも、図2等と同様に各符
号変換の可能/不可能に対応して符号○/×をそれぞれ
付した。図33から、2状態数を始点・終点とする符号
では、DSV=12としても16/18変換を2つの独
立した変換符号に符号分割することは不可能である。こ
の状況は、DSVを12より大きくしても同様である。
但し、2状態数を始点・終点とする符号においては、1
6/18変換符号自体の構成はDSV=8でも可能であ
り、この時に使用可能な符号語数は76875である。
この中から、適当な65536符号語を選ぶことによ
り、直接的な16/18変換符号を構成することが可能
である。
【0102】このように符号分割できない場合の直接的
な16/18変換符号を生成する16/18変換符号化
器の構成について、図34を参照して説明する。図34
において、入力データとしては、16ビットの並列デー
タabcdefghijklmnopが供給される。こ
の16ビットデータが9/10符号化回路60によって
18ビットデータABCDEFGHIJKLMNOPQ
Rに変換される。16/18変換された18ビット符号
は、磁気テープ等の情報記録媒体に記録するための記録
信号を生成する等の処理を行う後段の構成に供給される
と共に、18ビット用状態判定回路61に供給される。
18ビット用状態判定回路51は、供給される18ビッ
ト符号の符号終点の2状態の何れかの状態を表す1ビッ
ト符号Xを出力する。
【0103】また、上述したような符号分割できない場
合の16/18変換符号を復号する18/16変換復号
化器について図35を参照して説明する。図35におい
て、入力データとしては、18ビットの並列データAB
CDEFGHIJKLMNOPQRが供給される。かか
る18ビットデータが18/16復号化回路62によっ
て16ビットデータabcdefghijklmnop
に復号される。
【0104】以上のように、16/18変換符号を直接
的に符号化および復号化する、符号化器および復号化器
を構成した場合について、その論理回路による回路規模
を見積もってみたところ、約6500ゲートであった。
【0105】〔比較例2〕図1の状態遷移図において、
RDSが+4あるいは−4となる遷移を削除する、すな
わち符号のDSVが7となるように制限して、状態1、
4、5を始点・終点とする符号の数を調べると、各々1
8ビット符号で61390ワードしか存在しない。従っ
て、DSVが7以下の符号では、16/18変換符号を
構成することは不可能であることがわかる。
【0106】以上、この発明による16/18変換DC
フリー符号の符号分割方法および符号変換方法の構成の
具体的実施例を示したが、次にその特徴について説明す
る。この発明による符号分割された16/18変換DC
フリー符号では、信号検出時のバーストエラー長削減の
効果もある。すなわち、符号分割を行わない16/18
変換DCフリー符号では、符号化された信号を検出する
際の1ビット分のエラーが復号時には16ビット分のバ
ーストエラーとして検出されるのに対して、この発明に
よる符号分割方法によって符号化された16/18変換
DCフリー符号では、それが7ビットあるいは9ビット
分のバーストエラーに削減されるという利点がある。
【0107】また、7/8変換および9/10変換を用
いる順番はどのように入れ替えても良いが、何れの場合
にも、それらを交互あるいは2個単位で、且つ同数用い
ることが望ましい。例えば、9/10変換→7/8変換
→9/10変換→7/8変換→・・・のように交互に用
いる場合だけでなく、9/10変換→7/8変換→7/
8変換→9/10変換→・・・のように2個単位で用い
たとしても16ビット、すなわち2バイト単位での符号
化・復号化が可能であるが、例えば、9/10変換→9
/10変換→7/8変換→7/8変換→7/8変換→・
・・のように用いた場合には、2バイト単位での符号化
・復号化は困難である。
【0108】さらに、この発明の一実施形態において使
用された9/10変換DCフリー符号は、これを8個単
位で使用することによって72/80変換DCフリー符
号として用いることも可能である。この場合、9バイト
が入力データの構成単位となるため、16/18変換を
用いた場合よりもデータ処理回路が複雑となるが、符号
化効率は16/18=0.889から9/10=0.9
に向上させることが可能となる。
【0109】この発明において使用される図1の状態遷
移図を満たす符号は、自動的に最大ランレングスがDS
V−1に制限されるが、例えばDSV=8の場合には、
図9〜図20において、ランレングスが7となる符号を
取除くことによって最大ランレングスを6に制限するこ
と、さらに、ランレングスが6となる符号を取除くこと
によって最大ランレングスを5に制限することが各々可
能である。但し、DSV=8の符号において、最大ラン
レングスを4以下にすることは不可能である。また、例
えばDSVを12まで許容しても、最大ランレングスを
4以下にすることは不可能である。符号の最大ランレン
グスを小さくすれば、符号の低域雑音抑圧効果がより大
きくなると考えられる。
【0110】また、このような最大ランレングスの制限
において、使用可能な符号語の数を減少させること無
く、符号接続点におけるランレングスを制限するための
有効な手段の一つとして、例えば図9〜図20に示され
た符号語の内、図11および図17に示される、「状態
1、5の2つの状態を始点とすることが可能な符号語」
の内で、符号始点から数えたランレングスが4、あるい
は4および3のものについて、状態1で終結した符号に
接続せず、状態5のみを始点とする符号語として使用す
る方法が考えられる。
【0111】すなわち、この発明による符号変換方法
は、「状態1、5(RDS=0,マイナスプラス2)の
2つの状態を始点とすることが可能な符号語」の内、符
号始点から数えたランレングスが4、あるいは4および
3のものについて、状態1(RDS=0)で終結した符
号に接続せず、状態5(RDS=マイナスプラス2)の
みを始点とする符号語として使用することを特徴とす
る。
【0112】この方法は、符号が状態5で終結した場合
の符号終点から数えた最大ランレングスの方が、状態1
(RDS=0)で終結した場合のそれよりも短いことを
利用した方法であり、使用可能な符号語を減少させるこ
と無しに符号を有効に活用することを可能とする。ま
た、このように状態1、5の2つの状態を始点とするこ
とが可能な符号語について、状態1を始点としなかった
としても、元々、状態1を始点とすることが可能な符号
語の数は、状態4あるいは5を始点とすることが可能な
符号語の数よりも多く、この過剰分の符号の一部が除去
されただけであるため、最終的に使用できる符号語の数
は、やはり、7/8変換で145個、9/10変換で5
25個各々存在し、その数が減ることは無いので、問題
は生じない。
【0113】このように、最大ランレングスを、DSV
制限のための状態遷移図によって自動的に制限される値
よりも短く制限することによって、ランレングス6、ま
たは、ランレングス6の連続、または、ランレングス7
を含む符号を、1符号語長(18ビット)以下の特殊符
号として例えば同期信号に用いることが可能となる。
【0114】また、図1の状態遷移図を満たす符号は、
データ'1' の連続数が制限されていないが、例えばこの
符号をパーシャルレスポンスクラス1に等化し、最尤信
号検出を行う場合には、パスメモリを有限とするため
に、データ'1' の連続を有限とし、且つ、その最大連続
数をできるだけ少なくすることが望ましい。例えばこの
発明の一実施形態である16/18変換DCフリー符号
の場合、符号語の数の減少を最低限に抑えるためには、
10ビットの連続がオール'1' となる符号だけを取除く
方法を用いれば良い。
【0115】かかる方法によれば、データ'1' の最大連
続数を26に制限することが可能である。さらに、デー
タ'1' が連続する符号を削除することによってデータ'
1' の最大連続数をDSV=8の場合には最小で10に
制限することができ、また、DSV=10および12の
場合には最小で7に制限することができる。さらに、こ
のようにデータ'1' の連続数を制限することによって、
連続数が8以上18以下のデータ'1' を含む符号を、1
符号語長(18ビット)以下の特殊符号として同期信号
に用いることも可能である。
【0116】因みに、この発明の一実施形態における1
6/18変換DCフリー符号においては、最大ランレン
グスが6に制限され、データ'1' の最大連続数が12に
制限され、且つ、15ビットデータ'100000010000001'
の発生が禁止されている。このため、かかる15ビット
データを含む符号を1ワードの同期信号として用いるこ
とができる。
【0117】この発明によるDCフリー符号は、積分等
化、パーシャルレスポンスクラス1等化、パーシャルレ
スポンスクラス4等化、エクステンディッドパーシャル
レスポンスクラス4等化等の一般的に用いられる等化方
式の何れにも適用されることが可能である。従って、最
尤信号検出も当然行われることができる。
【0118】この発明は、例えばコンピューター用ハー
ドディスクドライブ、コンピューター用データカートリ
ッジドライブ等の磁気記録再生装置、あるいは光磁気デ
ィスクドライブ等の光磁気記録再生装置等の記録再生装
置、および各種の通信装置に用いられる、固定長変換符
号に対して適用することができる。
【0119】
【発明の効果】上述したように、この発明は、符号の始
点・終点の状態数が制限されてなる固定長変換符号を複
数の独立した変換符号に分割することによって符号変換
装置の簡略化を図る符号分割方法において、符号の始点
・終点の状態数を3以上とし、また、固定長変換符号の
符号語長を11ビット以上とするようにしたものであ
る。このため、8/10変換符号以外の符号に対しても
適用可能な符号分割方法を行うことが可能となる。
【0120】例えば、互いに独立した7/8変換DCフ
リー符号と9/10変換DCフリー符号とを組合わせる
ことによって16/18変換DCフリー符号を構成する
等、互いに独立した2つの符号を組合わせて固定長変換
符号を構成するようにした符号分割方法を行うことがで
きる。このように構成した16/18変換DCフリー符
号においては、従来の8/9変換DCフリー符号の符号
化効率を保ったまま、DSVおよび最大ランレングスの
特性を著しく改善することができる。さらに、かかる1
6/18変換DCフリー符号の構成方法は、必要な変換
符号数を99%以上削減することを可能とする効果をも
有する。
【0121】また、この発明は、(m−α)/(n−
α)変換符号の符号変換を予め行って(n−α)ビット
符号を生成し、生成した(n−α)ビット符号に、2種
類以上のαビット符号の内から所定の方法で選択したも
のを接続することによってn/m変換符号の符号変換を
行うようにした重複符号変換法を行うものである。例え
ば9/10変換を行うに際し、7/8変換を予め行って
得られる8ビットの符号語に、かかる8ビットの符号語
の状態に基づいて選択される2ビットを接続することに
よって10ビットの符号語を得るものである。これによ
り、実質的に必要な変換符号語数を1/2に削減するこ
とができるので、符号化回路および復号化回路の構成を
簡略化することができる。
【0122】また、この発明による符号分割方法と、同
じくこの発明による重複符号変換法とを組合わせた場合
には、分割された少なくとも1種類の符号において、そ
の専用の符号化回路および復号化回路の両方を不要とす
ることを可能とする。
【0123】この発明による以上のような効果の結果と
して、例えば磁気記録システム等において、低コスト
で、従来よりも高い記録密度での信号の記録/再生を可
能とすることができ、その工業的価値は非常に大きい。
【図面の簡単な説明】
【図1】この発明において使用される符号の構成につい
て説明するための、DSVが12となる、NRZI変調
を前提とした12状態の状態遷移図である。
【図2】DSV=8で、符号語の始点・終点の状態数が
3である2分割16/18変換符号のための全ての組合
わせに対して、実現可能性について説明するための略線
図である。
【図3】DSV=10で、符号語の始点・終点の状態数
が3である2分割16/18変換符号のための全ての組
合わせに対して、実現可能性について説明するための略
線図である。
【図4】DSV=12で、符号語の始点・終点の状態数
が3である2分割16/18変換符号のための全ての組
合わせに対して、実現可能性について説明するための略
線図である。
【図5】DSV=8で、符号語の始点・終点の状態数が
4である2分割16/18変換符号のための全ての組合
わせに対して、実現可能性について説明するための略線
図である。
【図6】DSV=10で、符号語の始点・終点の状態数
が4である2分割16/18変換符号のための全ての組
合わせに対して、実現可能性について説明するための略
線図である。
【図7】DSV=12で、符号語の始点・終点の状態数
が4である2分割16/18変換符号のための全ての組
合わせに対して、実現可能性について説明するための略
線図である。
【図8】この発明による16/18変換DCフリー符号
分割方法について説明するための、RDS遷移を示すト
レリス線図である。
【図9】状態1、4、5の全ての状態を始点とすること
が可能な162個の10ビット符号について説明するた
めの略線図である。
【図10】状態1、4の2つの状態を始点とすることが
可能な234個の10ビット符号について説明するため
の略線図である。
【図11】状態1、5の2つの状態を始点とすることが
可能な234個の10ビット符号について説明するため
の略線図である。
【図12】状態1のみを始点とすることが可能な20個
の10ビット符号について説明するための略線図であ
る。
【図13】状態4のみを始点とすることが可能な129
個の10ビット符号について説明するための略線図であ
る。
【図14】状態5のみを始点とすることが可能な129
個の10ビット符号について説明するための略線図であ
る。
【図15】状態1、4、5の全ての状態を始点とするこ
とが可能な54個の8ビット符号について説明するため
の略線図である。
【図16】状態1、4の2つの状態を始点とすることが
可能な62個の8ビット符号について説明するための略
線図である。
【図17】状態1、5の2つの状態を始点とすることが
可能な62個の8ビット符号について説明するための略
線図である。
【図18】状態1のみを始点とすることが可能な2個の
8ビット符号について説明するための略線図である。
【図19】状態4のみを始点とすることが可能な29個
の8ビット符号について説明するための略線図である。
【図20】状態5のみを始点とすることが可能な29個
の8ビット符号について説明するための略線図である。
【図21】この発明の一実施形態である、符号分割方法
による16/18変換符号化を実現する16/18変換
符号化器の構成について説明するためのブロック図であ
る。
【図22】この発明の一実施形態である、16/18変
換符号化に対応する復号化を実現する18/16変換復
号化器の構成について説明するためのブロック図であ
る。
【図23】この発明の他の実施形態である、重複符号変
換法による9/10変換符号化において、128符号語
分の7/8変換を行うための符号変換表の一例を示す略
線図である。
【図24】この発明の他の実施形態において、符号先頭
ビットの反転の有無を判定するために使用される符号割
当て表の一例を示す略線図である。
【図25】この発明の他の実施形態において、128符
号語分の7/8変換を行うための符号変換表の他の一例
を示す略線図である。
【図26】この発明の他の実施形態において、7/8変
換を行うための符号変換表を選択するか否かを判定する
ために使用される符号割当て表の一例を示す略線図であ
る。
【図27】この発明の他の実施形態において、7/8変
換を行うための符号変換表を選択した時に残りの2ビッ
トを出力するために使用する真理値表の一例を示す略線
図である。
【図28】この発明の他の実施形態において使用される
128符号語分の7/10変換について、具体的に符号
を割当てた符号変換表の一例を示す略線図である。
【図29】この発明の他の実施形態において使用される
128符号語分の7/10変換について、具体的に符号
を割当てた符号変換表の他の一例を示す略線図である。
【図30】この発明の他の実施形態である、重複符号変
換法による9/10変換符号化を実現する9/10変換
符号化器について説明するためのブロック図である。
【図31】この発明のさらに他の実施形態である、符号
分割方法と重複符号変換法とを組合わせてなる16/1
8変換符号化を実現する、16/18変換符号化器につ
いて説明するためのブロック図である。
【図32】この発明のさらに他の実施形態である、符号
分割方法と重複符号変換法とを組合わせてなる16/1
8変換符号化に対応する復号化を実現する、18/16
変換復号化器について説明するためのブロック図であ
る。
【図33】DSV=12で符号語の始点・終点の状態数
が2である2分割16/18変換符号を生成するための
全ての組合わせに対して、実現可能性について説明する
ための略線図である。
【図34】符号分割できない場合に、16/18変換符
号化を行う16/18変換符号化器(比較例)について
説明するための略線図である。
【図35】符号分割できない場合に行われる16/18
変換符号化に対応する復号化を行う18/16変換復号
化器について説明するためのブロック図である。
【図36】一般的な記録再生装置における信号処理につ
いて説明するためのブロック図である。
【符号の説明】
10・・・7/8符号化回路、11・・・9/10符号
化回路、12・・・8ビット状態判定回路、13・・・
10ビット状態判定回路、30・・・8/8符号化回
路、31・・・6/2符号化回路、40・・・9/10
符号化回路

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 符号の始点・終点の状態数が制限されて
    なる固定長変換符号を複数の独立した変換符号に分割す
    るようにした符号分割方法において、 符号の始点・終点の状態数が3以上であり、 固定長変換符号の符号語長が11ビット以上であること
    を特徴とする符号分割方法。
  2. 【請求項2】 請求項1において、 上記固定長変換符号は、 符号の直流累積電荷(RDS)の振幅(DSV)が有限
    に制限されてなるDCフリー符号であることを特徴とす
    る符号分割方法。
  3. 【請求項3】 請求項2において、 上記DCフリー符号の直流累積電荷の振幅の上限値は、 8以上であることを特徴とする符号分割方法。
  4. 【請求項4】 請求項3において、 上記DCフリー符号は、 16/18変換DCフリー符号であり、 符号分割数が2であることを特徴とする符号分割方法。
  5. 【請求項5】 請求項3において、 符号分割された変換符号が7/8変換DCフリー符号お
    よび9/10変換DCフリー符号によって構成されてな
    ることを特徴とする符号分割方法。
  6. 【請求項6】 請求項5において、 上記DCフリー符号の最大ランレングス(NRZI変調
    前のデータ'0' の連続数)が6以下であることを特徴と
    する符号分割方法。
  7. 【請求項7】 請求項5において、 上記DCフリー符号のNRZI変調前のデータ'1' の最
    大連続数が26以下であることを特徴とする符号分割方
    法。
  8. 【請求項8】 請求項6において、 ランレングス6、ランレングス6の連続またはランレン
    グス7を含む符号を、同期信号として用いることを特徴
    とする符号分割方法。
  9. 【請求項9】 請求項7において、 8以上18以下のデータ'1' の連続を含む符号を、同期
    信号として用いることを特徴とする符号分割方法。
  10. 【請求項10】 請求項2において、 上記DCフリー符号は、 8個の9/10変換DCフリー符号から分割構成されて
    なる72/80変換DCフリー符号であることを特徴と
    する符号分割方法。
  11. 【請求項11】 符号の始点・終点において符号のとり
    得る状態が3状態、すなわちNRZI変調前の状態で表
    現されるところのRDS=0,プラスマイナス2、マイ
    ナスプラス2の3状態であるDCフリー符号の符号変換
    方法において、 「RDS=0のみを始点とすることが可能な符号語」を
    使用せず、 「RDS=0,プラスマイナス2、マイナスプラス2の
    全ての状態を始点とすることが可能な符号語」、「RD
    S=0,プラスマイナス2の2つの状態を始点とするこ
    とが可能な符号語」、「RDS=0,マイナスプラス2
    の2つの状態を始点とすることが可能な符号語」、「R
    DS=プラスマイナス2のみを始点とすることが可能な
    符号語」、および「RDS=マイナスプラス2のみを始
    点とすることが可能な符号語」の5種類の符号語のみを
    使用することによって、符号選択の状態数が3でありな
    がら、必要な符号選択の種類を一部符号の先頭ビット反
    転のみによって構成可能な2種類に削減することを特徴
    とする符号分割方法。
  12. 【請求項12】 入力データ語長mビット、符号語長を
    nビットとした時、m/nで表される変換符号の符号変
    換方法において、 2以上の値をとるαについて(m−α)/(n−α)変
    換符号の符号変換を予め行ってn−αビット符号を生成
    し、 上記n−αビット符号に、2種類以上のαビット符号の
    内から所定の方法で選択したものを接続することによっ
    てn/m変換符号の符号変換を行うことを特徴とする符
    号変換方法。
  13. 【請求項13】 請求項12において、 α=2あるいはα=4であることを特徴とする符号変換
    方法。
  14. 【請求項14】 請求項13において、 上記n/m変換符号および上記(m−α)/(n−α)
    変換符号の各々が符号分割方法によって符号分割されて
    なる変換符号の内の一つであることを特徴とする符号変
    換方法。
  15. 【請求項15】 請求項14において、 m=9,n=10,α=2であることを特徴とする符号
    変換方法。
JP01286798A 1998-01-26 1998-01-26 符号分割方法 Expired - Fee Related JP3882308B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01286798A JP3882308B2 (ja) 1998-01-26 1998-01-26 符号分割方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01286798A JP3882308B2 (ja) 1998-01-26 1998-01-26 符号分割方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006138913A Division JP4151710B2 (ja) 2006-05-18 2006-05-18 符号変換方法

Publications (2)

Publication Number Publication Date
JPH11215003A true JPH11215003A (ja) 1999-08-06
JP3882308B2 JP3882308B2 (ja) 2007-02-14

Family

ID=11817374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01286798A Expired - Fee Related JP3882308B2 (ja) 1998-01-26 1998-01-26 符号分割方法

Country Status (1)

Country Link
JP (1) JP3882308B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339500B2 (en) 2001-10-03 2008-03-04 Sony Corporation Encoding method and decoding method
JP2008514088A (ja) * 2004-09-15 2008-05-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ R=2のrmtr拘束条件をもつ符号のための符号器および符号化方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339500B2 (en) 2001-10-03 2008-03-04 Sony Corporation Encoding method and decoding method
JP2008514088A (ja) * 2004-09-15 2008-05-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ R=2のrmtr拘束条件をもつ符号のための符号器および符号化方法

Also Published As

Publication number Publication date
JP3882308B2 (ja) 2007-02-14

Similar Documents

Publication Publication Date Title
US7193540B2 (en) Encoding apparatus and method, recording medium and program
JP2002271205A (ja) 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置
KR100506070B1 (ko) 고밀도데이터의기록/재생을위한부호화/복호화방법
JP3240341B2 (ja) 情報変換方法及び記録再生装置
JP4138031B2 (ja) n−ビットソースワードから対応したm−ビットチャネルワードへの符号化装置、並びに、逆向きの復号化装置
JP4239314B2 (ja) 符号化装置および方法、復号装置および方法、および記録媒体
US6188335B1 (en) Method and apparatus having cascaded decoding for multiple runlength-limited channel codes
US6559779B2 (en) Data encoding method, apparatus, and storage medium
JP3951441B2 (ja) 符号状態判定方法および符号化装置
JP2000149457A (ja) 変調装置および方法、復調装置および方法、並びに提供媒体
JP2002539706A (ja) 変換がパリティ反転であるようなnビット・ソースワードから対応するmビット・チャネルワードへのエンコーディング及びその逆を行うデコーディング
JP3976343B2 (ja) デジタル情報信号の送信、記録及び再生
JP2002280907A (ja) 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置
JP4559112B2 (ja) データ変調装置及びデータ復調装置
JP3882308B2 (ja) 符号分割方法
US7006019B2 (en) Rate-7/8 maximum transition run code encoding and decoding method and apparatus
JP4151710B2 (ja) 符号変換方法
JP4765964B2 (ja) 符号化方法および符号化装置、並びに復号方法および復号装置
JP3858392B2 (ja) 符号化回路、符号化方法、ディジタル信号伝送装置およびディジタル磁気記録装置
JP3896661B2 (ja) トレリス符号化方法
JP3453084B2 (ja) パンクチャード最大遷移コードを供給する装置および方法
JP2000134101A (ja) 符号化回路
JP3273580B2 (ja) データ変調方法、データ変調装置、記録媒体、データ復調方法、およびデータ復調装置
JP2002533975A (ja) n−ビットソースワードを対応するm−ビットチャネルワードに符号化し、m−ビットチャネルワードを対応するn−ビットソースワードに復号化するための装置
JP2002515673A (ja) 入力情報信号の符号化

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060320

A131 Notification of reasons for refusal

Effective date: 20060328

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20060519

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20060627

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Effective date: 20060825

Free format text: JAPANESE INTERMEDIATE CODE: A523

A521 Written amendment

Effective date: 20061003

Free format text: JAPANESE INTERMEDIATE CODE: A523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20061006

Free format text: JAPANESE INTERMEDIATE CODE: A911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20061024

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061106

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20101124

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20111124

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20111124

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees