JP2002515673A - 入力情報信号の符号化 - Google Patents

Abstract

(57)【要約】 本発明は、情報信号を符号化する装置を提案する。情報信号は、（ｄ，ｋ）系列で可能ある。装置は、毎回、系列中の２つの連続した１の間の、ゼロの数をｎだけ変えることにより、（ｄ，ｋ）系列を（ｄ＋ｎ，ｋ＋ｎ）系列へ符号化する。情報信号は、型（ｄ，ｋ）のＲＬＬ系列でも可能である。装置は、各々につきｎビットセルだけラン長を変えることにより、信号を、型（ｄ＋ｎ，ｋ＋ｎ）のＲＬＬ系列へ符号化する。

Description

【発明の詳細な説明】

【０００１】 本発明は、−入力信号を受信する入力手段と、 −ラン長制限ｔ情報信号を符号化された情報信号に変換する変換手段と、 −符号化された情報信号を供給する出力手段とを有する、型（ｄ，ｋ）のラン長
制限（ＲＬＬ）情報信号を符号化された情報信号に符号化する装置に関する。

【０００２】 本発明はまた、−入力信号を受信する入力手段と、 −ラン長制限ｔ情報信号を符号化された情報信号に変換する変換手段と、 −符号化された情報信号を供給する出力手段とを有する、（ｄ，ｋ）系列の形式
の信号を符号化された情報信号に符号化する装置に関する。

【０００３】 本発明は更に、入力情報信号を符号化する対応する符号化方法に関する。上述
の装置は、技術的に知られている。米国特許番号ＵＳＰ５，４７７，２２２（Ｐ
ＨＮ１４．４４８）が参照される。

【０００４】 上述の文献に記載された装置は、１Ｔプリコーダでのプリコーディングにより
、（ＮＲＺ符号化信号とも呼ばれる）型（ｄ，ｋ）のラン長制限情報信号となる
、（ＮＲＺＩ符号化信号とも呼ばれる）（ｄ，ｋ）系列を発生することができる
。（ｄ，ｋ）系列は、（ｄ，ｋ）系列中の互いの後に起こる連続した１の間に、
少なくともｄ、且つ、多くともｋのゼロを有する。上述の（ｄ，ｋ）系列から得
られたラン長制限情報信号は、情報信号の続いて起こる信号の反転の間に、最小
でｄ＋１、且つ、最大でｋ＋１のラン長（連続したゼロの配列又は、連続した１
の配列のいずれか）を有する。

【０００５】 本発明は、改良した符号化装置を提供することを目的とする。本発明に従って
、型（ｄ，ｋ）のラン長制限情報信号を符号化された情報信号に符号化する符号
化装置のための装置は、 −入力信号を受信する入力手段と、 −ラン長制限ｔ情報信号を符号化された情報信号に変換する変換手段と、 −符号化された情報信号を供給する出力手段とを有し、 変換手段は、型（ｄ，ｋ）のラン長制限情報信号を、ラン長制限情報信号のラ
ン長を、ラン長制限情報信号の定数値ｎビットセルだけ変化させることにより、
符号化された情報信号として型（ｄ＋ｎ，ｋ＋ｎ）のラン長制限情報信号に変換
するのに適応される。

【０００６】 更に、本発明に従って、（ｄ，ｋ）系列の形式の信号を符号化された情報信号
に符号化する装置は、 −入力信号を受信する入力手段と、 −ラン長制限情報信号を符号化された情報信号に変換する変換手段と、 −符号化された情報信号を供給する出力手段とを有し、 変換手段は、（ｄ，ｋ）系列を、毎回、（ｄ，ｋ）系列中の２つの連続する１
の間のゼロの数を定数値ｎだけ変えることにより、符号化された情報信号として
（ｄ＋ｎ，ｋ＋ｎ）系列に変換するのに適応される。

【０００７】 本発明は、以下の認識に基づいている。最近、ＤＶＤ光ディスクのために、Ｅ
ＦＭ＋と呼ばれるチャネル符号が提案された。ＥＦＭ＋チャネル符号は、米国特
許番号ＵＳＰ５，６９６，５０５（ＰＨＮ１４７４６）に記載されており、ｄ制
約は２に等しい。これは、ディスクに記録されるＥＦＭ＋変調信号の最小ラン長
は、３に等しいことを意味する。相変化に基づいた記録媒体にとって、記録担体
上のピットのエッジはあまり良く画定されていない。ディスクに高ビット密度が
要求される場合には、ｄ＝１のような低いｄ制約のチャネル符号が好ましい。同
一の源材料から出る場合には、ＤＶＤディスク及び、記録可能ディスクに記録す
るために必要なチャネル符号化された情報信号を得るために、異なるチャネル符
号化器が必要であろう。本発明は、ｄ制約が２に等しいＥＦＭ＋符号化されたチ
ャネル信号を、１に等しいｄ制約を有する他のチャネル符号化された信号に変換
する変換装置を提案することにより、これを解決する。変換は、ＮＲＺＩ領域又
は、ＮＲＺ領域で行うことができる。

【０００８】 この結果、全てのラン長は1ビットセルだけ短くなり、元々のチャネル符号化
された信号のようにＤＣフリーの、変換されたチャネル符号化された信号となる
。

【０００９】 チャネル復号に際しては、ラン長を１ビットセルを追加することにより伸ばす
ことができ、元々のＥＦＭ＋変調された信号の複製となる。ｎは整数であるとい
う制約の必要は無いことに注意する。このように、ラン長は、整数のビットセル
の長さに等しくない長さにより変化させられることもできる。米国サンタクララ
、ＩＥＥＥ、１９９３年国際情報理論シンポジウムのＰ．Ｅ．Ｂｅｎｄｅｒ他に
よる 「最適な及び、準最適なラン長制限された、チャージ制約の２値系列を発
生するための一般的なアルゴリズム（‘Ａ ｕｎｉｖｅｒｓａｌ ａｌｇｏｒｉ
ｔｈｍ ｆｏｒ ｇｅｎｅｒａｔｉｎｇ ｏｐｔｉｍａｌ ａｎｄ ｎｅａｒｌ
ｙ ｏｐｔｉｍａｌ ｒｕｎｒｅｎｇｈｔ−ｌｉｍｉｔｅｄ， ｃｈａｒｇｅ
ｃｏｎｓｔｒａｉｎｔ ｂｉｎａｒｙ ｓｅｑｕｅｎｃｅｓ’）」と題する文献
には、ｄ又はｋの制約を破るのを防ぐために、系列中に１のスタッフィングを行
うことが記載されている。

【００１０】 図1は、毎回、（ｄ，ｋ）系列中の２つの連続した１の間に起こるゼロの配列
から１つのゼロを削除することにより、（ｄ，ｋ）系列を（ｄ−１，ｋ−１）系
列に変換する装置１を示す。系列ｓ_１は装置の入力２に与えられる。図１は、系
列の中の４番目の１と５番目の１の間のゼロの数は２であるので、２に等しいｄ
制約を持つ信号ｓ_１を示す。変換により、系列ｓ_２が得られる。図１より、系列
ｓ_２の中の連続した１の間のゼロの数は、毎回１だけ減少される。この結果、信
号ｓ_２は、（ｄ−１，ｋ−１）制約された系列となる。図１の装置で得られた信
号ｓ_２は、信号ｓ_２に１Ｔプリコーディングを行った後に、例えば、ＤＶＤディ
スク等の光記録担体上に、記録担体上に記録される。

【００１１】 時間軸で見ると、２つの信号ｓ_１とｓ_２は勿論実質的に同じ長さである。違い
は、信号ｓ_２のビットレートは信号ｓ_１のビットレートよりも低いことである。

【００１２】 図２は、（ｄ，ｋ）系列の中の連続する１の間に毎回起こるゼロの配列に、１
つのゼロを追加することにより、（ｄ，ｋ）系列を（ｄ＋１，ｋ＋１）系列に変
換する装置１０を示す。系列ｓ_２は、装置の入力１２に与えられる。図２は、系
列の中の４番目の１と５番目の１の間のゼロの数は１であるので、１に等しいｄ
制約を持つ信号ｓ_１を示す。変換により、系列ｓ_１が得られる。図２より、系列
ｓ_１の中の連続した１の間のゼロの数は、毎回１だけ増加される。この結果、信
号ｓ_１は、（ｄ＋１，ｋ＋１）制約された系列となり、図２の信号ｓ_２が図１の
信号ｓ_２と同一の信号とすると、図１の信号ｓ_１と同じビットレートを有する。

【００１３】 図３は、最小ラン長が３のラン長制限された信号ｓ_３を示す。図１の装置と同
様に、装置は、信号ｓ_３に発生する各ラン長から１ビットセル（又は１Ｔ）を引
くことにより、信号ｓ_３のラン長を変化させることができ、この結果図３に示さ
れている信号ｓ_４となる。逆に、図２の装置と同様に、装置は、信号ｓ_４に発生
する各ラン長に１ビットセル（又は１Ｔ）を加えることにより、信号ｓ_４のラン
長を変化させることができ、この結果、信号ｓ_３となる。

【００１４】 ここで再び、時間軸で見ると、２つの信号ｓ_３とｓ_４は勿論実質的に同じ長さ
である。違いは、信号ｓ_４のビットレートは信号ｓ_３のビットレートよりも低い
ことである。

【００１５】 図４は、符号化装置の実施例を示し、チャネル符号化器２０、１つのａＴプリ
コーダ、特に１Ｔプリコーダ２２及び、検出器２４と共に、図１の変換器１が使
用されている。源信号は入力２６に与えられ、（ｄ，ｋ）系列に変換される。チ
ャネル符号化器２０は、例えば、入力信号を（ｄ，ｋ）系列にチャネル符号化す
る、前に紹介したＥＦＭ＋符号化器のような、どのようなチャネル符号化器でも
良い。変換器１での変換後、変換された信号は、技術的に良く知られた１Ｔプリ
コーダで符号化され、出力２８で有効な出力信号となる。チャネル符号化器は、
検出器２４により供給される制御信号に応じて、その入力信号を（ｄ，ｋ）系列
へ符号化する。制御信号は、例えば、ＤＣフリーの１Ｔプリコーダの出力信号又
は、プリコーダ出力信号に課せられる他のどのような要求でも良い。

【００１６】 チャネル符号化器２０は、好ましくは、源信号に応じて、ビット当りの‘１’
の数は実質的に一定である（ｄ，ｋ）系列を発生するのに適応される。前述の米
国特許ＵＳＰ５，４７７，２２２では、単一の２ビットソースワードは単一の３
ビット変換ワードに変換され、又は、２つの連続したの２ビットソースワードは
２つの連続した３ビット変換ワードに変換され、又は、３つの連続したの２ビッ
トソースワードは３つの連続した３ビット変換ワードに変換された。単一の２ビ
ットソースワードの変換は、１つの‘１’ビットのみを有する変換されたワード
となり、２つの連続した２ビットソースワードの変換は、２つの‘１’ビットを
有する２つの連続した３ビット変換ワードとなり、また、３つの連続した２ビッ
トソースワードの変換は、３つの‘１’ビットを有する３つの連続した３ビット
変換ワードとなることが想像できよう。この結果、チャネル符号化器２０の出力
信号は、ビット当り１／３の‘１’ビットを有する。

【００１７】 ビット当り一定の数の‘１’を実現できるチャネル符号化器の可能な実施例は
、次のようである。ｄ制約は１に等しく、且つ７／１２変換符号を目的とすると
する。ｄ＝１の制約と少なくとも１つの‘ゼロ’で始まることを満たす、長さ１
２の２３３チャネルワードが存在し、これらは、自由に連結できる。これらの２
３３チャネル符号中、１１チャネルワードはただ１つの‘１’を有し、４５チャ
ネルワードは２つの‘１’を有し、８４チャネルワードは３つの‘１’を有し、
７０チャネルワードは４つの‘１’を有し、２１チャネルワードは５つの‘１’
を有し、そして、１つのチャネルワードは６つの‘１’を有する。

【００１８】 各々３つの‘１’を有する８４チャネルワードに、８４個の７ビットソースワ
ードの対応するものを割り当てることにより、チャネル符号化器は実現できる。
更に、２つ又は、４つの‘１’を有する４５ペアのチャネルワードを選択する。
各ペアに、４５個の７ビットソースワードの１つを割り当てる。４５と８４の和
は、１２９であり１２８より大きいので、７／１２チャネル符号が実現可能であ
る。符号化は次のように実現される。８４ソースワードから、３つの‘１’を有
する８４チャネルワードへの符号化は直接である。ペアのチャネルワードに対応
するソースワードが現れると、２つの‘１’を有するチャネルワードと４つの‘
１’を有するチャネルワードが交互に選択される。従って、チャネル符号変換が
行われ、３ビット当り１つの‘１’を有するチャネル信号が得られる。

【００１９】 図５は、図３を参照して説明された変換が採用されている、符号化装置のたの
実施例を示す。図３を参照して上述したようにラン長を変える符号化装置１ａに
加えて、実施例は、再び、チャネル符号化器２０、ａＴプリコーダ、特に１Ｔプ
リコーダ２２及び、検出器２４を有する。変換器１ａは、他の位置に、即ち、１
Ｔプリコーダの出力に配置され、変換器１ａは、１Ｔプリコーダ２２により生成
されたＲＬＬ系列を変換できる。

【００２０】 源信号が入力２６に供給され、（ｄ，ｋ）系列ｓ_１に変換される。チャネル符
号化器２０は、入力信号を（ｄ，ｋ）系列へチャネル符号化する前に紹介したＥ
ＦＭ＋符号化器のような、どのようなチャネル符号化器でも良い。（ｄ，ｋ）系
列は、技術的に良く知られた１Ｔプリコーダで符号化され、ＲＬＬ系列を出力に
出力する。変換器１ａは、続いて、上述したように、ＲＬＬ系列を出力信号に変
換し、出力２８で有効となる。チャネル符号化器は、検出器２４により供給され
る制御信号に応じて、その入力信号を（ｄ，ｋ）系列へ変換する。制御信号は、
例えば、ＤＣフリーの１Ｔプリコーダの出力信号又は、プリコーダ出力信号に課
せられる他のどのような要求でも良い。

【００２１】 チャネル符号化器２０は、好ましくは、源信号に応じて、ＲＬＬ系列中のビッ
ト当りの信号遷移の数は、プリコーダ２２の出力で実質的に一定である（ｄ，ｋ
）系列を発生するのに適応される。これは、上述の、チャネル符号化器２０を使
用することにより実現され得る。

【００２２】 本発明を、好適な実施例を参照して説明したが、これらは限定的な例ではない
と理解するべきである。当業者には、請求項に記載されているように、本発明の
範囲を超えること無く、このように、様々な変形は明らかである。

【００２３】 用語“符号化”は主に伝送装置／記録装置で使用され、また用語“復号”は主
に伝送装置／記録装置で行われる符号化に対して逆符号化を示すために、受信装
置／再生装置で使用されているが、これらの用語に本質的な差は無い。受信装置
／再生装置も、符号化装置が設けられていると考えることもできる。そのような
符号化装置は、受信され／再生された信号を、伝送／符号化中の符号化と逆のよ
うに符号化する。

【００２４】 例として、伝送装置／記録装置に、ラン長（ゼロの数）を＋ｎビットセル（＋
ｎ）だけ変える符号化装置が設けられているとする。そして、受信装置／再生装
置の中の対応する符号化装置は、ラン長（ゼロの数）を−ｎビットセル（−ｎ）
だけ変える。

【００２５】 更に、本発明には各々の且つすべての優位な特徴又は、特徴の組み合わせが存
在する。

【図面の簡単な説明】

【図１】 （ｄ，ｋ）系列を（ｄ−１，ｋ−１）系列に変換する装置を示す。

【図２】 （ｄ，ｋ）系列を（ｄ＋１，ｋ＋１）系列に変換する装置を示す。

【図３】 型（ｄ，ｋ）のＲＬＬ系列から型（ｄ−１，ｋ−１）のＲＬＬ系列への変換
を示す。

【図４】 （ｄ，ｋ）系列を発生するチャネル符号化器が更に設けられた符号化装置の
実施例を示す。

【図５】 型（ｄ，ｋ）のＲＬＬ系列を発生するチャネル符号化器が更に設けられた符
号化装置の実施例を示す。

───────────────────────────────────────────────────── フロントページの続き (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ

Claims (10)

【特許請求の範囲】
1. 【請求項１】 −入力信号を受信する入力手段と、 −ラン長制限ｔ情報信号を符号化された情報信号に変換する変換手段と、 −符号化された情報信号を供給する出力手段とを有し、 変換手段は、型（ｄ，ｋ）のラン長制限情報信号を、ラン長制限情報信号のラ
   ン長を、ラン長制限情報信号の定数値ｎビットセルだけ変化させることにより、
   符号化された情報信号として型（ｄ＋ｎ，ｋ＋ｎ）のラン長制限情報信号に変換
   するのに適応される、型（ｄ，ｋ）のラン長制限情報信号を符号化された情報信
   号に符号化する符号化装置。
2. 【請求項２】 装置は更に、前記入力信号を前記ラン長制限情報信号へチャ
   ネル符号化するチャネル符号化手段を有し、チャネル符号化手段は前記入力信号
   に応答して、ラン長制限情報信号のビット当りの遷移の数は実質的に一定である
   ように、前記ラン長制限情報信号を発生するのに適応される請求項１記載の符号
   化装置。
3. 【請求項３】 ｎは、好ましくは＋１に等しい整定数である請求項１記載の
   符号化装置。
4. 【請求項４】 ｎは、好ましくは−１に等しい整定数である請求項１記載の
   符号化装置。
5. 【請求項５】 −入力信号を受信するステップと、 −ラン長制限ｔ情報信号を符号化された情報信号に変換するステップと、 −符号化された情報信号を供給するステップとを有し、 変換ステップは、型（ｄ，ｋ）のラン長制限情報信号を、ラン長制限情報信号
   のラン長を、ラン長制限情報信号の定数値ｎビットセルだけ変化させることによ
   り、符号化された情報信号として型（ｄ＋ｎ，ｋ＋ｎ）のラン長制限情報信号に
   変換するのに適応される、型（ｄ，ｋ）のラン長制限情報信号を符号化された情
   報信号に符号化する符号化方法。
6. 【請求項６】 −入力信号を受信する入力手段と、 −（ｄ，ｋ）系列を符号化された情報信号に変換する変換手段と、 −符号化された情報信号を供給する出力手段とを有し、 変換手段は、（ｄ，ｋ）系列を、毎回、（ｄ，ｋ）系列中の２つの連続する１
   の間のゼロの数を定数値ｎだけ変えることにより、符号化された情報信号として
   （ｄ＋ｎ，ｋ＋ｎ）系列に変換するのに適応される、（ｄ，ｋ）系列の形式の信
   号を符号化された情報信号に符号化する符号化装置。
7. 【請求項７】 装置は更に、前記入力信号を前記（ｄ，ｋ）系列へチャネル
   符号化するチャネル符号化手段を有し、チャネル符号化手段は、（ｄ，ｋ）系列
   のビット当りの１の数は実質的に一定であるように、前記（ｄ，ｋ）系列を発生
   するのに適応される請求項６記載の符号化装置。
8. 【請求項８】 ｎは、好ましくは＋１に等しい整定数である請求項６記載の
   符号化装置。
9. 【請求項９】 ｎは、好ましくは−１に等しい整定数である請求項６記載の
   符号化装置。
10. 【請求項１０】 −入力信号を受信するステップと、 −（ｄ，ｋ）系列を符号化された情報信号に変換するステップと、 −符号化された情報信号を供給するステップとを有し、 変換ステップは、（ｄ，ｋ）系列を、毎回、（ｄ，ｋ）系列中の２つの連続す
    る１の間のゼロの数を定数値ｎだけ変えることにより、符号化された情報信号と
    して（ｄ＋ｎ，ｋ＋ｎ）系列に変換するのに適応される、（ｄ，ｋ）系列の形式
    の信号を符号化された情報信号に符号化する符号化方法。