JP2994265B2 - Ｒｌｌコードデータのための符号化及び復号化装置 - Google Patents
Ｒｌｌコードデータのための符号化及び復号化装置Info
- Publication number
- JP2994265B2 JP2994265B2 JP18634196A JP18634196A JP2994265B2 JP 2994265 B2 JP2994265 B2 JP 2994265B2 JP 18634196 A JP18634196 A JP 18634196A JP 18634196 A JP18634196 A JP 18634196A JP 2994265 B2 JP2994265 B2 JP 2994265B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- decoding
- data
- bits
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/14—Conversion to or from non-weighted codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＲＬＬコードデータ
のための符号化及び復号化装置に係り、特にＲＬＬコー
ドに符号化して変調したり、変調されたＲＬＬコードを
復号化する時ＲＬＬコード長を縮めて符号化及び復号画
時必要とされるメモリ容量を減らし得る符号化及び復号
化装置に関する。
のための符号化及び復号化装置に係り、特にＲＬＬコー
ドに符号化して変調したり、変調されたＲＬＬコードを
復号化する時ＲＬＬコード長を縮めて符号化及び復号画
時必要とされるメモリ容量を減らし得る符号化及び復号
化装置に関する。
【０００２】
【従来の技術】最近、映像及び音声信号を送／受信する
装置において映像及び音声信号をディジタルデータに変
換した後ソース符号化及びチャネル符号化して伝送した
り磁気記録媒体又は光記録媒体のような貯蔵媒体に貯蔵
し、これを再びチャネル復号化及びソース復号化して再
生する方式が多く用いられている。
装置において映像及び音声信号をディジタルデータに変
換した後ソース符号化及びチャネル符号化して伝送した
り磁気記録媒体又は光記録媒体のような貯蔵媒体に貯蔵
し、これを再びチャネル復号化及びソース復号化して再
生する方式が多く用いられている。
【０００３】ソース符号化はソースデータの冗長度を取
り除くことによってソースのデータ量を圧縮する方法で
あるが、これに反してチャネル符号化はデータの冗長度
を付加してチャネル上で発生するエラーに対してシステ
ムの強さを強まる方法である。該チャネル符号化を変調
ともいう。このようなディジタルをチャネル符号化する
方法において、ＲＬＬ符号化方法により符号化されたコ
ードデータ（以下、ＲＬＬコードデータと称する）は
（ｄ，ｋ，ｍ，ｎ）の条件を有する。
り除くことによってソースのデータ量を圧縮する方法で
あるが、これに反してチャネル符号化はデータの冗長度
を付加してチャネル上で発生するエラーに対してシステ
ムの強さを強まる方法である。該チャネル符号化を変調
ともいう。このようなディジタルをチャネル符号化する
方法において、ＲＬＬ符号化方法により符号化されたコ
ードデータ（以下、ＲＬＬコードデータと称する）は
（ｄ，ｋ，ｍ，ｎ）の条件を有する。
【０００４】（ｄ，ｋ，ｍ，ｎ）の条件において、ｄは
連続される“０”の最小長さ（以下最小ランレングスと
称する）、ｋは連続される“０”の最大長さ（以下、最
大ランレングスと称する）、ｍは符号器に入力されるデ
ータのビット数（以下、入力コードのビット数と称す
る）、ｎは変調された後の伝送コードのビット数（以
下、伝送コードのビット数と称する）をそれぞれ示す。
このようなＲＬＬコードデータは少なくともｄ以上、ｋ
以下のゼロ数に抑制されるので“（ｄ，ｋ）−constrai
nd ＲＬＬコードデータ”ともいう。
連続される“０”の最小長さ（以下最小ランレングスと
称する）、ｋは連続される“０”の最大長さ（以下、最
大ランレングスと称する）、ｍは符号器に入力されるデ
ータのビット数（以下、入力コードのビット数と称す
る）、ｎは変調された後の伝送コードのビット数（以
下、伝送コードのビット数と称する）をそれぞれ示す。
このようなＲＬＬコードデータは少なくともｄ以上、ｋ
以下のゼロ数に抑制されるので“（ｄ，ｋ）−constrai
nd ＲＬＬコードデータ”ともいう。
【０００５】一般に、ｍビットの入力データを（ｄ，
ｋ，ｍ，ｎ）の条件を有するｎビットのＲＬＬコードに
変調する符号器又は伝送されたコードを復号化する復号
器はルックアップテーブルより構成されているＲＯＭを
用いる。一般に、コードの効率はｍ／ｎと示され、同一
（ｄ，ｋ）の条件ではｍ、ｎの値が大きくなるほど効率
は上がる。これは、ｍ，ｎが大きくなるほどコードの種
類が２乗ずつ増加して相対的に（ｄ，ｋ）の条件を満足
するコードが増えるからである。
ｋ，ｍ，ｎ）の条件を有するｎビットのＲＬＬコードに
変調する符号器又は伝送されたコードを復号化する復号
器はルックアップテーブルより構成されているＲＯＭを
用いる。一般に、コードの効率はｍ／ｎと示され、同一
（ｄ，ｋ）の条件ではｍ、ｎの値が大きくなるほど効率
は上がる。これは、ｍ，ｎが大きくなるほどコードの種
類が２乗ずつ増加して相対的に（ｄ，ｋ）の条件を満足
するコードが増えるからである。
【０００６】しかしながら、ＲＬＬコードデータのｍ及
びｎが大きくなるにつれ復号器のルックアップテーブル
の大きさは２乗ずつ増加する。即ち、復号器に入力され
る伝送コードの長さｎが１ビットずつ増加するに従って
復号用ルックアップテーブルは２倍ずつ大きくなる問題
があった。符号器の場合において、ルックアップテーブ
ルの出力ビット数がｎにより線型的に増えるので複雑な
構造のメモリを用いるべき問題があった。例えば、８ビ
ットの入力データを１６ビットのチャネルデータに変換
する場合、符号器に用いられるルックアップテーブルは
少なくとも２8 ×１６ビットほどのメモリを必要とし、
復号器用ルックアップテーブルは２16ビット程のメモリ
を必要とする。
びｎが大きくなるにつれ復号器のルックアップテーブル
の大きさは２乗ずつ増加する。即ち、復号器に入力され
る伝送コードの長さｎが１ビットずつ増加するに従って
復号用ルックアップテーブルは２倍ずつ大きくなる問題
があった。符号器の場合において、ルックアップテーブ
ルの出力ビット数がｎにより線型的に増えるので複雑な
構造のメモリを用いるべき問題があった。例えば、８ビ
ットの入力データを１６ビットのチャネルデータに変換
する場合、符号器に用いられるルックアップテーブルは
少なくとも２8 ×１６ビットほどのメモリを必要とし、
復号器用ルックアップテーブルは２16ビット程のメモリ
を必要とする。
【０００７】
【発明が解決しようとする課題】従って、本発明の目的
はＲＬＬコードデータを復号化する時、伝送コードを実
際に復号化する前に最小ランレングスの条件を用いて伝
送コードのワード長を縮めた前置復号化用コードを用い
てメモリの大きさを縮める復号化装置を提供することに
ある。
はＲＬＬコードデータを復号化する時、伝送コードを実
際に復号化する前に最小ランレングスの条件を用いて伝
送コードのワード長を縮めた前置復号化用コードを用い
てメモリの大きさを縮める復号化装置を提供することに
ある。
【０００８】本発明の他の目的はＲＬＬコードデータを
符号化する時、入力コードを実際符号化する前に最小ラ
ンレングス条件を用いて入力コードのワード長を伝送コ
ードのワード長より短くする後置符号化用コードを用い
て伝送コードに符号化することによってメモリの大きさ
を縮める符号化装置を提供することにある。
符号化する時、入力コードを実際符号化する前に最小ラ
ンレングス条件を用いて入力コードのワード長を伝送コ
ードのワード長より短くする後置符号化用コードを用い
て伝送コードに符号化することによってメモリの大きさ
を縮める符号化装置を提供することにある。
【０００９】
【課題を解決するための手段】前述した目的を達成する
ために、本発明の復号化装置は最小ランレングス
（ｄ）、最大ランレングス（ｋ）、入力コードのビット
数（ｍ）及び伝送コードのビット数（ｎ）を示す（ｄ，
ｋ，ｍ，ｎ）の条件を有するＲＬＬ(Run Length Limite
d)コードに符号化されたデータを復号化する復号化装置
において、並列のｎビットの伝送コードを入力して、前
記最小ランレングス（ｄ）に応じて予め決定された変換
比率により少なくともｍ以上、ｎ以下のｒビットのデー
タに復号化する前置復号化手段と、前記前置復号化手段
により復号化されたｒビットのデータを入力してｍビッ
トのコードデータに復号化する復号化手段とを含む構成
としてなる。
ために、本発明の復号化装置は最小ランレングス
（ｄ）、最大ランレングス（ｋ）、入力コードのビット
数（ｍ）及び伝送コードのビット数（ｎ）を示す（ｄ，
ｋ，ｍ，ｎ）の条件を有するＲＬＬ(Run Length Limite
d)コードに符号化されたデータを復号化する復号化装置
において、並列のｎビットの伝送コードを入力して、前
記最小ランレングス（ｄ）に応じて予め決定された変換
比率により少なくともｍ以上、ｎ以下のｒビットのデー
タに復号化する前置復号化手段と、前記前置復号化手段
により復号化されたｒビットのデータを入力してｍビッ
トのコードデータに復号化する復号化手段とを含む構成
としてなる。
【００１０】さらに、他の目的を達成するために、最小
ランレングス（ｄ）、最大ランレングス（ｋ）、入力コ
ードのビット数（ｍ）及び伝送コードのビット数（ｎ）
を示す（ｄ，ｋ，ｍ，ｎ）の条件を有するＲＬＬコード
にデータを符号化する符号化装置において、並列のｍビ
ットの入力コードを入力して少なくともｍ以上、ｎ以下
のｒビットのデータに符号化する符号化手段と、前記符
号化されたｒビットデータを入力して、前記最小ランレ
ングス（ｄ）に応じて予め決定された変換比率によりｎ
ビットの伝送コードに符号化する後置符号化手段とを含
む構成としてなる。
ランレングス（ｄ）、最大ランレングス（ｋ）、入力コ
ードのビット数（ｍ）及び伝送コードのビット数（ｎ）
を示す（ｄ，ｋ，ｍ，ｎ）の条件を有するＲＬＬコード
にデータを符号化する符号化装置において、並列のｍビ
ットの入力コードを入力して少なくともｍ以上、ｎ以下
のｒビットのデータに符号化する符号化手段と、前記符
号化されたｒビットデータを入力して、前記最小ランレ
ングス（ｄ）に応じて予め決定された変換比率によりｎ
ビットの伝送コードに符号化する後置符号化手段とを含
む構成としてなる。
【００１１】
【発明の実施の形態】以下、添付した図面に基づき本発
明を詳細に説明する。まず、本発明の最小ランレングス
の条件に従って入力される伝送コードのビット数を減ら
し得る前置復号器の特徴を説明する。（ｄ，ｋ）−cons
trained RLL コードデータは隣接した“１”と“１”と
の間にｄ個以上、ｋ個以下の“０”を有している。本発
明では最小ランレングス（ｄ）の条件のみを考慮に入
れ、入力データのワード長（一名、語長）は次の表１の
ような比率でマッパを用いて縮め得る。
明を詳細に説明する。まず、本発明の最小ランレングス
の条件に従って入力される伝送コードのビット数を減ら
し得る前置復号器の特徴を説明する。（ｄ，ｋ）−cons
trained RLL コードデータは隣接した“１”と“１”と
の間にｄ個以上、ｋ個以下の“０”を有している。本発
明では最小ランレングス（ｄ）の条件のみを考慮に入
れ、入力データのワード長（一名、語長）は次の表１の
ような比率でマッパを用いて縮め得る。
【００１２】これは（ｄ，ｋ）の条件により隣接した１
と１との間には必ずｄ個分の０が置かれるべきであり、
これは任意のビット区間を選んだ時（ｄ，ｋ）条件を満
足し得るデータの場合の数（number of instance) が制
限されるからである。ｄ＝２の場合に任意の連続された
３ビットのデータを例えば、０００、００１、０１０、
１００の４種類を除いた他のデータはｄ条件を満足しな
いので発生できなくなる。したがって、ｄ＝２のＲＬＬ
コードの復号化装置はルックアップテーブルの入力デー
タを３ビットずつ分けて該３ビットのデータを０００は
“００”、００１は“０１”、０１０は“１０”、１０
０は“１１”のように２ビットに変えることによってこ
れを復号化する前置復号器を用い、前置復号器の出力を
元のｍビットのデータに復号化する復号器（ルックアッ
プテーブル）を用いることによってルックアップテーブ
ルの大きさが縮められる。
と１との間には必ずｄ個分の０が置かれるべきであり、
これは任意のビット区間を選んだ時（ｄ，ｋ）条件を満
足し得るデータの場合の数（number of instance) が制
限されるからである。ｄ＝２の場合に任意の連続された
３ビットのデータを例えば、０００、００１、０１０、
１００の４種類を除いた他のデータはｄ条件を満足しな
いので発生できなくなる。したがって、ｄ＝２のＲＬＬ
コードの復号化装置はルックアップテーブルの入力デー
タを３ビットずつ分けて該３ビットのデータを０００は
“００”、００１は“０１”、０１０は“１０”、１０
０は“１１”のように２ビットに変えることによってこ
れを復号化する前置復号器を用い、前置復号器の出力を
元のｍビットのデータに復号化する復号器（ルックアッ
プテーブル）を用いることによってルックアップテーブ
ルの大きさが縮められる。
【００１３】
【表１】
【００１４】このような前置復号器の変換比率は最小ラ
ンレングス（ｄ）の条件により決定され、表１はｄ条件
を満足する状態で最良の効率を有するマッパの条件を示
している。ここで、ｄの値が大きくなるほど発生可能な
データの種類が減るのでｄの値が大きくなるに従って前
置復号器の効率も上がる。一方、前置復号器はルックア
ップテーブルの大きさを縮めるための手段なので、前置
復号器の構成が複雑になるとその元の意味を失うように
なる。前置復号器の複雑さは前置復号器の入力ビット数
に直接係わっているので入力ビット数をできるかぎり小
さくする上に減少比の大きいマッパを用いた方が良い。
表１はこのような観点から構成されたものである。即
ち、表１にはｄの条件により効率よくビット数を減らし
得るマッパのワード長（ｉ）及び出力ワード長（ｊ）そ
して入力ワード長対出力ワード長の比を示している。
ンレングス（ｄ）の条件により決定され、表１はｄ条件
を満足する状態で最良の効率を有するマッパの条件を示
している。ここで、ｄの値が大きくなるほど発生可能な
データの種類が減るのでｄの値が大きくなるに従って前
置復号器の効率も上がる。一方、前置復号器はルックア
ップテーブルの大きさを縮めるための手段なので、前置
復号器の構成が複雑になるとその元の意味を失うように
なる。前置復号器の複雑さは前置復号器の入力ビット数
に直接係わっているので入力ビット数をできるかぎり小
さくする上に減少比の大きいマッパを用いた方が良い。
表１はこのような観点から構成されたものである。即
ち、表１にはｄの条件により効率よくビット数を減らし
得るマッパのワード長（ｉ）及び出力ワード長（ｊ）そ
して入力ワード長対出力ワード長の比を示している。
【００１５】伝送コードの予め設定された最小ランレン
グス（ｄ）により表１に示されたマッパのうち、最小ラ
ンレングス（ｄ）以下のマッパを選択して伝送コードの
ワード長さを縮める。例えば、ｄの値が４の場合は６対
３、５対３、３対２、４対３の減少比を有するマッパを
用いることができ、できるなら簡単な構成のマッパを組
み合わせて伝送コードのワード長を縮めることが好まし
い。
グス（ｄ）により表１に示されたマッパのうち、最小ラ
ンレングス（ｄ）以下のマッパを選択して伝送コードの
ワード長さを縮める。例えば、ｄの値が４の場合は６対
３、５対３、３対２、４対３の減少比を有するマッパを
用いることができ、できるなら簡単な構成のマッパを組
み合わせて伝送コードのワード長を縮めることが好まし
い。
【００１６】次いで、本発明によるＲＬＬコードデータ
のための復号化装置及び符号化装置の好ましい実施例を
説明する。図１は本発明によるＲＬＬコードデータのた
めの復号化装置のブロック図である。図１において、直
並列（以下、Ｓ／Ｐと称する）変換器１０は入力される
直列のｎビットのＲＬＬコードデータを並列のｎビット
のＲＬＬコードデータに変換する。Ｓ／Ｐ変換器１０の
前端にはチャネルを通じて伝送されたり記録媒体より再
生されるデータから信号列を検出する検出器が構成さ
れ、記録時にはＮＲＺＩ(Non Return to Zero Inverte
d) 変換を用いて振幅変調の状態で記録するシステムで
はＮＲＺＩデータを元のＮＲＺ(Non Return to Zero )
データに変換するＮＲＺ変換器が構成されることができ
る。
のための復号化装置及び符号化装置の好ましい実施例を
説明する。図１は本発明によるＲＬＬコードデータのた
めの復号化装置のブロック図である。図１において、直
並列（以下、Ｓ／Ｐと称する）変換器１０は入力される
直列のｎビットのＲＬＬコードデータを並列のｎビット
のＲＬＬコードデータに変換する。Ｓ／Ｐ変換器１０の
前端にはチャネルを通じて伝送されたり記録媒体より再
生されるデータから信号列を検出する検出器が構成さ
れ、記録時にはＮＲＺＩ(Non Return to Zero Inverte
d) 変換を用いて振幅変調の状態で記録するシステムで
はＮＲＺＩデータを元のＮＲＺ(Non Return to Zero )
データに変換するＮＲＺ変換器が構成されることができ
る。
【００１７】前置復号器２０は最小ランレングス（ｄ）
により表１に示したように最高の効率を有するマッパの
組み合わせよりなり、並列のｎビットの伝送コードをｎ
ビットより小さいビット（こごてはｒビットという）の
並列のｒビットデータに変換する。ルックアップテーブ
ル（以下、ＬＵＴと称する）３０は２r ×ｍビットの大
きさを有し、並列のｒビットデータを元の入力コードの
ビット数のｍビットのデータに復号化したデータを出力
する。
により表１に示したように最高の効率を有するマッパの
組み合わせよりなり、並列のｎビットの伝送コードをｎ
ビットより小さいビット（こごてはｒビットという）の
並列のｒビットデータに変換する。ルックアップテーブ
ル（以下、ＬＵＴと称する）３０は２r ×ｍビットの大
きさを有し、並列のｒビットデータを元の入力コードの
ビット数のｍビットのデータに復号化したデータを出力
する。
【００１８】図２は本発明の復号化装置の一実施例であ
り、（２，１２，８，１５）コードのための復号化装置
のブロック図である。図２によれば、Ｓ／Ｐ変換器１０
は符号化された直列の１５ビットの伝送コードを並列の
１５ビットの伝送コードに変換する。前置復号器２０は
５個の３対２マッパ２１乃至２５により並列の１５ビッ
トの伝送コードを１０ビットのコードデータに変換す
る。
り、（２，１２，８，１５）コードのための復号化装置
のブロック図である。図２によれば、Ｓ／Ｐ変換器１０
は符号化された直列の１５ビットの伝送コードを並列の
１５ビットの伝送コードに変換する。前置復号器２０は
５個の３対２マッパ２１乃至２５により並列の１５ビッ
トの伝送コードを１０ビットのコードデータに変換す
る。
【００１９】ここで、前置復号器２０はマッパの出力ワ
ード長ｊの和が最小となるマッパの組み合わせより構成
し、マッパの入力ワード長ｉの和は伝送コードのビット
数ｎに最も近似した値とするものの、入力ワード長の和
が伝送コードのビット数ｎと等しいか、または小さい値
にする。前置復号器２０の入力コードのビット数の和が
ｎより小さいと前置復号器２０に入力されない伝送コー
ドの残りビットはそのままＬＵＴ３０に入力する。
ード長ｊの和が最小となるマッパの組み合わせより構成
し、マッパの入力ワード長ｉの和は伝送コードのビット
数ｎに最も近似した値とするものの、入力ワード長の和
が伝送コードのビット数ｎと等しいか、または小さい値
にする。前置復号器２０の入力コードのビット数の和が
ｎより小さいと前置復号器２０に入力されない伝送コー
ドの残りビットはそのままＬＵＴ３０に入力する。
【００２０】さらに、減少比が同一なマッパの場合には
入力ワード長ｉの値の小さいマッパを選択するほどハー
ドウェアの容量を減らし得る。結論的に、ｉの値は前置
復号器の回路の大きさを決定する因子となる。即ち、同
一な比率でワード長さを縮める場合ｉの値の小さいマッ
パの回路の大きさが縮まる。例えは、二つの３対２マッ
パのハードウェア量が一つの６対４マッパのハードウェ
ア量より少ない。
入力ワード長ｉの値の小さいマッパを選択するほどハー
ドウェアの容量を減らし得る。結論的に、ｉの値は前置
復号器の回路の大きさを決定する因子となる。即ち、同
一な比率でワード長さを縮める場合ｉの値の小さいマッ
パの回路の大きさが縮まる。例えは、二つの３対２マッ
パのハードウェア量が一つの６対４マッパのハードウェ
ア量より少ない。
【００２１】従って、図２に示した前置復号器２０を例
えて、４個の３対２マッパの代わりに二つの６対４マッ
パを用いて構成することができるが、３対２マッパより
構成したものより回路が複雑となる。ＬＵＴ３０は３対
２マッパ２１乃至２５から出力される５個の２ビットコ
ードデータを入力して復号化された１０ビットのコード
データを出力する。
えて、４個の３対２マッパの代わりに二つの６対４マッ
パを用いて構成することができるが、３対２マッパより
構成したものより回路が複雑となる。ＬＵＴ３０は３対
２マッパ２１乃至２５から出力される５個の２ビットコ
ードデータを入力して復号化された１０ビットのコード
データを出力する。
【００２２】（２，１２，８，１５）コードの伝送コー
ドのワード長は１５となり、該１５ビットをＬＵＴで復
号化する場合、従来には２18×８ビットのメモリを必要
とするが、本発明では表１に示した５個の３対２マッパ
２１〜２５を用いてＬＵＴ３０に入力されるワード長は
１０ビットなので従来に比しＬＵＴの大きさが１／３２
に縮まる。
ドのワード長は１５となり、該１５ビットをＬＵＴで復
号化する場合、従来には２18×８ビットのメモリを必要
とするが、本発明では表１に示した５個の３対２マッパ
２１〜２５を用いてＬＵＴ３０に入力されるワード長は
１０ビットなので従来に比しＬＵＴの大きさが１／３２
に縮まる。
【００２３】図３は図２に示された３対２マッパの詳細
回路図であり、実施例では２個のＯＲゲートＧ１，Ｇ２
のような簡単なる論理回路より構成したが、マッピング
条件を異にすると回路も変わることもでき、マッパはＬ
ＵＴよりも構成できる。図３によれば、ＯＲゲートＧ１
はｎビットの伝送コードから分割された３ビットの伝送
コードにおいて最上位ビット（ＭＳＢ）と二番目のビッ
トとを論理和して最上位ビットとして出力する。
回路図であり、実施例では２個のＯＲゲートＧ１，Ｇ２
のような簡単なる論理回路より構成したが、マッピング
条件を異にすると回路も変わることもでき、マッパはＬ
ＵＴよりも構成できる。図３によれば、ＯＲゲートＧ１
はｎビットの伝送コードから分割された３ビットの伝送
コードにおいて最上位ビット（ＭＳＢ）と二番目のビッ
トとを論理和して最上位ビットとして出力する。
【００２４】ＯＲゲートＧ２はｎビットの伝送符号から
分割された３ビットの伝送符号において最上位ビットと
最下位ビット（ＬＳＢ）とを論理和して最下位ビットと
して出力する。図３に示した３対２マッパのコードマッ
プは次の表２に示している。
分割された３ビットの伝送符号において最上位ビットと
最下位ビット（ＬＳＢ）とを論理和して最下位ビットと
して出力する。図３に示した３対２マッパのコードマッ
プは次の表２に示している。
【００２５】
【表２】
【００２６】図４は本発明の復号化装置の他の実施例で
あり、ＥＦＭコードに対する復号化装置のブロック図で
あり、図２と同一な構成に対しては同一な参照符号を付
ける。ここで、コンパクトディスクなどに用いられるＥ
ＦＭコードはｄ＝２、ｋ＝１０、ｍ＝８、ｎ＝１４の条
件を有し、該ＥＦＭコードを（２，１０）コードとい
う。従って、Ｓ／Ｐ変換器１０は符号化された直列の１
４ビットの伝送コードを並列の伝送コードに変換する。
あり、ＥＦＭコードに対する復号化装置のブロック図で
あり、図２と同一な構成に対しては同一な参照符号を付
ける。ここで、コンパクトディスクなどに用いられるＥ
ＦＭコードはｄ＝２、ｋ＝１０、ｍ＝８、ｎ＝１４の条
件を有し、該ＥＦＭコードを（２，１０）コードとい
う。従って、Ｓ／Ｐ変換器１０は符号化された直列の１
４ビットの伝送コードを並列の伝送コードに変換する。
【００２７】前置復号器２０はＳ／Ｐ変換器１０から出
力される並列の１４ビットの伝送コードのうち１２ビッ
トの伝送コードを４個の３対２マッパ２１乃至２４によ
り８ビットに変換し、残り２ビットの伝送コードはマッ
パを経ることなくそのままＬＵＴ３０に出力される。Ｌ
ＵＴ３０は前置復号器２０から出力される８ビットのデ
ータ及び前置復号器２０を経ずにＳ／Ｐ変換器１０から
直接出力される２ビットのデータを入力して元の８ビッ
トのコードデータとして出力する。
力される並列の１４ビットの伝送コードのうち１２ビッ
トの伝送コードを４個の３対２マッパ２１乃至２４によ
り８ビットに変換し、残り２ビットの伝送コードはマッ
パを経ることなくそのままＬＵＴ３０に出力される。Ｌ
ＵＴ３０は前置復号器２０から出力される８ビットのデ
ータ及び前置復号器２０を経ずにＳ／Ｐ変換器１０から
直接出力される２ビットのデータを入力して元の８ビッ
トのコードデータとして出力する。
【００２８】ここで、ＥＦＭコードの伝送コードのワー
ド長は１４となり、該１４ビットをＬＵＴを用いて復号
化する場合、従来には２14×８ビットのメモリを必要と
するが、本発明では複数個の３対２マッパ２１乃至２４
を用いるとＬＵＴ３０に入力されるワード長は４ビット
程縮まった１０ビットなので従来に比しＬＵＴの大きさ
が１／１６に縮まる。
ド長は１４となり、該１４ビットをＬＵＴを用いて復号
化する場合、従来には２14×８ビットのメモリを必要と
するが、本発明では複数個の３対２マッパ２１乃至２４
を用いるとＬＵＴ３０に入力されるワード長は４ビット
程縮まった１０ビットなので従来に比しＬＵＴの大きさ
が１／１６に縮まる。
【００２９】図５は本発明の復号化装置の他の実施例で
あり、（２，１０，８，１６）のコードに対する復号化
装置のブロック図であり、図２の装置と同一構成に対し
ては同一な参照番号を付ける。図５において、Ｓ／Ｐ変
換器１０は符号化された直列の１６ビットの伝送コード
を並列の１６ビットの伝送コードに変換する。
あり、（２，１０，８，１６）のコードに対する復号化
装置のブロック図であり、図２の装置と同一構成に対し
ては同一な参照番号を付ける。図５において、Ｓ／Ｐ変
換器１０は符号化された直列の１６ビットの伝送コード
を並列の１６ビットの伝送コードに変換する。
【００３０】前置復号器２０はＳ／Ｐ変換器１０から出
力される並列の１６ビット伝送コードのうち１４ビット
の伝送コードは３個の３対２マッパ２１乃至２３と１個
の５対３マッパ２４により９ビットのコードデータに変
換され、残り２ビットの伝送コードはマッパを経ること
なくそのままＬＵＴ３０に出力される。ＬＵＴ３０は前
置復号器２０から出力される９ビットのコードデータと
前置復号器２０を経ないＳ／Ｐ変換器１０から出力され
る２ビットの伝送コードを入力して元の８ビットのコー
ドデータに復号化したデータを出力する。
力される並列の１６ビット伝送コードのうち１４ビット
の伝送コードは３個の３対２マッパ２１乃至２３と１個
の５対３マッパ２４により９ビットのコードデータに変
換され、残り２ビットの伝送コードはマッパを経ること
なくそのままＬＵＴ３０に出力される。ＬＵＴ３０は前
置復号器２０から出力される９ビットのコードデータと
前置復号器２０を経ないＳ／Ｐ変換器１０から出力され
る２ビットの伝送コードを入力して元の８ビットのコー
ドデータに復号化したデータを出力する。
【００３１】（２，１２，８，１６）コードの伝送ワー
ド長は１６となり、該１６ビットをＬＵＴで復号化する
場合、従来には２16×８ビットのメモリを必要とした
が、本発明では複数個のマッパ２１、２２、２３、２４
によりＬＵＴ３０に入力されるワード長は５ビットが縮
まった１１ビットなので従来に比しＬＵＴの大きさが１
／３２に縮まる。
ド長は１６となり、該１６ビットをＬＵＴで復号化する
場合、従来には２16×８ビットのメモリを必要とした
が、本発明では複数個のマッパ２１、２２、２３、２４
によりＬＵＴ３０に入力されるワード長は５ビットが縮
まった１１ビットなので従来に比しＬＵＴの大きさが１
／３２に縮まる。
【００３２】図６は図５に示された５対３マッパの詳細
回路図であり、５対３マッパはＯＲゲートＧ１１乃至Ｇ
１３より構成される。図６において、ＯＲゲートＧ１１
は１６ビットの伝送コードから分割された５ビット伝送
コードの最上位ビットと二番目の下位ビットとを論理和
して３ビット出力の二番目の出力として出力する。
回路図であり、５対３マッパはＯＲゲートＧ１１乃至Ｇ
１３より構成される。図６において、ＯＲゲートＧ１１
は１６ビットの伝送コードから分割された５ビット伝送
コードの最上位ビットと二番目の下位ビットとを論理和
して３ビット出力の二番目の出力として出力する。
【００３３】ＯＲゲートＧ１２は５ビットの伝送コード
の最上位ビットと二番目の上位ビットとを論理和する。
ＯＲゲートＧ１３は５ビット伝送コードの三番目の下位
ビットとＯＲゲートＧ１２の出力を論理和して３ビット
出力の最上位ビットとして出力する。５ビット伝送コー
ドの最下位ビットはそのまま３ビット出力の最下位ビッ
トとして出力する。
の最上位ビットと二番目の上位ビットとを論理和する。
ＯＲゲートＧ１３は５ビット伝送コードの三番目の下位
ビットとＯＲゲートＧ１２の出力を論理和して３ビット
出力の最上位ビットとして出力する。５ビット伝送コー
ドの最下位ビットはそのまま３ビット出力の最下位ビッ
トとして出力する。
【００３４】図６に示した５対３コードマップは次の表
３に示されている。
３に示されている。
【００３５】
【表３】
【００３６】従って、表２及び表３にはｄ＝２の場合用
い得る３対２マッパとｄ＝３の場合用い得る５対３マッ
パのコードマップを示している。この際、マッパは図３
及び図６に示したように論理回路より具現でき、ＬＵＴ
のようなメモリより構成されることができる。前述した
ように、ＲＬＬコードは隣接する“１”の間に位置する
０の個数が制限されるので、前記表２及び表３に示され
たように、マッパの入力ワード長ｉで表現できる伝送コ
ードのうち一部のみ用いられていることが判る。
い得る３対２マッパとｄ＝３の場合用い得る５対３マッ
パのコードマップを示している。この際、マッパは図３
及び図６に示したように論理回路より具現でき、ＬＵＴ
のようなメモリより構成されることができる。前述した
ように、ＲＬＬコードは隣接する“１”の間に位置する
０の個数が制限されるので、前記表２及び表３に示され
たように、マッパの入力ワード長ｉで表現できる伝送コ
ードのうち一部のみ用いられていることが判る。
【００３７】一方、表１、表２及び表３に示したマッパ
はその逆条件で符号化器に用いられることができる。図
７は本発明によるＲＬＬコードデータのための符号化装
置のブロック図である。図７によれば、Ｓ／Ｐ変換器１
１０は入力される直列のｍビットのデータを並列のｍデ
ータに変換する。ＬＵＴ１２０は２m ×ｒビットの大き
さを有し、並列のｍビットの入力コードを入力してｍ以
上、ｎ以下のｒビットの符号化されたデータを出力す
る。後置符号器１３０は符号化されたｒビットのデータ
をＲＬＬ条件を満足するようにｎビットのチャネルコー
ドに変換する。Ｐ／Ｓ変換器１４０では並列のｎビット
のチャネルコードを直列のｎビットの伝送コードに変換
し、チャネルを通じて伝送されたり記録媒体に記録され
る。
はその逆条件で符号化器に用いられることができる。図
７は本発明によるＲＬＬコードデータのための符号化装
置のブロック図である。図７によれば、Ｓ／Ｐ変換器１
１０は入力される直列のｍビットのデータを並列のｍデ
ータに変換する。ＬＵＴ１２０は２m ×ｒビットの大き
さを有し、並列のｍビットの入力コードを入力してｍ以
上、ｎ以下のｒビットの符号化されたデータを出力す
る。後置符号器１３０は符号化されたｒビットのデータ
をＲＬＬ条件を満足するようにｎビットのチャネルコー
ドに変換する。Ｐ／Ｓ変換器１４０では並列のｎビット
のチャネルコードを直列のｎビットの伝送コードに変換
し、チャネルを通じて伝送されたり記録媒体に記録され
る。
【００３８】ここで、示さなかったが、Ｐ／Ｓ変換器１
４０の後端にＮＲＺＩ変換器、等化器及び増幅器などが
構成されることができる。図８は本発明の符号化装置の
一実施例の（２，１２，８，１５）コードの符号化装置
のブロック図であり、図９を参照して説明する。図８に
おいて、Ｓ／Ｐ変換器１１０は直列の８ビットのデータ
を並列の８ビットデータに変換してＬＵＴ１２０に供給
する。
４０の後端にＮＲＺＩ変換器、等化器及び増幅器などが
構成されることができる。図８は本発明の符号化装置の
一実施例の（２，１２，８，１５）コードの符号化装置
のブロック図であり、図９を参照して説明する。図８に
おいて、Ｓ／Ｐ変換器１１０は直列の８ビットのデータ
を並列の８ビットデータに変換してＬＵＴ１２０に供給
する。
【００３９】ＬＵＴ１２０は並列の８ビットデータを入
力して１０ビットの符号化されたデータを出力する。例
えば、（ｄ，ｋ，ｍ，ｎ）＝（２，１２，８，１５）の
条件を有するＬＵＴ１２０に入力される並列の所定の８
ビットデータがｘｘｘｘｘｘｘｘである時、所定データ
に対して出力されるべきＲＬＬ伝送コードが“０００１
０００１０００１００１”になると仮定すれば、ＬＵＴ
１２０の出力を直接１５ビットの“０００１０００１０
００１００１”のように構成しなく直接１０ビットの
“００１１１００１０１”に構成した後、これをそれぞ
れ２ビットずつ後置符号器１３０の５個の２対３マッパ
１３１乃至１３５に出力する。
力して１０ビットの符号化されたデータを出力する。例
えば、（ｄ，ｋ，ｍ，ｎ）＝（２，１２，８，１５）の
条件を有するＬＵＴ１２０に入力される並列の所定の８
ビットデータがｘｘｘｘｘｘｘｘである時、所定データ
に対して出力されるべきＲＬＬ伝送コードが“０００１
０００１０００１００１”になると仮定すれば、ＬＵＴ
１２０の出力を直接１５ビットの“０００１０００１０
００１００１”のように構成しなく直接１０ビットの
“００１１１００１０１”に構成した後、これをそれぞ
れ２ビットずつ後置符号器１３０の５個の２対３マッパ
１３１乃至１３５に出力する。
【００４０】この際、２対３マッパのマッピングテーブ
ルは表２に示した入力と出力とが取り替えられた形態と
なり２対３マッパの回路構成は図９に示したように簡単
なる論理回路より構成される。図９において、ＡＮＤゲ
ートＧ３１はＬＵＴ１２０から供給される２ビットを論
理積して３ビットの出力を最上位ビットとして出力す
る。ＡＮＤゲートＧ３３はＡＮＤゲートＧ３１の出力を
反転するインバータＧ３２の出力とＬＵＴ１２０から供
給される２ビットのうち最上位ビットとを論理積して３
ビット出力の二番目ビットとして出力する。ＡＮＤゲー
トＧ３４はインバータＧ３２の出力とＬＵＴ１２０から
供給される最下位ビットとを論理積して３ビット出力の
最下位ビットとして出力する。
ルは表２に示した入力と出力とが取り替えられた形態と
なり２対３マッパの回路構成は図９に示したように簡単
なる論理回路より構成される。図９において、ＡＮＤゲ
ートＧ３１はＬＵＴ１２０から供給される２ビットを論
理積して３ビットの出力を最上位ビットとして出力す
る。ＡＮＤゲートＧ３３はＡＮＤゲートＧ３１の出力を
反転するインバータＧ３２の出力とＬＵＴ１２０から供
給される２ビットのうち最上位ビットとを論理積して３
ビット出力の二番目ビットとして出力する。ＡＮＤゲー
トＧ３４はインバータＧ３２の出力とＬＵＴ１２０から
供給される最下位ビットとを論理積して３ビット出力の
最下位ビットとして出力する。
【００４１】ここで、符号化装置も復号化装置と同様に
コードのマッピング方法を変えるとマッパの回路もこれ
に合わせるべきであり、該マッパは論理回路の代わりに
ルックアップテーブルより構成可能なのは該当分野の技
術者にとっては容易に判る。後置符号器１３０からＬＵ
Ｔ１２０に出力される１０ビットコードデータを“００
０１０００１０００１００１”のように１５ビット伝送
符号に符号化してＰ／Ｓ変換器１４０を通じて最終結果
を出力する。
コードのマッピング方法を変えるとマッパの回路もこれ
に合わせるべきであり、該マッパは論理回路の代わりに
ルックアップテーブルより構成可能なのは該当分野の技
術者にとっては容易に判る。後置符号器１３０からＬＵ
Ｔ１２０に出力される１０ビットコードデータを“００
０１０００１０００１００１”のように１５ビット伝送
符号に符号化してＰ／Ｓ変換器１４０を通じて最終結果
を出力する。
【００４２】従って、従来の符号化装置は入力が８ビッ
ト、出力が１５ビットのＬＵＴより構成されたが、本発
明では所定の（ｄ，ｋ，ｍ，ｎ）条件を満足するように
構成された３対２マッパの逆機能を果たす２対３マッパ
を用いた後置符号器を用いれば、ＬＵＴは８ビット入力
に対して１０ビットの出力を有するように構成でき、よ
ってＬＵＴの大きさが２／３ほど縮まる。
ト、出力が１５ビットのＬＵＴより構成されたが、本発
明では所定の（ｄ，ｋ，ｍ，ｎ）条件を満足するように
構成された３対２マッパの逆機能を果たす２対３マッパ
を用いた後置符号器を用いれば、ＬＵＴは８ビット入力
に対して１０ビットの出力を有するように構成でき、よ
ってＬＵＴの大きさが２／３ほど縮まる。
【００４３】
【発明の効果】本発明はディジタル伝送装置、特に磁気
記録装置及び光記録再生装置などに幅広く用い得る。前
述したように、本発明はＲＬＬコードを符号化及び復号
化する時、最小ランレングス（ｄ）に応じた変換比率に
よりコードの長さを縮めることによって符号化及び復号
化時必要なハード構成を簡略化でき、また、メモリの容
量を減らし得る。
記録装置及び光記録再生装置などに幅広く用い得る。前
述したように、本発明はＲＬＬコードを符号化及び復号
化する時、最小ランレングス（ｄ）に応じた変換比率に
よりコードの長さを縮めることによって符号化及び復号
化時必要なハード構成を簡略化でき、また、メモリの容
量を減らし得る。
【図１】本発明によるＲＬＬコードデータのための復号
化装置のブロック図である。
化装置のブロック図である。
【図２】本発明の復号化装置の一実施例であり、（２，
１２，８，１５）コードデータのブロック図である。
１２，８，１５）コードデータのブロック図である。
【図３】図２に示した３対２マッパの詳細回路図であ
る。
る。
【図４】本発明の復号化装置の他の実施例であり、ＥＭ
Ｆコードに対する復号化装置のブロック図である。
Ｆコードに対する復号化装置のブロック図である。
【図５】本発明の復号化装置のさらに他の実施例であ
り、（２，１０，８，１６）のコードデータのブロック
図である。
り、（２，１０，８，１６）のコードデータのブロック
図である。
【図６】図４に示した５対３マッパの詳細回路図であ
る。
る。
【図７】本発明によるＲＬＬコードデータのための符号
化装置のブロック図である。
化装置のブロック図である。
【図８】本発明の符号化装置の一実施例であり、（２，
１２，８，１５）のコードデータのブロック図である。
１２，８，１５）のコードデータのブロック図である。
【図９】図８に示した２対３マッパの詳細回路図であ
る。
る。
１０，１１０ Ｓ／Ｐ変換部 ２０ 前置復号器 ２１，２２，２３，２４，２５ ３対２マッパ ３０ ＬＵＴ １２０ 符号器 １３０ 後置符号器 １３１，１３２，１３３，１３４，１３５ ２対３マッ
パ １４０ Ｐ／Ｓ変換器
パ １４０ Ｐ／Ｓ変換器
フロントページの続き (56)参考文献 特開 昭61−145934（ＪＰ，Ａ) 特開 昭61−145935（ＪＰ，Ａ) 特開 昭61−227429（ＪＰ，Ａ) 特開 平１−221918（ＪＰ，Ａ) 特開 昭50−39117（ＪＰ，Ａ) 特開 昭55−141852（ＪＰ，Ａ) 特開 昭61−227430（ＪＰ，Ａ) 特開 平２−276315（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03M 7/14
Claims (27)
- 【請求項１】 最小ランレングス（ｄ）、最大ランレン
グス（ｋ）、入力コードのビット数（ｍ）及び伝送コー
ドのビット数（ｎ）を示す（ｄ，ｋ，ｍ，ｎ）の条件を
有するＲＬＬ(Run Length Limited)コードに符号化され
たデータを復号化する復号化装置において、 並列のｎビットの伝送コードを入力して、前記最小ラン
レングス（ｄ）に応じて予め決定された変換比率により
少なくともｍ以上、ｎ以下のｒビットのデータに復号化
する前置復号化手段と、 前記前置復号化手段により復号化されたｒビットのデー
タを入力してｍビットのコードデータに復号化する復号
化手段とを含むことを特徴とするＲＬＬコードデータの
ための復号化装置。 - 【請求項２】 前記前置復号化手段は、前記最小ランレ
ングスの条件に応じて入力ワード長を所定の出力ワード
長に縮める少なくとも一つ以上のマッパより構成される
ことを特徴とする請求項１に記載のＲＬＬコードデータ
のための復号化装置。 - 【請求項３】 前記マッパは論理回路より構成されるこ
とを特徴とする請求項２に記載のＲＬＬコードデータの
ための復号化装置。 - 【請求項４】 前記マッパはルックアップテーブルより
構成されることを特徴とする請求項２に記載のＲＬＬコ
ードデータのための復号化装置。 - 【請求項５】 前記前置復号化手段は各マッパの出力ワ
ード長の和が最小となるマッパの組み合わせより構成さ
れることを特徴とする請求項２に記載のＲＬＬコードデ
ータのための復号化装置。 - 【請求項６】 前記前置復号化手段はコード減少比が同
一である時、短い入力ワード長を有するマッパの組み合
わせより構成されることを特徴とする請求項２に記載の
ＲＬＬコードデータのための復号化装置。 - 【請求項７】 入力される直列のｎビット伝送コードを
並列の伝送コードに変換して前記前置復号化手段に出力
する変換手段をさらに含むことを特徴とする請求項１に
記載のＲＬＬコードデータのための復号化装置。 - 【請求項８】 前記復号化手段は２r ×ｍビットの大き
さを有するルックアップテーブルより構成されることを
特徴とする請求項１に記載のＲＬＬコードデータのため
の復号化装置。 - 【請求項９】 前記（ｄ，ｋ，ｍ，ｎ）の条件を有する
ＲＬＬコードは（２，１２，８，１５）であることを特
徴とする請求項１に記載のＲＬＬコードデータのための
復号化装置。 - 【請求項１０】 前記前置復号化手段は複数個の３対２
マッパより構成されることを特徴とする請求項９に記載
のＲＬＬコードデータのための復号化装置。 - 【請求項１１】 前記前置復号化手段は１５ビットの伝
送コードのワード長を１０ビットに縮めることを特徴と
する請求項１０に記載のＲＬＬコードデータのための復
号化装置。 - 【請求項１２】 前記（ｄ，ｋ，ｍ，ｎ）の条件を有す
るＲＬＬコードは（２，１０，８，１４）の条件を有す
るＥＦＭコードであることを特徴とする請求項１に記載
のＲＬＬコードデータのための復号化装置。 - 【請求項１３】 前記前置復号化手段は複数個の３対２
マッパより構成されることを特徴とする請求項１２に記
載のＲＬＬコードデータのための復号化装置。 - 【請求項１４】 前記前置復号化手段は１４ビットの伝
送コードの長さを９ビットに縮めることを特徴とする請
求項１３に記載のＲＬＬコードデータのための復号化装
置。 - 【請求項１５】 前記（ｄ，ｋ，ｍ，ｎ）の条件を有す
るＲＬＬコードは（２，１０，８，１６）であることを
特徴とする請求項１に記載のＲＬＬコードデータのため
の復号化装置。 - 【請求項１６】 前記前置復号化手段は複数個の３対２
マッパと一つの５対３マッパとの組み合わせより構成さ
れることを特徴とする請求項１５に記載のＲＬＬコード
データのための復号化装置。 - 【請求項１７】 前記前置復号化手段は１６ビットの伝
送コードのワード長を１１ビットに縮めることを特徴と
する請求項１６に記載のＲＬＬコードデータのための復
号化装置。 - 【請求項１８】 最小ランレングス（ｄ）、最大ランレ
ングス（ｋ）、入力コードのビット数（ｍ）及び伝送コ
ードのビット数（ｎ）を示す（ｄ，ｋ，ｍ，ｎ）の条件
を有するＲＬＬコードにデータを符号化する符号化装置
において、 並列のｍビットの入力コードを入力して少なくともｍ以
上、ｎ以下のｒビットのデータに符号化する符号化手段
と、 前記符号化されたｒビットデータを入力して、前記最小
ランレングス（ｄ）に応じて予め決定された変換比率に
よりｎビットの伝送コードに符号化する後置符号化手段
とを含むことを特徴とするＲＬＬコードデータのための
符号化装置。 - 【請求項１９】 前記符号化手段は２m ×ｒビットの大
きさを有するルックアップテーブルより構成されること
を特徴とする請求項１８に記載のＲＬＬコードデータの
ための符号化装置。 - 【請求項２０】 前記後置符号化手段は前記最小ランレ
ングスの条件に従って入力ワード長を所定の出力ワード
長に短縮する少なくとも一つ以上のマッパより構成され
ることを特徴とする請求項１８に記載のＲＬＬコードデ
ータのための符号化装置。 - 【請求項２１】 前記マッパは論理回路より構成される
ことを特徴とする請求項２０に記載のＲＬＬコードデー
タのための符号化装置。 - 【請求項２２】 前記マッパはルックアップテーブルよ
り構成されることを特徴とする請求項２０に記載のＲＬ
Ｌコードデータのための符号化装置。 - 【請求項２３】 前記（ｄ，ｋ，ｍ，ｎ）の条件を有す
るＲＬＬコードは（２，１２，８，１５）であることを
特徴とする請求項１８に記載のＲＬＬコードデータのた
めの符号化装置。 - 【請求項２４】 前記（ｄ，ｋ，ｍ，ｎ）の条件を有す
るＲＬＬコードは（２，１０，８，１４）の条件を有す
るＥＦＭコードであることを特徴とする請求項１８に記
載のＲＬＬコードデータのための符号化装置。 - 【請求項２５】 前記（ｄ，ｋ，ｍ，ｎ）の条件を有す
るＲＬＬコードは（２，１０，８，１６）であることを
特徴とする請求項１８に記載のＲＬＬコードデータのた
めの符号化装置。 - 【請求項２６】 入力される直列のｍビットの入力コー
ドを並列の入力コードに変換して前記符号化手段に出力
する第１変換手段と、 前記後置符号化手段から出力される並列のｎビットの伝
送コードを直列の伝送コードに変換する第２変換手段と
をさらに含むことを特徴とする請求項１８に記載のＲＬ
Ｌコードデータのための符号化装置。 - 【請求項２７】 最小ランレングス（ｄ）、最大ランレ
ングス（ｋ）、入力コードのビット数（ｍ）及び伝送コ
ードのビット数（ｎ）を示す（ｄ，ｋ，ｍ，ｎ）の条件
を有するＲＬＬコードに符号化し、符号化されたデータ
を復号化する符号化及び復号化装置において、 並列のｍビットの入力コードを入力して、少なくともｍ
以上、ｎ以下のｒビットのデータに符号化する符号化手
段と、 前記符号化されたｒビットデータを入力して、前記最小
ランレングス（ｄ）に応じて予め決定された変換比率に
よりｎビットの伝送コードデータに符号化する後置符号
化手段と、 前記のｎビットの伝送コードを入力して、前記最小ラン
レングス（ｄ）に応じて予め決定された変換比率により
前記ｒビットのデータに復号化する前置復号化手段と、 前記復号化されたｒビットデータを入力して元のｍビッ
トのコードデータに復号化する復号化手段とを含むこと
を特徴とするＲＬＬコードデータのための符号化及び復
号化装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950024534A KR0170681B1 (ko) | 1995-08-09 | 1995-08-09 | Rll코드 데이터를 위한 부호화 및 복호화장치 |
| KR24534/1995 | 1995-08-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09167969A JPH09167969A (ja) | 1997-06-24 |
| JP2994265B2 true JP2994265B2 (ja) | 1999-12-27 |
Family
ID=19423146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18634196A Expired - Fee Related JP2994265B2 (ja) | 1995-08-09 | 1996-07-16 | Ｒｌｌコードデータのための符号化及び復号化装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5703580A (ja) |
| JP (1) | JP2994265B2 (ja) |
| KR (1) | KR0170681B1 (ja) |
| CN (1) | CN1067819C (ja) |
| DE (1) | DE19629743A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7180955B2 (en) * | 2000-08-22 | 2007-02-20 | Texas Instruments Incorporated | Parallel concatenated trellis-coded modulation with asymmetric signal mapping |
| JP2001511323A (ja) * | 1997-01-30 | 2001-08-07 | フジツウ ネットワーク コミュニケーションズ，インコーポレイテッド | 高速シリアルリンク用データ符号器／復号器 |
| KR20010096009A (ko) * | 2000-04-15 | 2001-11-07 | 박순배 | 통신 및 멀티미디어를 위한 변조코드 |
| US6392570B1 (en) * | 2000-05-08 | 2002-05-21 | Crossroads Systems, Inc. | Method and system for decoding 8-bit/10-bit data using limited width decoders |
| KR100716956B1 (ko) * | 2000-10-11 | 2007-05-10 | 삼성전자주식회사 | 데이터 변조 방법 및 그 검출 방법 |
| TW541791B (en) * | 2001-07-23 | 2003-07-11 | Via Tech Inc | Signal transmission device and method to reduce power bounce |
| US7558326B1 (en) * | 2001-09-12 | 2009-07-07 | Silicon Image, Inc. | Method and apparatus for sending auxiliary data on a TMDS-like link |
| JP3769753B2 (ja) * | 2003-03-24 | 2006-04-26 | ソニー株式会社 | 符号化装置および符号化方法、記録媒体、並びにプログラム |
| US8427348B2 (en) * | 2010-05-14 | 2013-04-23 | Arun Kumar Sagar | Parallel processing of sequentially dependent digital data |
| TWI420830B (zh) * | 2010-12-31 | 2013-12-21 | Ind Tech Res Inst | 動態解碼查詢表之產生方法與應用其之電子裝置 |
| CN102682810B (zh) * | 2011-03-17 | 2014-11-26 | 清华大学 | 游程长度比率调制数据记录方法及其系统 |
| US8493246B2 (en) * | 2011-12-20 | 2013-07-23 | General Electric Company | Methods and systems for decoding data |
| CN103581666B (zh) * | 2013-09-30 | 2016-08-17 | 西安空间无线电技术研究所 | 一种逐次更新屏蔽字的图像压缩游长编码方法 |
| US10277921B2 (en) * | 2015-11-20 | 2019-04-30 | Nvidia Corporation | Hybrid parallel decoder techniques |
| TWI780696B (zh) * | 2021-05-10 | 2022-10-11 | 創鑫智慧股份有限公司 | 查找表壓縮方法與查找表讀取方法及其計算設備、主機與裝置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4818900A (en) * | 1980-02-04 | 1989-04-04 | Texas Instruments Incorporated | Predecode and multiplex in addressing electrically programmable memory |
| US4724422A (en) * | 1985-09-13 | 1988-02-09 | Motorola, Inc. | Redundant decoder |
| US4864303A (en) * | 1987-02-13 | 1989-09-05 | Board Of Trustees Of The University Of Illinois | Encoder/decoder system and methodology utilizing conservative coding with block delimiters, for serial communication |
| US4887084A (en) * | 1987-06-23 | 1989-12-12 | Matsushita Electric Industrial Co., Ltd. | Priority encoder |
| US5144304A (en) * | 1989-07-17 | 1992-09-01 | Digital Equipment Corporation | Data and forward error control coding techniques for digital signals |
| US4971407A (en) * | 1989-08-09 | 1990-11-20 | Unisys Corp. | Two stage run and string data compressor providing doubly compressed output |
| DE69031701T2 (de) * | 1989-09-08 | 1998-03-12 | Fujitsu Ltd | Kodier- und Dekodierschaltung für lauflängenbegrenzte Kodierung |
| US5046182A (en) * | 1989-12-01 | 1991-09-03 | National Semiconductor Corporation | Code points for transferring data from a network transmission medium to a station on the network |
| US5349350A (en) * | 1991-10-31 | 1994-09-20 | Integral Peripherals, Inc. | Run length limited encoding/decoding system for low power disk drives |
| US5517533A (en) * | 1992-03-04 | 1996-05-14 | Digital Equipment Corporation | Parallel implementation of run length coding apparatus and method |
| EP0644544B1 (en) * | 1993-09-21 | 1999-11-17 | STMicroelectronics S.r.l. | High-frequency pipelined RLL decoder |
| US5471208A (en) * | 1994-05-20 | 1995-11-28 | David Sarnoff Research Center, Inc. | Reference ladder auto-calibration circuit for an analog to digital converter |
-
1995
- 1995-08-09 KR KR1019950024534A patent/KR0170681B1/ko not_active IP Right Cessation
-
1996
- 1996-07-15 US US08/678,601 patent/US5703580A/en not_active Expired - Fee Related
- 1996-07-16 JP JP18634196A patent/JP2994265B2/ja not_active Expired - Fee Related
- 1996-07-23 DE DE19629743A patent/DE19629743A1/de not_active Withdrawn
- 1996-07-25 CN CN96110277A patent/CN1067819C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE19629743A1 (de) | 1997-02-13 |
| KR0170681B1 (ko) | 1999-03-20 |
| KR970014342A (ko) | 1997-03-29 |
| JPH09167969A (ja) | 1997-06-24 |
| CN1067819C (zh) | 2001-06-27 |
| CN1143284A (zh) | 1997-02-19 |
| US5703580A (en) | 1997-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2994265B2 (ja) | Ｒｌｌコードデータのための符号化及び復号化装置 | |
| EP0535571A2 (en) | Modified Huffman encode/decode system with simplified decoding for imaging systems | |
| JPH09181609A (ja) | デジタルデータチャンネル符号化及び復号化装置並びにその方法 | |
| JP2002271205A (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 | |
| US6275175B1 (en) | Device for encoding/decoding n-bit source words into corresponding m-bit channel words, and vice versa | |
| JP3704358B2 (ja) | ディジタル情報信号の送信および受信 | |
| JP3127655B2 (ja) | 変調装置及び復調装置 | |
| KR19990041225A (ko) | Ｒｌｌ(2,25)변조코드 및 이를 이용한 디지털데이터의 부호화/복호화 방법 | |
| US6954554B2 (en) | Block coding/decoding method and apparatus for increasing code rate | |
| JP3848163B2 (ja) | 情報をコーディングする装置及びその方法、そのコーディングされせた情報をデコーディングする装置及びその方法、記録媒体への変調信号の記録方法、記録媒体並びに変調信号の変換方法 | |
| JP3273580B2 (ja) | データ変調方法、データ変調装置、記録媒体、データ復調方法、およびデータ復調装置 | |
| JP3187528B2 (ja) | 符号化装置および復号化装置 | |
| GB2304260A (en) | Apparatus for encoding and decoding for run length limited code data using two stages | |
| JP2002515673A (ja) | 入力情報信号の符号化 | |
| KR100669623B1 (ko) | 디지털 데이터 변환방법 | |
| JPH11154873A (ja) | 符号化回路、符号化方法、ディジタル信号伝送装置およびディジタル磁気記録装置 | |
| JP3521487B2 (ja) | 信号処理装置 | |
| KR100575638B1 (ko) | 정보 코딩을 위한 장치 및 방법과, 그 코딩된 정보를디코딩하기 위한 장치 및 방법과, 변조 신호 및 기록 매체제조방법 | |
| JPH0536213A (ja) | 符号変換方式 | |
| JP2004514367A (ja) | 情報の符号化のための装置及び方法、その符号化された情報を復号するための装置及び方法、変調信号及び記録媒体の製造方法 | |
| JP3840806B2 (ja) | 符号化・復号化装置 | |
| JP2006129506A (ja) | 情報の符号化のための装置及び方法、その符号化された情報を復号するための装置及び方法、変調信号及び記録媒体の製造方法 | |
| JP2004220766A (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 | |
| JP2000307431A (ja) | 変調装置及び復調装置 | |
| JPH06165112A (ja) | 記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |