JP2001511323A - 高速シリアルリンク用データ符号器／復号器 - Google Patents

Abstract

(57)【要約】 入力バス（１０２ａ）を介して受信された８ビット値をシリアルデータリンク（１４１ａ）伝送用の１０ビット直列形有限ランレングス符号に変換するよう動作的である符号器／復号器が開示される。符号化技術は、単一の１０ビット語に関して直流平衡を２ビットの範囲内に維持し、前の不平衡形語の伝送により生じた直流不平衡を訂正するため、伝送シーケンス内で条件付きインバータ（１５６ａ）を用いて選択された語を反転することにより直流不平衡を補償する。一つ以上の符号化ルックアップテーブル（１５０ａ−１５０ｄ）は、各バイトを、直列化及びシリアルデータリンクを介した伝送用の１０ビット有限ランレングス符号に割り付けるため符号器側で利用される。第２の復号化ルックアップテーブルは、受信された１０ビット有限ランレングス符号を元の８ビット値に割り付けるため復号器側で利用される。

Description

【発明の詳細な説明】 高速シリアルリンク用データ符号器／復号器 関連出願へのクロスリファレンス 本出願は、１９９７年１月３０日に出願された発明の名称が“DATA ENCODER/D ECODER FOR HIGH SPEED SERIAL LINK”である米国仮特許出願第６０／０３６， ６１７号の優先権を主張する。 財政的に援助された研究又は開発に関する宣言 該当無し 発明の背景 本発明は、一般的にシリアルデータリンク上のデータ伝送に係わり、特に、シ リアルデータリンクを介して伝送するための直流（ＤＣ）平衡形の有限ランレン グス符号を発生させる符号化の方法及び装置、並びに、かかる符号を復号化する 復号器に関する。 高速シリアルデータリンクを介してデータを伝送することは、多数のアプリケ ーションにおいて望ましい。しかし、従来から知られている問題は、シリアルデ ータリンクを介して高速でデータを伝送するときに解決されるべきである。差動 形送信器及び受信器は、高ＳＮ比を維持するため、屡々、シリアルリンクの送信 端及び受信端で利用される。伝送された２値信号を直流平衡状態に維持すること は、受信器側で良好な同相除去特性を維持するために望ましいということは公知 である。直流平衡は、リンクを介して２進数の０と１を略同数ずつ伝送すること により維持される。この直流平衡は、データがシリアルデータリンクを介してラ ンダムに伝送された場合、一般的に発生しない。シリアルリンクを介した伝送用 の直流平衡形信号を得るため、従来技術では、符号器及び復号器を利用して平衡 状態をリンク全域で確実に維持することが提案である。シリアルリンクを介した 伝送が不平衡である（すなわち、２進数の１の方が０よりも多いか、或いは、 ２進数の０の方が１よりも多い）とき、２進数を適切に復号する差動形受信器の 能力を妨害する可能性のある直流オフセットがシリアルリンクに誘導される。 シリアルデータリンクを介して高速でデータを伝送するとき、受信器のデータ 再生のために別個のクロック信号を供給することは、クロック歪みを生じさせる ので、大抵の場合に実際的ではなく、或いは、望ましくない。また、大抵の場合 に、バックプレーン若しくはデータリンク信号の数を最小限に抑えることが望ま しく、別個のクロック信号を与えると必ず信号の数が増加する。このため、クロ ック信号は、直列伝送されたデータから、シリアルデータリンクの受信端で位相 ロックループを用いて再生される。しかし、位相ロックループの適切な動作を保 つため、位相ロックループへの入力信号は、位相ロックループが入力データ周波 数に固定し続けるために十分な推移を示す必要がある。受信されたデータが、例 えば、論理１若しくは論理０の長い文字列により構成される場合、推移が無いた め、クロックの再生が難しくなる。そのため、ランレングスが制限された符号化 技術が採用される。ランレングスが制限された有限ランレングス（ＲＬＬ）符号 は、１行内の論理０若しくは論理１の個数が最大値で抑えられた符号化文字であ る。例えば、ランレングスが５に制限されたデジタル信号は、最大で５個の連続 した論理０若しくは論理１を含む。継続した文字の間でランレングスが保たれる ように有限ランレングス符号を選択することは公知である。このような有限ラン レングス符号化技術を用いることにより、受信器側でのクロック再生及びデータ ストリームの再生を行うために十分なクロック入力の推移が保持される。 有限ランレングス符号を用いた直流平衡、並びに、データストリーム同期の維 持と関連した問題を取り扱うため、多数の符号化技術が開発されている。このよ うな技術の中の一つの技術は、発明の名称が“Byte Oriented DC Balanced（0， 4）8B/10B Partitioned Block Transmission Code”である米国特許第４，４８ ６，３７９号に開示されている。この文献に開示された符号化回路は、８ビット の情報バイトを、符号化のため５ビットと３ビットのサブブロックに分離する。 ５ビット及び３ビットのブロックは、ブロックとサブブロックの境界に亘って直 流平衡を維持したまま別個に符号化される。 したがって、簡単であり対費用効果に優れ、シリアルデータリンクの全域で データ伝送及びクロック再生を改良するため短いランレングスに制限された直流 平衡形符号器／復号器を提供することが望まれる。 発明の概要 高速データリンク伝送のため符号化されたデータを発生するデータ符号化回路 は、このような符号化されたデータを復号化する復号化回路と共に開示される。 この符号化／復号化回路は、推移密度を高め、直流平衡を実現する。受信器は、 データ伝送ストリーム内のビットに再同期するため位相ロックループを使用する ので、論理１と論理０の間の推移を利用する。 以下の実施例では、符号化回路は並列した２台の符号器を利用する。両方の符 号器側受信器は、８ビットの入力語を受信し、１０ビットの有限ランレングス出 力語を発生する。各符号器は、８ビットの入力語を符号化された１０ビットの有 限ランレングス出力語に変換するため利用される少なくとも一つのテーブル若し くはマップを具備する。符号化された出力語は、推移密度及び直流平衡の規準に 基づいてテーブル内で用いるため選択される。したがって、所定の推移密度が確 実に得られる。 ８ビットの入力語に対し必要な２５６個のエントリーを得るため、あらゆる実 現可能な平衡形（論理０と論理１のビット数が同数）の１０ビット語が使用され る。しかし、２５６個未満の平衡形の１０ビット語しか存在しないので、２ビッ トだけが不平衡にされた多数の１０ビット語が使用される。直流不平衡は、荷重 変数を用いて追跡される。テーブル内の１０ビット語は、不平衡が生じたときの 不平衡の符号が予測できるように、すなわち、特定の論理レベルが常に選ばれる ように選択される。不平衡伝送は、発生したときに検出される。後続の平衡形１ ０ビット語は正常に伝送される。しかし、次の不平衡形１０ビット語は、検出さ れた不平衡を解消するため伝送前に反転される。上記の処理は、直流不平衡が受 信器側入力のすべての文字境界で決して２ビットよりも大きくならないように連 続的に動作する。 符号化された１０ビット有限ランレングス語は、プレアンブル、同期フィール ド、データフィールド及びポストアンブルを含むパケット内で、シリアルリンク を介して伝送される。ポストアンブルは、シリアルリンクを介した各パケットの 伝送の完了時に直流平衡が確実に維持されるように利用される。 復号化回路は、不平衡形の語のペアを含む１０ビット語を、元の入力の８ビッ ト語に割り付けるテーブルを含む。好ましい一実施例において、復号化回路は、 並行に動作する２台の復号器を具備する。両方の復号器は、受信された１０ビッ ト符号が有効かどうか、すなわち、復号器のテーブルに収容されているかどうか を判定するため、照合動作を実施する。 図面の簡単な説明 本発明は、添付図面と併せて以下の発明の詳細な説明を参照することにより、 非常に十分に理解することができる。図面中、 図１は、本発明による符号化／復号化回路を説明するブロック図であり、 図２ａは、シリアルリンクによる伝送用の有限ランレングス符号を発生するた め２台の符号器を並列に利用する図１の符号化回路のブロック図であり、 図２ｂは、図１の符号化回路で利用される並列符号器及び平衡状態マシーンを 例示するブロック図であり、 図２ｃは、シリアルデータリンクを介して有限ランレングスコードを伝送する ため利用されるパケットデータ構造の説明図であり、 図３は、図２ａに示された符号化回路において例示された一方の符号器の他の 実施例であって、複数のメモリルックアップテーブルが１０ビット有限ランレン グス符号の生成に使用される例を示す図であり、 図４は、図１の復号化回路に利用される一方の１０ビット／８ビット復号器の ブロック図であり、 図５ａ−５ｄは、図３に例示された４個のルックアップテーブルに対応したル ックアップテーブルの説明図であり、 図６ａ−６ｅは、図４の１０ビット／８ビット復号器に利用される例示的な留 区アップテーブルの説明図であり、 図７は、本発明に従って８ビット／１０ビット符号化を行う方法を説明するフ ローチャートである。 発明の詳細な説明 図１には、符号化されたデータをシリアルデータリンクを介して送信し、かか るデータを復号化するデータ伝送システムが示されている。図１を参照するに、 ８ビット文字が、入力信号ライン１０２を介して、符号化回路１００で受信され る。好ましい一実施例において、２個の８ビット文字は、符号化回路１００に並 列に与えられる。２個の８ビット文字は、符号化回路１００内で、２個の１０ビ ット有限ランレングス符号に並列に変換される。開示された有限ランレングス（ ＲＬＬ）符号は、５ビットの最大ランレングスを有する。さらに、符号化回路１ ００によって生成された有限ランレングス符号は、一般的に、直流平衡形である 。詳述すると、符号化回路１００内で生成された符号は、平衡形若しくは不平衡 形であり、平衡形の場合に各符号は５個の論理１及び５個の論理０を含み、不平 衡形の場合に単一方向の２ビットで不平衡化され、例えば、不平衡形符号は、２ 進数の０よりも２個だけ多くの２進数の１を収容する。 符号化回路１００からの２個の１０ビット出力は、パケット形データ構造に収 容されてバス１０４を介してデータ直列化器１０６に選択的に供給される有限ラ ンレングス（ＲＬＬ）符号を含む。ＲＬＬ符号は、以下に説明するように、送信 された直列データストリームの直流平衡を維持するため選択的に反転される。直 列化器１０６は、１０ビットＲＬＬ符号を収容する直列化されたパケットにより 構成された出力信号をライン１０８に生成する。直列出力信号ライン１０８は、 シリアルデータリンク１１２を介して直列データを送信する送信器１１０に接続 される。シリアルデータリンク１１２は受信器１１４に接続され、受信器１１４ は位相ロックループ１１６及び逆直列化器１１８に接続される。位相ロックルー プ１１６は、従来技術において公知のように、クロック再生及び同期の機能を実 現し、逆直列化器１１８及び復号器１２２に供給されるクロック信号１２０を発 生する。 逆直列化器１１８は、以下に詳述するように、直列化された１０ビット有限ラ ンレングス符号をパケットから再生し、出力として１０ビット有限ランレングス 符号を発生する。より詳しく説明すると、逆直列化器１１８の出力は、２個の１ ０ビットＲＬＬ符号を並列に収容するため２０ビット並列バス１２４により構成 される。２個の１０ビットＲＬＬ符号は、復号化回路１２２内の別個の復号器に 別々に供給され、各復号器は夫々の１０ビットＲＬＬ符号に基づいて並列に動作 する。復号化回路１２２内の復号器は、並列の１０ビット有限ランレングス符号 を、符号化する前に信号ライン１０２に現れシリアルデータリンク１２２を介し て送信された元の８ビット文字に対応した８ビットデータ文字に変換する。 復号器の動作は、図１及び２ａを参照してより詳細に理解される。図２ａは図 １の符号化回路１００の一実施例を示す図である。この実施例では、２個の８ビ ット文字が入力バス１０２ａ及び１０２ｂを介して夫々の符号器１００ａに与え られる。各符号器１００ａは夫々の入力バス１０２ａ、１０２ｂ上で８ビットの データ文字を受信し、受信された文字を対応したＲＬＬ符号に割り付ける。各符 号器は、出力として１０ビットのＲＬＬ符号を夫々の出力バス１４１ａ、１４１ ｂに発生する。出力バス１４１ａ、１４１ｂは、以下に説明するように非反転形 若しくは反転形である。図２ａ及び２ｂを参照するに、符号器１００ａからの各 出力バス１４１ａ及び１４１ｂは、１０ビット出力バスにより構成される。８ビ ットのデータ文字は、各入力バス１０２ａ、１０２ｂを介して夫々の符号器１０ ０ａに供給され、各８ビットのデータ文字は、夫々の符号器１００ａ内でマップ 或いはルックアップテーブル１５０に索引を付けるため利用される。マップはル ックアップテーブルの形式であるか、或いは、ランダムアクセスメモリ（ＲＡＭ ）、リードオンリーメモリ（ＲＯＭ）、特定用途向け集積回路（ＡＳＩＣ）に組 み込まれた変換論理、又は、入力値を夫々のＲＬＬ符号に割り付けるため適当な 他の論理でもよい。 ここで開示される各符号器１００ａ内のマップ若しくはルックアップテーブル １５０は、ランレングスが制限された１０ビット符号を収容し、この１０ビット 符号は、（文字エッジ境界に亘る系列を含む）直列データストリーム内の系列中 に最大で５個の２進数の１又は０を含む。その上、ルックアップテーブル１５０ 内の値は、平衡する（すなわち、１０ビット符号内に５個の論理１と５個の論理 ０とが含まれる）ように、或いは、６個の論理１及び４個の論理０を含む２個の ビット不平衡を有するように選択される。不平衡形符号は、逆向きの不平衡、す なわち、６個の論理０及び４個の論理１を選択してもよい。ルックアップテーブ ル内に格納されたすべての１０ビット符号内で直流平衡を維持することが好まし いが、この符号の個数は、８ビット入力の場合に必要とされるような２５６個の 平衡形符号を与えるためには不充分である。したがって、２ビットの不平衡を有 する有限ランレングス符号が利用される。ここに開示された実施例の場合、不平 衡形符号は、すべての不平衡形符号が６個の２進数１と４個の２進数０とを有す るような正方向で完全に不平衡化される。 さらに、有限ランレングス符号は、平衡形符号に対応した入力アドレスの最下 位ビットが０に一致し、不平衡形符号に対応した入力アドレスの最下位ビットが １に一致するように夫々の符号器１００のルックアップテーブル１５０内に選択 的に格納される。ルックアップテーブル内の符号をこのように割り当てることに より、特定のデータ文字に対応したＲＬＬ符号は、夫々の文字の下位ビットを調 べるだけで平衡形若しくは不平衡形のいずれであるかが判定される。 直流平衡は、不平衡が不平衡形文字の受信時に存在する場合に、シリアルリン クを介して伝送する前に不平衡形ＲＬＬ符号を反転することにより直列データス トリーム内で維持される。平衡状態マシーン１５２は、シリアル伝送ラインの平 衡の状態の記録を保持する。初期化後、シリアルデータリンク１１２を介して（ 以下に説明するような同期文字を含む）文字を伝送する前に、平衡状態マシーン １５２は、選択された同期文字が平衡形若しくは不平衡形のいずれであるかに依 存して、平衡の状態を示す０に、若しくは、不平衡の状態を示す１に初期化され る。選択された同期符号が不平衡形である場合に、平衡状態マシーン１５２は、 パケット内の最初のＲＬＬ符号を取り扱う前に不平衡状態に設定される。上述の 通り、夫々のルックアップテーブル１５０に与えられたデータ文字の下位ビット を調べることにより、その文字に対応したＲＬＬ符号が平衡形若しくは不平衡形 のいずれであるかが判定される。すなわち、文字の下位ビットが０である場合に 、対応したＲＬＬ符号は平衡形であり、文字の下位ビットが１である場合に、対 応したＲＬＬ符号は不平衡形である。各データ文字の下方ビットは、信号ライン １５４ａ及び１５４ｂを介して平衡状態マシーン１５２に供給される。 以下の表１は平衡状態マシーン１５２の動作を説明する表である。 シリアルデータリンク１１２を介した伝送は、平衡形、若しくは、１文字毎に ２ビットずつの不平衡形である。平衡状態マシーン１５２は、条件付きインバー タ１５６ａ及び１５６ｂに供給され、その動作を制御する出力信号１５５ａ及び １５５ｂを発生する。ルックアップテーブル１５０の出力は、データバス１５８ ａ及び１５８ｂを介して条件付きインバータ１５６ａ及び１５６ｂの入力に供給 される。平衡状態マシーン１５２の出力信号によって、夫々のルックアップテー ブル１５０からのＲＬＬ符号が反転されるべきではないこと（非反転制御）が示 される場合に、夫々の条件付きインバータ１５６ａ又は１５６ｂは、夫々のルッ クアップテーブル１５０の出力を、適宜変更することなく通過させる。平衡状態 マシーン１５２の出力信号１５５によって、夫々のルックアップテーブル１５０ からのＲＬＬ符号が不平衡状態の検出に続いて平衡を達成するため反転されるべ きこと（反転制御）が通知される場合に、夫々の条件付きインバータ１５６ａ又 は１５６ｂは、適宜に夫々のルックアップテーブル１５０からのＲＬＬ符号出力 を反転し、反転されたＲＬＬ符号を１０ビットバス１４１ａ又は１４１ｂを介し てマルチプレクサ１４４に供給する。上記実施例における平衡状態マシーン１５ ２は、ビット入力文字の中の下位ビットを、適当なＲＬＬ符号割当てがルックア ップテーブル１５０内で行われた入力として利用すると共に、別個のビットは、 夫々のＲＬＬ符号が平衡形又は不平衡形のいずれかを示すため、ルックアップテ ーブル１５０内に与えても構わないことが認められる。或いは、特定の符号に対 し平衡若しくは不平衡を表す平衡信号がＲＬＬ符号自体から計算され、かかる平 衡信号は符号器を高速で動かすためにタイミング調整が必要とされる平衡状態 マシーン１５２への入力として利用される。 マルチプレクサ１４４の出力は、直列化器１０６に接続された２０ビットのバ ス１０４により構成される。マルチプレクサ１４４は、符号器１００ａからの符 号化されたデータを動作的な入力として選択するため、或いは、パケット組立状 態マシーン（ＰＡＳＭ）１４０により発生された特殊な文字及び／又は符号をマ ルチプレクサ１４４への動作的な入力として選択するため利用される。パケット 組立状態マシーン１４０の出力は、バス１４５を介してマルチプレクサ（ＭＵＸ ）１４４に供給される。マルチプレクサは、マルチプレクサ１４４の出力１０４ に適切なパケット出力シーケンスを生ずるため、制御ライン１４６を介してパケ ット組立状態マシーン１４０により選択的に制御される。 シリアルリンク１１２を介して１０ビットのＲＬＬ符号を伝送するため使用さ れるパケットデータ構造は、図２ｃに示されている。図２ｃを参照するに、パケ ットは、プレアンブルフィールド、同期文字フィールド、データフィールド及び ポストアンブルフィールドを含む。プレアンブルは、交番する１及び０（“１０ １０ ．．． １０１０”）を含む２個半の２０ビット語（すなわち、５０ビッ ト）により構成され、受信された直列データストリームへの急速な位相ロックが 達成できるように位相ロックループに十分な遷移密度を与えるため利用される。 プレアンブルは同数の１と０を含むので、直列データストリームはプレアンブル の伝送後に平衡化される。 同期文字は、受信器が受信されたデータストリームに対し適切な文字整列を実 現し得るよう利用される特殊文字を含む。本実施例において、同期文字は２０ビ ット語の半分（すなわち、１０ビット）を含み、シーケンス“００１１１１１０ １０”を有する。同期文字は、復号化回路１２２に供給された有効なＲＬＬ符号 には含まれないように選択される。同期文字は６個の１と４個の０を有すること に注意する必要がある。これにより、データストリームは、同期文字の伝送後に 、２ビットだけ正方向に不平衡化される。このため、平衡状態マシーン１５２は 、ＲＬＬ符号の伝送が開始されたとき、不平衡状態に設定される。平衡形同期語 が利用される場合に、平衡状態マシーン１５２は、シリアルリンク１２２を介し てＲＬＬ符号が伝送され始める前に、平衡状態に初期化されていることに注意 する必要がある。 パケット内のデータフィールドには、２８個の２０ビット語が格納され、５６ 個の１０ビットＲＬＬ符号を収容することができる。データフィールド内で最後 に伝送されたＲＬＬ符号によって不平衡形符号を構成することが可能であり、こ の不平衡形符号が訂正されない場合に、不平衡形直流符号が発生する。同様に、 不平衡形符号が不平衡状態を発生し、次に、１個以上の平衡形符号がデータフィ ールドの終わりまで続くとき、２ビットの直流オフセットが生じる。 ポストアンブルフィールドは、直流不平衡がデータフィールドの最後に存在す る場合でも、直流オフセットを訂正するため利用される。より詳細には、直列デ ータストリームがデータフィールドの最後まで平衡しているとき、単一の２０ビ ット語を含むポストアンブルは交番する０及び１（“０１０１ ０１０１ ０１ ０１ ０１０１ ０１０１”）として伝送される。したがって、直列データスト リームはパケットの最後で平衡状態を保つ。或いは、直列データストリームがデ ータストリームの最後まで不平衡（すなわち、２ビットずつ正）であるとき、ポ ストアンブルは交番する０と１の系列、すなわち、“０００１ ０１０１ ０１ ０１ ０１０１ ０１０１”）として伝送される。その結果として、１１個の０ と９個の１とが伝送され、パケットの直流平衡が回復される。上記の方法で、直 列データストリームは、パケットの伝送後に常に直流平衡されている。 上記符号器１００ａは、特定用途向け集積回路（ＡＳＩＣ）内に実装すること が望ましい。統合ツールは、図２ｂに示された符号器１００ａ毎に、単独の大形 のテーブルよりも多数の小形のテーブルを生成する方が効率的である。図３に示 されるようにより効率的なＡＳＩＣ統合を得るため、ルックアップテーブル１５ ０は、夫々の有限ランレングス形１０ビット符号を得る複数のルックアップテー ブルの中から１個のルックアップテーブルを選択するため入力データ文字の上位 ２ビットを利用することにより、複数のより小さいテーブルとして作成される。 より詳細には、図３を参照するに、好ましい一実施例におけるルックアップテー ブルは、テーブル０（１５０ａ）、テーブル１（１５０ｂ）、テーブル２（１５ ０ｃ）、テーブル３（１５０ｄ）及び選択マルチプレクサ１６０を含む。データ バス１０２ａに現れる８ビットデータ文字の中の下位６ビット［５：０］は、４ 個のルックアップテーブル１５０ａ、１５０ｂ、１５０ｃ及び１５０ｄの中の各 ルックアップテーブルへのインデックスとして使用される。８ビットデータバス １０２ａ上に出現する上位２ビット［７：６］は、夫々の文字に対する動作的な ルックアップテーブルとして１個のルックアップテーブルを選択し、適切な１０ ビットＲＬＬ符号をマルチプレクサ１６０を介してデータバス１５８ａに伝達す るように、マルチプレクサ１６０を制御するため使用される。データバス１５８ ａは条件付きインバータ１５６への入力を含む。平衡状態マシーン１５２は、入 力として、８ビットデータバス１０２ａから下位ビット［０：０］を受信し、図 ２ａ及び２ｂに関して説明した通りに動作する。条件付きインバータ１５６ａは 、図２ｂに関して説明したように、平衡状態マシーン１５２により駆動される信 号ライン１５５ａによって制御される。図３には、図２ａに示された２個の符号 器１００ａの中の第１の符号器が示されているが、図２ａに示された第２の符号 １００ａは図３に示された符号器と同一構造を有し、同様に動作する。 図２ａ及び３で利用される例示的なルックアップテーブルは、図５ａ、５ｂ、 ５ｃ及び５ｄに示されている。夫々のテーブルに示されているように、各データ 文字の下位６ビットは、夫々の１０ビット長に制限された符号に割り付けられる 。ＲＬＬ符号の値は、下位ビットに０を有するデータ文字に対応したすべてのＲ ＬＬ符号が平衡するように選択される。これは、例示の目的のため図５ａの平衡 の欄に示されている。図５ａ内の平衡の表示はルックアップテーブル１５０ａの 一部を構成しない。平衡の欄は、夫々のＲＬＬ符号における１の個数と０の個数 との差を表す。 マップ又はルックアップテーブル用のＲＬＬ符号は以下の通り決められる。第 １に、利用可能な１０ビットの平衡形ＲＬＬ符号が選択され、割り当てられる。 次に、選択されるＲＬＬ符号は所定のランレングス制限（本例では、５ビット） を超えられないという選択規準に従って正方向に２ビットずつ不平衡化された１ ０ビット（６個の論理１と４個の論理０）のＲＬＬ符号が選択され、割り当てら れる。個々のＲＬＬ符号内で現在選択されている符号に対するランレングスは、 ４ビットを超えないが、文字境界に亘るランレングスは５ビットのランレングス 限界を表す。 パケット組立状態マシーン１４０は、直列化器１０６に供給されたマルチプレ クサ１４４からの並列出力語が図２ｃに示されたパケットデータ構造を備えるよ うに、制御ライン１４６を介してマルチプレクサ１４４を制御する。より詳細に は、パケット組立状態マシーン１４０は、最初に、プレアンブル符号を発生し、 そのプレアンブル符号を２０ビット拡張バス１４５を介してマルチプレクサに供 給する。パケット組立状態マシーン１４０は、次に、同期符号を発生し、すべて のデータを集める２０ビット拡張バス１４５を介してマルチプレクサ１４４に転 送する。次に、パケット組立状態マシーン１４０は、２８個の２０ビット語（若 しくは、５６個のＲＬＬ符号）が転送されるまで、符号器１００ａからのＲＬＬ 符号データを（一体的にバス１４２を形成する）バス１４１ａ及び１４１ｂを介 してマルチプレクサ１４４に供給するため、マルチプレクサ制御ライン１４６を 制御する。マルチプレクサ１４４を経由するＲＬＬ符号の伝送に続いて、パケッ ト組立状態マシーン１４０は、２０ビットのパケット組立状態マシーン出力バス １４５を選択するように、マルチプレクサ制御ライン１４６を制御し、パケット 伝送の完了以降の直流平衡を保証すべく適当なポストアンブルを転送する。この 処理は次のパケットの伝送の間に繰り返される。 １０ビットＲＬＬ符号から８ビットデータ文字を再生するため利用される復号 器の動作は、図１及び４を参照してより完全に理解される。直列の１０ビットＲ ＬＬ符号は、受信器１１４によって受信され、２個の１０ビットＲＬＬ符号に対 応した２０ビットの並列出力語をデータバス１２４に生成するよう逆直列化器１ １８によって逆直列化される。データバス１２４は復号化回路１２２への入力を 構成する。復号化回路１２２は、入力に与えられた夫々のＲＬＬ符号に関して並 列に動作する２個の復号器を含む。図４には、復号化回路１２２で利用される２ 台の並列した復号器の一方が示されている。復号器は全く同一であるため、復号 器の一方しか示されていない。各復号器は、受信された各ＲＬＬ符号を対応した ８ビットデータ文字に割り付ける１０ビット／８ビット（１０ｂ／８ｂ）復号器 ルックアップテーブル１７０を有する。不平衡形１０ビットＲＬＬ符号及びその 補数は、不平衡形ＲＬＬ符号が非反転若しくは反転の何れかの形式でシリアルデ ータリンク１１２を介して伝送されることを説明するため、単一の８ビット データ文字に割り付けられる。復号器ルックアップテーブル１７０は、元の８ビ ットデータ文字に対応した出力を８ビット復号器出力バス１２６に生成する。 復号器ルックアップテーブル１７０は、ルックアップテーブル内の各データ値 と関連し、選択されたデータ値が有効ＲＬＬ符号と対応することを示す標識フィ ールドを有する。より詳細には、標識フィールドは、関連したデータ値が有効Ｒ ＬＬ符号に対応する旨を示すため論理０に設定され、関連したデータ値が無効Ｒ ＬＬ符号に対応する旨を示すため論理１に設定される単一のビットを含む。有効 性検査論理回路１７２は、信号ライン１７４を介して標識フィールドにアクセス する。標識フィールドが０に一致し、関連したデータ値が有効ＲＬＬ符号に対応 するかどうかを照合するため有効性検査論理回路１７２によってテストが行われ る。標識フィールドのテストによって、フィールドが１に一致することが明らか にされたとき、受信された夫々のＲＬＬ符号は誤りを含んでいることが表され、 誤差信号１７６が発生される。 例示的な復号器ルックアップテーブル１７０は、図６ａ−６ｅに示されている 。このようなルックアップテーブル１７０の中の１個のルックアップテーブルが 並列した復号器毎に利用される。図６ａ−６ｅに示された復号器ルックアップテ ーブルは、図５ａ−５ｄに示された符号器ルックアップテーブルと組み合わせて 利用されることが予定されている。かくして、例えば、図５ａを参照するに、８ ビットの入力符号’００００００００’は平衡形１０ビットＲＬＬ出力符号’０ ００１０１１０１１’に割り付けられる。図６ａの１番目のエントリーを参照す るに、１０ビットＲＬＬ符号’０００１０１１０１１’は元のデータ文字’００ ００００００’に再割り付けされる。さらに、一例として、図５ａを参照するに 、データ文字’０００００００１’は不平衡形１０ビットＲＬＬ符号’０００１ １１１０１１’に割り付けられる。図６ａの２番目のエントリーを参照するに、 両方の非反転形１０ビットＲＬＬ符号’０００１１１１０１１’及びその補数’ １１１００００１００’は元の８ビットデータ文字’０００００００１’に割り 付けられる。このようなデータ文字の受信時に、復号器ルックアップテーブルは 、有効性検査論理回路１７２に論理０の標識フィールドを供給する。 ここで開示されている符号化方法を図７のフローチャートを参照して更に説明 する。ステップ２００に記載されているように、平衡状態マシーン内の平衡標識 は、適当な平衡状態に初期化される。８ビット（８ｂ）データ文字は、次にステ ップ２０２で受信される。この８ビットデータ文字は、ステップ２０４に示され るように、受信されたデータ文字に対応した１０ビット（１０ｂ）ＲＬＬ符号に アクセスするためルックアップテーブルへのインデックスとして使用される。次 に、ステップ２０６の質問ステップに示されるように、受信された８ビット文字 が平衡形若しくは不平衡形のいずれの１０ビットＲＬＬ符号を有するかが判定さ れる。受信された８ビット文字が平衡形ＲＬＬ符号を有する場合に、ステップ２ ０８に示されるように、ＲＬＬ符号がアクセスされ、非反転形式で直列化され、 伝送される。次に、制御はステップ２０２に移る。 ステップ２０６において、受信された８ビット文字が平衡形ＲＬＬ符号を持た ないと判定されたとき、ステップ２１０において、平衡状態マシーン内の平衡標 識がシリアルデータリンクを介した前の伝送の結果として、平衡若しくは不平衡 のいずれの状態を示すかについて更なる質問が行われる。平衡標識が平衡状態を 示す場合に、平衡標識は、ステップ２１２に示されるように、不平衡状態を示す ように変更され、ステップ２０８に示されるように、当該８ビット文字に対応し た１０ビット不平衡形ＲＬＬ符号が非反転形式で直列化され、シリアルデータリ ンクを介して伝送される。次に、制御はステップ２０２に戻る。 ステップ２１０の質問の結果として、平衡状態マシーン内の平衡標識が不平衡 状態を表していると判定された場合、ステップ２１４に示されるように、平衡標 識は平衡状態を表すように変更される。当該１０ビット不平衡形ＲＬＬ符号は、 次に、ステップ２１６において、反転され、直列化され、シリアルデータリンク を介して伝送される。次に、制御は別のデータ文字を符号化するためステップ２ ０２に移る。 上記の符号器／復号器は、所望の動作速度を達成するため、並列した２台の符 号器及び並列した２台の復号器を利用するが、所望の符号化及び復号化データレ ートを達成するため充分に高いクロックレートでクロックが供給される場合、単 一の符号器及び単一の復号器を利用しても構わない点に注意する必要がある。 当業者が、ここに開示された本発明の概念を逸脱することなく、上記の符号器 及び復号器並びにそれらを利用する方法についての変形と変更をなし得ることは 明らかである。したがって、本発明は、請求の範囲に記載された事項の有効範囲 並びに精神の他には制限され得ないと考えられるべきである。

【手続補正書】特許法第１８４条の８第１項 【提出日】平成１１年３月９日（１９９９．３．９） 【補正内容】 請求の範囲 １． 複数のビットを含む複数の入力値を対応した複数の有限ランレングス符号 に変換する符号化装置において、 上記複数の入力値を直流平衡形又は同じ方向に同じ大きさで不平衡化された上 記対応した複数の有限ランレングス符号に割り付けるマップを有し、 上記マップは、上記複数の入力値によって索引を付けられ、上記複数の入力値 の中の各入力毎に応じたマップ出力として上記有限ランレングス符号の中の単一 の有限ランレングス符号を生成するよう動作的であり、 上記複数の入力値の中の各入力値の所定のビット位置内の少なくとも１ビット は、第１の不平衡状態又は第２の不平衡状態を有する不平衡標識ビットを含み、 上記有限ランレングス符号は、上記複数の有限ランレングス符号の中の各有限 ランレングス符号が、上記第１の不平衡状態の上記不平衡標識ビットを有する入 力値に対し不平衡形であり、上記第２の不平衡状態の上記不平衡標識ビットを有 する入力値に対し平衡形であるように上記マップ内に格納される、符号化装置。 ２． 上記マップは複数のルックアップテーブル格納場所を有するルックアップ テーブルにより構成され、上記各有限ランレングス符号は上記入力値によって索 引を付けられた上記ルックアップテーブル内の一つの上記格納場所に格納される 、請求項３１記載の符号化装置。 ３． 上記条件付きインバータは、上記直流平衡形コントローラの出力信号が上 記第２の状態である場合に、対応した上記有限ランレングス符号を非反転形式で 通過させるよう動作的である、請求項３１記載の符号化装置。 ４． 上記直流平衡形コントローラは上記第２の不平衡状態の不平衡標識ビット の受信に応じて上記第２の出力状態の出力信号を供給する、請求項３記載の符号 化装置。 ５． 上記平衡形有限ランレングス符号は上記ルックアップテーブルの中の第１ の複数の格納場所に選択的に格納され、不平衡形有限ランレングス符号は上記ル ックアップテーブルの中の第２の複数の格納場所に選択的に格納される、請求項 ２記載の符号化装置。 ６， 上記入力値は８ビットの入力値である、請求項１記載の符号化装置。 ７． 上記ルックアップテーブルに格納された上記有限ランレングス符号は１０ ビットの有限ランレングス符号である、請求項６記載の符号化装置。 ８． 上記有限ランレングス符号は最大で５個の２進数のランレングスを有し、 このランレングスには連続した有限ランレングス符号の境界に亘るランレングス が含まれる、請求項７記載の符号化装置。 ９． 上記有限ランレングス符号は、平衡形、若しくは、２個の２進数の値によ る不平衡形である、請求項１記載の符号化装置。 １０． 上記有限ランレングス符号がそれぞれの有限ランレングス符号内に含む １の個数は０の個数よりも２個ずつ多い、請求項１記載の符号化装置。 １１． 上記有限ランレングス符号がそれぞれの有限ランレングス符号内に含む ０の個数は１の個数よりも２個ずつ多い、請求項１記載の符号化装置。 １２． 上記直流平衡形コントローラは、フレームに対し上記マップから前に出 力された上記有限ランレングス符号が全体として平衡形であるときに第１の標識 状態を有し、上記フレームに対し上記マップから前に出力された上記有限ランレ ングス符号が全体として不平衡形であるときに第２の標識を有する先行状態平衡 標識を含む、請求項３記載の符号化装置。 １３． 上記直流平衡形コントローラは、 （ａ）上記先行状態平衡標識が上記第１の標識状態であり、現在の入力値に対 する上記不平衡標識ビットが上記第２の不平衡状態である場合、 （ｂ）上記先行状態平衡標識が上記第２の標識状態であり、現在の入力値に対 する上記不平衡標識ビットが上記第２の不平衡状態である場合、或いは、 （ｃ）上記先行状態平衡標識が上記第１の標識状態であり、現在の入力値に対 する上記不平衡標識ビットが上記第１の不平衡状態である場合の何れかの場合に 、上記第２の出力状態の出力信号を生成するよう動作的である、請求項１２記載 の符号化装置。 １４． 上記条件付きインバータの出力は並列データ語を含み、 上記符号化装置には上記条件付きインバータの出力に接続された入力を有する データ直列化器が更に設けられ、 上記データ直列化器は、上記データ直列化器の入力に供給された並列データ語 を表す直列データストリームを含む出力を生成するよう動作的である、請求項３ １記載の符号化装置。 １５． 有限ランレングス符号を割り付ける方法において、 複数の平衡形及び不平衡形有限ランレングス符号が収容される対応したマップ の複数のエントリーの中の各エントリーは対応した複数のマップインデックス値 によって索引を付けられ、上記マップインデックス値は個々に不平衡標識ビット を構成する所定の位置に少なくとも１ビットを有し、各マップインデックス値に 対する上記不平衡標識ビットは第１及び第２の２進状態の中の一方の２進状態を 有し、上記有限ランレングス符号は、不平衡形有限ランレングス符号が上記第１ の２進状態の上記不平衡標識ビットを有する上記マップインデックス値により索 引を付けられたエントリーとして格納され、平衡形有限ランレングス符号が上記 第２の２進状態の上記不平衡標識ビットを有する上記マップインデックス値によ り索引を付けられたエントリーとして格納されるように上記マップ内に収容され 、これにより、複数の平衡形及び不平衡形有限ランレングス符号を対応したマッ プ の複数のエントリーに収容する段階と、 上記マップ内に収容され１個のマップインデックス値に対応した１個の上記有 限ランレングス符号を取り出すため、上記１個のマップインデックス値を上記マ ップに適用する段階と、 上記１個のマップインデックス値が上記第２の２進状態の不平衡標識ビットを 有する場合に、上記１個のマップインデックス値の適用に応じて上記マップから １個の上記平衡形有限ランレングス符号を取り出す段階と、 上記１個のマップインデックス値が上記第１の２進状態の不平衡標識ビットを 有する場合に、上記１個のマップインデックス値の適用に応じて上記マップから 不平衡形有限ランレングス符号を取り出す段階とを含む方法。 １６． 上記マップは少なくとも１個のルックアップテーブルにより構成される 請求項１５記載の方法。 １７． 上記ルックアップテーブルは複数のルックアップテーブルを含み、 上記適用する段階は、上記１個のマップインデックス値を上記少なくとも１個 のルックアップテーブルに適用する段階を有する、請求項１６記載の方法。 １８． 上記夫々のマップインデックス値内の上記不平衡標識ビットに応じて、 上記入力値に対応した上記有限ランレングス符号が平衡形若しくは不平衡形のい ずれであるかを判定する段階を更に有する請求項１６記載の方法。 １９． 上記不平衡標識ビットは上記マップインデックス値の最下位ビットであ る、請求項１５記載の方法。 ２０． 上記不平衡標識ビットは上記マップインデックス値の最下位ビットであ り、 上記判定する段階は、夫々のマップインデックス値の最下位ビットが１若しく は０のいずれであるかをテストする段階を有する請求項１８記載の方法。 ２９． シリアルデータリンク上で直流平衡を維持する方法において、 複数の有限ランレングス符号とオフセット訂正フィールドとを有するパケット を上記シリアルデータリンクを介して伝送する段階と、 上記伝送された有限ランレングス符号が全体として平衡形であるかどうかを判 定する段階と、 上記判定する段階において上記伝送された有限ランレングス符号が全体として 平衡形であると判定された場合に、直流平衡形の第１のオフセット訂正フィール ドを伝送する段階と、 上記判定する段階において上記伝送された有限ランレングス符号が全体として 不平衡形であると判定された場合に、上記パケットを直流平衡させるため選択さ れた第２のオフセット訂正フィールドを伝送する段階とを有する方法。 ３０． 上記伝送する段階は、上記伝送された有限ランレングス符号が平衡であ るように、或いは、特定の向きに所定のビット数ずつ不平衡化されるように、上 記有限ランレングス符号を上記シリアルデータリンクを介して伝送する段階を含 み、 上記シリアルデータリンクが不平衡形であると判定された場合に、上記シリア ルデータリンクを直流平衡させるため選択された第２のオフセット訂正フィール ドを伝送する段階は、上記特定の向きとは逆向きに上記所定のビット数ずつ不平 衡化された不平衡形の所定の符号を上記シリアルデータリンクを介して伝送する 、請求項２９記載の方法。 ３１． 入力として上記不平衡標識ビットを受信し、所定のフレームに対し上記 マップから前に出力され上記有限ランレングス符号が全体として不平衡形であり 、上記マップへの現在の入力値に対する不平衡標識ビットが上記第１の不平衡状 態である場合に第１の出力状態を有する信号を発生するよう動作的であり、それ 以外の場合に第２の出力状態を有する信号を発生するよう動作的である直流平衡 形コントローラと、 上記マップと電気的に連結し、上記マップから出力された上記有限ランレング ス符号を入力として受信するよう動作的であり、上記直流平衡形コントローラの 出力信号を受信し、上記第１の状態の上記直流平衡形コントローラの出力信号の 検出に応じて、受信された上記有限ランレングス符号を反転させるよう動作的で ある条件付きインバータとを更に有する請求項１記載の符号化装置。 ３２． 上記不平衡標識ビットは上記複数の入力値の中の各入力値の最下位ビッ トである、請求項１記載の符号化装置。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，Ｍ Ｗ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ， ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，Ｅ Ｓ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＧＷ，ＨＵ，ＩＤ ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ， ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，Ｍ Ｇ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ， ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，Ｙ Ｕ，ＺＷ (72)発明者 スリュイスキー，マイケル アメリカ合衆国，マサチューセッツ州 01754，メイナード，ベント・アヴェニュ ー ７番 (72)発明者 ストラウブル，レイモンド エル アメリカ合衆国，マサチューセッツ州 01886，ウエストフォード，ホリー・レー ン 11番

Claims (1)

1. 【特許請求の範囲】 １． 複数のビットを含む複数の入力値をシリアルデータリンクによる伝送用の 複数の有限ランレングス符号に変換する符号化装置において、 上記複数の入力値の中の各入力毎に単一の有限ランレングス符号を生成するよ う動作的であり、上記複数の入力値を直流平衡形又は同じ方向に同じ大きさで不 平衡化された複数の有限ランレングス符号に割り付けるマップと、 第１の状態及び第２の状態を有する出力信号を生成するよう動作的な直流平衡 形コントローラであって、上記シリアルデータリンクを介して前に伝送された上 記有限ランレングス符号が不平衡形であり、上記マップへの現在の入力値が不平 衡形の有限ランレングス符号に対応する場合に、上記第１の状態を有する出力信 号を生成し、それ以外の場合に、上記第２の状態を有する出力信号を生成する直 流平衡形コントローラと、 上記マップから出力された上記有限ランレングス符号を入力として受信し、上 記直流平衡形コントローラの出力信号に応じて、上記直流平衡形コントローラの 出力信号が上記第１の状態である場合に、上記マップから受信された上記有限ラ ンレングス符号を反転させるよう動作的である条件付きインバータとを具備する 符号化装置。 ２． 上記マップは上記複数の有限ランレングス符号をテーブル内のエントリー として収容するルックアップテーブルを含み、上記ルックアップテーブルは上記 複数の入力値によって索引を付けられる、請求項１記載の符号化装置。 ３． 上記条件付きインバータは、上記直流平衡形コントローラの出力信号が上 記第２の状態である場合に、対応した上記有限ランレングス符号を非反転形式で 通過させるよう動作的である、請求項１記載の符号化装置。 ４． 上記条件付きインバータは、上記直流平衡形コントローラの出力信号が上 記第１の状態であり、対応した有限ランレングス符号が平衡形である場合に、上 記有限ランレングス符号を通過させるよう動作的である、請求項１記載の符号化 装置。 ５． 上記平衡形有限ランレングス符号は上記ルックアップテーブルの第１の複 数の格納場所に選択的に格納され、不平衡形有限ランレングス符号は上記ルック アップテーブルの第２の複数の格納場所に選択的に格納され、 上記入力値の上記複数のビットの中の１ビットは、対応した有限ランレングス 符号が平衡形若しくは不平衡形のいずれであるかを指定するため標識として利用 される標識ビットであり、上記標識ビットは上記直流平衡コントローラに供給さ れる、請求項２記載の符号化装置。 ６， 上記入力値は８ビットの入力値である、請求項２記載の符号化装置。 ７． 上記ルックアップテーブルに格納された上記有限ランレングス符号は１０ ビットの有限ランレングス符号である、請求項５記載の符号化装置。 ８． 上記有限ランレングス符号は最大で５個の２進数のランレングスを有し、 このランレングスには連続した有限ランレングス符号の境界に亘るランレングス が含まれる、請求項６記載の符号化装置。 ９． 上記有限ランレングス符号は、平衡形、若しくは、２個の２進数の値によ る不平衡形である、請求項１記載の符号化装置。 １０． 上記有限ランレングス符号がそれぞれの有限ランレングス符号内に含む １の個数は０の個数よりも２個ずつ多い、請求項１記載の符号化装置。 １１． 上記有限ランレングス符号がそれぞれの有限ランレングス符号内に含む ０の個数は１の個数よりも２個ずつ多い、請求項１記載の符号化装置。 １２． 上記直流平衡形コントローラは、上記直流平衡形コントローラの前の状 態が平衡形若しくは不平衡形のいずれであるかを示す第１の標識と、現在の入力 値が平衡形若しくは不平衡形のいずれであるかを示す第２の標識とを有し、上記 第２の標識は上記標識ビットである、請求項４記載の符号化装置。 １３． 上記直流平衡形コントローラは、 （ａ）上記直流平衡形コントローラ内の上記第１の標識及び上記第２の標識が 、前の伝送は平衡形であり、現在の有限ランレングス符号は平衡形であることを 示す場合、 （ｂ）上記直流平衡形コントローラ内の上記第１の標識が上記シリアルデータ リンクを介した前の伝送は不平衡形であることを示し、上記直流平衡形コントロ ーラ内の上記第２の標識が上記現在の入力値に対応した有限ランレングス符号は 平衡形であることを示す場合、或いは、 （ｃ）上記直流平衡形コントローラ内の上記第１の標識が上記シリアルデータ リンクを介した前の伝送は平衡形であることを示し、上記直流平衡形コントロー ラ内の上記第２の標識が上記現在の入力値に対応した有限ランレングス符号は平 衡形であることを示す場合の何れかの場合に、上記条件付きインバータに現在の 有限ランレングス符号を非反転形式で通過させる出力信号を生成するよう動作的 であり、 上記直流平衡形コントローラは、上記直流平衡形コントローラ内の上記第１の 標識が上記シリアルデータリンクを介した前の伝送は不平衡形であることを示し 、上記直流平衡形コントローラ内の上記第２の標識が上記現在の入力値に対応し た有限ランレングス符号は不平衡形であることを示す場合に、上記条件付きイン バータに現在の有限ランレングス符号を反転形式で通過させる出力信号を生成す るよう動作的である、請求項１１記載の符号化装置。 １４． 上記条件付きインバータの出力は並列データ語を含み、 上記符号化装置には上記条件付きインバータの出力に接続された入力を有する データ直列化器が更に設けられ、 上記データ直列化器は、上記データ直列化器の入力に供給された並列データ語 を表す直列データストリーム出力を含む出力を生成するよう動作的である、請求 項１記載の符号化装置。 １５． 入力値のシーケンスからシリアルデータリンクを介した伝送用の直流平 衡形直列データストリームを発生させる方法において、 上記入力値を、上記入力値によって索引が付けられるマップ内で上記入力値毎 に対応した個別の有限ランレングス符号であって、一部の有限ランレングス符号 は平衡形有限ランレングス符号であり、残りの有限ランレングス符号は同一の極 性と同一の大きさで不平衡化された不平衡形有限ランレングス符号である複数の 有限ランレングス符号に割り付ける段階と、 上記入力値の中の一つの入力値を上記マップへのインデックスとして使用して 、上記複数の有限ランレングス符号の中の一つの有限ランレングス符号にアクセ スするため上記マップに索引を付ける段階と、 上記シリアルデータリンクを介して前に伝送された有限ランレングス符号が平 衡形の有限ランレングス符号の系列、若しくは、不平衡形の有限ランレングス符 号の系列のいずれに一致するかを識別する段階と、 上記シリアルデータリンクを介して前に伝送された上記有限ランレングス符号 が上記不平衡形の有限ランレングス符号の系列に対応し、現在の有限ランレング ス符号が不平衡形である場合に、上記シリアルデータリンクを介した伝送の前に 上記マップからアクセスされた現在の有限ランレングス符号を反転する段階とを 有する方法。 １６． 上記割り付ける段階は、上記入力値を、上記入力値によって索引が付け られたルックアップテーブル内の対応した有限ランレングス符号に割り付ける、 請求項１５記載の方法。 １７． 上記ルックアップテーブルは複数のルックアップテーブルを含み、 上記索引を付ける段階は、対応した有限ランレングス符号にアクセスするため 上記複数のルックアップテーブルの中の一つのルックアップテーブルに索引を付 ける、請求項１６記載の方法。 １８． 上記入力値に対応した上記有限ランレングス符号が平衡形若しくは不平 衡形のいずれであるかを判定する段階を更に有する請求項１６記載の方法。 １９． ルックアップテーブル内で選択され、最下位ビットが第１の値を有する インデックスで索引を付けられた格納場所に平衡形有限ランレングス符号を格納 し、ルックアップテーブル内で選択され、最下位ビットが第２の値を有するイン デックスで索引を付けられた別の格納場所に不平衡形有限ランレングス符号を格 納する格納段階を更に有する請求項１８記載の方法。 ２０． 上記判定する段階は、上記対応した入力値の最下位ビットが１若しくは ０のいずれであるかをテストする段階を有する請求項１９記載の方法。 ２１． 平衡形又は不平衡形の複数の有限ランレングス符号を対応した複数のデ ータ値に変換する復号器において、 上記複数の有限ランレングス符号の中の一つの有限ランレングス符号の入力に 応じて、上記複数のデータ値の中の対応した一つのデータ値を出力として供給し 、上記複数の有限ランレングス符号を上記複数のデータ値に割り付けるマップを 具備し、 入力された上記複数の有限ランレングス符号の中の各有限ランレングス符号は 、 第１の複数の平衡形有限ランレングス符号と、 単一の向きに同じ大きさずつ不平衡化された第２の複数の不平衡形有限ランレ ングス符号と、 上記不平衡形有限ランレングス符号の補数とを有し、 上記マップは上記不平衡形有限ランレングス符号及びその補数毎に応じた単一 のデータ値を出力として生成するよう動作的である、復号器。 ２２． 上記マップはルックアップテーブルにより構成される請求項２１記載の 復号器。 ２３． 上記ルックアップテーブルは、１０ビット有限ランレングス符号の入力 に応じて８ビットデータ値を出力として供給するよう動作的である、請求項２２ 記載の復号器。 ２４． 上記ルックアップテーブルは、上記ルックアップテーブル内の各データ 値に対応した第１の有効状態若しくは第２の無効状態を有する誤り標識フィール ドを含み、 上記ルックアップテーブルは、上記ルックアップテーブルに入力される有限ラ ンレングス符号が所定の有限ランレングス符号の集合に含まれない場合に、上記 第２の状態の標識フィールドを出力するよう動作的である、請求項２２記載の復 号器。 ２５． シリアルデータリンクを介して受信された複数の有限ランレングス符号 を、対応したデータ値を発生させるため復号化する方法において、 上記複数の有限ランレングス符号を複数の上記データ値に割り付けるマップを 作成する段階と、 上記マップに入力された上記有限ランレングス符号毎に応じて、上記マップの 出力としてデータ値を発生させる段階とを有し、 上記各データ値は、一つの平衡形有限ランレングス符号と、不平衡形有限ラン レングス符号と、上記不平衡形有限ランレングス符号の補数とによって索引を付 けられ、 上記各不平衡形有限ランレングス符号及びその補数に対応した上記データ値は 同一のデータ値であり、 上記各不平衡形有限ランレングス符号は同一の向き及び同一の大きさで不平衡 化される方法。 ２６． 上記複数の有限ランレングス符号を複数の上記データ値に割り付けるマ ップを作成する段階は、上記複数のデータ値を、対応した有限ランレングス符号 によって索引を付けられたルックアップテーブルの選択された格納場所に格納す る段階を含む、請求項２５記載の方法。 ２７． 有効な有限ランレングス符号に対応した各データ値毎にそれぞれの有限 ランレングスコードの有効性を表す標識フィールドを、各有限ランレングス符号 に対する上記データ値と関連させて上記ルックアップテーブル内に格納する段階 と、 上記標識フィールドを対応したデータ値と共にアクセスする段階と、 上記標識フィールドが上記第１の値と対応しない場合に、誤り条件を表す信号 を供給する段階とを更に有する請求項２６記載の方法。 ２８． 上記標識フィールドは、上記ルックアップテーブル内の各データ値と関 連した上記ルックアップテーブル内の単一ビットにより構成される、請求項２７ 記載の方法。 ２９． シリアルデータリンク上で直流平衡を維持する方法において、 複数の有限ランレングス符号とオフセット訂正フィールドとを有するパケット を上記シリアルデータリンクを介して伝送する段階と、 上記有限ランレングス符号の伝送後に、上記シリアルデータリンクが平衡して いるかどうかを判定する段階と、 上記判定する段階において上記シリアルデータリンクが上記有限ランレングス 符号の伝送後に平衡していると判定された場合に、直流平衡形の第１のオフセッ ト訂正フィールドを伝送する段階と、 上記判定する段階において上記シリアルデータリンクが上記有限ランレングス 符号の伝送後に不平衡であると判定された場合に、上記シリアルデータリンクを 直流平衡させるため選択された第２のオフセット訂正フィールドを伝送する段階 とを有する方法。 ３０． 上記伝送する段階は、上記シリアルデータリンクが上記リンクを介した 上記符号の伝送後に平衡であるように、或いは、特定の向きに所定のビット数ず つ不平衡化されるように、上記有限ランレングス符号を上記シリアルデータリン クを介して伝送し、 上記判定する段階において上記シリアルデータリンクが上記有限ランレングス 符号の伝送後に不平衡であると判定された場合に、上記シリアルデータリンクを 直流平衡させるため選択された第２のオフセット訂正フィールドを伝送する段階 は、上記特定の向きとは逆向きに上記所定のビット数ずつ不平衡化された不平衡 形の所定の符号を上記シリアルデータリンクを介して伝送する、請求項２８記載 の方法。