JPS61157963A - デ−タ転送装置 - Google Patents
デ−タ転送装置Info
- Publication number
- JPS61157963A JPS61157963A JP27919884A JP27919884A JPS61157963A JP S61157963 A JPS61157963 A JP S61157963A JP 27919884 A JP27919884 A JP 27919884A JP 27919884 A JP27919884 A JP 27919884A JP S61157963 A JPS61157963 A JP S61157963A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffers
- bus line
- data bus
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置のデータ転送に関する。
特に、データ受信指示信号によってハスライン上のデー
タを確定させてデータ転送を行うデータ転送に関する。
タを確定させてデータ転送を行うデータ転送に関する。
本発明は、送信側と受信側とがmビ、7トのデータバス
線により接続されたデータ転送装置において、 送信側および受信側にそれぞれmビットのバッファをn
個並列に設け、送信側ではこのn個の各ビットのデータ
を2nの電圧レベルに変換してm個の並列信号として上
記データバス線に送信し、受信側ではこの電圧レベルを
識別して各バッファに配分することにより、 mビットのデータバッファ線を介して、並列にmxnビ
ットの情報を伝送するようにしたものである。
線により接続されたデータ転送装置において、 送信側および受信側にそれぞれmビットのバッファをn
個並列に設け、送信側ではこのn個の各ビットのデータ
を2nの電圧レベルに変換してm個の並列信号として上
記データバス線に送信し、受信側ではこの電圧レベルを
識別して各バッファに配分することにより、 mビットのデータバッファ線を介して、並列にmxnビ
ットの情報を伝送するようにしたものである。
従来、データ転送装置でのデータ転送は、例えば1ハイ
ドのデータ幅を持つバス上でデータ転送を行う場合1回
のデータ転送では1ハイドであり、lワードのデータ幅
を持つバス上でデータ転送を行う場合1回のデータ転送
ではlワードである。
ドのデータ幅を持つバス上でデータ転送を行う場合1回
のデータ転送では1ハイドであり、lワードのデータ幅
を持つバス上でデータ転送を行う場合1回のデータ転送
ではlワードである。
このような従来方式では、nバイト(またはワード)の
データ転送を行うためにはデータバス線上で1回のダイ
アログシーケンスが必要であり、転送データ数に比例し
た転送時間を要する欠点があった。データバス線をn倍
に拡張すれば、nバイトのデータを並列に転送すること
ができるが、データバス線の拡張は大規模なハードウェ
ア増を伴うので一般には不可能である。
データ転送を行うためにはデータバス線上で1回のダイ
アログシーケンスが必要であり、転送データ数に比例し
た転送時間を要する欠点があった。データバス線をn倍
に拡張すれば、nバイトのデータを並列に転送すること
ができるが、データバス線の拡張は大規模なハードウェ
ア増を伴うので一般には不可能である。
本発明は上記の問題点を解決するものであり、データバ
ス線を増設することなく1回の転送時間でnハイドのデ
ータ転送を行うことのできるデータ転送装置を提供する
ことを目的とする。
ス線を増設することなく1回の転送時間でnハイドのデ
ータ転送を行うことのできるデータ転送装置を提供する
ことを目的とする。
本発明は、送信側および受信側にそれぞれmビット(m
は2以上の整数)のバッファを備え、送信側と受信側と
がmビットのデータバス線を介して接続されたデータ転
送装置において、送信側および受信側の上記mビットの
バッファの数をそれぞれn個(nは2以上の整数)とし
、送信側には、このn個の送信バッファの各mビットの
出力を2゜の電圧レベルに変換してm個の並列信号とし
て上記データバス線に送信する変換回路を設け、受信側
には、このデータバス線に送信されたm個の並列信号を
受信して各信号毎にその2nの電圧レベルを識別し、各
バッファに対してmビットの信号に変換して配分する変
換回路を設けたことを特徴とする、。
は2以上の整数)のバッファを備え、送信側と受信側と
がmビットのデータバス線を介して接続されたデータ転
送装置において、送信側および受信側の上記mビットの
バッファの数をそれぞれn個(nは2以上の整数)とし
、送信側には、このn個の送信バッファの各mビットの
出力を2゜の電圧レベルに変換してm個の並列信号とし
て上記データバス線に送信する変換回路を設け、受信側
には、このデータバス線に送信されたm個の並列信号を
受信して各信号毎にその2nの電圧レベルを識別し、各
バッファに対してmビットの信号に変換して配分する変
換回路を設けたことを特徴とする、。
送信側ではデータがセット信号によりそれぞれのn個の
バッファに格納される。バッファ出力は論理値状態に対
応して2nの電圧レベルm個に変換されm個のデータバ
ス上に出力される。受信側に設けられた送信側と同数n
個のバッファでは、データバス線に同時出力されたデー
タはm個のデータ線毎に電圧レベルが識別され、データ
受取指示信号によりn個のバッファにそれぞれmビット
の情報として格納される。このようにして1回の転送時
間でn個のバッファの情報の転送を行う。
バッファに格納される。バッファ出力は論理値状態に対
応して2nの電圧レベルm個に変換されm個のデータバ
ス上に出力される。受信側に設けられた送信側と同数n
個のバッファでは、データバス線に同時出力されたデー
タはm個のデータ線毎に電圧レベルが識別され、データ
受取指示信号によりn個のバッファにそれぞれmビット
の情報として格納される。このようにして1回の転送時
間でn個のバッファの情報の転送を行う。
次に本発明の実施例装置を添付第1図により説明する。
データlおよびセット信号が入力する送信バッファ3の
出力は変換回路10に入力する。データ5とセット信号
6とは送信バッファ7に入力する。
出力は変換回路10に入力する。データ5とセット信号
6とは送信バッファ7に入力する。
またリセット信号9は上記送信バッファ3と7とに入力
する。上記送信バッファ7の出力は前記変換回路10に
入力する。上記変換回路10の出力は、データバス線1
)を介して受信側の変換回路13に入力する。この変換
回路13の出力14は受信側バッファ15に入力する。
する。上記送信バッファ7の出力は前記変換回路10に
入力する。上記変換回路10の出力は、データバス線1
)を介して受信側の変換回路13に入力する。この変換
回路13の出力14は受信側バッファ15に入力する。
また上記変換回路13の他方の出力17は他方の受信側
バッファ18に入力する。データ受取指示信号12は上
記受信側バッファ15および18にそれぞれ入力する。
バッファ18に入力する。データ受取指示信号12は上
記受信側バッファ15および18にそれぞれ入力する。
受信側バッファ15および18の出力はそれぞれ図面符
号16と19である。
号16と19である。
次に第1図に示す動作について述べる。
送信側では、リセット信号9によりバッファ3および7
がリセットされる。これはデータ転送の都度繰り返し行
われる。次にデータ1および5がセット信号2および6
によりバッファ3および7に格納される。バッファ出力
4および8は変換回路lOでビット毎に論理値状態に対
応して4レベルの電圧値に変換され、データバス線1)
に出力される。
がリセットされる。これはデータ転送の都度繰り返し行
われる。次にデータ1および5がセット信号2および6
によりバッファ3および7に格納される。バッファ出力
4および8は変換回路lOでビット毎に論理値状態に対
応して4レベルの電圧値に変換され、データバス線1)
に出力される。
一方受信側では、送信側のバッファ3および7に対応し
てデータを格納すべきバッファ15および18が用意さ
れており、データバス線1)に同時出力されたバッファ
3および7のデータは、変換回路13で4レベルの電圧
値をデコードして、転送データをバッファ15および1
8のどちらに格納すべきかまたはそのときの転送データ
が論理「0」であるか論理rlJであるかを決定し、バ
ッファ15への格納時には出力14を、バッファ18へ
の格納時には出力17を送信側からのデータ受取指示信
号12により格納する。図面符号16および19ばバッ
ファ15および18の出力である。
てデータを格納すべきバッファ15および18が用意さ
れており、データバス線1)に同時出力されたバッファ
3および7のデータは、変換回路13で4レベルの電圧
値をデコードして、転送データをバッファ15および1
8のどちらに格納すべきかまたはそのときの転送データ
が論理「0」であるか論理rlJであるかを決定し、バ
ッファ15への格納時には出力14を、バッファ18へ
の格納時には出力17を送信側からのデータ受取指示信
号12により格納する。図面符号16および19ばバッ
ファ15および18の出力である。
第2図は送信側においてはバッファ3および7の出力ビ
ットの論理値(「0」および「1」)からデータバス線
1)への電圧値の変換対応を示し、受信側においてはデ
ータバス線1)の電圧値からバッファ15および18へ
の論理値の逆変換対応を示している。
ットの論理値(「0」および「1」)からデータバス線
1)への電圧値の変換対応を示し、受信側においてはデ
ータバス線1)の電圧値からバッファ15および18へ
の論理値の逆変換対応を示している。
第3図はパフファデータ値と電圧値との具体例を示す。
上記例はm=s+t、n=2の場合であるが、m、nに
ついては任意の複数について同様に実施することができ
る。
ついては任意の複数について同様に実施することができ
る。
本発明は以上説明したように、データバスを増設するこ
となく、1回のデータ転送時間で送信側および受信側に
各々用意された複数個のバッファ数に等しいデータ転送
を1バツフアのビット数に等しいデータバス線上で実現
できる効果がある。
となく、1回のデータ転送時間で送信側および受信側に
各々用意された複数個のバッファ数に等しいデータ転送
を1バツフアのビット数に等しいデータバス線上で実現
できる効果がある。
第1図は本発明実施例装置のブロック構成図。
第2図は送受信側の変換回路におけるバッファ出力の論
理値とデータバス線上との対応を示す図。 第3図はバッファ出力の論理値とデータバス線上との対
応を示した具体例を示す図。 l・・・データ、2・・・セット信号、3・・・送信バ
ッファ、4・・・送信バッファ出力、5・・・データ、
6・・・セント信号、7・・・送信バッファ、8・・・
送信バッファ出力、9・・・リセット信号、10・・・
変換回路、1)・・・データバス線、12・・・データ
受取指示信号、13・・・変換回路、14・・・変換回
路出力、15・・・受信側バッファ、16・・・受信側
バッファ出力、17・・・変換回路出力、18・・・受
信側バッファ、19・・・受信側バッファ出力。
理値とデータバス線上との対応を示す図。 第3図はバッファ出力の論理値とデータバス線上との対
応を示した具体例を示す図。 l・・・データ、2・・・セット信号、3・・・送信バ
ッファ、4・・・送信バッファ出力、5・・・データ、
6・・・セント信号、7・・・送信バッファ、8・・・
送信バッファ出力、9・・・リセット信号、10・・・
変換回路、1)・・・データバス線、12・・・データ
受取指示信号、13・・・変換回路、14・・・変換回
路出力、15・・・受信側バッファ、16・・・受信側
バッファ出力、17・・・変換回路出力、18・・・受
信側バッファ、19・・・受信側バッファ出力。
Claims (1)
- (1)送信側および受信側にそれぞれmビット(mは2
以上の整数)のバッファを備え、送信側と受信側とがm
ビットのデータバス線を介して接続されたデータ転送装
置において、 送信側および受信側の上記mビットのバッファの数をそ
れぞれn個(nは2以上の整数)とし、送信側には、こ
のn個の送信バッファの各mビットの出力を2^nの電
圧レベルに変換してm個の並列信号として上記データバ
ス線に送信する変換回路を設け、 受信側には、このデータバス線に送信されたm個の並列
信号を受信して各信号毎にその2^nの電圧レベルを識
別し、各バッファに対してmビットの信号に変換して配
分する変換回路を設け たことを特徴とするデータ転送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27919884A JPS61157963A (ja) | 1984-12-28 | 1984-12-28 | デ−タ転送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27919884A JPS61157963A (ja) | 1984-12-28 | 1984-12-28 | デ−タ転送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61157963A true JPS61157963A (ja) | 1986-07-17 |
Family
ID=17607797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27919884A Pending JPS61157963A (ja) | 1984-12-28 | 1984-12-28 | デ−タ転送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61157963A (ja) |
-
1984
- 1984-12-28 JP JP27919884A patent/JPS61157963A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4939735A (en) | Information handling system having serial channel to control unit link | |
US5781129A (en) | Adaptive encoder circuit for multiple data channels and method of encoding | |
US6195764B1 (en) | Data encoder/decoder for a high speed serial link | |
US5408498A (en) | Serial-signal transmission apparatus | |
JPH07105818B2 (ja) | 並列伝送方式 | |
US6311239B1 (en) | Architecture, circuitry and method for transmitting n-bit wide data over m-bit wide media | |
JP3378832B2 (ja) | エンコーダ回路 | |
US4648102A (en) | Bus interface device for a data processing system | |
US5862367A (en) | Apparatus and method for serial-to-parallel data conversion and transmission | |
US3453597A (en) | Multi-station digital communication system with each station address of specific length and combination of bits | |
JPS61157963A (ja) | デ−タ転送装置 | |
JPS60235559A (ja) | パケツト信号の伝送方式 | |
JP2949118B1 (ja) | バス通信型エンコーダ装置のエンコーダデータ出力方法 | |
JPS61101142A (ja) | デ−タ保護回路 | |
US6791358B2 (en) | Circuit configuration with signal lines for serially transmitting a plurality of bit groups | |
JP2888004B2 (ja) | 伝送回線インタフェース回路 | |
SU583476A1 (ru) | Буферное запоминающее устройство | |
SU1675888A1 (ru) | Устройство дл контрол информации при передаче | |
JPS6074854A (ja) | 符号伝送方式 | |
JPS6195649A (ja) | マ−ク率検出回路 | |
KR19990021024A (ko) | 시리얼 고속 통신 장치 및 방법 | |
JPS6355259B2 (ja) | ||
JPH088494B2 (ja) | 符号変換方式 | |
JPH0444455B2 (ja) | ||
JPS61224743A (ja) | デ−タ伝送方式 |