JPS6355259B2 - - Google Patents
Info
- Publication number
- JPS6355259B2 JPS6355259B2 JP54138722A JP13872279A JPS6355259B2 JP S6355259 B2 JPS6355259 B2 JP S6355259B2 JP 54138722 A JP54138722 A JP 54138722A JP 13872279 A JP13872279 A JP 13872279A JP S6355259 B2 JPS6355259 B2 JP S6355259B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- frame
- devices
- field
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 102100029396 CLIP-associating protein 1 Human genes 0.000 description 2
- 101000990005 Homo sapiens CLIP-associating protein 1 Proteins 0.000 description 2
- 101001018259 Homo sapiens Microtubule-associated serine/threonine-protein kinase 1 Proteins 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
本発明は、データ伝送方式に関するもので、特
にループ回線における送信者及び受信者識別方式
に関するものである。
にループ回線における送信者及び受信者識別方式
に関するものである。
３つ以上の装置をループ接続する回線では、各
フレームに送信者及び受信者を識別するフイール
ドが必要である。
フレームに送信者及び受信者を識別するフイール
ドが必要である。
従来、このためにすべての装置に「通し番号」
を与えこれら番号を表現し得るビツト数の送信者
識別フイールド及び受信者識別フイールドを固定
的に設けていた。回線に接続された任意の２装置
間の伝送を許すシステムにおいてはこれはやむを
得ないことであるが、相互に伝送を行う２装置の
組合せが限られるシステムにおいては、不必要に
多くのビツトを送・受信者識別のために必要とす
ることになり、ハードウエア量が増大し、性能も
低下するといつた欠点を持つている。
を与えこれら番号を表現し得るビツト数の送信者
識別フイールド及び受信者識別フイールドを固定
的に設けていた。回線に接続された任意の２装置
間の伝送を許すシステムにおいてはこれはやむを
得ないことであるが、相互に伝送を行う２装置の
組合せが限られるシステムにおいては、不必要に
多くのビツトを送・受信者識別のために必要とす
ることになり、ハードウエア量が増大し、性能も
低下するといつた欠点を持つている。
例えば、回線が１つのチヤネルと８つの入出力
装置に接続されていて入出力装置相互間の伝送が
必要でないとき、９つの装置を識別するための４
ビツトのフイールドを送信用と受信用とで２つ、
合計８ビツト必要としたが、実際には伝送は16通
り（チヤネルから８つの入出力装置の各々へ、及
びその逆）しかないのであるから本来４ビツトし
か必要としないはずである。
装置に接続されていて入出力装置相互間の伝送が
必要でないとき、９つの装置を識別するための４
ビツトのフイールドを送信用と受信用とで２つ、
合計８ビツト必要としたが、実際には伝送は16通
り（チヤネルから８つの入出力装置の各々へ、及
びその逆）しかないのであるから本来４ビツトし
か必要としないはずである。
本発明の目的は、従来のすべての装置に通し番
号を与えて送信者識別フイールドと受信者識別フ
イールドを用いる方式よりも送・受信者の識別に
要するビツト数を低減させたデータ伝送方式を提
供することにある。
号を与えて送信者識別フイールドと受信者識別フ
イールドを用いる方式よりも送・受信者の識別に
要するビツト数を低減させたデータ伝送方式を提
供することにある。
本発明によれば、複数の第１種の装置と複数の
第２種の装置とを直列にループ接続する回線上に
固定長又は可変長のフレームを設定し、各フレー
ムの予め定められた部分に当該フレーム中の情報
が前記第１種の装置のうちの一つから前記第２種
の装置のうちの一つに対して伝送されるのかその
逆の方向に伝送されるのかを表示するビツトと当
該フレームの送信者又は受信者たる第１種の装置
を識別する第１のアドレスフイールドと当該フレ
ームの送信者又は受信者たる第２種の装置を識別
する第２のアドレスフイールドとを含ませるよう
にしたことを特徴とするデータ伝送方式が得られ
る。
第２種の装置とを直列にループ接続する回線上に
固定長又は可変長のフレームを設定し、各フレー
ムの予め定められた部分に当該フレーム中の情報
が前記第１種の装置のうちの一つから前記第２種
の装置のうちの一つに対して伝送されるのかその
逆の方向に伝送されるのかを表示するビツトと当
該フレームの送信者又は受信者たる第１種の装置
を識別する第１のアドレスフイールドと当該フレ
ームの送信者又は受信者たる第２種の装置を識別
する第２のアドレスフイールドとを含ませるよう
にしたことを特徴とするデータ伝送方式が得られ
る。
なお、第１種の装置が回線上にただ１つしか存
在しない場合には、第１種の装置を識別するフイ
ールドは不要である。第２種の装置についても同
様である。
在しない場合には、第１種の装置を識別するフイ
ールドは不要である。第２種の装置についても同
様である。
すなわち本発明によれば、第１種の装置から第
２種の装置へ伝送されるのかその逆の方向に伝送
されるのかを表示する伝送方向指定ビツトを各フ
レームに含ませることにより第１種の装置同志あ
るいは第２種の装置同志を識別し得る番号を与え
るだけでよく、従来のすべての装置に通し番号を
与え送信者識別フイールドと受信者識別フイール
ドとを用いる方式よりも送・受信者を識別するの
に要するビツト数を低減させることができる。
２種の装置へ伝送されるのかその逆の方向に伝送
されるのかを表示する伝送方向指定ビツトを各フ
レームに含ませることにより第１種の装置同志あ
るいは第２種の装置同志を識別し得る番号を与え
るだけでよく、従来のすべての装置に通し番号を
与え送信者識別フイールドと受信者識別フイール
ドとを用いる方式よりも送・受信者を識別するの
に要するビツト数を低減させることができる。
次に本発明の実施例について図面を参照して詳
細に説明する。
細に説明する。
第１図は本発明の実施例のブロツク図であり、
ループ状回線１第１種の装置２，３及び第２種の
装置４，５，…，６が接続されている。本例では
第１種の装置は２つ、第２種の装置は32個あるも
のとする。各装置はＡで示したポート部とＢで示
した本体部とから構成されている。
ループ状回線１第１種の装置２，３及び第２種の
装置４，５，…，６が接続されている。本例では
第１種の装置は２つ、第２種の装置は32個あるも
のとする。各装置はＡで示したポート部とＢで示
した本体部とから構成されている。
第２図は回線１を伝送されるフレームの構成図
である。各フレームは最切に８ビツトからなる同
期用のフイールド１０１をもち、次に１ビツトの
Ｂフイールド１０２、１ビツトのＤフイールド１
０３、１ビツトのＭフイールド１０４、５ビツト
のＳフイールド１０５があり、その後に情報フイ
ールド１０６及び検査用フイールド１０７が続
く。本例では説明を簡単にするためにブロツク多
重方式のループ回線を例に説明する。従つて、情
報フイールド１０６は固定長である。
である。各フレームは最切に８ビツトからなる同
期用のフイールド１０１をもち、次に１ビツトの
Ｂフイールド１０２、１ビツトのＤフイールド１
０３、１ビツトのＭフイールド１０４、５ビツト
のＳフイールド１０５があり、その後に情報フイ
ールド１０６及び検査用フイールド１０７が続
く。本例では説明を簡単にするためにブロツク多
重方式のループ回線を例に説明する。従つて、情
報フイールド１０６は固定長である。
Ｂフイールド１０２はこのフレーム中に有効な
情報があるとき“１”、そうでなくてこのフレー
ムが空きフレームのとき“０”である。各装置は
送信したい情報があるときにこのビツトが“０”
のフレームを検出するとこのビツトを“１”にし
てこのフレーム上に送信情報をのせることができ
る。他のすべてのフイールドは、このビツトが
“１”のときのみ有効である。
情報があるとき“１”、そうでなくてこのフレー
ムが空きフレームのとき“０”である。各装置は
送信したい情報があるときにこのビツトが“０”
のフレームを検出するとこのビツトを“１”にし
てこのフレーム上に送信情報をのせることができ
る。他のすべてのフイールドは、このビツトが
“１”のときのみ有効である。
Ｄフイールド１０３はこのフレーム中の情報が
第１種の装置から第２種の装置に送られるとき
“１”、第２種の装置から第１種の装置に送られる
ときに“０”である。
第１種の装置から第２種の装置に送られるとき
“１”、第２種の装置から第１種の装置に送られる
ときに“０”である。
Ｍフイールド１０４はＤフイールド１０３が
“１”のときにはこのフレーム中の情報を送出し
た第１種の装置を、Ｄフイールド１０３が“０”
のときにはこのフレーム中の情報を受け取るべき
第１種の装置を識別するフイールドであり、該当
する第１種の装置が装置２のとき“０”、装置３
のとき“１”である。
“１”のときにはこのフレーム中の情報を送出し
た第１種の装置を、Ｄフイールド１０３が“０”
のときにはこのフレーム中の情報を受け取るべき
第１種の装置を識別するフイールドであり、該当
する第１種の装置が装置２のとき“０”、装置３
のとき“１”である。
Ｓフイールド１０５はＤフイールド１０３が
“１”のときにはこのフレーム中の情報を受け取
るべき第２種の装置を、Ｄフイールド１０３が
“０”のときにはこのフレーム中の情報を送出し
た第２種の装置を識別するフイールドであり、該
当する第２種の装置が装置４のとき“00000”、装
置５のとき“00001”、…、装置６のとき“11111”
である。
“１”のときにはこのフレーム中の情報を受け取
るべき第２種の装置を、Ｄフイールド１０３が
“０”のときにはこのフレーム中の情報を送出し
た第２種の装置を識別するフイールドであり、該
当する第２種の装置が装置４のとき“00000”、装
置５のとき“00001”、…、装置６のとき“11111”
である。
第３図は装置４のポート部４Ａの詳細図であ
る。線７は装置２に、線８は装置５に接続されて
いる。他の装置についてもポート部の構成はほぼ
同じである。
る。線７は装置２に、線８は装置５に接続されて
いる。他の装置についてもポート部の構成はほぼ
同じである。
１１は受信回路（レシーバ）であり、その出力
は同期フイールド検出回路１３、クロツク分離回
路１４、シフトレジスタ１６及びANDゲート２
１に接続されている。回路１５はビツトカウンタ
であり、同期フイールド検出時に回路１３からの
出力でリセツトされ、ビツト単位のクロツク検出
時に回路１４からの出力でカウントアツプされ
る。回路１５は同期フイールド検出後のビツト数
に応じたタイミング信号Ｂ１〜Ｂ１７を発生させ
各部の動作を制御する。
は同期フイールド検出回路１３、クロツク分離回
路１４、シフトレジスタ１６及びANDゲート２
１に接続されている。回路１５はビツトカウンタ
であり、同期フイールド検出時に回路１３からの
出力でリセツトされ、ビツト単位のクロツク検出
時に回路１４からの出力でカウントアツプされ
る。回路１５は同期フイールド検出後のビツト数
に応じたタイミング信号Ｂ１〜Ｂ１７を発生させ
各部の動作を制御する。
受信回路１１の出力の一つはシフトレジスタ１
６に１ビツトごとに供給される。シフトレジスタ
１６の内容は、Ｂ８のタイミング（同期フイール
ド後８ビツト目のデータ）によつてフリツプフロ
ツプ１７及び比較器１８に入力される。フリツプ
フロツプ１７の出力は以後の動作を制御する。比
較器１８のもう一つの入力はシフトレジスタ１９
である。シフトレジスタ１９には適当な方法によ
りこの装置（今の例では装置４）に固有に割り当
てられたアドレス（今の例では“00000”）が記憶
されている。比較の結果一致すれば一致信号５１
が、一致しなければ不一致信号５２が回路１８か
らレベル信号として出力される。
６に１ビツトごとに供給される。シフトレジスタ
１６の内容は、Ｂ８のタイミング（同期フイール
ド後８ビツト目のデータ）によつてフリツプフロ
ツプ１７及び比較器１８に入力される。フリツプ
フロツプ１７の出力は以後の動作を制御する。比
較器１８のもう一つの入力はシフトレジスタ１９
である。シフトレジスタ１９には適当な方法によ
りこの装置（今の例では装置４）に固有に割り当
てられたアドレス（今の例では“00000”）が記憶
されている。比較の結果一致すれば一致信号５１
が、一致しなければ不一致信号５２が回路１８か
らレベル信号として出力される。
REQは装置４が送信情報をもつていることを
表す信号であり、MAST１は送信情報の宛て先
が装置３であることを表す信号である。また、
ENDは送信情報の終了時に“１”になる信号で
ある。
表す信号であり、MAST１は送信情報の宛て先
が装置３であることを表す信号である。また、
ENDは送信情報の終了時に“１”になる信号で
ある。
ANDゲート２４の出力はＢビツトが“１”で
Ｓフイールドが他の装置を指しているときに
“１”になる信号であり、NOTゲート２５の出力
はその否定である。
Ｓフイールドが他の装置を指しているときに
“１”になる信号であり、NOTゲート２５の出力
はその否定である。
ORゲート２３の出力はANDゲート２４の出力
が“１”かREQが“０”のとき、即ち他の装置
がこのフレームを使用しているか、この装置がこ
のフレームを使う必要がないとき“１”になり、
そのことはANDゲート２２にシフトレジスタ１
６の出力を駆動回路（ドライバ）１２へそのまま
通過させるようにする。
が“１”かREQが“０”のとき、即ち他の装置
がこのフレームを使用しているか、この装置がこ
のフレームを使う必要がないとき“１”になり、
そのことはANDゲート２２にシフトレジスタ１
６の出力を駆動回路（ドライバ）１２へそのまま
通過させるようにする。
NOTゲート２５の出力が“１”になるとAND
ゲート２７，２８，２９，３０，３１が“１”を
出力できる状態になる。
ゲート２７，２８，２９，３０，３１が“１”を
出力できる状態になる。
REQが“１”であるとＢ９のタイミングで
“１”がANDゲート２７からＢビツトとして送出
される。
“１”がANDゲート２７からＢビツトとして送出
される。
Ｂ１０のタイミングでは常に“１”がANDゲ
ート２８からＤビツトとして送出される。
ート２８からＤビツトとして送出される。
Ｂ１１のタイミングではMAST１信号がAND
ゲート２９からＭビツトとして送出される。
ゲート２９からＭビツトとして送出される。
Ｂ１２〜１６のタイミングではシフトレジスタ
１９の内容（即ちこの装置のアドレス）がAND
ゲート３０からＳフイールドとして出力される。
１９の内容（即ちこの装置のアドレス）がAND
ゲート３０からＳフイールドとして出力される。
Ｂ１７以降のタイミングでは本体４Ｂからのデ
ータがANDゲート３１から送出される。
ータがANDゲート３１から送出される。
これら各ANDゲートの出力は駆動回路１２を
介して回線上に送出される。
介して回線上に送出される。
また、受信したフレームが自装置宛てのもので
あればANDゲート２１を介して、受信データが
本体４Ｂに送られる。
あればANDゲート２１を介して、受信データが
本体４Ｂに送られる。
以上に第１種および第２種の装置がいずれもル
ープ回線上に複数個存在する場合の実施例を説明
したが、第１種あるいは第２種の装置がループ回
線上に１つしか存在しない場合には第１種あるい
は第２種の装置を識別するフイールドは不要であ
る。また、本発明は上述した各フレームの情報フ
イールド１０６が固定長の場合のみならず、各フ
レームの情報フイールドが可変長の場合にも適用
可能であることはもちろんである。
ープ回線上に複数個存在する場合の実施例を説明
したが、第１種あるいは第２種の装置がループ回
線上に１つしか存在しない場合には第１種あるい
は第２種の装置を識別するフイールドは不要であ
る。また、本発明は上述した各フレームの情報フ
イールド１０６が固定長の場合のみならず、各フ
レームの情報フイールドが可変長の場合にも適用
可能であることはもちろんである。
本発明は以上説明したように、すべての装置に
通し番号を与えて送信装置及び受信装置指定フイ
ールドを設ける従来の方式よりも装置指定ビツト
数を減らせ、ハードウエアを簡単にできるという
効果がある。又、伝送方向を指示するビツトを加
えたため、受信者装置の故障等により、送信フレ
ームが送信者装置に戻つてきた場合、伝送方向を
判定するビツトを識別することによつて受信者装
置の故障等を検出できるという効果もある。
通し番号を与えて送信装置及び受信装置指定フイ
ールドを設ける従来の方式よりも装置指定ビツト
数を減らせ、ハードウエアを簡単にできるという
効果がある。又、伝送方向を指示するビツトを加
えたため、受信者装置の故障等により、送信フレ
ームが送信者装置に戻つてきた場合、伝送方向を
判定するビツトを識別することによつて受信者装
置の故障等を検出できるという効果もある。
第１図は本発明の一実施例を示すブロツク図、
第２図はフレームの構成図、第３図は第１図に示
した４Ａ部分の回路図である。 １１…受信回路（レシーバ）、１２…駆動回路
（ドライバ）、１３…同期フイールド検出回路。１
４…クロツク分離回路、１５…ビツトカウンタ、
１６，１９…シフトレジスタ、１７，３３…フリ
ツプフロツプ、１８…比較器、２０，２１，２
２，２４，２７，２８，２９，３０，３１，３２
…ANDゲート、２３…ORゲート、２５，２６…
NOTゲート。
第２図はフレームの構成図、第３図は第１図に示
した４Ａ部分の回路図である。 １１…受信回路（レシーバ）、１２…駆動回路
（ドライバ）、１３…同期フイールド検出回路。１
４…クロツク分離回路、１５…ビツトカウンタ、
１６，１９…シフトレジスタ、１７，３３…フリ
ツプフロツプ、１８…比較器、２０，２１，２
２，２４，２７，２８，２９，３０，３１，３２
…ANDゲート、２３…ORゲート、２５，２６…
NOTゲート。
Claims (1)
- 【特許請求の範囲】 １ 複数の第１種の装置と複数の第２種の装置と
を直列にループ接続する回線上に固定長又は可変
長のフレームを設定し、各フレームの予め定めら
れた部分に当該フレーム中の情報が前記第１種の
装置のうちの一つから前記第２種の装置のうちの
一つに対して伝送されるのかその逆の方向に伝送
されるのかを表示するビツトと当該フレームの送
信者又は受信者たる第１種の装置を識別する第１
のアドレスフイールドと当該フレームの送信者又
は受信者たる第２種の装置を識別する第２のアド
レスフイールドとを含ませるようにしたことを特
徴とするデータ伝送方式。 ２ 複数の第１種の装置と１つの第２種の装置と
を直列にループ接続する回線上に固定長又は可変
長のフレームを設定し、各フレームの予め定めら
れた部分に当該フレーム中の情報が前記第１種の
装置のうちの一つから前記第２種の装置に対して
伝送されるのかその逆の方向に伝送されるのかを
表示するビツトと当該フレームの送信者又は受信
者たる第１種の装置を識別するアドレスフイール
ドとを含ませるようにしたことを特徴とするデー
タ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13872279A JPS5662440A (en) | 1979-10-29 | 1979-10-29 | Data transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13872279A JPS5662440A (en) | 1979-10-29 | 1979-10-29 | Data transmission system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5662440A JPS5662440A (en) | 1981-05-28 |
| JPS6355259B2 true JPS6355259B2 (ja) | 1988-11-01 |
Family
ID=15228608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13872279A Granted JPS5662440A (en) | 1979-10-29 | 1979-10-29 | Data transmission system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5662440A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0399542A (ja) * | 1989-09-13 | 1991-04-24 | Fujitsu Ltd | 端末間データ伝送方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5336405A (en) * | 1976-09-16 | 1978-04-04 | Fujitsu Ltd | Loop transmission system |
-
1979
- 1979-10-29 JP JP13872279A patent/JPS5662440A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5336405A (en) * | 1976-09-16 | 1978-04-04 | Fujitsu Ltd | Loop transmission system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5662440A (en) | 1981-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5003533A (en) | Node processing system | |
| JPH0127615B2 (ja) | ||
| JPH027743A (ja) | データ・パケット・スイッチング装置 | |
| GB1395645A (en) | Asynchronous data buffers | |
| US4367549A (en) | Method and apparatus for multiplexing a data signal and secondary signals | |
| KR950703175A (ko) | 통신 제어유닛 및 메세지 전송방법 | |
| US4746918A (en) | Split bus system interface | |
| US4225752A (en) | High speed, low noise digital data communication system | |
| US6360290B1 (en) | Commercial standard digital bus interface circuit | |
| JPS6355259B2 (ja) | ||
| CA2012527C (en) | Transmitter and receiver for data link system | |
| US3626095A (en) | Regenerating repeating system for start-stop telegraph signals | |
| SU527832A1 (ru) | Устройство дл сопр жени источников и приемников сообщений с аппаратурой передачи данных | |
| JP2767830B2 (ja) | Ｄチャネルアクセス回路 | |
| JPS61101142A (ja) | デ−タ保護回路 | |
| KR830008233A (ko) | 단일라인 우선순위를 설립시키는 장치를 가지는 통신 멀티플렉서 | |
| EP0698322B1 (en) | Method for controlling conditional connections in a telecommunications system | |
| SU1185634A2 (ru) | Устройство дл сопр жени электронной вычислительной машины с телеграфными каналами св зи | |
| KR100242689B1 (ko) | 비동기 전달모드 셀 송수신 장치 | |
| JPS5918897B2 (ja) | 送信局における伝送結果判定装置 | |
| JPH0210938A (ja) | データ伝送方式 | |
| JPH0531975B2 (ja) | ||
| GB2302780A (en) | Packet switching using a hardware router and FIFO proceedure | |
| JPS62137946A (ja) | デ−タ伝送方式 | |
| JPH0468633A (ja) | 二次データチャネル伝送方式 |