JPH0210938A - データ伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はループネットワークのデータ伝送方式に関する
ものである。

（従来の技術） 昨今、ループネットワーク方式によるデータ伝送技術が
盛んに開発されつつある。第６図はこのようなループネ
ットワークを示すもので、局１．３．５．７が伝送路９
によってループ状に接続されている。各局には、たとえ
ばＰＢＸ等の接続機器１１．１３が伝送路１５．１７等
によって接続される。

局１と接続機器１１とは第７図に示すようなインターフ
ェイスフレーム１９によってデータの伝送が行われる。

このインターフェイスフレーム１９は同図に示されるよ
うに、Ｃ１からＣ６４までの６４個のデータスロットで
形成される。■データスロットは、たとえば８ビツトか
らなる。

伝送路９上には第８図に示すようなフレーム２１がマル
チフレーム方式で周回し各局間でデータの伝送が行われ
る。同図に示されるように１つのフレーム２１はフレー
ムヘッダＦＨ，プリアンプルｐ１、・・・　Ｐ＋ｏ、４
０８５個のデータスロットＤ１、・・・からなる。フレ
ームヘッダＦＨはフレームの先頭を示す。データスロッ
トＤ１、Ｄ２、・・・にはデータが搭載される。伝送路
９上にはこのようなフレームが、たとえば８個連続して
周回しており、マルチフレーム方式によりデータ伝送が
行われる。

ループ側のクロック信号は８　ＫＨｚである。接続機器
１１．１３のクロックは４．０９８ＭＨｚで、伝送路９
を周回するフレームのフレームヘッダＦＨを検出するご
とに発せられるフレームヘッダ検出信号からフェイズロ
ックループ回路（Ｐ　Ｌ　Ｌ）によって生成される。

次にこのようなループネットワーク方式によるデータの
伝送について説明する。たとえば、接続機器１１から接
続機器１３にデータを送る場合、接続機器１１と局１の
間ではインターフェイスフレーム１９のデータスロット
Ｃ４を用いてデータが送られる。局１と局５の間では、
たとえばフレーム２１のデータスロットＤ３が割当てら
れ、このデータＤ３を用いて局１から局５にデータが送
られる。局５と接続機器１３の間では、第７図に示すイ
ンターフェイスフレームと同様のインターフェイスフレ
ーム１９ａのデータスロットＣ６を用いて局５から接続
機器１３にデータが送られる。

すなわち、データはデータスロットＣ４、データスロッ
トＤ３、データスロットＣ６＋を介して接続機器１１か
ら接続機器１３に送られる。

（発明が解決しようとする課′ＸＪ） 前述したようにこのようなデータ伝送方式では、ループ
側は８Ｋｌｔｚのクロック信号を用いており、接続機器
側はフレームヘッダ検出信号からＰＬＬによって生成さ
れたクロック信号を用いている。

したがって、ループ側と接続機器とのフレーム周期には
若干の位相差が生ずることがあり、この位相差によって
データが消失するという問題点かあった。

このようなデータ消失を防止するために、エラスティッ
ク機能を設けることも考えられるが、構造が複雑となり
、またコストアップを招くという欠点がある。

本発明は、このような問題点に鑑みてなされたもので、
その目的とするところは簡単な構成でデータが消失する
ことがないデータ伝送方式を提供することにある。

［発明の構成］ （課題を解決するための手段） 前記目的を達成するために本発明は、複数の局がループ
状に接続されデータスロットとその他の部分からなるフ
レームがマルチフレーム形式で前記ループ上に周回され
てデータ伝送が行われ、前記各局は接続機器と接続され
インターフェイスフレームによりデータの伝送が行われ
、一方のバッファがループ上のフレームまたはインター
フェイスフレームからデータを書込んでいるときには他
方のバッファからインターフェイスフレームまたはルー
プ上のフレームにデータが読み出され、書込み動作と読
み出し動作が交互に入換わる少なくとも二つのバッファ
を各局は有し、前記バッファの書込み動作と読み出し動
作の切換えタイミングをループ上のフレームのデータス
ロットでない部分が局にあるときに行うことを特徴とす
る。

（作用） 本発明では、二つのバッファの切換えタイミングをルー
プ上のフレームのデータスロットでない部分が局を通過
するときに行うようにしているので、ループ側のクロッ
クと接続機器側のクロックの誤差によりバッファ切換え
時にループ上のフレームからバッファに書込みの失敗が
生じても、それはデータスロットではないのでデータス
ロットの消失を防ぐことができる。同様にループ上のフ
レームにバッファからデータを書込む場合にも、バッフ
ァが切換ってもデータスロットは消失することはない。

（実施例） 以下、図面に基づいて本発明の一実施例を詳細に説明す
る。第１図は局の受信系の主要な構成を示すブロック図
である。同図に示されるように局は受信部３１とインタ
ーフェイス受信系３３とを有する。受信部３１は受信器
３５、シフトレジスタ３７、フレームヘッダ検出部（Ｆ
Ｈ検出部）３９．９進カウンタ４１、ラッチ４３からな
る。

受信器３５は伝送路９上のデータを受信する。

シフトレジスタ３７は受信器３５で受信されたシリアル
型のデータをパラレル型のデータに変換する。シフトレ
ジスタ３７の出力はフレームヘッダ検出部３つとラッチ
４３に送られる。フレームヘッダ検出部３９はフレーム
ヘッダを検出するものであり、フレームヘッダを検出す
るとフレームヘッダ検出信号を９進カウンタ４１、スロ
ットカウンタ４５、初期化制御部５３に送る。またフレ
ームヘッダ検出部３９を介してクロック信号が９進カウ
ンタ４１に送られる。フレーム２１の各スロットは９ビ
ツトで構成されており、９進カウンタ４１はこの９ビツ
ト（１スロツト）を計測するものである。すなわち、９
進カウンタ４１は、フレームヘッダ検出部３９からフレ
ームヘッダ検出信号が送られると初期化され、フレーム
ヘッダ検出部３９を介して送られるクロック信号を９ビ
ツトカウントするごとにラッチ４３に信号を送る。ラッ
チ４３はシフトレジスタ３７から送られる９ｂｉｔのパ
ラレル型のデータを一時記憶するもので、９進カウンタ
４１から信号が送られると一時記憶していたデータをラ
ッチ４７に送る。

インターフェイス受信系３３はスロットカウンタ４５、
ラッチ４７．８進カウンタ４９、受信タイミング発生回
路５１、初期化制御部５３、受信スロットカウンタ５５
、バッファ切換タイミング発生回路５７、ＭＡＰ５９、
アドレスセレクタ６１．６３、ゲート６５．６７、受信
バッファ６９．７１、データセレクタ７３、並直変換回
路７５を有する。

スロットカウンタ４５はフレームヘッダ検出信号が送ら
れると初期化され、９進カウンタ４１から送られる信号
をカウントし、受信バッファ６９．７１に書込みアドレ
スを与える。すなわち、９進カウンタ４１はニスロット
に１発信号を発生し、この信号をスロットカウンタ４５
はカウントし、１づつ歩進する。ラッチ４７はラッチ４
３から送られるデータを一時記憶し、９進カウンタ４１
から信号が送られるごとに記憶していたデータをゲート
６５．６７に送る。８進カウンタ４９は、接続機器側の
ＰＬＬで生成される４、０９８ＭＨｚのクロック信号を
カウントし、８個のクロック信号をカウントするごとに
受信タイミング発生回路５１に信号を送り、初期化制御
部５３から送られる信号によってリセットされる。イン
ターフェイスフレーム１９の１スロツトは８ｂｉｔで構
成されているので、８進カウンタ４９は１スロツトに１
発づつ信号を発する。受信タイミング信号発生回路５１
は８進カウンタ４９の出力に応じて受信タイミング信号
を生成し、初期化制御部５３および受信スロットカウン
タ５５に送る。

初期化制御部５３はフレームヘッダ検出部３９からフレ
ームヘッダ検出信号が送られてから所定の時間を経過し
たのち８進カウンタ４９をリセットする。すなわち、第
３図に示すようにフレームヘッダＦＨが検出されてから
時間Ｔが経過したのち、８進カウンタ４９をリセットす
る。

受信スロットカウンタ５５は、受信タイミング信号発生
回路５１を介して８進カウンタ４９から送られる信号を
カウントするごとに１づつ歩進し、カウント値を’ＭＡ
Ｐ５９に送る。バッファ切換タイミング発生回路５７は
受信スロットカウンタ５５のカウント値が所定の値にな
ったときに、アドレスセレクタ６１．６３、ケート６５
．６７、データセレクタ７３に信号を送る。たとえば、
第３図に示す時間Ｔがインターフェイスフレームの５個
のスロットに相当する場合、受信スロットカウンタ５５
のカウント値が「５」になったときにバッファ切換タイ
ミング発生回路５７から信号が発せられる。以後、イン
ターフェイスフレームの先頭になるごとに、バッファ切
換タイミング発生回路５７から信号が発せられる。ＭＡ
Ｐ５９はループ上のフレーム２１のデータスロットのデ
ータとンターフェイスフレーム１９のデータスロットの
データの対応関係を示すデータを記憶し、受信バッファ
６９．７１の読み出し用アドレスを出力する。

アドレスセレクタ６１．６３はバッファ切換タイミング
発生回路５７の指示に応じて動作し、−方のアドレスセ
レクタが読み出し用のアドレスを選択している際には他
方のアドレスセレクタが書込み用のアドレスを選択する
ように構成される。

すなわち、アドレスセレクタ６１にはスロットカウンタ
４５から書込み用のアドレスが、ＭＡＰ５９から読み出
し用のアドレスが送られ、バッファ切換タイミング発生
回路５７の指示に応じてどちらかの信号が選択されて受
信バッファ６９に送られる。同様にアドレスセレクタ６
３は、スロットカウンタ４５から送られる書込み用のア
ドレスとＭＡＰ５９から送られる読み出し用のアドレス
の一方を選択し、受信バッファ７１に送る。ゲート６５
．６７はバッファ切換タイミング発生回路５７によって
動作し、一方が開いているときには他方が閉じるように
構成される。受信バッファ６９．７１はそれぞれゲート
６５．６７から送られるデータを記憶するもので、４０
９Ｂスロット分の容量を有している。受信バッファ６９
．７１のアドレスは、それぞれアドレスセレクタ６１．
６３から送られ、受信バッファ６９．７１の出力はデー
タセレクタ７３に送られる。データセレクタ７３は、バ
ッファ切換タイミング発生回路５７の指示に応じて受信
バッファ６９．７１から出力されるデータのうちいずれ
か一方を選択して並直変換回路７５に送る。並直変換回
路７５はデータセレクタ７３から送られるパラレル型の
データをシリアル型に変換し、第７図に示すインターフ
ェイスフレーム１９上に搭載する。

なお、第１図は局の受信系について図示したものであり
、送信系にも同様の回路が具備される。

この場合、受信バッファ６９．７１の代りに第２図（ｂ
）に示されるように送信バッファ７７．７９が設けられ
る。

次に本実施例の主要な動作について説明する。

第２図（ａ）は受信バッファ６９．７１の動作を示すも
ので、前述したように一方の受信バッファが書込み状態
となっている場合には、他方の受信バッファは読み出し
状態となっている。第２図（ａ）の場合は、受信バッフ
ァ６９が書込み状態となっており、受信バッファ７１が
読み出し状態となっている。すなわち、受信バッファ６
９には、アドレスセレクタ６１を介してスロットカウン
タ４５から書込み用のアドレスが送られ、このとき開と
なっているゲート６５を介してラッチ４７から送られる
データがこの受信バッファ６９に書込まれる。このとき
ゲート６７は閉じており、受信バッファ７１にはアドレ
スセレクタ６３を介してＭＡＰ５９から送られる読み出
し用のアドレスが入力され、このアドレスに対応するデ
ータが読み出され、データセレクタ７３を介して並直変
換回路７５に送られる。そして１フレ一ム周期で受信バ
ッファ６９．７１の読出し書込み動作が切替わる。

送信の場合には第２図（ｂ）に示されるように、送信バ
ッファ７７が書込み状態のときには、送信バッファ７９
は読み出し状態となっており、この２つの送信バッファ
７７．７９の書込みと読み出しの動作が交互に切換えら
れ、インターフェイスフレームからループ上のフレーム
にデータが送られる。

第４図はループ上のフレーム２１からインターフェイス
フレーム１９にデータを送る場合の受信バッファ６９．
７１の動作を示したものである。

受信バッファ６９はデータＤ１を記憶しており、この受
信バッファ６９からデータＤ１がインターフェイスフレ
ーム１９に書込まれているときには、受信バッファ７１
にはループ上のフレーム２１からデータＤ２が書込まれ
ている。

受信バッファ６９の書込み用動作が終了する時刻ｔ１に
おいて、バッファ切換タイミング発生回路５７から信号
が発せられ、受信バッファ６９．７１が切換わり受信バ
ッファ６９が書込み状態となり、受信バッファ７１は読
み出し状態となる。

この時刻ｔ１においては、ループ上のフレームのプリア
ンプルＰの部分が受信バッファ６９に書込まれる状態と
なる。受信バッファ６９はプリアンプルＰを書込んだの
ち、データＤ３を書込む。このとき受信バッファ７１に
記憶されていたデータＤ２がインターフェイスフレーム
１９に書込まれる。

時刻ｔ２において、受信バッファ６９．７１は再び切換
わるが、この切換わった瞬間において受信バッファ７１
はプリアンプルＰを書込んだのちデータＤ４を書込む。

このようにバッファ６９．７１の動作が切換わる時刻に
おいて、書込み側の受信バッファにはプリアンプルＰが
書込まれたのちデータが書込まれ、その後、次のフレー
ムのプリアンプルＰの一部が書込まれる。したがって、
ループ側のクロックと周辺機器側のクロックに位相差が
生じ切換え時刻が若干変わっても、切換え時刻において
はプリアンプルＰが受信バッファに書込まれるようにな
っている。このためプリアンプルＰのデータの読込みが
確実に行われなくても、真のデータスロットは確実に受
信バッファに書込まれるのでデータの消失を防ぐことが
できる。

第５図は送信側について図示したものである。

送信側においてはインターフェイスフレーム１つのデー
タが送信バッファ７７．７９の一方に書込まれ、他方の
送信バッファからデータが読み出され、ループ状のフレ
ーム２１にデータが搭載される。この場合においても送
信バッファ７７．７９が切換えられる時刻ｔ＋＋、ｔ１
２・・・においては、ループ状のフレームのプリアンプ
ルＰが局を通過しているときに行われるので、データの
消失が発生することはない。なお、この場合、インター
フェイスフレームは接続機器側で生成するので、そのフ
レーム位相はループ側のフレーム位相と全く関係をもっ
ていない。そこで送信用バッファ７７．７９にインター
フェイスフレームのスロットを書込む前に、１フレ一ム
分のサイクリックファイフォ（ＦＩＦＯ）を用いて、フ
レーム位相をループ側のプリアンプルの中間まで初期設
定時にシフトを行う。

なお、本発明はその技術的思想の範囲内において種々の
変更が可能である。本実施例においてループ上のフレー
ムのスロット数は４０９６としたが、このスロット数に
限定されるものでないことは明らかである。またスロッ
トの構成の仕方も本実施例ではループ上のフレームのス
ロットを９ビツトとし、インターフェイスフレームのス
ロットを８ビツトとしたが、この数に限定されるもので
はない。

また本実施例では、バッファの切換えタイミングをルー
プ上のフレームのプリアンプルＰにくるようにしたが、
プリアンプルＰに限らず、接続機器側で使用しないスロ
ットがあれば、その部分で切換えるようにしてもよい。

［発明の効果］ 以上詳細に説明したように本発明によれば、バッファの
切換えタイミングをループ上のフレームのデータスロッ
トでない部分で行うようにしたので、データの消失を防
ぐことができる。

【図面の簡単な説明】 第１図は本発明に係るデータ伝送方式の局内の受信系の
構成を示すブロック図、第２図は受信バッファおよび送
信バッファの動作を示す図、第３図はループ上のフレー
ムとインターフェイスフレームを示す図、第４図は受信
動作の説明図、第５図は送信動作の説明図、第６図はル
ープネットワークの概略構成を示す図、第７図はインタ
ーフェイスフレームのフォーマット図、第８図はループ
上のフレームのフォーマット図である。 ５３・・・・・・・・・初期化制御部 ５７・・・・・・・・・バッファ切換タイミング発生回
路６９．７１・・・受信バッファ ７７．７９・・・送信バッファ 出願人　　　　　　日本電信電話株式会社出願人　　　
　　　株式会社　東芝 代理人　弁理士　　須　山　佐　−

Claims (1)

1. 【特許請求の範囲】 複数の局がループ状に接続されデータスロットとその他
   の部分からなるフレームがマルチフレーム形式で前記ル
   ープ上に周回されてデータ伝送が行われ、 前記各局は接続機器と接続されインターフェイスフレー
   ムによりデータの伝送が行われ、一方のバッファがルー
   プ上のフレームまたはインターフェイスフレームからデ
   ータを書込んでいるときには他方のバッファからインタ
   ーフェイスフレームまたはループ上のフレームにデータ
   が読み出され、書込み動作と読み出し動作が交互に入換
   わる少なくとも二つのバッファを各局は有し、前記バッ
   ファの書込み動作と読み出し動作の切換えタイミングを
   ループ上のフレームのデータスロットでない部分が局に
   あるときに行うことを特徴とするデータ伝送方式。