JP3268337B2 - 回線切替方式 - Google Patents
回線切替方式Info
- Publication number
- JP3268337B2 JP3268337B2 JP07304392A JP7304392A JP3268337B2 JP 3268337 B2 JP3268337 B2 JP 3268337B2 JP 07304392 A JP07304392 A JP 07304392A JP 7304392 A JP7304392 A JP 7304392A JP 3268337 B2 JP3268337 B2 JP 3268337B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- line
- circuit
- working
- protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は回線切替方式、特に現用
Ｎ回線と予備１回線を有する（１＋Ｎ）回線切替システ
ムの送端側で用いられる回線切替方式に関する。
Ｎ回線と予備１回線を有する（１＋Ｎ）回線切替システ
ムの送端側で用いられる回線切替方式に関する。
【０００２】
【従来の技術】一般に、回線切替方式は、無線通信にお
いてフェージング等により回線品質が劣化しても一定の
通信を確保するために、現用回線を予備回線に切り替え
る方式である。特に、ディジタル無線通信では１ビット
のエラーも生じさせないで回線切替を回線単位に行う
（１＋Ｎ）ヒットレス回線切替システムが採用されてき
ている。
いてフェージング等により回線品質が劣化しても一定の
通信を確保するために、現用回線を予備回線に切り替え
る方式である。特に、ディジタル無線通信では１ビット
のエラーも生じさせないで回線切替を回線単位に行う
（１＋Ｎ）ヒットレス回線切替システムが採用されてき
ている。
【０００３】従来の回線切替方式の一例を図４に示す。
同図において、Ｔは送端側、Ｒは受端側である。送端側
Ｔは、現用信号の符号変換を行う符号変換回路１１と、
制御信号により現用信号を予備回線に送出する送端切替
回路１２と、現用回線信号および予備回線信号に無線用
情報信号を多重化し、それぞれ現用回線，予備回線に送
出する多重化回路１４と、予備回線監視用の信号を発生
するパイロット信号発生回路１８と、回線切替時の各種
制御を行う送端回線切替制御回路２０とを備える。
同図において、Ｔは送端側、Ｒは受端側である。送端側
Ｔは、現用信号の符号変換を行う符号変換回路１１と、
制御信号により現用信号を予備回線に送出する送端切替
回路１２と、現用回線信号および予備回線信号に無線用
情報信号を多重化し、それぞれ現用回線，予備回線に送
出する多重化回路１４と、予備回線監視用の信号を発生
するパイロット信号発生回路１８と、回線切替時の各種
制御を行う送端回線切替制御回路２０とを備える。
【０００４】又、受端側Ｒは、回線の異常の有無を監視
する回線監視回路１５と、多重化信号から必要な情報信
号を分離する分離化回路１６と、現用回線から予備回線
にヒットレス切替を行うヒットレス切替回路１７と、予
備回線のパイロット信号を検出するパイロット信号検出
回路１９と、回線切替時の各種制御を行う受端回線切替
制御回路２１とを備える。
する回線監視回路１５と、多重化信号から必要な情報信
号を分離する分離化回路１６と、現用回線から予備回線
にヒットレス切替を行うヒットレス切替回路１７と、予
備回線のパイロット信号を検出するパイロット信号検出
回路１９と、回線切替時の各種制御を行う受端回線切替
制御回路２１とを備える。
【０００５】このような構成におけるヒットレス切替の
一般的な切替シーケンスは次のようにして行う。先ず、
受端側Ｒでは、回線監視回路１５によって現用回線の障
害Ａが検知されると、予備回線の回線監視回路１５によ
って予備回線の障害の有無Ｂを調べ、さらにパイロット
信号検出回路１９の出力から予備回線の使用状態確認Ｃ
を行う。その結果、予備回線が使用可能であるときは送
端側Ｔで送端並列動作Ｄを開始する。次に、受端側Ｒに
おいて障害用現用信号２０６と予備回線信号２０７とを
比較し、ビット及び信号の位相が合致したと確認された
後、ヒットレス切替回路１７によってヒットレス切替Ｅ
を行う。これにより障害回線の救済が完了する。
一般的な切替シーケンスは次のようにして行う。先ず、
受端側Ｒでは、回線監視回路１５によって現用回線の障
害Ａが検知されると、予備回線の回線監視回路１５によ
って予備回線の障害の有無Ｂを調べ、さらにパイロット
信号検出回路１９の出力から予備回線の使用状態確認Ｃ
を行う。その結果、予備回線が使用可能であるときは送
端側Ｔで送端並列動作Ｄを開始する。次に、受端側Ｒに
おいて障害用現用信号２０６と予備回線信号２０７とを
比較し、ビット及び信号の位相が合致したと確認された
後、ヒットレス切替回路１７によってヒットレス切替Ｅ
を行う。これにより障害回線の救済が完了する。
【０００６】
【発明が解決しようとする課題】このような従来の回線
切替方式においては、送端並列切替時に予備回線のフレ
ーム信号の位相が急峻に変化するため、入力したフレー
ム信号により内部回路を制御している多重化回路１４は
内部回路が一旦リセット状態になって初期化されてしま
う。このため、後続の中継局においてはフレーム同期が
外れて同期再確立動作が行われるようになり、中継局数
に比例して予備回線の復旧に時間がかかり、ヒットレス
切替シーケンスに必要な高速性が失われてしまうという
問題が生じる。本発明の目的は、後続中継局におけるフ
レーム同期回路の同期外れを回避し、ヒットレス切替シ
ーケンスに必要な高速性を損なうことのない回線切替方
式を提供することにある。
切替方式においては、送端並列切替時に予備回線のフレ
ーム信号の位相が急峻に変化するため、入力したフレー
ム信号により内部回路を制御している多重化回路１４は
内部回路が一旦リセット状態になって初期化されてしま
う。このため、後続の中継局においてはフレーム同期が
外れて同期再確立動作が行われるようになり、中継局数
に比例して予備回線の復旧に時間がかかり、ヒットレス
切替シーケンスに必要な高速性が失われてしまうという
問題が生じる。本発明の目的は、後続中継局におけるフ
レーム同期回路の同期外れを回避し、ヒットレス切替シ
ーケンスに必要な高速性を損なうことのない回線切替方
式を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、送端側の回線
切替装置の基準となる基準フレーム信号と基準クロック
を発生する基準信号発生回路と、予備回線に送出される
現用回線信号を一旦記憶手段に記憶し、前記基準フレー
ム信号により読み出して前記現用目線信号と予備回線信
号のフレーム信号の位相の変化を吸収し、常に一定の位
相で予備回線信号を送出する位相吸収回路とを備える。
位相吸収回路は、入力クロックと入カフレーム信号に基
づいて書き込みクロックを発生させる回路と、基準クロ
ックと基準フレーム信号に基づいて読み出しクロックを
発生させる回路と、書き込みクロックのタイミングで入
力信号を記憶し、読み出しクロックのタイミングで記憶
内容を読み出す複数のメモリと、当該メモリから出力さ
れるパラレル信号をシリアル信号に変換するパラレル−
シリアル変換回路とで構成される。
切替装置の基準となる基準フレーム信号と基準クロック
を発生する基準信号発生回路と、予備回線に送出される
現用回線信号を一旦記憶手段に記憶し、前記基準フレー
ム信号により読み出して前記現用目線信号と予備回線信
号のフレーム信号の位相の変化を吸収し、常に一定の位
相で予備回線信号を送出する位相吸収回路とを備える。
位相吸収回路は、入力クロックと入カフレーム信号に基
づいて書き込みクロックを発生させる回路と、基準クロ
ックと基準フレーム信号に基づいて読み出しクロックを
発生させる回路と、書き込みクロックのタイミングで入
力信号を記憶し、読み出しクロックのタイミングで記憶
内容を読み出す複数のメモリと、当該メモリから出力さ
れるパラレル信号をシリアル信号に変換するパラレル−
シリアル変換回路とで構成される。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例に係る回線切替方式を示す
ブロック図である。同図において、Ｔは送端側、Ｒは受
端側であり、送端側Ｔには従来と同様に符号変換回路１
１、送端切替回路１２、多重化回路１４、及び送端回線
切替制御回路２０を備えるとともに、新たに基準信号を
発生する基準信号発生回路１０と、位相吸収回路１３を
備えている。又、受端側Ｒには従来と同様に、回線監視
回路１５、分離化回路１６、ヒットレス切替回路１７、
パイロット信号検出回路１９、及び受端回線切替制御回
路２１を備えている。
る。図１は本発明の一実施例に係る回線切替方式を示す
ブロック図である。同図において、Ｔは送端側、Ｒは受
端側であり、送端側Ｔには従来と同様に符号変換回路１
１、送端切替回路１２、多重化回路１４、及び送端回線
切替制御回路２０を備えるとともに、新たに基準信号を
発生する基準信号発生回路１０と、位相吸収回路１３を
備えている。又、受端側Ｒには従来と同様に、回線監視
回路１５、分離化回路１６、ヒットレス切替回路１７、
パイロット信号検出回路１９、及び受端回線切替制御回
路２１を備えている。
【０００９】前記送端側Ｔに設けた基準信号発生回路１
０は、送端側Ｔの回線切替システムの基準となるクロッ
クとフレームパルスを基準信号２０２として発生する。
この基準信号２０２に同期して各符号変換回路１１は入
力した現用信号２０１を符号変換し、パイロット信号発
生回路１８はパイロット信号２０８を発生する。又、前
記位相吸収回路１３は、基準信号発生回路１０からの基
準信号２０２と、送端切替回路１２からの入力信号２０
４を入力し、予備回線の多重化回路１４に出力信号２０
５を出力する。この位相吸収回路１３の構成を図２に示
す。同図において、２２，２３はメモリ、２４は書き込
みクロック発生回路、２５は読み出しクロック発生回
路、２６はパラレル−シリアル変換回路である。そし
て、この位相吸収回路１３の入力信号２０４は入力デー
タ２２４と入力フレームパルス２０９と入力クロック２
１６とからなり、基準信号２０２は基準フレームパルス
２１８と基準クロック２１７とからなる。出力信号２０
５は出力データ２２０と基準フレームパルス２１８と基
準クロック２１７とからなる。
０は、送端側Ｔの回線切替システムの基準となるクロッ
クとフレームパルスを基準信号２０２として発生する。
この基準信号２０２に同期して各符号変換回路１１は入
力した現用信号２０１を符号変換し、パイロット信号発
生回路１８はパイロット信号２０８を発生する。又、前
記位相吸収回路１３は、基準信号発生回路１０からの基
準信号２０２と、送端切替回路１２からの入力信号２０
４を入力し、予備回線の多重化回路１４に出力信号２０
５を出力する。この位相吸収回路１３の構成を図２に示
す。同図において、２２，２３はメモリ、２４は書き込
みクロック発生回路、２５は読み出しクロック発生回
路、２６はパラレル−シリアル変換回路である。そし
て、この位相吸収回路１３の入力信号２０４は入力デー
タ２２４と入力フレームパルス２０９と入力クロック２
１６とからなり、基準信号２０２は基準フレームパルス
２１８と基準クロック２１７とからなる。出力信号２０
５は出力データ２２０と基準フレームパルス２１８と基
準クロック２１７とからなる。
【００１０】前記書き込みクロック発生回路２４は、入
力クロック２１６から書き込みクロック２１０，２１１
を発生するカウンタと、入力フレームパルス２０９で前
記カウンタを初期化するゲートにより構成される。読み
出しクロック発生回路２５も同様に、基準クロック２１
７から読み出しクロック２１２，２１３を発生するカウ
ンタと、基準フレームパルス２１８で前記カウンタを初
期化するゲートにより構成される。又、メモリ２２，２
３はそれぞれ書き込みクロック２１０，２１１のタイミ
ングで入力データ２２４を記憶し、読み出しクロック２
１２，２１３のタイミングで記憶内容を読み出してパラ
レル信号２１４，２１５を出力する記憶回路により構成
される。更に、パラレル−シリアル変換回路２６は、メ
モリ２２，２３から出力された記憶内容であるパラレル
信号２１４，２１５を選択するゲートと多重化回路によ
り構成される。
力クロック２１６から書き込みクロック２１０，２１１
を発生するカウンタと、入力フレームパルス２０９で前
記カウンタを初期化するゲートにより構成される。読み
出しクロック発生回路２５も同様に、基準クロック２１
７から読み出しクロック２１２，２１３を発生するカウ
ンタと、基準フレームパルス２１８で前記カウンタを初
期化するゲートにより構成される。又、メモリ２２，２
３はそれぞれ書き込みクロック２１０，２１１のタイミ
ングで入力データ２２４を記憶し、読み出しクロック２
１２，２１３のタイミングで記憶内容を読み出してパラ
レル信号２１４，２１５を出力する記憶回路により構成
される。更に、パラレル−シリアル変換回路２６は、メ
モリ２２，２３から出力された記憶内容であるパラレル
信号２１４，２１５を選択するゲートと多重化回路によ
り構成される。
【００１１】図３（ａ）は基準フレームパルス２１８に
対して入力データ２２４、入力フレームパルス２０９を
図に示す位相で入力した場合のタイミングチャートであ
る。図３（ｂ）は図３（ａ）に対して入力データ２２
４’，入力フレームパルス２０９’が１ビット位相だけ
遅れた状態で入力された場合のタイミングチャートであ
る。図３（ａ）において、入力フレームパルス２０９に
初期化された書き込みクロック２１０，２１１により入
力データ２２４はそれぞれメモリ２２，２３に書き込ま
れる。メモリ２２，２３の内容２２ａ，２３ａは、基準
フレームパルス２１８に初期化された読み出しクロック
２１２，２１３によりそれぞれ読み出される。これらの
読み出しデータ２１４，２１５はパラレル−シリアル変
換され、基準フレームパルス２１８に初期化された出力
データ２２０を得る。
対して入力データ２２４、入力フレームパルス２０９を
図に示す位相で入力した場合のタイミングチャートであ
る。図３（ｂ）は図３（ａ）に対して入力データ２２
４’，入力フレームパルス２０９’が１ビット位相だけ
遅れた状態で入力された場合のタイミングチャートであ
る。図３（ａ）において、入力フレームパルス２０９に
初期化された書き込みクロック２１０，２１１により入
力データ２２４はそれぞれメモリ２２，２３に書き込ま
れる。メモリ２２，２３の内容２２ａ，２３ａは、基準
フレームパルス２１８に初期化された読み出しクロック
２１２，２１３によりそれぞれ読み出される。これらの
読み出しデータ２１４，２１５はパラレル−シリアル変
換され、基準フレームパルス２１８に初期化された出力
データ２２０を得る。
【００１２】同様に図３（ｂ）において、入力フレーム
パルス２０９’に初期化された書き込みクロック２１
０’，２１１’により入力データ２２４’はそれぞれメ
モリ２２，２３に書き込まれる。メモリ２２，２３の内
容２２ａ’、２３ａ’は基準フレームパルス２１８に初
期化された読み出しクロック２１２，２１３によりそれ
ぞれ読み出される。これらの読み出しデータ２１４’，
２１５’はパラレル−シリアル変換され基準フレームパ
ルス２１８に初期化された出力データ２２０’を得る。
この出力データ２２０’は図３（ａ）の出力データ２２
０と一致しており、位相吸収回路１３は１ビットの位相
の変化を吸収したことになる。
パルス２０９’に初期化された書き込みクロック２１
０’，２１１’により入力データ２２４’はそれぞれメ
モリ２２，２３に書き込まれる。メモリ２２，２３の内
容２２ａ’、２３ａ’は基準フレームパルス２１８に初
期化された読み出しクロック２１２，２１３によりそれ
ぞれ読み出される。これらの読み出しデータ２１４’，
２１５’はパラレル−シリアル変換され基準フレームパ
ルス２１８に初期化された出力データ２２０’を得る。
この出力データ２２０’は図３（ａ）の出力データ２２
０と一致しており、位相吸収回路１３は１ビットの位相
の変化を吸収したことになる。
【００１３】以上のように構成された回線切替方式の動
作を説明する。現用信号２０１は符号変換回路１１によ
り基準信号２０２の基準フレームパルス２１８に同期し
た符号変換出力２０３を送端切替回路１２と多重化回路
１４とに分岐する。多重化回路１４は無線用情報信号を
多重化した現用信号２２１を出力する。受端側の動作は
図４に示す従来例と同様なので省略する。通常、パイロ
ット信号２０８は位相吸収回路１３で基準信号２０２の
基準フレームパルス２１８に初期化され、多重化回路１
４により無線情報信号を多重化して予備回線に送出され
ている。回線障害等で送並切替を行ったときには、現用
信号２０３が送端切替回路１２により選択され、予備回
線への入力信号２０４はパイロット信号２０８から現用
信号２０３に切り替えられる。このときフレーム位相が
急峻に変化するが、位相吸収回路１３により基準信号２
０２の基準フレームパルス２１８に初期化され位相の変
化が常に吸収されるため、多重化回路１４は初期化され
ることなく多重化信号２１９が予備回線に送出される。
すなわち、図２で説明したように、入力信号２０４とし
ての現用信号２０３を、位相吸収回路１３において入力
信号２０４の入力フレームパルス２０９によりメモリ２
２，２３に書き込み、基準信号２０２の基準フレームパ
ルス２１８によって読み出すことにより位相の変化が吸
収される。
作を説明する。現用信号２０１は符号変換回路１１によ
り基準信号２０２の基準フレームパルス２１８に同期し
た符号変換出力２０３を送端切替回路１２と多重化回路
１４とに分岐する。多重化回路１４は無線用情報信号を
多重化した現用信号２２１を出力する。受端側の動作は
図４に示す従来例と同様なので省略する。通常、パイロ
ット信号２０８は位相吸収回路１３で基準信号２０２の
基準フレームパルス２１８に初期化され、多重化回路１
４により無線情報信号を多重化して予備回線に送出され
ている。回線障害等で送並切替を行ったときには、現用
信号２０３が送端切替回路１２により選択され、予備回
線への入力信号２０４はパイロット信号２０８から現用
信号２０３に切り替えられる。このときフレーム位相が
急峻に変化するが、位相吸収回路１３により基準信号２
０２の基準フレームパルス２１８に初期化され位相の変
化が常に吸収されるため、多重化回路１４は初期化され
ることなく多重化信号２１９が予備回線に送出される。
すなわち、図２で説明したように、入力信号２０４とし
ての現用信号２０３を、位相吸収回路１３において入力
信号２０４の入力フレームパルス２０９によりメモリ２
２，２３に書き込み、基準信号２０２の基準フレームパ
ルス２１８によって読み出すことにより位相の変化が吸
収される。
【００１４】この結果、予備回線信号は一定のフレーム
位相を保つことになり、回線切替時のフレーム同期外れ
をなくし再同期に要する復旧時間をなくすことができる
のでヒットレス切替シーケンスに必要な高速性を損なう
ことのない回線切替方式を提供することができる。尚、
以上の説明においては例として位相吸収回路に２ビット
メモリを使用して２ビットまでの位相変動を吸収してフ
レーム位相を一定にして出力するものとしたが、これに
限られることはなく、メモリ数を増加させることにより
位相吸収の範囲も増加させることができるという効果が
あることは明らかである。
位相を保つことになり、回線切替時のフレーム同期外れ
をなくし再同期に要する復旧時間をなくすことができる
のでヒットレス切替シーケンスに必要な高速性を損なう
ことのない回線切替方式を提供することができる。尚、
以上の説明においては例として位相吸収回路に２ビット
メモリを使用して２ビットまでの位相変動を吸収してフ
レーム位相を一定にして出力するものとしたが、これに
限られることはなく、メモリ数を増加させることにより
位相吸収の範囲も増加させることができるという効果が
あることは明らかである。
【００１５】
【発明の効果】以上説明したように本発明の回線切替方
式によれば、送端側に基準信号発生回路と、これから出
力される基準信号に基づいて動作される位相吸収回路と
を備えることにより、予備回線に送出される現用回線信
号を一旦記憶手段に記憶し、前記基準フレーム信号によ
り読み出して現用回線信号と予備回線信号のフレーム信
号の位相の変化を吸収し、常に一定の位相で予備回線の
多重化回路へフレーム信号を入力するので、後続の中継
局でのフレーム同期外れを起こすことなく高速性を損な
うことのない回線切替を行うことができるという効果が
ある。
式によれば、送端側に基準信号発生回路と、これから出
力される基準信号に基づいて動作される位相吸収回路と
を備えることにより、予備回線に送出される現用回線信
号を一旦記憶手段に記憶し、前記基準フレーム信号によ
り読み出して現用回線信号と予備回線信号のフレーム信
号の位相の変化を吸収し、常に一定の位相で予備回線の
多重化回路へフレーム信号を入力するので、後続の中継
局でのフレーム同期外れを起こすことなく高速性を損な
うことのない回線切替を行うことができるという効果が
ある。
【図１】本発明の回線切替方式の一実施例のブロック構
成図である。
成図である。
【図２】位相吸収回路のブロック図である。
【図３】位相吸収回路における各信号のタイミングチャ
ートである。
ートである。
【図４】従来の回線切替方式の一例のブロック構成図で
ある。
ある。
１０ 基準信号発生回路 １１ 符号変換回路 １２ 送端切替回路 １３ 位相吸収回路 １４ 多重化回路 １５ 回線監視回路 １６ 分離化回路 １７ ヒットレス切替回路 １８ パイロット信号発生回路 １９ パイロット信号検出回路 ２０ 送端回線切替制御回路 ２１ 受端回線切替制御回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０４Ｌ 7/00 Ｈ０４Ｌ 7/00 Ｚ 7/08 7/08 Ｚ (56)参考文献 特開 平３−117237（ＪＰ，Ａ) 特開 平３−272231（ＪＰ，Ａ) 特開 昭53−115120（ＪＰ，Ａ) 特開 昭62−81142（ＪＰ，Ａ) 特開 平４−46430（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 現用Ｎ回線に設けられて現用信号をそれ
ぞれ符号変換する符号変換回路と、予備回線の運用状態
を監視するためのパイロット信号発生回路と、現用回線
から分岐した現用信号を予備回線に選択送出する切替回
路と、その切替を制御する制御回路と、現用回線信号お
よび予備回線信号に無線用情報信号を多重化してそれぞ
れ現用Ｎ回線と予備回線に送出する多重化回路とを備
え、現用Ｎ回線のうちいずれか１つの回線に回線障害等
が生じたとき、送端並列動作を行い当該回線と予備回線
とに同一の多重化信号を伝送させるように送端側を構成
してなる（１＋Ｎ）回線切替システムにおいて、前記送
端側の回線切替装置の基準となる基準フレーム信号と基
準クロックを発生する基準信号発生回路と、予備回線に
送出される現用回線信号を一旦記憶手段に記憶し、前記
基準フレーム信号により読み出して前記現用回線信号と
予備回線信号のフレーム信号の位相の変化を吸収し、常
に一定の位相で予備回線信号を送出する位相吸収回路と
を備えたことを特徴とする回線切替方式。 - 【請求項２】 前記位相吸収回路は、入力クロックと入
力フレーム信号に基づいて書き込みクロックを発生させ
る回路と、基準クロックと基準フレーム信号に基づいて
読み出しクロックを発生させる回路と、書き込みクロッ
クのタイミングで入力信号を記憶し、読み出しクロック
のタイミングで記憶内容を読み出す複数のメモリと、当
該メモリから出力されるパラレル信号をシリアル信号に
変換するパラレル−シリアル変換回路とで構成される請
求項１記載の回線切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07304392A JP3268337B2 (ja) | 1992-02-26 | 1992-02-26 | 回線切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07304392A JP3268337B2 (ja) | 1992-02-26 | 1992-02-26 | 回線切替方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05244127A JPH05244127A (ja) | 1993-09-21 |
| JP3268337B2 true JP3268337B2 (ja) | 2002-03-25 |
Family
ID=13506949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07304392A Expired - Lifetime JP3268337B2 (ja) | 1992-02-26 | 1992-02-26 | 回線切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3268337B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2550887B2 (ja) * | 1993-10-20 | 1996-11-06 | 日本電気株式会社 | 回線切替装置 |
-
1992
- 1992-02-26 JP JP07304392A patent/JP3268337B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05244127A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6829315B1 (en) | Alignment of parallel data channels using header detection signaling | |
| JP3268337B2 (ja) | 回線切替方式 | |
| US20220278747A1 (en) | Optical transmission device and optical transmission system | |
| JP3657229B2 (ja) | 距離測定システムにおける位相差遅延制御システム | |
| US4785464A (en) | Method and device for regenerating the integrity of the bit rate in a plesiosynchronous system | |
| JPH07297803A (ja) | データ速度変換装置 | |
| EP0409168B1 (en) | Elastic store memory circuit | |
| US7308004B1 (en) | Method and apparatus of multiplexing and demultiplexing communication signals | |
| JPH07123247B2 (ja) | デイジタルデ−タ伝送方法 | |
| JPS6346616B2 (ja) | ||
| JPH04263531A (ja) | ディジタル無線伝送方式 | |
| JP3202379B2 (ja) | パケットフレーム伝送方式 | |
| JPS61101142A (ja) | デ−タ保護回路 | |
| JP3070546B2 (ja) | 警報転送回路 | |
| JP2000092146A (ja) | マルチモデム伝送装置 | |
| JPH0210938A (ja) | データ伝送方式 | |
| JP2919212B2 (ja) | セルシーケンス同期回路の遅延減少方式 | |
| JP3161795B2 (ja) | 位相制御装置 | |
| JP2820191B2 (ja) | キャリア間遅延調整回路 | |
| CN1067823C (zh) | 数据通信通道及公务通道保护设备 | |
| JPH0834461B2 (ja) | フレ−ムアライナ回路 | |
| JP2723529B2 (ja) | （１＋ｎ）ヒットレス回線切替装置 | |
| JPH0145257B2 (ja) | ||
| JPH0716182B2 (ja) | 複数のディジタル伝送路終端方式 | |
| JP2001119362A (ja) | コントロールタイムスロット中継回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 11 |