JP2723529B2 - （１＋ｎ）ヒットレス回線切替装置 - Google Patents
（１＋ｎ）ヒットレス回線切替装置Info
- Publication number
- JP2723529B2 JP2723529B2 JP63044258A JP4425888A JP2723529B2 JP 2723529 B2 JP2723529 B2 JP 2723529B2 JP 63044258 A JP63044258 A JP 63044258A JP 4425888 A JP4425888 A JP 4425888A JP 2723529 B2 JP2723529 B2 JP 2723529B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching
- signal
- line
- pass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、無線ディジタル伝送における（１＋Ｎ）ヒ
ットレス回線切替装置に関するものである。
ットレス回線切替装置に関するものである。
［従来の技術］ 従来の装置においては、装置出力ジッタ規格の制限か
ら、デスタッフ系ジッタ抑圧回路におけるジッタ通過域
（雑音帯域幅）を極力低く抑えジッタ特性を良好に保っ
ている。
ら、デスタッフ系ジッタ抑圧回路におけるジッタ通過域
（雑音帯域幅）を極力低く抑えジッタ特性を良好に保っ
ている。
さらに、復調器においてはBit Error Rate（以下B.E.
R）特性を良好にするため、ジッタ抑圧回路において同
様にジッタ通過域を低く抑えB.E.R特性を良好に保って
いる。
R）特性を良好にするため、ジッタ抑圧回路において同
様にジッタ通過域を低く抑えB.E.R特性を良好に保って
いる。
しかし、（１＋Ｎ）ヒットレス回線切替系に同様の技
術を適用した場合、回線切替時におけるデスタッフ系ジ
ッタ抑圧回路およびクロック系ジッタ抑圧回路の応答時
間が長くなる。これにより、ヒットレス切替に必須の現
用・予備回線間のビットおよび位相合致確認時間が長く
なり、ヒットレス切替シーケンスに必要な高速性が失わ
れるという問題がある。
術を適用した場合、回線切替時におけるデスタッフ系ジ
ッタ抑圧回路およびクロック系ジッタ抑圧回路の応答時
間が長くなる。これにより、ヒットレス切替に必須の現
用・予備回線間のビットおよび位相合致確認時間が長く
なり、ヒットレス切替シーケンスに必要な高速性が失わ
れるという問題がある。
［解決すべき問題点］ 本発明は、無線ディジタル伝送方式の（１＋Ｎ）シス
テム構成のヒットレス回線切替時における現用・予備間
のビットおよび位相合致確認時間の短縮と、装置出力ジ
ッタ量の低減およびB.E.R特性の良好さとを同時に達成
しうる（１＋Ｎ）ヒットレス回線切替装置の提供を目的
とする。
テム構成のヒットレス回線切替時における現用・予備間
のビットおよび位相合致確認時間の短縮と、装置出力ジ
ッタ量の低減およびB.E.R特性の良好さとを同時に達成
しうる（１＋Ｎ）ヒットレス回線切替装置の提供を目的
とする。
［問題点の解決手段］ 前記目的を達成するため、本発明の（１＋Ｎ）ヒット
レス回線切替装置は、Ｎ個の現用回線中、いずれか１つ
の回線で回線障害が発生した時に送端側が送端並列動作
をして当該回線と他の１個の予備回線とで同一の信号を
伝送させるようにした（１＋Ｎ）ヒットレス回線切替装
置であって、 前記予備回線の送端側に設けられた、送端並列動作の
情報を伝送信号に多重する多重化手段と、受端側の予備
回線に設けられた、前記送端並列動作の情報を抽出する
機能を備えた分離化回路及び復調器を備え、 前記分離化回路には、切替信号抽出回路によって抽出
した送端並列動作情報により、ジッタ抑圧回路の電圧制
御発振回路の制御信号を低域通過回路を通る低域信号成
分系から高域通過成分系を通る系に切替える切替回路を
備え、 前記復調器には、切替信号抽出回路によって抽出した
送端並列動作情報により復調回路内の電圧制御発振回路
の制御信号を低域通過回路を通る低域信号成分系から高
域通過成分系を通る系に切替える切替回路とを備え、 かつ、Ｎ個の現用受信系に、現用／予備用の切替制御
信号にしたがって切替動作をするヒットレス切替回路を
備えた構成としてある。
レス回線切替装置は、Ｎ個の現用回線中、いずれか１つ
の回線で回線障害が発生した時に送端側が送端並列動作
をして当該回線と他の１個の予備回線とで同一の信号を
伝送させるようにした（１＋Ｎ）ヒットレス回線切替装
置であって、 前記予備回線の送端側に設けられた、送端並列動作の
情報を伝送信号に多重する多重化手段と、受端側の予備
回線に設けられた、前記送端並列動作の情報を抽出する
機能を備えた分離化回路及び復調器を備え、 前記分離化回路には、切替信号抽出回路によって抽出
した送端並列動作情報により、ジッタ抑圧回路の電圧制
御発振回路の制御信号を低域通過回路を通る低域信号成
分系から高域通過成分系を通る系に切替える切替回路を
備え、 前記復調器には、切替信号抽出回路によって抽出した
送端並列動作情報により復調回路内の電圧制御発振回路
の制御信号を低域通過回路を通る低域信号成分系から高
域通過成分系を通る系に切替える切替回路とを備え、 かつ、Ｎ個の現用受信系に、現用／予備用の切替制御
信号にしたがって切替動作をするヒットレス切替回路を
備えた構成としてある。
［実施例］ 次に、本発明の好適な実施例を図面に基づき説明す
る。
る。
第５図には（１＋Ｎ）ヒットレス回線切替システムの
一例が示されており、同図において、30は送端切替回
路、31は多重化回路、32は復調器、33は変調器、34は回
線監視回路、35は分離化回路、37はパイロット信号発生
回路、38は送端回線切替制御回路、39は受端回線切替制
御回路、40はヒットレス切替回路、41はパイロット信号
検出回路、301、302は伝送信号、303はパイロット信
号、305は予備回線の受信信号、306,307は伝送信号、30
8は回線切替制御信号である。
一例が示されており、同図において、30は送端切替回
路、31は多重化回路、32は復調器、33は変調器、34は回
線監視回路、35は分離化回路、37はパイロット信号発生
回路、38は送端回線切替制御回路、39は受端回線切替制
御回路、40はヒットレス切替回路、41はパイロット信号
検出回路、301、302は伝送信号、303はパイロット信
号、305は予備回線の受信信号、306,307は伝送信号、30
8は回線切替制御信号である。
第１図、第３図には、本発明のデスタッフ系ジッタ抑
圧回路、クロック系ジッタ抑圧回路が示され、第２図、
第４図には従来のデスタッフ系ジッタ抑圧回路、クロッ
ク系ジッタ抑圧回路の一例が示されている。
圧回路、クロック系ジッタ抑圧回路が示され、第２図、
第４図には従来のデスタッフ系ジッタ抑圧回路、クロッ
ク系ジッタ抑圧回路の一例が示されている。
同図において、１は記憶回路、２は位相比較回路、３
は電圧制御発振回路、４は低域通過回路、５は切替回
路、６は切替信号抽出回路、10は識別器、11はクロック
抽出回路、12は位相比較回路、13は低域通過回路、14は
電圧制御発振回路、15は切替信号抽出回路、101,203は
位相比較回路出力信号、102,204は低域信号成分、104,2
05は電圧制御発振回路出力信号、105,201は第２図〜第
４図に示す回路への入力信号である。
は電圧制御発振回路、４は低域通過回路、５は切替回
路、６は切替信号抽出回路、10は識別器、11はクロック
抽出回路、12は位相比較回路、13は低域通過回路、14は
電圧制御発振回路、15は切替信号抽出回路、101,203は
位相比較回路出力信号、102,204は低域信号成分、104,2
05は電圧制御発振回路出力信号、105,201は第２図〜第
４図に示す回路への入力信号である。
そして、第５図におけるヒットレス切替の一般的な切
替シーケンスは、送・受端回線切替制御回路38,39を通
して現用回線の障害Ａにより予備回線障害の有無Ｂおよ
び予備回線の使用状態確認Ｃを行った後、送端並列動作
Ｄを行う。
替シーケンスは、送・受端回線切替制御回路38,39を通
して現用回線の障害Ａにより予備回線障害の有無Ｂおよ
び予備回線の使用状態確認Ｃを行った後、送端並列動作
Ｄを行う。
次に受端側において、障害が発生した現用回線の伝送
信号307と予備回線の伝送信号305との比較により信号の
位相が確認された後、切替（ヒットレス切替）Ｅが行わ
れ、障害回線の救済が完了する。
信号307と予備回線の伝送信号305との比較により信号の
位相が確認された後、切替（ヒットレス切替）Ｅが行わ
れ、障害回線の救済が完了する。
そして、第１図、第２図に示されるデスタッフ系ジッ
タ抑圧回路は、第５図のヒットレス切替回路40に前置さ
れる分離化回路35に含まれ、第３図、第４図に示すクロ
ック系ジッタ抑圧回路は、復調器32に含まれるものであ
る。
タ抑圧回路は、第５図のヒットレス切替回路40に前置さ
れる分離化回路35に含まれ、第３図、第４図に示すクロ
ック系ジッタ抑圧回路は、復調器32に含まれるものであ
る。
ヒットレス切替シーケンス中に第２図、第４図で示す
従来回路を存在する場合、ヒットレス切替動作Ａが発動
し送端並列動作Ｄが行われると、予備回線伝送路の分離
化回路35内のデスタッフ系ジッタ抑圧回路は正常時予備
回線を伝達するパイロット信号303から伝送信号302の入
力に変化する。
従来回路を存在する場合、ヒットレス切替動作Ａが発動
し送端並列動作Ｄが行われると、予備回線伝送路の分離
化回路35内のデスタッフ系ジッタ抑圧回路は正常時予備
回線を伝達するパイロット信号303から伝送信号302の入
力に変化する。
同様に、復調器32内に含まれるクロック系ジッタ抑圧
回路も同じように入力信号が変化する。
回路も同じように入力信号が変化する。
デスタッフ系ジッタ抑圧回路（第２図）は装置出力ジ
ッタ特性を良好に保つため低域通過回路４により通過域
を極力低く抑えている。クッロク系ジッタ抑圧回路（第
４図）は、B.E.R特性を良好に保つために上記同様低域
通過回路13を用いてジッタ通過域を極力低く抑えてい
る。
ッタ特性を良好に保つため低域通過回路４により通過域
を極力低く抑えている。クッロク系ジッタ抑圧回路（第
４図）は、B.E.R特性を良好に保つために上記同様低域
通過回路13を用いてジッタ通過域を極力低く抑えてい
る。
すなわち、両回路とも位相比較回路出力信号101,203
の低域信号成分102,204で電圧制御発振回路3,14を制御
している。
の低域信号成分102,204で電圧制御発振回路3,14を制御
している。
しかし、この場合、両回路（第２図，第４図）とも入
力105,201の変化に対する電圧制御発振回路出力信号10
4,205の位相応答は非常に遅くなり、後続区間に伝送信
号を復元して供給するのに相当の時間を要する。
力105,201の変化に対する電圧制御発振回路出力信号10
4,205の位相応答は非常に遅くなり、後続区間に伝送信
号を復元して供給するのに相当の時間を要する。
このため、ヒットレス切替シーケンス中の現用・予備
回線信号比較に相当の時間を要し、ヒットレス切替シー
ケンスの高速性が失われるという欠点を有する。
回線信号比較に相当の時間を要し、ヒットレス切替シー
ケンスの高速性が失われるという欠点を有する。
第１図、第３図は欠点であるジッタ特性、B.E.R特性
と切替シーケンスの高速性の相反関係を改善することを
目的とした本発明の実施例を示すブロック図である。第
２図、第４図と同一番号については全く同一機能、動作
をする。
と切替シーケンスの高速性の相反関係を改善することを
目的とした本発明の実施例を示すブロック図である。第
２図、第４図と同一番号については全く同一機能、動作
をする。
ヒットレス切替動作Ａが発動すると同時に、従来例と
同様に送端並列動作Ｄが行われる。このとき、この送端
並列動作を回線切替制御信号308として予備回線の多重
化回路31で多重化し後続区間へ伝送する。
同様に送端並列動作Ｄが行われる。このとき、この送端
並列動作を回線切替制御信号308として予備回線の多重
化回路31で多重化し後続区間へ伝送する。
多重化回路31は、出力信号に補助信号等を多重化（付
加）するために同期変換を行っている。同期変換は従来
よりよく知られているパルススタックフィング方式ある
いは速度変換方式により達成される。
加）するために同期変換を行っている。同期変換は従来
よりよく知られているパルススタックフィング方式ある
いは速度変換方式により達成される。
後続区間では、この付加された回線切替制御信号308
を切替信号抽出回路６を用いて抽出する。このとき、予
備回線伝送路のデスタッフ系ジッタ抑圧回路（第１図）
は、パイロット信号303から伝送信号302への入力変化に
迅速に対応できるよう、切替回路５を前述した切替信号
抽出回路６で抽出した制御信号103で制御する。すなわ
ち位相比較回路出力信号101（高域成分を含めた信号成
分）そのもので電圧制御発振回路３を制御する構成とな
る。クロック系ジッタ抑圧回路についても上記デスタッ
フ系ジッタ抑圧回路内の動作と同様な動作をする。
を切替信号抽出回路６を用いて抽出する。このとき、予
備回線伝送路のデスタッフ系ジッタ抑圧回路（第１図）
は、パイロット信号303から伝送信号302への入力変化に
迅速に対応できるよう、切替回路５を前述した切替信号
抽出回路６で抽出した制御信号103で制御する。すなわ
ち位相比較回路出力信号101（高域成分を含めた信号成
分）そのもので電圧制御発振回路３を制御する構成とな
る。クロック系ジッタ抑圧回路についても上記デスタッ
フ系ジッタ抑圧回路内の動作と同様な動作をする。
この様な構成によると、デスタッフ系ジッタ抑圧回
路、クロック系ジッタ抑圧回路内の夫々の電圧制御発振
回路出力信号104,205の位相応答は非常に速くなる。そ
のため迅速に後続区間に伝送信号を復元してヒットレス
切替回路40に供給することが可能となり、現用・予備回
線信号比較に要する時間が減少し、高速性が保たれるこ
とになる。
路、クロック系ジッタ抑圧回路内の夫々の電圧制御発振
回路出力信号104,205の位相応答は非常に速くなる。そ
のため迅速に後続区間に伝送信号を復元してヒットレス
切替回路40に供給することが可能となり、現用・予備回
線信号比較に要する時間が減少し、高速性が保たれるこ
とになる。
そして、ヒットレス切替動作が完了したことによる情
報は、ヒットレス切替回路40からの返答情報を用いて切
替回路5,16を元に戻すことにより、すなわち、位相比較
回路出力信号101,203を低域通過回路4,13を通して得た
低域信号成分102,204により電圧制御発振回路3,14を制
御する構成により、ジッタ特性並びにB.E.R特性を良好
に保つことが可能となる。
報は、ヒットレス切替回路40からの返答情報を用いて切
替回路5,16を元に戻すことにより、すなわち、位相比較
回路出力信号101,203を低域通過回路4,13を通して得た
低域信号成分102,204により電圧制御発振回路3,14を制
御する構成により、ジッタ特性並びにB.E.R特性を良好
に保つことが可能となる。
なお、本構成は送端からの一方向伝送路を使用して行
われているが、切替構成は双方向伝送で構成されるため
双方向伝送路を使用して制御信号を授受する構成に拡張
することもできる。
われているが、切替構成は双方向伝送で構成されるため
双方向伝送路を使用して制御信号を授受する構成に拡張
することもできる。
［発明の効果］ 以上説明したように、本発明によれば、ジッタ特性、
B.E.R特性を良好に保ちつつ、かつヒットレス切替シー
ケンスの高速性をも兼備える装置構成が可能となる。
B.E.R特性を良好に保ちつつ、かつヒットレス切替シー
ケンスの高速性をも兼備える装置構成が可能となる。
第１図は本発明のデスタッフ系ジッタ抑圧回路図、 第２図は従来例のデスタッフ系ジッタ抑圧回路図、 第３図は本発明のクロック系ジッタ抑圧回路図、 第４図は従来例のクロック系ジッタ抑圧回路図、 第５図は本発明の回路に使用される一般的な（１＋Ｎ）
ヒットレス回線切替システム構成図である。 ２……位相比較回路 ３……電圧制御発振回路 ４……低域通過回路 ５……切替回路 ６……切替信号抽出回路 11……クロック抽出回路 12……位相比較回路 13……低域通過回路 14……電圧制御発振回路 15……切替信号抽出回路
ヒットレス回線切替システム構成図である。 ２……位相比較回路 ３……電圧制御発振回路 ４……低域通過回路 ５……切替回路 ６……切替信号抽出回路 11……クロック抽出回路 12……位相比較回路 13……低域通過回路 14……電圧制御発振回路 15……切替信号抽出回路
フロントページの続き (56)参考文献 特開 昭60−249429（ＪＰ，Ａ) 特開 平１−109838（ＪＰ，Ａ) 特開 平１−119128（ＪＰ，Ａ) 特開 平１−149633（ＪＰ，Ａ)
Claims (1)
- 【請求項１】Ｎ個の現用回線中、いずれか１つの回線で
回線障害が発生したときに送端側が送端並列動作をして
当該回線と他の１個の予備回線とで同一の信号を伝送さ
せるようにした（１＋Ｎ）ヒットレス回線切替装置であ
って、 前記予備回線の送端側に設けられた、送端並列動作の情
報を伝送信号に多重する多重化手段と、受端側の予備回
線に設けられた、前記送端並列動作の情報を抽出する機
能を備えた分離化回路及び復調器を備え、 前記分離化回路には、切替信号抽出回路によって抽出し
た送端並列動作情報により、ジッタ抑圧回路の電圧制御
発振回路の制御信号を低域通過回路を通る低域信号成分
系から高域通過成分系を通る系に切替える切替回路を備
え、 前記復調器には、切替信号抽出回路によって抽出した送
端並列動作情報により復調回路内の電圧制御発振回路の
制御信号を低域通過回路を通る低域信号成分系から高域
通過成分系を通る系に切替える切替回路とを備え、 かつ、Ｎ個の現用受信系に、現用／予備用の切替制御信
号にしたがって切替動作をするヒットレス切替回路を備
えた ことを特徴とする（１＋Ｎ）ヒットレス回線切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63044258A JP2723529B2 (ja) | 1988-02-29 | 1988-02-29 | （１＋ｎ）ヒットレス回線切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63044258A JP2723529B2 (ja) | 1988-02-29 | 1988-02-29 | （１＋ｎ）ヒットレス回線切替装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01272242A JPH01272242A (ja) | 1989-10-31 |
| JP2723529B2 true JP2723529B2 (ja) | 1998-03-09 |
Family
ID=12686491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63044258A Expired - Fee Related JP2723529B2 (ja) | 1988-02-29 | 1988-02-29 | （１＋ｎ）ヒットレス回線切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2723529B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60249429A (ja) * | 1984-05-24 | 1985-12-10 | Fujitsu Ltd | 位相同期回路 |
-
1988
- 1988-02-29 JP JP63044258A patent/JP2723529B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01272242A (ja) | 1989-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0642663B2 (ja) | ディジタル通信方式の中間中継局 | |
| JP2723529B2 (ja) | （１＋ｎ）ヒットレス回線切替装置 | |
| US11588550B2 (en) | Optical transmission device and optical transmission system | |
| JP3750546B2 (ja) | 無線ｌａｎを用いた回線バックアップシステム | |
| JPH06125354A (ja) | ループ型ｌａｎにおける網同期設定方式 | |
| JP2637796B2 (ja) | 回線切替方式 | |
| JP3230652B2 (ja) | 回線切替装置 | |
| JPS6228903B2 (ja) | ||
| JP2567707B2 (ja) | 現用ー予備回線切替方法 | |
| JP2806534B2 (ja) | 回線切替システム | |
| JP2000092146A (ja) | マルチモデム伝送装置 | |
| KR0141641B1 (ko) | 데이타 통신시스템의 데이타 복원회로 | |
| JPH01154646A (ja) | 回線切替可能なディジタル通信方式 | |
| JPH05244127A (ja) | 回線切替方式 | |
| JP2937783B2 (ja) | スタッフ同期方式 | |
| JP2708303B2 (ja) | Ｆｍ多重放送受信回路 | |
| JPH0560693B2 (ja) | ||
| JPH0457142B2 (ja) | ||
| JPS643103B2 (ja) | ||
| JPS6225005Y2 (ja) | ||
| JP2944322B2 (ja) | データ多重化装置 | |
| JP2616695B2 (ja) | 回線切替装置 | |
| JPS60102036A (ja) | 同期切替方式 | |
| JPS62128235A (ja) | 送信端局装置 | |
| JPH04291844A (ja) | ツイン・パス切替装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |