JPH01272242A - （１＋ｎ）ヒットレス回線切替装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は無線ディジタ、ル伝送における（１＋Ｎ）ヒツ
トレス回線切替装置に関するものである。

［従来の技術］ 従来の装置においては、装置用カシツタ規格の制限から
、デスタッフ系ジッタ抑圧回路におけるジッタ通過域（
雑音帯域幅）を極力低く抑えジッタ特性を良好に保って
いる。

さらに、復調器においてはＢｉｔ　Ｅｒｒｏｒ　Ｒａｔ
ｅ（以下Ｂ、Ｅ、Ｒ）特性を良好にするなめ、ジッタ抑
圧回路において同様にジッタ通過域を低く抑えＢ、Ｅ、
Ｒ特性を良好に保っている。

しかし、（１＋Ｎ）ヒツトレス回線切替系に同様の技術
を適用した場合、回線切替時におけるデスタッフ系ジッ
タ抑圧回路およびクロック系ジッタ抑圧回路の応答時間
が長くなる。これにより、ヒツトレス切替に必須の現用
・予備回線間のビットおよび位相合致確認時間が長くな
り、ヒツトレス切替シーケンスに必要な高速性が失われ
るという問題がある。

［解決すべき問題点］ 本発明は、無線ディジタル伝送方式の（１＋Ｎ　）シス
テム構成のヒツトレス回線切替時における現用・予備間
のビットおよび位相合致確認時間の短縮と、装置用カシ
ツタ量の低減およびＢ、Ｅ、Ｒ特性の良好さとを同時に
達成しうる（１＋Ｎ）ヒツトレス回線切替装置を提供す
ることを目的とする。

［問題点の解決手段］ 前記目的を達成するため、本発明によれば、ディジタル
無線伝送路の＜１＋Ｎ）ヒツトレス−回線切替システム
（但しＮ≧１）における予備回線伝送路のジッタ抑圧回
路であって、 位相比較回路出力信号の低域信号成分で電圧制御発振回
路を制御する系と、前記位相比較回路出力信号の高域成
分を含めた信号成分で電圧制御発振回路を制御する系と
、を切替信号抽出回路の制御信号により切替えるよう構
成されている。

［実施例］ 次に本発明の好適な実施例を図面に基づき説明する。

第５図には（１＋Ｎ＞ヒツトレス回線切替システムの一
例が示されており、同図において、３０は送端切替回路
、３１は多重化回路、３２は復調器、３３は変調器、３
４は回線監視ｍ１路、３５は分離化回路、３７はパイロ
ット信号検出回路、３８は送端回線切替制御回路、３９
は受端回線切替制御回路、４０はヒツトレス切替切替回
路、３０１は伝送信号、３０２はパイロット信号、３０
３．３０４は伝送信号、３０５は回線切替制御信号であ
る。

第１図、第３図には、本発明のデスタッフ系ジッタ抑制
回路、クロック系ジッタ抑制回路が示され、第２図、第
４図には従来のデスタッフ系ジッタ抑制回路、クロック
系ジッタ抑制回路の一例が示されている。

同図において、１は記憶回路、２は位相比較回路、３は
電圧制御発振回路、４は低域通過回路、５は切替回路、
６は切替信号抽出回路、１０は識別回路、１１はクロッ
ク抽出回路、１２は位相比較回路、１３は低域通過回路
、１４は電圧制御発振回路、１５は切替信号抽出回路、
１０１゜２０３は位相比較回路出力信号、１０１，２０
３は低域信号成分、１０４，２０５は電圧制御発振回路
出力信号、１０５，２０１は第２図〜第４図に示す回路
への入力信号である。

そして、第５図におけるヒツトレス切替の一最的な切替
シーケンスは、送・受端回線切替制御回路３８．３９を
通して現用回線の障＄Ａにより予備回線障害の有無Ｂお
よび予備回線の使用状態確認Ｃを行った後、送端並列動
作りを行う。

次に受端側において障害現用回線伝送信号３０３と予備
回線伝送信号３０４との比較によりヒツトおよび信号の
位相が確認された後、切替（ヒツトレス切替）Ｅが行わ
れ、障害回線の救済が完了する。

そして、第１図、第２図に示されるデスタッフ系ジッタ
抑圧回路は、第５図のヒツトレス切替回路４０に前置さ
れる分離化回路３５に含まれ、第　３図、第４図に示す
クロック系ジッタ抑圧回路は、復調器３２に含まれるも
のである。

ヒツトレス切替シーケンス中に第２図、第４図で示す従
来回路が存在する場合、ヒツトレス切替動作Ａが発動し
送端並列動作りが行われると、予備（７！Ｉ線伝送路の
分離化回路３５内のデスタッフ系ジッタ抑圧回路は正常
時予備回線を伝送するパイロット信号３０２から伝送信
号３０１の入力に変化する。

同様に、復調器３２内に含まれるクロック系ジッタ抑圧
回路も同じように入力信号が変化する。

デスタッフ系ジッタ抑圧回路（第２図）は、装置出力ジ
ッタ特性を良好に保つため低域通過回路４によりジッタ
通過域を極力低く抑えている。りロック系ジッタ抑圧回
路（第４図）は、Ｂ、Ｅ。

Ｒ特性を良好に保つために上記同様低域通過回路１４を
用いてジッタ通過域を極力低く抑えている。

すなわち、両回路とも位相比較回路出力信号１０１．２
０３の低域信号成分１０２，２０４で電圧制御発振回路
３，１４を制御している。

しかし、この場合、両回路（第２，４図）とも入力１０
５，２０１の変化に対する電圧制御発振回路出力信号１
０４，２０５の位相応答は非常に遅くなり、後続区間に
伝送信号３０４を復元して供給するのに相当の時間を要
する。

このためヒツトレス切替シーケンス中の現用・予備回線
信号比較に相当の時間を要し、ヒツトレス切替シーケン
スの高速性が失われるという欠点を有する。

第１図、第３図は上記欠点であるジッタ特性、Ｂ、Ｅ、
Ｒ特性と切替シーケンスの高速性の相反関係を改善する
ことを目的とした本発明の実施例を示すブロック図であ
る。第２図、第４図と同一番号については全く同一機能
、動作をする。

ヒツトレス切替動作Ａが発動すると同時に、従来例と同
様に送端並列動作りが行われる。このとき、この送端並
列動作を回線切替制御信号３０５として予備回線の多重
化回路３１で多重化し後続区間へ伝送する。

多重化回路３１は、出力信号に補助信号等を多重化（付
加）するなめに同期変換を行っている。

同期変換は従来よりよく知られているパルススタッフィ
ング方式あるいは速度変換方式により達成される。

後続区間では、この付加された回線切替制御信号３０５
を切替信号抽出回路６を用いて抽出する。

このとき、予備回線伝送路のデスタッフ系ジッタ抑圧回
路（第１図）は、パイロット信号３０２がら伝送信号３
０１への入力変化に迅速に対応できる様、切替回路５を
前述した切替信号抽出回路６で抽出した制御信号１０３
で制御する。すなわち位相比較回路出力信号１０１（高
域成分を含めた信号成分）そのもので電圧制御発振回路
３を制御する構成となる。クロック系ジッタ抑圧回路に
ついても上記デスタッフ系ジッタ抑圧回路内の動作と同
様な動作をする。

この様な構成によると、デスタッフ系ジッタ抑圧回路、
クロック系ジッタ抑圧回路内のそれぞれの電圧制御発振
回路出力信号１０４，２０５の位相応答は非常に速くな
る。そのため迅速゛に後続区間に伝送信号３０４を復元
してヒツトレス切替回路４０に供給することが可能とな
り、現用・予備回線信号比較に要する時間が減少し高速
性が保たれることになる。

そして、ヒツトレス切替動作が完了したことによる情報
も、回線切替制御信号３０４、あるいは直接ヒツトレス
切替回路４０からの返答情報を用いて切替回路５，１５
を元に戻すことにより、すなわち、位相比較回路出力信
号１０１，２０３を低域通過回路４，１３を通して得た
低域信号成分１０２．２０４により電圧制御発振回路３
，１４を制御する構成により、ジッタ特性並びにＢ、Ｅ
。

Ｒ特性を良好に保つことが可能となる。

なお、本構成は送端からの一方向伝送路を使用して行わ
れているが、切替構成は双方向伝送で構成されるため双
方向伝送路を使用して制御信号を授受する構成に拡張す
ることもできる。

［発明の効果］ 以上説明したように、本発明によれば、ジッタ特性、Ｂ
、Ｅ、Ｒ特性を良好に保ちつつかつヒツトレス切替シー
ケンスの高速性をも兼備える装置構成が可能となる。

【図面の簡単な説明】

第１図は本発明のデスタッフ系ジッタ抑圧回路図、 第２図は従来例のデスタッフ系ジッタ抑圧回路図、 第３図は本発明のクロック系ジッタ抑圧回路図、第４図
は従来例のクロック系ジッタ抑圧回路図、第５図は本発
明の回路に使用される一般的なく１＋Ｎ）ヒツトレス回
線切替システム構成図である。 ２・・・位相比較回路 ３・・・電圧制御発振回路 ４・・・低域通過回路 ５・・・切替回路 ６・・・切替信号抽出回路 １１・・・クロック抽出回路 １２・・・位相比較回路 １３・・・低域通過回路 １４・・・電圧制御発振回路 １５・・・切替信号抽出回路 代理人　弁理士　渡　辺　喜　平 第１図 ■

Claims (1)

1. 【特許請求の範囲】 ディジタル無線伝送路の（１＋Ｎ）ヒットレス回線切替
   システム（但しＮ≧１）における予備回線伝送路のジッ
   タ抑圧回路であって、 位相比較回路出力信号の低域信号成分で電圧制御発振回
   路を制御する系と、前記位相比較回路出力信号の高域成
   分を含めた信号成分で電圧制御発振回路を制御する系と
   、を切替信号抽出回路の制御信号により切替える切替回
   路を備えたことを特徴とする（１＋Ｎ）ヒットレス回線
   切替装置。