JPS62128235A - 送信端局装置 - Google Patents
送信端局装置Info
- Publication number
- JPS62128235A JPS62128235A JP60268053A JP26805385A JPS62128235A JP S62128235 A JPS62128235 A JP S62128235A JP 60268053 A JP60268053 A JP 60268053A JP 26805385 A JP26805385 A JP 26805385A JP S62128235 A JPS62128235 A JP S62128235A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- locked loop
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は送信端局装置に関し、特にディジタル信号伝送
方式におけるディジタル信号を多重化する送信端局装置
に関する。
方式におけるディジタル信号を多重化する送信端局装置
に関する。
従来技術
近年、高密磨ディジタル伝送方式の開発が進められ、そ
の中でも１６ＱＡＭ（１６相直交位相撮幅変調）方式が
すでに実用段階に入っており、今後ますます多値多相変
調方式の実用化がはかられる。しかしながら、多値多相
の変調方式は伝送路の歪をうけやすく回線の劣化をおこ
しやすいために、回線の瞬断率が悪化しやすい。この瞬
断率を改善する一つの方法として、その予備回線に入力
データ信号を切換えて伝送する方法がある。
の中でも１６ＱＡＭ（１６相直交位相撮幅変調）方式が
すでに実用段階に入っており、今後ますます多値多相変
調方式の実用化がはかられる。しかしながら、多値多相
の変調方式は伝送路の歪をうけやすく回線の劣化をおこ
しやすいために、回線の瞬断率が悪化しやすい。この瞬
断率を改善する一つの方法として、その予備回線に入力
データ信号を切換えて伝送する方法がある。
第３図はかかるディジタル信号伝送方式の主要ブロック
構成図である。図において、１は送信切換装置、２は送
信端局装置、３は変調器、４は復調器、５は受信端局装
置、６は受信切換装置、７はパイロット信号発生器、８
はパイロット信号検吊器、９は予備回線、１０．１１は
現用回線、１２は出力端子をそれぞれ示す。また８１．
８２はデータ信号を示す。
構成図である。図において、１は送信切換装置、２は送
信端局装置、３は変調器、４は復調器、５は受信端局装
置、６は受信切換装置、７はパイロット信号発生器、８
はパイロット信号検吊器、９は予備回線、１０．１１は
現用回線、１２は出力端子をそれぞれ示す。また８１．
８２はデータ信号を示す。
かかる構成において、ディジタル信号伝送方式の回線を
切換える方法を第３図によって説明する。
切換える方法を第３図によって説明する。
例えば現用回線１０が伝送路の歪やその他の原因で切断
されると、パイロット信号発生器７によって発生したパ
イロット信号が送信切換装＠１を介して予備回線９の送
信端局装置２に送出されてそこで多重化される。この多
重化された信号は変調器３に送られて変調され送信され
る。
されると、パイロット信号発生器７によって発生したパ
イロット信号が送信切換装＠１を介して予備回線９の送
信端局装置２に送出されてそこで多重化される。この多
重化された信号は変調器３に送られて変調され送信され
る。
受信された信号は復調器４にて復調され、この復調され
た信号が受信端局装置５に送られ、この受信端局装置５
においてもとのパイロット信号にもどされる。そしてパ
イロット信号検出器已に送られてこのパイロット信号検
出器８でパイロット信号が検出されたことが確認される
。すると、送信切換装置１が動作し、データ信号Ｓ１は
予備回線９の送信端局装置に送られて多重化される。
た信号が受信端局装置５に送られ、この受信端局装置５
においてもとのパイロット信号にもどされる。そしてパ
イロット信号検出器已に送られてこのパイロット信号検
出器８でパイロット信号が検出されたことが確認される
。すると、送信切換装置１が動作し、データ信号Ｓ１は
予備回線９の送信端局装置に送られて多重化される。
多重化された信号は変調器３に送られ変調され送信され
る。受信された信号は復調器４で復調され、この復調さ
れた信号が受信端局装＠５でもとのデータＳ１にもどさ
れ、パイロット信号検出器８に送られる。このパイロッ
ト信号検出器８でパイロット信号と異なっていることが
確認されると、受信切換装置６が働いて、データ信号Ｓ
１は出力端子１２に出力される。
る。受信された信号は復調器４で復調され、この復調さ
れた信号が受信端局装＠５でもとのデータＳ１にもどさ
れ、パイロット信号検出器８に送られる。このパイロッ
ト信号検出器８でパイロット信号と異なっていることが
確認されると、受信切換装置６が働いて、データ信号Ｓ
１は出力端子１２に出力される。
第４図は上記の送信端局装置２の一例の要部ブロック構
成図である。図において、１３はケーブル等化回路、１
４はクロック信号抽出回路、１５゜１７は分周回路、１
６は符号変換回路、１８は位相比較器、１９は増幅器、
２０はループフィルタ、２１は電圧制御発振器（ＶＣＯ
）、２２は多重化回路を示す。また８１はデータ信号、
Ｓ３は多重化されたデータ信号、ＤＳＣはディジタルサ
ービスチャンネル信号、ＦＳはフレームパルス信号、Ｐ
Ｓはパリティパルス信号を示す。
成図である。図において、１３はケーブル等化回路、１
４はクロック信号抽出回路、１５゜１７は分周回路、１
６は符号変換回路、１８は位相比較器、１９は増幅器、
２０はループフィルタ、２１は電圧制御発振器（ＶＣＯ
）、２２は多重化回路を示す。また８１はデータ信号、
Ｓ３は多重化されたデータ信号、ＤＳＣはディジタルサ
ービスチャンネル信号、ＦＳはフレームパルス信号、Ｐ
Ｓはパリティパルス信号を示す。
このような回路構成では、データ信号Ｓ１はケーブル等
化回路１３により、ケーブルによって作られた歪を等化
される。そしてこの等化されたデータ信号からブロック
抽出回路１４によりクロック信号が抽出され、抽出され
たクロック信号は符号変換回路１６及び分周回路１５に
入力される。
化回路１３により、ケーブルによって作られた歪を等化
される。そしてこの等化されたデータ信号からブロック
抽出回路１４によりクロック信号が抽出され、抽出され
たクロック信号は符号変換回路１６及び分周回路１５に
入力される。
又、等化されたデータ信号は符号変換回路１６に送られ
、ＮＲＺ （ノッ（・リターンゼＯ）信号に符号変換さ
れる。符号変換されたデータは多重化回路２２に入力さ
れ多重化される。つまりＯＳＣ。
、ＮＲＺ （ノッ（・リターンゼＯ）信号に符号変換さ
れる。符号変換されたデータは多重化回路２２に入力さ
れ多重化される。つまりＯＳＣ。
ＦＳ、ＰＳ信号などの信号を挿入されて出力される。
分周回路１５から出力された信号と分周回路１７から出
力された信号とは、位相比較器１８にて位相比較され、
位相比較器出力信号は増幅器１９で増幅されてループフ
ィルタ２０で帯域制限される。そして、この帯域制限さ
れた信号により電圧制御発振器２１が制御される。電圧
制御発振器２１の出力信号は多重化回路２２と分周回路
２３とに送られる。
力された信号とは、位相比較器１８にて位相比較され、
位相比較器出力信号は増幅器１９で増幅されてループフ
ィルタ２０で帯域制限される。そして、この帯域制限さ
れた信号により電圧制御発振器２１が制御される。電圧
制御発振器２１の出力信号は多重化回路２２と分周回路
２３とに送られる。
以上の構成により、データ信号から抽出されたりＯツク
信号と、電圧制御発振器の出力信号とはそれぞれ分周回
路１５、分周回路２３の出力において位相が同期する。
信号と、電圧制御発振器の出力信号とはそれぞれ分周回
路１５、分周回路２３の出力において位相が同期する。
ところがこのような回路構成では、入力データ信号がパ
イロワ１〜信号から入力データ信号へ、又はデータ信号
からパイロット信号に切換ねることにより、クロック信
号抽出回路１４の出力のりＯツク信号の位相に不連続及
びクロック信号の出力断が生じる。このため分周回路１
５の出力では位相が急激に変動することになり、多重化
回路２２において誤りを生じることになる。つまり、か
かる構成の送信端局装置２を第２図の如きディジタル信
号伝送方式に使用すると、送信端局装置２への入力デー
タの断続つまりパイロツ１へ信号から入力データ信号に
かわるかあるいはその逆の場合、送信端局装置２内の多
重化回路２２に誤りが生じ、この誤りにより受信端局装
置５にフレーム同期はずれを発生させる。又電圧制御発
振器出力信号の位相が急激に変動することにより、復調
器４の再生クロック信号も急激に位相が変化してクロッ
ク信号の同期がはずれてしまうことにもなる。
イロワ１〜信号から入力データ信号へ、又はデータ信号
からパイロット信号に切換ねることにより、クロック信
号抽出回路１４の出力のりＯツク信号の位相に不連続及
びクロック信号の出力断が生じる。このため分周回路１
５の出力では位相が急激に変動することになり、多重化
回路２２において誤りを生じることになる。つまり、か
かる構成の送信端局装置２を第２図の如きディジタル信
号伝送方式に使用すると、送信端局装置２への入力デー
タの断続つまりパイロツ１へ信号から入力データ信号に
かわるかあるいはその逆の場合、送信端局装置２内の多
重化回路２２に誤りが生じ、この誤りにより受信端局装
置５にフレーム同期はずれを発生させる。又電圧制御発
振器出力信号の位相が急激に変動することにより、復調
器４の再生クロック信号も急激に位相が変化してクロッ
ク信号の同期がはずれてしまうことにもなる。
このように、送信端局装置２への入力データの断続に起
因して復調器４のクロック信号の同門はずれや受信端局
装置５にフレーム同期はずれが発生するという欠点があ
る。
因して復調器４のクロック信号の同門はずれや受信端局
装置５にフレーム同期はずれが発生するという欠点があ
る。
発明の目的
本発明の目的は、入力データの断続や入力データの切換
えによる復調器のクロック信号同期はずれや受信端局装
置のフレーム同期はずれを生じないようにした送信端局
装置を提供することである。
えによる復調器のクロック信号同期はずれや受信端局装
置のフレーム同期はずれを生じないようにした送信端局
装置を提供することである。
発明の構成
本発明によれば、ディジタル信号を多重化して送信する
送信端局装置であって、ディジタルデータ信号から抽出
されたクロック信号を入力とする第１のフェイズロック
ドループ回路と、この第１のフェイズロックドループ回
路の出力に応じたクロック信号を入力とする第２のフェ
イズロックドループ回路とを有し、前記第１のフェイズ
ロックドループ回路の出力を用いて前記ディジタルデー
タ信号を符号変換し、前記第２のフェイズロックドルー
プ回路の出力を用いて前記符号変換された信号を多重化
するよう構成したことを特徴とする送信端局装置が１！
７られる。
送信端局装置であって、ディジタルデータ信号から抽出
されたクロック信号を入力とする第１のフェイズロック
ドループ回路と、この第１のフェイズロックドループ回
路の出力に応じたクロック信号を入力とする第２のフェ
イズロックドループ回路とを有し、前記第１のフェイズ
ロックドループ回路の出力を用いて前記ディジタルデー
タ信号を符号変換し、前記第２のフェイズロックドルー
プ回路の出力を用いて前記符号変換された信号を多重化
するよう構成したことを特徴とする送信端局装置が１！
７られる。
そして、第１のフェイズロックドループ回路を第２のフ
ェイズロックドループ回路よりも狭帯域の周波数特性と
することを特徴としている。
ェイズロックドループ回路よりも狭帯域の周波数特性と
することを特徴としている。
実施例
本発明の一実施例を図面に基づいて説明する。
第１図は本発明の一実施例の送信端局装置の要部ブロッ
ク構成図であり、第４図と同等部分は同一符号により示
している。図において、入力データ信号Ｓ１はケーブル
等化回路１３により等化され、等化された入力データ信
号からクロック抽出回路１４によりクロック信号が抽出
される。この抽出されたクロック信号は電圧制御発振器
１４によりクロック信号が抽出される。この抽出された
クロック信号は電圧制御発搬器２１から出力された信号
と位相比較器１８により位相比較され、位相比較器１８
の出力が増幅器１９で増幅され、ループフィルタ２０で
帯域制限される。この帯域制限された信号は電圧制御発
振器２１を制御する。
ク構成図であり、第４図と同等部分は同一符号により示
している。図において、入力データ信号Ｓ１はケーブル
等化回路１３により等化され、等化された入力データ信
号からクロック抽出回路１４によりクロック信号が抽出
される。この抽出されたクロック信号は電圧制御発振器
１４によりクロック信号が抽出される。この抽出された
クロック信号は電圧制御発搬器２１から出力された信号
と位相比較器１８により位相比較され、位相比較器１８
の出力が増幅器１９で増幅され、ループフィルタ２０で
帯域制限される。この帯域制限された信号は電圧制御発
振器２１を制御する。
この電圧制御発振器２１の出力は入力データを符号変換
する符号変換回路１６と分周回路１５とに加えられる。
する符号変換回路１６と分周回路１５とに加えられる。
電圧制御発振器２６の出力は分周回路１７と多重化回路
２２とに入力される。分周回路１５，１７の出力は位相
比較器２３で位相比較される。この位相比較器２３の出
力信号は、増幅器２４及びループフィルタ２５を介して
電圧制御発掘器２６を制御する。一点鎖線２７内は、位
相比較器１８゜増幅器１９．ループフィルタ２０．電圧
制御発振器２１により構成される第１のフェイズロック
ドループである。鎖線２８内は、位相比較器２３゜増幅
器２４．ループフィルタ２５．電圧制御発振器２６によ
り構成される第２のフェイズロックドループである。
２２とに入力される。分周回路１５，１７の出力は位相
比較器２３で位相比較される。この位相比較器２３の出
力信号は、増幅器２４及びループフィルタ２５を介して
電圧制御発掘器２６を制御する。一点鎖線２７内は、位
相比較器１８゜増幅器１９．ループフィルタ２０．電圧
制御発振器２１により構成される第１のフェイズロック
ドループである。鎖線２８内は、位相比較器２３゜増幅
器２４．ループフィルタ２５．電圧制御発振器２６によ
り構成される第２のフェイズロックドループである。
ここで、第１及び第２のフェイズロックドループ２７及
び２８の周波数特性を、第２図のボード線図における点
線及び実線にて夫々示す如く予め設定しておく。すなわ
ち、第１のフェイズロックドループ２７を第２のフェイ
ズロックドループ２８よりも狭い帯域を有するような周
波数特性に設しておくのである。かかる周波数特性の設
定は、位相比較器の検波感度、増幅器の利１す、ループ
フィルタの定数、電圧制御発掘器の変調感度等を適宜選
定することにより可能となる。
び２８の周波数特性を、第２図のボード線図における点
線及び実線にて夫々示す如く予め設定しておく。すなわ
ち、第１のフェイズロックドループ２７を第２のフェイ
ズロックドループ２８よりも狭い帯域を有するような周
波数特性に設しておくのである。かかる周波数特性の設
定は、位相比較器の検波感度、増幅器の利１す、ループ
フィルタの定数、電圧制御発掘器の変調感度等を適宜選
定することにより可能となる。
こうすることにより、第１のフェイズロックドループ２
７が第２のフェイズロックドループ２８に対してバッフ
ァ的役目を果たすこととなり、入力データ信号の断続が
第１のフェイズロックドループ２７の位相同期のみに影
響を及ぼし、第２のフェイズロックドループ２８は第１
のフェイズロックドループ２７に十分追従可能となり、
よって、第２の７エイズロツクドルー１２８は位相同期
はずれを生ずることはない。
７が第２のフェイズロックドループ２８に対してバッフ
ァ的役目を果たすこととなり、入力データ信号の断続が
第１のフェイズロックドループ２７の位相同期のみに影
響を及ぼし、第２のフェイズロックドループ２８は第１
のフェイズロックドループ２７に十分追従可能となり、
よって、第２の７エイズロツクドルー１２８は位相同期
はずれを生ずることはない。
すなわち、第１図に示した送信端局装置をディジタル信
号伝送方式に用いることににす、送信端局装置への入力
データの断続や入力データの切換ねり等に起因して復調
器のクロック信号同期はずれや受信端局装置のフレーム
同期はずれが発生することがなくなる。
号伝送方式に用いることににす、送信端局装置への入力
データの断続や入力データの切換ねり等に起因して復調
器のクロック信号同期はずれや受信端局装置のフレーム
同期はずれが発生することがなくなる。
発明の効果
以上説明したように、本発明によれば、送信端装置への
入力データの断続又は入力データがかわることで、復調
器のクロック信号同期はずれや受信端局装置のフレーム
同期はずれを発生しないという効果があり、安定なディ
ジタル信号伝送方式を実現することができる。
入力データの断続又は入力データがかわることで、復調
器のクロック信号同期はずれや受信端局装置のフレーム
同期はずれを発生しないという効果があり、安定なディ
ジタル信号伝送方式を実現することができる。
第１図は本発明の実施例のブロック図、第２図は第１図
のフェイズロックドループの特性を示すボード線図、第
３図は本発明が適用されるディジタル信号伝送方式を説
明するブロック図、第４図は従来の送信端局装置のブロ
ック図である。 主要部分の符号の説明 １６・・・・・・符号変換回路 ２２・・・・・・多重化回路
のフェイズロックドループの特性を示すボード線図、第
３図は本発明が適用されるディジタル信号伝送方式を説
明するブロック図、第４図は従来の送信端局装置のブロ
ック図である。 主要部分の符号の説明 １６・・・・・・符号変換回路 ２２・・・・・・多重化回路
Claims (2)
- （１）ディジタル信号を多重化して送信する送信端局装
置であって、ディジタルデータ信号から抽出されたクロ
ック信号を入力とする第１のフェイズロックドループ回
路と、この第１のフェイズロックドループ回路の出力に
応じたクロック信号を入力とする第２のフェイズロック
ドループ回路とを有し、前記第１のフェイズロックドル
ープ回路の出力を用いて前記ディジタルデータ信号を符
号変換し、前記第２のフェイズロックドループ回路の出
力を用いて前記符号変換された信号を多重化するよう構
成したことを特徴とする送信端局装置。 - （２）前記第１のフェイズロックドループ回路は前記第
２のフェイズロックドループ回路よりも狭帯域の周波数
特性を有することを特徴とする特許請求の範囲第１項の
送信端局装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60268053A JPS62128235A (ja) | 1985-11-28 | 1985-11-28 | 送信端局装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60268053A JPS62128235A (ja) | 1985-11-28 | 1985-11-28 | 送信端局装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62128235A true JPS62128235A (ja) | 1987-06-10 |
Family
ID=17453226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60268053A Pending JPS62128235A (ja) | 1985-11-28 | 1985-11-28 | 送信端局装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62128235A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS515942A (ja) * | 1974-07-04 | 1976-01-19 | Hitachi Ltd | |
| JPS60134525A (ja) * | 1983-12-21 | 1985-07-17 | Matsushita Electric Ind Co Ltd | 同期信号回路 |
| JPS6043031B2 (ja) * | 1978-10-26 | 1985-09-26 | 富士通株式会社 | 赤外線検知装置 |
-
1985
- 1985-11-28 JP JP60268053A patent/JPS62128235A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS515942A (ja) * | 1974-07-04 | 1976-01-19 | Hitachi Ltd | |
| JPS6043031B2 (ja) * | 1978-10-26 | 1985-09-26 | 富士通株式会社 | 赤外線検知装置 |
| JPS60134525A (ja) * | 1983-12-21 | 1985-07-17 | Matsushita Electric Ind Co Ltd | 同期信号回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0315970B1 (en) | Channel switching system | |
| EP1183781B1 (en) | Data clock recovery circuit | |
| US5276712A (en) | Method and apparatus for clock recovery in digital communication systems | |
| US4862457A (en) | Radio transmission system having simplified error coding circuitry and fast channel switching | |
| JPH0642663B2 (ja) | ディジタル通信方式の中間中継局 | |
| EP0209306B1 (en) | Phase-locked clock regeneration circuit for digital transmission systems | |
| EP1104113A2 (en) | Clock and data recovery circuit for optical receiver | |
| WO1981002656A1 (en) | Method and apparatus for demodulating quadriphase differential transmissions | |
| US7203240B2 (en) | Method of recovering clock signal using user clock code in TDM digital video signal and transmitting/receiving apparatus used for the method | |
| JPH08139642A (ja) | 無線装置 | |
| US3548309A (en) | Data rate converter | |
| JPS62128235A (ja) | 送信端局装置 | |
| US5802113A (en) | Clock signal recovery system for communication systems using quadrature amplitude modulation | |
| AU539593B2 (en) | Method and apparatus for demodulating differentially encoded phase modulated data transmissions | |
| KR100261287B1 (ko) | 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법 | |
| WO2000022499A2 (en) | Method for transferring information | |
| JP2637796B2 (ja) | 回線切替方式 | |
| KR890000591B1 (ko) | 디지탈 무선통신장치에 있어서의 수신장치 | |
| JPH05268282A (ja) | 無線通信方式 | |
| JP2679502B2 (ja) | ディジタル伝送システム用タイミング回路 | |
| JP2708303B2 (ja) | Ｆｍ多重放送受信回路 | |
| JP2723529B2 (ja) | （１＋ｎ）ヒットレス回線切替装置 | |
| JPS6341251B2 (ja) | ||
| JPH0147058B2 (ja) | ||
| JPH0964790A (ja) | 予備回線監視方式 |