JPS643103B2 - - Google Patents

Description

【発明の詳細な説明】 発明の技術分野 本発明は、現用、予備回線の無瞬断切替を行う
デイジタル無線回線においてパリテイチエツクを
行うための、回線監視方式に関するものである。

従来技術と問題点 デイジタル時分割多重無線回線においては、現
用回線の保守点検時等において予備回線への切替
を行い、現用回線の復旧時再び予備回線から現用
回線への切替を行つて回線を維持するが、このよ
うな切替に際して伝送されるデータに中断を生じ
ないようにするために、無瞬断切替を行う必要が
あり、このため無瞬断回線切替方式が用いられて
いる。

第１図はデイジタル時分割多重無線回線におけ
る無瞬断切替方式を説明したものである。同図に
おいて１０１〜１０ｎはそれぞれシステム１〜ｎ
の現用回線を示し、１００は予備回線である。現
用回線１０１において、図示されない多重化装置
からの入力信号はハイブリツト１で２分され、１
方の信号は現用回線のバイポーラユニポーラ変換
回路３に加えられ、他方の信号は切替スイツチ２
を経て常時は負荷Ｒで消費されるが、予備回線へ
の切替が行われたときは予備回線のバイポーラユ
ニポーラ変換回路３に加えられる。両回線のバイ
ポーラユニポーラ変換回路３は入力バイポーラ信
号をユニポーラ信号に変換し、さらにスタフ回路
４はこれを速度変換したのち、フレーム同期パル
ス等の制御用ビツトすなわちスタフパルスを挿入
する。PCM送信機５はこれをｍ相PCM変調信号
に変換して送出する。PCM受信機６は伝送路を
経てこれを受信復調する。フレーム同期回路１１
は復調信号に対しフレーム同期をとつて挿入され
ているスタフパルスを抜きとる。同期切替および
速度変換回路１２はｍ相のPCM信号に対応して
入力信号をｍ分周してそれぞれバツフアメモリに
書込むように同期切替を行い、さらに各バツフア
メモリ出力を順次読出すことによつて速度変換を
行つてユニポーラ信号を再生する。ユニポーラバ
イポーラ変換回路８はユニポーラ信号をバイポー
ラ信号に変換する。切替スイツチ９は現用、予備
両ユニポーラバイポーラ変換回路の出力を選択し
て図示されない多重分離装置へ入力する。

第１図に示された無線回線において切替スイツ
チ２，９には信頼度の関係から機械的リレーが用
いられるが、動作速度が遅いためこれによつて現
用、予備の切替を行うと瞬断を生じる。そこで第
１図においてデータ切替回路１０を設けて各現用
回線および予備回線のスタフ回路出力を選択して
予備回線のPCM送信機５に接続するとともに、
分配回路１３を設けて予備回線のフレーム同期回
路のデータ、クロツクおよびフレーム同期パルス
を各現用回線および予備回線の同期切替および速
度変換回路に分配するように構成し、例えば現用
回線１０１から予備回線１００に切替える場合に
は、予め切替スイツチ２，９を切替えてハイブリ
ツド１から予備回線を経てデータ切替回路１０に
至る経路と、同期切替および速度変換回路１２か
ら出力に至る経路とを形成しておき、次にデータ
切替回路１０および分配回路１３を切替えて予備
回線１００を動作状態にすれば、データ切替回路
および分配回路は電子的回路で構成されていてそ
の動作速度が速いため切替に伴う瞬断を生じるこ
とがなく、従つて現用回線から予備回線への無瞬
断切替を行うことができる。このようなデイジタ
ル時分割多重無線回線の無瞬断切替方式は、特願
昭54−50927号（特開昭55−143850号公報参照）
によつて既に公知である。

しかしながら第１図に示された無瞬断切替方式
においては、回線監視のためにパリテイチエツク
を行うことについては全く考慮されていない。第
２図は、デイジタル時分割多重無線回線において
パリテイチエツクを行う場合の、フレームフオー
マツトの一例を示したものである。同図において
は、送受端信号として４相PSK信号を用いる場
合を示し、搬送端局装置からの２チヤンネルのデ
ータDATA１，DATA２（2n＋１）ビツトを１
Ｓフレームとし、これにフレーム同期ビツトＦ、
パリテイビツトＰを付加して構成されている。パ
リテイビツトP₁，P₂，…は送端側において１Ｓ
フレームごとに付加されるが、例えば奇数パリテ
イの場合はP₂＝_o 〓^k=0 〔（2k＋１）（2k＋１）′〕
として作られ、フレーム同期パルスＦと等しい周
期を有するＰタイミングパルスの位置に挿入され
る。

また第３図は受信側に設けられるパリテイチエ
ツク回路の一例を示し、２チヤンネルのデータ
DATA１′，DATA２′をデータ積算回路２１に
おいて１Ｓフレームごとに積算して出力P′を得、
Ｐビツト抽出回路２２においてデータDATA2′か
ら抽出されたＰタイミングパルスを用いて、出力
P′と受信信号から抽出されたパリテイビツトＰと
を比較回路２３において比較し、一致しなかつた
ときデータDATA１′，DATA２′にビツトエラ
ーがあつたものとして、エラーパルスを発生す
る。ここでダツシユを付したデータは無線回線を
経てエラーを含んでいるデータであることを示し
ている。なおデータ積算回路２における積算は、
第２図に示されたフレームフオーマツトの場合、
図示のように１タイムスロツトごとに行われる。
これは送信側の４相PSK変調回路において差動
論理を用いて変調を行つているため、無線回線で
１ビツトエラーを生じると次のタイムスロツトも
エラーになるため、毎ビツト積算を行つたので
は、正しくパリテイチエツクを行うことができな
いためである。このようにパリテイチエツクはＰ
ビツトを抽出して行う必要があるため、一般に速
度変換前に行われる。

第４図は第１図の無瞬断切替方式無線回線の受
信側においてパリテイチエツクを行う場合の一構
成例を示している。同図において、現用回線およ
び予備回線のフレーム同期回路１１、分配回路１
３は第１図に示されたものと同じである。１４は
同期切替回路、１５は速度変換回路であつて、こ
れらは第１図における同期切替および速度変換回
路１２の機能を分割したものであつて、同期切替
回路１４は現用および予備回線の信号をそれぞれ
の位相でバツフアメモリに書込んで共通のクロツ
クで読出す同期切替を行い、速度変換回路１５は
スタフパルスを除去された各バツフアメモリの歯
抜け出力を連続した出力に変換する速度変換を行
う。１６はパリテイチエツク回路であつて同期切
替回路１４の後段に設けられていて、同期切替回
路１４の部分までのデータのパリテイチエツクを
行うことができる。しかしながらこの場合は、パ
リテイチエツクにＰタイミングを必要とするた
め、パリテイチエツク回路１６の後段に速度変換
回路１５を設ける必要がある。同期切替回路１４
における読出しクロツクの作成および速度変換回
路１５における速度変換用クロツクの作成のため
には、それぞれ位相同期ループ（PLL）回路を
必要とするので、従つて第４図の構成をとつた場
合、PLL回路を２組必要とすることになる。

第５図は第１図の無瞬断切替方式無線回線の受
信側においてパリテイチエツクを行う場合の、他
の構成例を示している。同図において、フレーム
同期回路１１、同期切替および速度変換回路１
２、分配回路１３は第１図に示されたものと同じ
である。第５図において、現用回線および予備回
線のフレーム同期回路１１の後段にそれぞれパリ
テイチエツク回路１６Ａ，１６Ｂが設けられてお
り、それぞれパリテイチエツクを行つたのち、パ
リテイチエツク回路１６Ｂの出力信号を分配回路
１３に加える。分配回路１３は、予備回線のフレ
ーム同期回路１１のデータクロツクおよびフレー
ム同期パルスを、同期切替および速度変換回路１
２に供給し、同期切替および速度変換回路１２は
これによつてパリテイチエツク回路１６Ｂの出力
信号に対する同期切替を行うとともに、速度変換
を行つてユニポーラ信号を再生する。この場合は
同期切替回路と速度変換回路とが同一回路にまと
められているので、クロツク発生のためのPLL
回路が１個ですむ利点があるが、反面パリテイチ
エツク回路１６Ａ，１６Ｂがフレーム同期回路１
１の直後に設けられており、従つて同期切替およ
び速度変換回路１２と分配回路１３とにおけるエ
ラー発生の監視を行うことができず、従つてパリ
テイチエツクによる監視範囲が狭くなる。

発明の目的 本発明はこのような従来技術の問題点を解決し
ようとするものであつて、その目的は、無瞬断切
替方式のデイジタル時分割多重化無線回線の受端
側においてパリテイチエツクを行う場合におい
て、同期切替および速度変換のためにクロツク発
生用PLL回路を２組必要とすることなく、かつ
速度変換回路を含めて監視範囲とすることができ
る回線監視方式を提供することにある。

発明の実施例 第６図は本発明の回線監視方式の一実施例の構
成を示している。同図においては受信側の要部の
みが示されており、３１，３２はそれぞれ現用回
線および予備回線のフレーム同期回路、３３は同
期切替盤、３４は分配盤である。また同期切替盤
３３において、３５は同期切替および速度変換回
路、３６はデータ積算回路、３７はＰビツト抽出
回路、３９はスイツチ（SW）、４０は比較回路
であり、分配盤３４において３８はＰビツト抽出
回路である。

第６図においては、第２図以降について説明し
たのと同様に４相PSK方式の場合が例示されて
いる。フレーム同期回路３１，３２はそれぞれ現
用回線および予備回線のデータDATA１，
DATA２および別に作成されたクロツクをCLK
入力されて、フレーム同期パルスおよびＰタイミ
ングパルスを抽出する。予備回線のフレーム同期
回路３２の出力各信号は分配盤３４を介して各現
用回線の同期切替盤に分配されている。同期切替
盤３３において、同期切替および速度変換回路３
５は切替命令によつて現用回線または予備回線の
フレーム同期回路出力を選択し、第１図における
同期切替および速度変換回路１２と同様に同期切
替と速度変換を行つて、ユニポーラ信号からなる
２チヤンネルのデータDATA１Ａ，DATA２Ａ
よびこれらの信号に対応するクロツクCLKAを出
力する。これらの各信号は図示されない切替スイ
ツチを経て多重分離装置へ送られる。またデータ
積算回路３６は、第３図に説明したのと同様にＰ
タイミングパルスを用いて１タイムスロツトおき
に１Ｓフレームごとに積算して出力P′を得る。

一方、Ｐビツト抽出回路３７はフレーム同期回
路３１のデータDATA２出力とＰタイミングパ
ルスとによつて、現用回線のＰビツトを抽出す
る。同様にＰビツト抽出回路３８はフレーム同期
回路３２のデータDATA２出力とＰタイミング
パルスとによつて、予備回線のＰビツトを抽出す
る。スイツチ３９は切替命令に応じてＰビツト抽
出回路３７またはＰビツト抽出回路３８のＰビツ
ト出力を選択する。比較回路４０はデータ積算回
路３６のP′出力とスイツチ３９のＰビツト出力と
を比較し、一致しないときエラーパルスを発生す
る。

このように本発明の方式では、現用回線と予備
回線のデータを切替えて同期切替および速度変換
を行つたのちにデータ積算を行い、同期切替およ
び速度変換を行う前に予め抽出したＰビツトと比
較してエラーパルスを得るようにしているので、
同期切替および速度変換回路を含めてエラー監視
を行うことができるだけでなく、クロツク作成の
ためのPLL回路を同期切替用回路と速度変換用
回路とに共通に使用することができ、従つて
PLL回路が１組で済む利点がある。

発明の効果 以上説明したように本発明の回線監視方式によ
れば、予備回線と現用回線の信号からそれぞれパ
リテイビツトを抽出して選択回路によつていずれ
か一方を選択し、現用回線と予備回線の信号とを
選択回路の切替に対応して同期をとつて切替えて
速度変換した後の出力データをフレームごとに積
算して得られたデータと、選択されたパリテイビ
ツトとを比較して、不一致のときエラーパルスを
発生するようにしたので、現用回線と予備回路の
切替を行う構成の場合に、同期切替回路と速度変
換回路とにそれぞれクロツク発生用PLL回路を
設けることなくこれを１つにまとめることがで
き、経済的であるだけでなく同期引込時間を短縮
できるとともに速度変換回路を含めて整理を行う
ので回線監視範囲を拡大することができる。

【図面の簡単な説明】

第１図はデイジタル時分割多重無線回線におけ
る無瞬断切替方式を説明する図、第２図はデイジ
タル時分割多重無線回線においてパリテイチエツ
クを行う場合のフレームフオーマツトの一例を示
す図、第３図は受信側に設けられるパリテイチエ
ツク回路の一例を示す図、第４図および第５図は
それぞれ無瞬断切替方式無線回線における従来の
回線監視方式の構成例を示す図、第６図は本発明
の回線監視方式の一実施例の構成を示す図であ
る。 １……ハイブリツド、２……切替スイツチ、３
……バイポーラユニポーラ変換回路、４……スタ
フ回路、５……PCM送信機、６……PCM受信
機、８……ユニポーラバイポーラ変換回路、９…
…切替スイツチ、１０……データ切替回路、１１
……フレーム同期回路、１２……同期切替および
速度変換回路、１３……分配回路、１４……同期
切替回路、１Ｓ……速度変換回路、１６，１６
Ａ，１６Ｂ……パリテイチエツク回路、２１……
データ積算回路、２２……Ｐビツト抽出回路、２
３……比較回路、３１，３２……フレーム同期回
路、３３……同期切替盤、３４……分配盤、３５
……同期切替および速度変換回路、３６……デー
タ積算回路、３７，３８……Ｐビツト抽出回路、
３９……スイツチ（SW）、４０……比較回路、
１００……予備回線、１０１〜１０ｎ……現用回
線。

Claims (1)

【特許請求の範囲】
1. １ 現用回線と予備回線とを有するデイジタル時
   分割多重無線回線の受端側において、予備回線の
   信号からパリテイビツトを抽出して出力する予備
   側パリテイビツト抽出回路と、現用回線の信号か
   らパリテイビツトを抽出して出力する現用側パリ
   テイビツト抽出回路と、予備側および現用側パリ
   テイビツト抽出回路の出力を切替えて出力する選
   択回路と、予備回線の信号と現用回線の信号とを
   同期をとつて切替えるとともに速度変換を行う同
   期切替・速度変換回路と、該同期切替・速度変換
   回路の出力データをフレームごとに積算するデー
   タ積算回路と、該データ積算回路の出力データと
   前記選択回路の出力データとを比較して不一致の
   ときエラーパルスを発生する比較回路とを具えた
   ことを特徴とする回線監視方式。