JP2693755B2 - 回線切替回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回線切替回路に関し、特に、ディジタル無線
伝送回線の受信端局側における現用システムおよび予備
システム間の回線切替回路の改良に関する。 〔従来の技術〕 一般に、多値QAM（直交振幅変調）方式等によるディ
ジタル無線伝送回線においては、回線の保守運用上の対
応策、または電波伝ぱん径路における選択性フェーディ
ングによる伝送品質劣化の障害対策として、複数の現用
システムに対して予備システムが１系統備えられてお
り、上述の対策に応じて、現用および予備の両システム
間の回線切替が適時に行われている。このように、現用
システムとの間の回線切替を行う手段としては、通常、
伝送端局側の予備システムに、各現用システムと予備シ
ステムとの間の送信信号を切替えるための送信信号切替
回路が備えられており、受信端局側の予備システムおよ
び各現用システムに、それぞれ受信信号分配回路および
回線切替回路が備えられている。 上記の受信端局側における従来の回線切替回路は、第
２図に一例が示されるように、同期切替回路５により形
成されており、当該現用システムのデータ信号114、フ
レーム・パルス信号115およびクロック信号116等を含む
ディジタル多重化信号と、対応する予備システムのデー
タ信号117、フレーム・パルス信号118およびクロック信
号119等を含むディジタル多重化信号とが、共に入力さ
れる。現用システムと予備システムとの間にはフェーデ
ィング等にともなう伝ぱん径路差があり、一般に現用、
予備両システムにおける前記ディジタル多重化信号間に
は、時間的変動をともなう位相差が介在している。従来
の回線切替回路を形成する同期切替回路５においては、
前記フェーディング等に起因するダイナミック位相変動
を吸収するために、現用または予備いずれかの選択対象
システムのクロック信号に対して位相同期をとる位相同
期系が備えられており、前記位相同期系の帯域幅は、前
記ダイナミック位相変動を有効に吸収するために比較的
大きい値に設定されている。この同期切替回路５の構成
を第３図のブロック図に示す。本図において、同期切替
回路５は、現用、予備のデータ信号、フレーム・パルス
信号、クロック信号を各々入力しそれぞれＮ分周回路
８、９により分周された後、データ比較回路10により両
者のデータ信号等の位相の一致／不一致信号12を検出
し、その結果を外部制御機器に出力する。外部の制御機
器はその一致／不一致信号12に基づき両者の位相差を判
別し、両者の信号の位相差が無くなるように同期状態で
切替えて切替制御信号11を切替回路11に出力して現用、
予備のデータ信号等を無瞬断で切替えている。尚、前述
した如く切替回路11は、クロック信号の切替えにおいて
位相同期回路を用いて位相変動を吸収する構成を具備し
ている。このようにして切替回路11で選択されたディジ
タル多重化信号は次段の受信信号処理回路６に入力され
る。受信信号処理回路６においては、前記ディジタル多
重化信号に対する速度変換を含む信号処理が施され、出
力されるデータ信号123およびクロック信号124を含むデ
ィジタル多重化信号は、ユニポーラ形式のディジタル多
重化信号から、データ信号125およびクロック信号126を
含むバイポーラ形式のディジタル多重化信号に変換さ
れ、所定のディジタル多重変換装置に出力される。 〔発明が解決しようとする問題点〕 上述の従来の回線切替器においては、切替回路11にお
いてクロック信号の前記フェージング等に起因するダイ
ナミック位相変動を吸収するため、当該位相変動に見合
う位相補足特性を有するクロック信号の位相同期回路を
具備している。この位相同期回路の帯域幅は、上記ダイ
ナミック位相変動を吸収できる値に設定されるが、その
位相変動幅が大きい場合には、その大きさに比例してよ
り大きい帯域幅に設定される。 この結果、回線切替回路５の出力に得られるクロック
信号の応答速度が遅くなり、最終的に符号変換回路７の
出力においても応答性の遅いクロック信号を有するディ
ジタル多重化信号が発生することになる。このディジタ
ル多重化信号は、外部のディジタル多重変換装置に入力
されるが、一般にディジタル多重変換装置は、無線伝送
系以外に有線伝送系も接続されるため応答速度の速いク
ロック信号をインターフェースするよう構成されてい
る。 このため、ディジタル多重変換装置に応答速度の遅い
クロック信号が入力すると位相補足に障害が生じ、特に
回線切替時には位相補足が難しく、大きなデーター・エ
ラーが発生するという欠点を有していた。 〔問題点を解決するための手段〕 本発明の回線切替回路は、現用システム回線と予備シ
ステム回線とにより形成されるディジタル無線伝送回線
をそれぞれ切替えてディジタル多重変換装置に伝送する
受信端局側において、 前記現用システム回線の任意の一系統のディジタル多
重化信号と前記予備システムのディジタル多重化信号と
を入力して、いずれか一方のディジタル多重化信号を無
瞬断にて切替え選択して出力する同期切替回路と、 前記同期切替回路から出力されるディジタル多重化信
号に含まれるクロック信号に対して位相捕捉し、前記ク
ロック信号の位相変動を抑制するクロック位相同期手段
と、 前記同期切替回路から出力されるディジタル多重化信
号を格納し、前記格納された前記ディジタル多重化信号
を前記クロック位相同期手段の出力を介して読み出すこ
とにより前記ディジタル多重変換装置が追従できる位相
変動速度に当該ディジタル多重化信号の位相変動幅を圧
縮するために設けられる情報記憶手段と、 を備えることを特徴とする。 〔実施例〕 以下、本発明について図面を参照して説明する。 第１図は、本発明の一実施例の要部を示すブロック図
である。第１図に示されるように、本実施例の回線切替
回路４は、同期切替回路１と、クロック位相同期回路２
と、メモリ回路３と、を備えている。 ４ 第１図において、データ信号101,フレーム・パルス
信号102およびクロック信号103を含む現用システムのデ
ィジタル多重化信号と、データ信号104,フレーム・パル
ス信号105およびクロック信号106を含む予備システムの
ディジタル多重化信号は、共に同期切替回路１に入力さ
れる。同期切替回路１の動作については、前述の従来例
における同期切替回路の場合と同様で、現用および予備
いずれかのシステムのデータ信号107,フレームパルス信
号108およびクロック信号109を含むディジタル多重化信
号が選択され切替えられて出力される。 データ信号107、フレーム・パルス信号108及びクロッ
ク信号109は、メモリ回路３に入力され、データ信号107
は、フレーム・パルス信号108を時間基準として設定さ
れるタイム・スロットに対応して、クロック信号109を
介して、メモリ回路３内のデータ格納領域に逐次格納さ
れる。この場合、クロック位相同期回路２の位相同期特
性は、比較的時定数が長い値に設定されており、これに
より、クロック位相同期回路２により出力されるクロッ
ク信号は、前記フェージング等に起因するダイナミック
位相変動幅が大きい場合の回線切り替え時においても、
過渡的な位相変動速度が適度に抑制された状態で出力さ
れて、ディジタル多重化信号の読み出し用のクロック信
号としてメモリ回路３に入力される。 なお、同期切替回路１は、第３図で説明した従来の同
期切替回路５の構成と全く同等の構成で良く、特に、ク
ロック位相同期に関しては切替回路11内のクロック信号
位相同期回路と本発明のクロック位相同期回路２とを具
備することになるが、後述する如くメモリ回路３の作用
で回線切替時においてもデータ・エラーを発生すること
なく回線切替ができる。 メモリ回路３においては、前述のように格納されてい
るデータ信号107、フレーム・パルス信号108及びクロッ
ク信号109を含むディジタル多重化信号が、クロック信
号110を介して読み出され、それぞれデータ信号111、フ
レーム・パルス信号112及びクロック信号113として出力
され、所定の受信処理回路及び符号変換回路を経由し
て、前記有線伝送系に含まれるディジタル多重変換装置
に送られる。 この場合、本発明においては、メモリ回路３に対し
て、データ信号107、フレーム・パルス信号及びクロッ
ク信号109を含むディジタル多重化信号が一旦格納され
るが、このメモリ回路３より出力されるクロック信号11
3は、前記ダイナミック位相変動に起因する位相変動幅
が圧縮された状態で出力され、また、前述のクロック位
相同期回路２の位相同期作用を介して、ディジタル多重
化信号の読み出し用として、クロックメモリ回路３に入
力されるクロック信号110の過渡的な位相変動速度も適
当に抑制される。 この結果、回線切替時におけるクロック信号切替の位
相変動幅の大きい状態においても、無線伝送系における
本発明の回線切替回路、受信信号処理回路及び符号変換
回路を有することにより、有線伝送系に伝達されるクロ
ック信号は、前記ダイナミック位相変動に起因する位相
変動幅が適正レベルに抑制された状態で入力されるため
に、有線伝送系に含まれる前記ディジタル多重変換装置
におけるクロック信号同期系においては、当該位相同期
系において的確に補足されて位相同期状態が確立され、
データ・エラーの発生は完全に排除される。 〔発明の効果〕 以上説明したように、本発明は、現用および予備両シ
ステム間の回線切替に対応して、前記回線切替にともな
う両システムのディジタル多重化信号のダイナミック位
相変動幅が大きい場合においても、同期切替後のディジ
タル多重化信号を一時的に格納する情報記憶手段を備
え、前記切替後のディジタル多重化信号に含まれるクロ
ック信号の位相変動速度を抑制したクロック信号を介し
て前記情報記憶手段に格納されているディジタル多重化
信号を読出して出力することにより、所定のディジタル
多重変換装置におけるデータ・エラーの発生を完全に排
除することができるという効果がある。

【図面の簡単な説明】 第１図は本発明の一実施例の要部を示すブロック図、第
２図は、従来の回線切替回路を含むブロック図、第３図
は、第２図の回線切替回路に含まれる同期切替回路の要
部を示すブロック図である。 図において、1,5……同期切替回路、２……クロック位
相同期回路、３……メモリ回路、４……回線切替回路、
６……受信信号処理回路、７……符号変換回路、8,9…
…Ｎ分周回路、10……データ比較回路、11……切替回
路、12……一致／不一致回路、13……切替制御信号。

Claims (1)

1. (57)【特許請求の範囲】 １．現用システム回線と予備システム回線とにより形成
   されるディジタル無線伝送回線をそれぞれ切替えてディ
   ジタル多重変換装置に伝送する受信端局側において、 前記現用システム回線の任意の一系統のディジタル多重
   化信号と前記予備システムのディジタル多重化信号とを
   入力して、いずれか一方のディジタル多重化信号を無瞬
   断にて切替え選択して出力する同期切替回路と、 前記同期切替回路から出力されるディジタル多重化信号
   に含まれるクロック信号に対して位相捕捉し、前記クロ
   ック信号の位相変動を抑制するクロック位相同期手段
   と、 前記同期切替回路から出力されるディジタル多重化信号
   を格納し、前記格納された前記ディジタル多重化信号を
   前記クロック位相同期手段の出力を介して読み出すこと
   により前記ディジタル多重変換装置が追従できる位相変
   動速度に当該ディジタル多重化信号の位相変動幅を圧縮
   するために設けられる情報記憶手段と、 を備えることを特徴とする回線切替回路。