JP3657229B2 - 距離測定システムにおける位相差遅延制御システム - Google Patents
距離測定システムにおける位相差遅延制御システム Download PDFInfo
- Publication number
- JP3657229B2 JP3657229B2 JP2002042208A JP2002042208A JP3657229B2 JP 3657229 B2 JP3657229 B2 JP 3657229B2 JP 2002042208 A JP2002042208 A JP 2002042208A JP 2002042208 A JP2002042208 A JP 2002042208A JP 3657229 B2 JP3657229 B2 JP 3657229B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- clock
- transfer unit
- phase
- clock transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
- G01S13/74—Systems using reradiation of radio waves, e.g. secondary radar systems; Analogous systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0647—Synchronisation among TDM nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0676—Mutual
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
- Measuring Phase Differences (AREA)
- Small-Scale Networks (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＷＣＤＭＡ（Wideband Code Division Multiple Access）などの携帯電話通信システム等における距離測定システムにおける位相差遅延制御システムに関し、特に、基準位置から端末の間に伝送路を有し、その伝送路を含めて基準位置から端末までの距離測定にあたり、クロック乗換部で発生する位相差の変動を吸収する位相差遅延制御システムに関する。
【０００２】
【従来の技術】
従来から、基準位置と端末との間の距離測定は、距離測定の基準位置において、基準位置から端末方向へ送信した時刻と、その送信信号に応答して端末からの応答信号が基準位置に受信される時刻との差により、基準位置から端末までの距離を認識することにより行われていた。
【０００３】
しかしながら、基準位置と端末との間の伝送路区間を光ファイバにより実現することにより長距離化する場合、伝送系統で送受信し、最適な系統を選択して受信することが行われる。この場合、受信側で複数系統の受信信号の位相を合致させたり、伝送フレームを作成したり、オーバヘッド等の付加情報を乗せるために、送信側及び受信側ではクロック乗換部が必要である。
【０００４】
従来はこのようなクロック乗換部を備え、信号の送受信を行って距離を測定するシステムは存在していない。
【０００５】
【発明が解決しようとする課題】
クロック乗換部を備え、信号の送受信を行って距離を測定するシステムを構成する場合、後に詳述するように、クロック乗換部における読み出し位相と書き込み位相との位相差に変動があった後に伝送区間の回線断後復旧した場合、クロック乗換部を初期化すると遅延量が増加してしまうという問題がある。
【０００６】
本発明の目的は、基準位置と端末との間にクロック乗換部を備えた伝送路区間で基準位置と端末間の距離測定システムにおいて、クロック乗換部における書き込み位相と読み出し位相との位相差に変動があった後に伝送区間の回線断後復旧した場合であっても基準位置と端末との間のトータルの信号処理時間を一定にして距離測定を可能にする位相差遅延制御システムを提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明により提供されるものは、基準クロック信号に応じて動作するクロック乗換部のうち一方のクロック乗換部における書き込みクロック信号と読み出しクロック信号との位相差の変動量を、他方のクロック乗換部に通知し、他方のクロック乗換部の書き込みクロック信号と読み出しクロック信号との位相差の初期化時に、予め定められた初期位相差に変動量を加減することを特徴とする位相差遅延制御システムである。
【０００８】
これにより、クロック乗換部における書き込み位相と読み出し位相との位相差に変動があっても、変動分は相殺されるので、基準位置と端末との間の距離測定を正確に行うことが可能になる。
【０００９】
本発明の上記目的と特徴及びその他の諸特徴は添付図面を参照して以下に記載の発明の実施の形態により一層明瞭になる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら詳述する。全図を通じて同一参照符号は同一のものを表し、同一参照番号にａ，ｂ，ｃ，等の英文字を付したものは異なる実施の形態における対応する部分を表している。
【００１１】
図１は本発明が適用される距離測定システムの概略構成を示すブロック図である。
【００１２】
図１において、距離測定システムは、携帯端末１１と装置Ｂ１２と装置Ａ１３とを備えている。携帯端末１１と装置Ｂ１２の間は無線区間である。装置Ｂはアンテナやアンプ等を含む前進部１４とインターフェース部Ｂ１５とを備えている。装置Ａはインターフェース部Ａ１８を備えている。インターフェース部Ａ１８とインターフェース部Ｂ１５の間は光伝送路区間であって、インターフェース部Ａ１８からインターフェース部Ｂ１５へのダウンストリーム（下り伝送路）１６と、その逆のアップストリーム（上り伝送路）１７からなっている。
【００１３】
装置Ａ１３の位置が基準位置であり、装置Ａ１３からデータを携帯端末１１に送信してから、携帯端末１１からその応答が装置Ａ１３に受信されるまでの時間を測定することにより、基準位置と携帯端末との間の距離がわかる。
【００１４】
図１には明瞭に図示されていないが、アップストリーム１７は、複数系統の伝送路に同一データを同時に伝送する冗長構成となっている。受信側ではその複数系統の伝送路からのデータのうち最良のデータを選択して受信する。
【００１５】
同期方式には受信側のクロック乗換部の読み出し動作が、基準クロック信号に応じて動作する網同期システムと、再生クロック信号に応じて動作する従属同期システムがある。
【００１６】
最初に網同期システムについて説明する。
【００１７】
図２は本発明が適用される前に考えられる網同期のインターフェース部の構成を示すブロック図である。
【００１８】
図２において、インターフェース部Ａ１８ａとインターフェース部Ｂ１８ｂの間に網同期のための基準クロック信号を発生する基準クロック信号発生器２０１がある。インターフェース部Ａ１８ａは、クロック乗換部ａ２０２と、基準クロック信号に応じて動作する第１のクロック信号発生器２０３と、ダウンストリーム１６に出力するフレームを生成するフレーム生成部２０４と、アップストリーム１７から受信したデータからクロックを再生するクロック再生部２０５と、受信データから書き込みデータWDT、書き込みイネーブル信号WEN、及びリセット信号Resetを抽出する伝送路フレーム終端部２０６と、クロック乗換部ｄ２０７と、基準クロック信号に応じて動作する第２のクロック信号発生器２０８とを備えている。
【００１９】
クロック乗換部ａ２０２には、基準クロック信号に応じて動作する第２のクロック信号発生器２０８から出力される書き込みクロック信号WCLに応じてダウンＡ点からのデータが書き込まれ、基準クロック信号に応じて動作する第１のクロック信号発生器２０３から出力される読み出しクロック信号RCLに応じてデータRDTがクロック乗換部ａ２０２から読み出される。
【００２０】
クロック乗換部ｄ２０７には、伝送路フレーム終端部２０６から出力される書き込みデータが再生クロック信号CLKｃに応じて書き込まれ、基準クロック信号に応じて動作する第２のクロック信号発生器２０８から出力される読み出しクロック信号RCLに応じてデータRDTがクロック乗換部ｄ２０７からアップ点Ａに読み出される。
【００２１】
第２のインターフェース部Ｂ１５ａ部は、ダウンストリーム１６から受信されたデータからクロック信号CLKａを再生するクロック再生部２０９と、受信データから書き込みデータWDT、書き込みイネーブル信号WEN、及びリセット信号Resetを抽出する伝送路フレーム終端部２１０と、第３のクロック乗換部ｂ２１１と、基準クロック信号に応じて動作する第３及び第４のクロック信号発生器２１２及び２１４と、第４のクロック乗換部ｃ２１３と、伝送路フレーム生成部２１５とを備えている。
【００２２】
クロック信号発生器２０３、２０８、２１２及び２１４はＰＬＬにより構成される。
【００２３】
上記の如く、Ａ点とＢ点の間の伝送路には音声データにオーバヘッドを付加して伝送路フレームを生成したり、伝送路フレームからオーバヘッドを除去するためのクロック乗換部を有する。このクロック乗換部では、書き込みクロック信号の位相と及び読み出しクロック信号の位相との位相差の変動量に対応するメモリ容量が必要である。
【００２４】
図３は図２の構成においてクロック変動後の初期化時の動作を説明するブロック図である。
【００２５】
図３においては図面の簡略化のために図２における伝送フレーム生成部及び伝送フレーム終端部は図示を省略してある。
【００２６】
図３の上側は正常動作時を示しており、下側はダウンストリームデータが切断された状態を示している。このように、ダウンストリーム又はアップストリームにおいてデータが切断されると、各クロック乗換部は基準クロックに従って初期化されるので、後に図１０及び図１１により詳述するように、データの送信から受信までの経過時間が遅延するという問題がある。このような距離測定を行うシステムにおいては、余分な信号処理時間が増加すると、実際の携帯端末までの正確な距離(光伝送路及び無線区間)が測定できなくなるという問題が発生する。
【００２７】
従来の技術では、クロック乗換部のメモリ容量が最も大きな遅延となるため、クロック発生部（ＰＬＬ）の位相変動量を少なくなるような構成が必要である。そのため、ＰＬＬの特性に制約が発生する。
【００２８】
または、上記信号処理時間を見込んで、運用可能な距離範囲を狭めて適用している。
【００２９】
図４は図３に示した構成における従来のクロック乗換部２０２、２０７、２１１及び２１３の各々の構成を示すブロック図である。
【００３０】
クロック乗換部ａ２０２及びｃ２１３は76.8Mbpsのデータを77.76Mbpsのデータに変換して伝送路区間の信号を高速化することによりデータの各フレームにそのフレームの位相情報含むオーバヘッドを追加するものである。
【００３１】
クロック乗換部ｂ２１１及びｄ２０７は伝送路区間からの77.76Mbpsのデータからオーバヘッドを除去して76.8Mbpsのデータに変換するものである。
【００３２】
このようなクロック乗換部を持つことにより、同一データを複数系統の伝送路区間に送信して位相を合わせて受信することができ、したがって最良の伝送経路からのデータの受信が可能になる。このクロック乗換部の動作の詳細については、本出願人による本願と同日に出願の「複数系統伝送路における位相合致制御システム及び位相合致制御方法」に詳細に記載されている。
【００３３】
図４において、クロック乗換部はランダム・アクセス・メモリRAM４１と、書き込みアドレスカウンタWCTR４２と、読み出しアドレスカウンタRCTR４３と、位相制御部PC４４とを備えている。
【００３４】
RAM４１の入力側には、書き込みデータWDTの入力端子と、書き込みアドレスWADRの入力端子と、書き込みイネーブル信号WENの入力端子と、書き込みクロック入力端子WCLKがある。RAM４１の出力側には、読み出しデータRDTの出力端子と、読み出しアドレスRADRの入力端子と、読み出しイネーブル信号RENの入力端子と、読み出しクロック入力端子RCLKがある。
【００３５】
書き込みアドレスカウンタWCTR４２の入力側には書き込みイネーブル信号WENの入力端子と、書き込みクロック入力端子WCLKがある。書き込みアドレスカウンタWCTR４２の出力側には、ロード値の入力端子とロードイネーブル信号入力端子がある。
【００３６】
書き込みアドレスカウンタWCTR４２に入力されるロード値は、位相制御部PC４４により計算された書き込みアドレスWADRと読み出しアドレスRADRとの初期値位相差である。書き込みアドレスカウンタWCTR４２に入力されるロードイネーブル信号は書き込みイネーブルWENが書き込み禁止を表しているタイミングで出力され、それに応じてロード値が書き込みアドレスカウンタWCTR４２に書き込まれる。書き込みアドレスカウンタWCTR４２はこのロード値を加味した書き込みアドレスを書き込みアドレスWADRとして出力する。
【００３７】
読み出しアドレスカウンタRCTR４３に入力されるロード値は、クロック信号の位相が変動した場合でもRAM４１に書き込まれたデータのみが読み出され、RAM４１に書き込まれていないものを読み出さないようにすることを確実化するために位相制御部PC４４により計算された値である。読み出しアドレスカウンタRCTR４３に入力されるロードイネーブル信号ENは読み出しイネーブルRENが読み出し禁止を表しているタイミングで出力され、それに応じてロード値が読み出しアドレスカウンタRCTR４３に書き込まれる。読み出しアドレスカウンタRCTR４３はこのロード値を加味した読み出しアドレスを読み出しアドレスRADRとして出力する。
【００３８】
位相制御部PC４４は、回線断後の復旧時にリセット信号RESETを受けてフレームを構成後にフレームに合わせて書き込み位相と読み出し位相との位相差を初期化する。
【００３９】
クロック乗換部ｂ２１１及びクロック乗換部ｄ２０７は伝送路フレーム終端確立時に初期化される。
【００４０】
クロック乗換部ａ２０２及びクロック乗換部ｃ２１３は常時書き込みを行うものであり、クロック乗換部ｂ２１１及びクロック乗換部ｄ２０７は常時読み出しを行うものである。
【００４１】
図５は本発明の第１の実施の形態による網同期方式の距離測定システムにおけるインターフェース部の構成を示すブロック図である。
【００４２】
図５において図３と異なるところは、ダウンストリームでの送信側のインターフェース部１８ｂ内のクロック乗換部２０２ｂにおける書き込みクロック信号と読み出しクロック信号との位相差の初期値からの変動量を、伝送フレームのオーバヘッド等を利用して受信側のインターフェース部１５ｂ内のクロック乗換部２１１ｂに通知し、クロック乗換部２１１ｂの書き込みクロック信号と読み出しクロック信号との位相差の初期化時に、予め定められた初期位相差に対して前記変動量を加減するようにしたことである。すなわち、変動量が増加した場合は初期位相差から変動量を差し引き、変動量が減少した場合は初期位相差に変動量を加える。
【００４３】
これにより、図５の下側に示したように、ダウンストリーム１６の伝送路区間の回線が切断された後の復旧時にインターフェース部１５ｂ内のクロック乗換部２１１ｂの書き込み位相と読み出し位相の初期化時に、上記変動量を加味して逆補正することにより、ダウンストリームのＡ点からＢ点までの遅延量を初期状態と等しくすることができる。この動作の詳細は後に図１０により説明する。
【００４４】
同様に、アップストリーム１７での送信側のインターフェース部１５ｂ内のクロック乗換部２１３ｂにおける書き込みクロック信号と読み出しクロック信号との位相差の初期値からの変動量を、伝送フレームのオーバヘッド等を利用して受信側のインターフェース部１８ｂ内のクロック乗換部２０７ｂに通知し、クロック乗換部２０７ｂの書き込みクロック信号と読み出しクロック信号との位相差の初期化時に、予め定められた初期位相差に対して前記変動量を加減する。
【００４５】
これにより、アップストリーム１７の伝送路区間の回線が切断された後の復旧時にインターフェース部１８ｂ内のクロック乗換部２０７ｂの書き込み位相と読み出し位相の初期化時に、上記変動量を加味して逆補正することにより、アップストリームのＢ点からＡ点までの遅延量を初期状態と等しくすることができる。この動作の詳細は後に図１１により説明する。
【００４６】
図６は図５に示したインターフェース部の構成をより詳細に示したブロック図である。
【００４７】
図６と図２とで異なるところは、図６においては、インターフェース部１８ｂ内のクロック乗換部ａ２０２ｂから伝送路フレーム生成部２０４ｂに、クロック乗換部ａ２０２ｂにおける書き込み位相と読み出し位相との位相差の初期値からの変動量が通知されること、インターフェース部１５ｂ内の伝送路フレーム終端部２１０ｂからその変動量が抽出されてクロック乗換部２１１ｂに与えられること、インターフェース部１５ｂ内のクロック乗換部ｃ２１３ｂから伝送路フレーム生成部２１５ｂにクロック乗換部ｃ２１３ｂにおける書き込み位相と読み出し位相との位相差の初期値からの変動量が通知されること、及びインターフェース部１８ｂ内の伝送路フレーム終端部２０６ｂからその変動量が抽出されてクロック乗換部２０７ｂに与えられることである。
【００４８】
図７は図６に示した構成におけるクロック乗換部２０２ｂ、２０７ｂ、２１１ｂ及び２１３ｂの各々の構成を示すブロック図である。
【００４９】
図７と図４とで異なるところは、図７においては、位相制御部PC４４ａがクロック乗換部における書き込み位相と読み出し位相との位相差の初期値からの変動量を受け取ること、及び回線切断後の復旧時にRESET信号を受けるとその変動量を加味して書き込み位相と読み出し位相との位相差を初期化することである。
【００５０】
図８は図７に示したクロック乗換部のうち、常時書き込みを行うクロック乗換部ａ２０２ｂ及びクロック乗換部ｃ２１３ｂの動作を説明するタイムチャートである。図８において、RAM４１ａへの書き込み時には、１からｎまでのカウント値を繰り返す書き込みクロック信号WCLKに応じて書き込みアドレスWADRが書き込みアドレスカウンタWCTR４２ａからRAM４１ａに入力され、それに応じて書き込みデータWDTがRAM４１ａに書き込まれる。
【００５１】
RAM４１ａからの読み出し時には、読み出しアドレスカウンタ４３ａから出力される１からｎまでのカウント値を繰り返す読み出しクロック信号WCLKに応じて読み出しアドレスRADRが読み出しアドレスカウンタRCTR４3ａからRAM４１ａに入力され、それに応じて読み出しデータRDTがRAM４１ａから読み出される。こうして、クロック乗換部ａ２０２ｂ及びクロック乗換部ｃ２１３ｂはＦＩＦＯを形成している。
【００５２】
読み出しアドレスRADRは対応する書き込みアドレスWADRから初期位相分だけ遅れて入力される。この位相の遅れは、クロック変動が生じた時でも書き込みが終了した後に読み出しが行われることを確実化するために必要である。図においては、この初期位相は４クロック分であるが、書き込み終了後に読出しが行われることを確実化する限り、４クロック分以上でも４クロック以下でもよい。
【００５３】
また、読み出しデータRDTの１フレーム間に読み出しイネーブル信号RENが一回以上はローレベルになる。図においては読み出しアドレスがｎの後の３クロック分で読み出しイネーブル信号RENがローレベルになっている。読み出しイネーブル信号RENがローレベルの間は読み出しアドレスはｎに保持されたままであり、読み出しデータRDTにはダミーデータが挿入される。このダミーデータの部分がフレームのオーバヘッドを形成し、そのオーバヘッドの中に同期信号や複数系統の位相を合わせるためのポインタ値とともに、本発明によりクロック乗換部ａ２０２ｂ及びクロック乗換部ｃ２１３ｂにおける書き込み位相と読み出し位相との位相差の初期値からの変動量が挿入される。
【００５４】
図９は図７に示したクロック乗換部のうち、常時読み出しを行うクロック乗換部ｂ２１１ｂ及びクロック乗換部ｄ２０７ｂの動作を説明するタイムチャートである。図９において、RAM４１ａへの書き込み時には、１からｎまでのカウント値を繰り返す書き込みクロック信号WCLKに応じて書き込みアドレスWADRが書き込みアドレスカウンタWCTR４２ａからRAM４１ａに入力され、それに応じて書き込みデータWDTがRAM４１ａに書き込まれる。ただし、書き込みしイネーブル信号WENがローレベルの間は書き込みアドレスはその直前の値（図においてはｎ）に保持されたままであり、書き込みデータWDTにはダミーデータが挿入されている。このダミーデータの部分がフレームのオーバヘッドであり、そのオーバヘッドの中に同期信号や複数系統の位相を合わせるためのポインタ値とともに、本発明によりクロック乗換部ａ２０２ｂ及びクロック乗換部ｃ２１３ｂから送られてきた書き込み位相と読み出し位相との位相差の初期値からの変動量が挿入されている。
【００５５】
RAM４１ａからの読み出し時には、読み出しアドレスカウンタ４３ａから出力される１からｎまでのカウント値を繰り返す読み出しクロック信号WCLKに応じて読み出しアドレスRADRが読み出しアドレスカウンタRCTR４3ａからRAM４１ａに入力され、それに応じて読み出しデータRDTがRAM４１ａから読み出される。こうして、クロック乗換部ｂ２１１ｂ及びクロック乗換部ｄ２０７ｂもＦＩＦＯを形成している。
【００５６】
読み出し時の位相は図８に示した初期位相に変動量が加味されている。図においては、図８では初期位相が４クロック分であったのに対し、図９では１クロック分の変動量を差し引いた３クロック分となっている。
【００５７】
図１０は図５〜図９により説明した網同期方式におけるダウンストリーム１６が断になった場合の本実施の形態の効果を説明するタイムチャートである。
【００５８】
図１０において、（Ａ）は図２又は図３に示した本発明の前のインターフェース部における正常動作時のクロック乗換部の書き込み位相と読み出し位相を示すタイムチャート、（Ｂ）は図２又は図３に示した本発明の前のインターフェース部においてクロック乗換部ａ２０２の読み出し位相が初期値から遅延した場合のクロック乗換部の書き込み位相と読み出し位相を示すタイムチャート、（Ｃ）は図２又は図３に示した本発明の前のインターフェース部においてクロック乗換部ａ２０２の読み出し位相が初期値から遅延した場合で且つダウンストリーム１６の伝送路区間の回線が断になった後の回線復旧時にクロック乗換部ｂ２１１の書き込み位相と読み出し位相の差を初期値にリセットした場合を示すタイムチャート、（Ｄ）は図５〜図７に示した本発明の第１の実施の形態によるインターフェース部においてクロック乗換部ａ２０２ｂの読み出し位相が初期値から遅延した場合で且つダウンストリーム１６の伝送路区間の回線が断になった後の回線復旧時にクロック乗換部ｂ２１１ｂの書き込み位相と読み出し位相の差を初期値にリセットした場合を示すタイムチャートである。
【００５９】
図１０において、ａＷはクロック乗換部ａ２０２又は２０２ｂに対する書き込み位相を示し、ａＲはクロック乗換部ａ２０２又は２０２ｂからの読み出し位相を示し、ｂＷはクロック乗換部ｂ２１１又は２１１ｂに対する書き込み位相を示し、ｂＲはクロック乗換部ｂ２１１又は２１１ｂからの読み出し位相を示し、ｃＷはクロック乗換部ｃ２１３又は２１３ｂに対する書き込み位相を示し、ｃＲはクロック乗換部ｂ２１３又は２１３ｂからの読み出し位相を示し、ｄＷはクロック乗換部ｂ２０７又は２０７ｂに対する書き込み位相を示し、ｄＲはクロック乗換部ｂ２０７又は２０７ｂからの読み出し位相を示している。
【００６０】
図１０の（Ａ）に示すように、正常時には、書き込み位相と読み出し位相との位相差はすべて初期値のままであり、したがってクロック乗換部ａ２０２又は２０２ｂに対する書き込み位相ａＷから、クロック乗換部ｂ２１１又は２１１ｂからの読み出し位相ｂＲまでの遅延量は一定である。
【００６１】
また、図１０の（Ｂ）に示すように、クロック乗換部ａの読み出し位相ａＲの遅延がクロック信号発生器２０３の変動等により増加しても、ダウンストリーム１６の回線が断にならないかぎりクロック乗換部ｂ２１１又は２１１ｂからの読み出し位相及びクロック乗換部ｃ２１３又は２１３ｂに対する書き込み位相ｃＷは基準クロックに応じて動作するクロック信号発生器２１２により決定され、クロック乗換部ａの読み出し位相ａＲの遅延の影響を受けない。したがって、クロック乗換部ｂ２１１又は２１１ｂへの書き込み位相ｂＷに対するクロック乗換部ｂ２１１又は２１１ｂからの読み出し位相ｂＲの遅延量が減少し、その結果、クロック乗換部ａ２０２又は２０２ｂに対する書き込み位相ａＷから、クロック乗換部ｂ２１１又は２１１ｂからの読み出し位相ｂＲまでの遅延量は一定である。
【００６２】
しかしながら、図１０の（Ｃ）に示すように、ダウンストリームの回線が断になった後の復旧時には、図２及び図３に示した本発明の前のクロック乗換部ｂ２１１は書き込み位相ｂＷと読み出し位相ｂＲとの位相差が初期値にリセットされる。このため、クロック乗換部ａ２０２の読み出し位相ａＲの遅延が増加すると、再生クロックにより書きこまれるクロック乗換部ｂ２１１への書き込み位相ｂＷもａＲと同じように遅延し、初期化された遅延量でクロック乗換部ｂ２１１から読み出し位相ｂＲで読み出されるので、クロック乗換部ａ２０２又は２０２ｂに対する書き込み位相ａＷから、クロック乗換部ｂ２１１又は２１１ｂからの読み出し位相ｂＲまでの遅延量は増大してしまう。
【００６３】
本発明の第１の実施の形態は図１０の（Ｃ）に示した回線断の後の復旧時の各クロック乗換部における遅延量の初期化によるトータルの遅延増加を防止したものであり、回線断の後の復旧時の各クロック乗換部における遅延量の初期化時に、変動量を加味する。すなわち、図１０の（Ｄ）に示すように、クロック乗換部ａ２０２ｂの読み出し位相ａＲの遅延が増加すると、書き込み位相と読み出し位相との差の初期値からの変動量を、クロック乗換部ｂ２１１ｂに通知しておき、ダウンストリーム１６の回線断の後の復旧時に、位相差の初期値からこの変動量を差し引いてクロック乗換部ｂ２１１ｂの書き込み位相と読み出し位相との位相差を初期化する。これにより、クロック乗換部ａ２０２ｂに対する書き込み位相ａＷから、クロック乗換部ｂ２１１ｂからの読み出し位相ｂＲまでの遅延量は一定となる。読み出し位相ａＲが減少した場合は、ダウンストリーム１６の回線断後の復旧時に、位相差の初期値に減少変動量を加える。
【００６４】
図１１は図５〜図９により説明した網同期方式におけるアップストリーム回線が断になった場合の本実施の形態の効果を説明するタイムチャートである。
【００６５】
図１１において、（Ａ）は図２又は図３に示した本発明の前のインターフェース部における正常動作時のクロック乗換部の書き込み位相と読み出し位相を示すタイムチャート、（Ｂ）は図２又は図３に示した本発明の前のインターフェース部においてクロック乗換部ｃ２１３の読み出し位相ｃＲが初期値から遅延した場合のクロック乗換部の書き込み位相と読み出し位相を示すタイムチャート、（Ｃ）は図２又は図３に示した本発明の前のインターフェース部においてクロック乗換部ｃ２１３の読み出し位相ｃＲが初期値から遅延した場合で且つアップストリーム１７の伝送路区間の回線が断になった後の回線復旧時にクロック乗換部ｄ２０７の書き込み位相と読み出し位相の差を初期値にリセットした場合を示すタイムチャート、（Ｄ）は図５〜図７に示した本発明の第１の実施の形態によるインターフェース部においてクロック乗換部ｃ２１３ｂの読み出し位相が初期値から遅延した場合で且つアップストリーム１７の伝送路区間の回線が断になった後の回線復旧時にクロック乗換部ｄ２０７ｂの書き込み位相と読み出し位相の差を初期値にリセットした場合を示すタイムチャートである。
【００６６】
図１０と同様に、本発明の第１の実施の形態によれば、図１１の（Ｄ）に示されるように、クロック乗換部ｃ２１３ｂにおける書き込み位相ｃＷと読み出し位相ｃＲとの位相差の初期値からの変動量をクロック乗換部ｄ２０７ｂに通知しておき、アップストリーム１７の回線断後の復旧時にこの変動量を加味してクロック乗換部ｄ２０７ｂの書き込み位相と読み出し位相との位相差を初期化する。これにより、クロック乗換部ｃ２１３ｂに対する書き込み位相ｃＷから、クロック乗換部ｄ２０７ｂからの読み出し位相ｄＲまでの遅延量は一定となる。
【００６７】
次に従属同期システムについて説明する。
【００６８】
図１２は本発明が適用される前に考えられる従属同期のインターフェース部の構成を示すブロック図である。
【００６９】
図１２において、図２と異なるところは、基準クロック信号発生器２０１はインターフェース部Ａ１８ｃ内のクロック信号発生器２０３及び２０８のみに接続されており、インターフェース部Ｂ１５ｃ内のクロック信号発生器２１２及び２１４はクロック再生部２０９により受信データから再生された再生クロック信号に応じて動作する点であり、他の構成は図２に示したものと同じなので、ここでは詳細な説明は省略する。
【００７０】
図１３は図１２の構成においてクロック変動後の初期化時の動作を説明するブロック図である。
【００７１】
図１３において、図３と異なるところは、図１２と同様に基準クロック信号発生器２０１がインターフェース部Ａ１８ｃ内のクロック信号発生器２０３及び２０８のみを制御していることである。この場合も、図３と同様に、ダウンストリーム１６又はアップストリーム１７の回線が断になった後の復旧時にクロック乗換部を初期化すると、図１６及び図１７により後に詳述するように、送信側のクロック乗換部への書き込み位相と受信側のクロック乗換部の読み出し位相との位相差の遅延量が増大するという問題がある。
【００７２】
図１４は本発明の第２の実施の形態による従属同期方式の距離測定システムにおけるインターフェース部の構成を示すブロック図である。
【００７３】
図１４において図１３と異なるところは、インターフェース部Ａ１８ｄ内の送信側のクロック乗換部２０２ｄにおける書き込みクロック信号と読み出しクロック信号との位相差の初期値からの変動量を、同じインターフェース部Ａ１８ｄ内の受信側のクロック乗換部２０７ｄに通知し、クロック乗換部２０７ｄの書き込みクロック信号と読み出しクロック信号との位相差の初期化時に、予め定められた初期位相差に前記変動量を加減するようにしたことである。
【００７４】
これにより、図１４の下側に示したように、アップストリーム１７の伝送路区間の回線が切断された後の復旧時にインターフェース部１８ｄ内のクロック乗換部２０７ｄの書き込み位相と読み出し位相の初期化時に、上記変動量を加味して逆補正することにより、アップストリームのＢ点からＡ点までの遅延量を初期状態と等しくすることができる。この動作の詳細は後に図１６により説明する。
【００７５】
ダウンストリームの伝送路区間の回線が切断された後の復旧時には、インターフェース部１５ｄ内のクロック乗換部ｂ２１１ｄ及びｃ２１３ｄの書き込み位相と読み出し位相の初期化と、インターフェース部１８ｄ内のクロック乗換部ｄ２０７ｄの書き込み位相と読み出し位相の初期化と、クロック乗換部ａ２０２ｄからｄ２０７ｄへの位相変動量の通知とを行うことにより、ダウンストリームのＡ点からＢ点までの遅延量を初期状態と等しくすることができる。この動作の詳細は後に図１７により説明する。
【００７６】
図１５は図１４に示したインターフェース部の構成をより詳細に示したブロック図である。
【００７７】
図１５と図１２とで異なるところは、図１５においては、インターフェース部１８ｄ内のクロック乗換部ａ２０２ｄからクロック乗換部ｄ２０７ｄに、クロック乗換部ａ２０２ｄにおける書き込み位相と読み出し位相との位相差の初期値からの変動量が通知されることである。
【００７８】
図１６は図１２〜図１５により説明した従属同期方式においてアップストリーム１７が断になった場合の本実施の形態の効果を説明するタイムチャートである。
【００７９】
図１６において、（Ａ）は図１２又は図１３に示した本発明の前のインターフェース部における正常動作時のクロック乗換部の書き込み位相と読み出し位相を示すタイムチャート、（Ｂ）図１２又は図１３に示した本発明の前のインターフェース部においてクロック乗換部ａ２０２ｃの読み出し位相が初期値から遅延した場合のクロック乗換部の書き込み位相と読み出し位相を示すタイムチャート、（Ｃ）は図１２又は図１３に示した本発明の前のインターフェース部においてクロック乗換部ａ２０２ｃの読み出し位相が初期値から遅延した場合で且つアップストリーム１７の伝送路区間の回線が断になった後の回線復旧時にクロック乗換部ｂ２０７ｄの書き込み位相と読み出し位相の差を初期値にリセットした場合を示すタイムチャート、（Ｄ）は図１４及び図１５に示した本発明の第２の実施の形態によるインターフェース部においてクロック乗換部ａ２０２ｄの読み出し位相が初期値から遅延した場合で且つアップストリーム１７の伝送路区間の回線が断になった後の回線復旧時にクロック乗換部ｂ２０７ｄの書き込み位相と読み出し位相の差を初期値にリセットした場合を示すタイムチャートである。
【００８０】
図１６において、ａＷはクロック乗換部ａ２０２ｃ又は２０２ｄに対する書き込み位相を示し、ａＲはクロック乗換部ａ２０２ｃ又は２０２ｄからの読み出し位相を示し、ｂＷはクロック乗換部ｂ２１１ｃ又は２１１ｄに対する書き込み位相を示し、ｂＲはクロック乗換部ｂ２１１ｃ又は２１１ｄからの読み出し位相を示し、ｃＷはクロック乗換部ｃ２１３ｃ又は２１３ｄに対する書き込み位相を示し、ｃＲはクロック乗換部ｂ２１３ｃ又は２１３ｄからの読み出し位相を示し、ｄＷはクロック乗換部ｂ２０７ｃ又は２０７ｄに対する書き込み位相を示し、ｄＲはクロック乗換部ｂ２０７ｃ又は２０７ｄからの読み出し位相を示している。
【００８１】
図１６の（Ａ）に示すように、正常時には、書き込み位相と読み出し位相との位相差はすべて初期値のままであり、したがってクロック乗換部ａ２０２ｃ又は２０２ｄに対する書き込み位相ａＷから、クロック乗換部ｄ２０７ｃ又は２０７ｄからの読み出し位相ｄＲまでの遅延量は一定である。
【００８２】
また、図１６の（Ｂ）に示すように、クロック乗換部ａ２０２ｃ又は２０２ｄの読み出し位相ａＲの遅延がクロック信号発生器２０３の変動等により増加すると、再生クロックに応じて動作するクロック乗換部ｂ２１１ｃと２１１ｄは、クロック乗換部ｃ２１３ｃと２１３ｄの書き込み及び読み出し位相がその増加分だけ遅延するが、クロック乗換部ｄ２０７ｃ又は２０７ｄの読み出し位相ｄＲは基準クロック信号に応じて動作するので、遅延しない。その結果、クロック乗換部ａ２０２ｃ又は２０２ｄに対する書き込み位相ａＷから、クロック乗換部ｄ２０７ｃ又は２０７ｄからの読み出し位相ｂＲまでの遅延量は一定である。
【００８３】
しかしながら、図１６の（Ｃ）に示すように、アップストリームの回線が断になった後の復旧時には、図１２及び図１３に示した本発明の前のクロック乗換部ｄ２０７ｃは書き込み位相ｄＷと読み出し位相ｄＲとの位相差が読み出し位相ｄＲを基準にして初期値にリセットされる。このため、クロック乗換部ａ２０２ｃに対する書き込み位相ａＷから、クロック乗換部ｄ２０７ｃからの読み出し位相ｄＲまでの遅延量は増大してしまう。
【００８４】
本発明の第２の実施の形態は図１６の（Ｃ）に示したアップストリーム１７の回線断の後の復旧時のクロック乗換部ｄ２０７ｃにおける書き込み位相と読み出し位相との位相差の初期化によるトータルの遅延増加を防止したものであり、回線断の後の復旧時のクロック乗換部ｄ２０７ｃにおける位相差の初期化時に、クロック乗換部ａ２０２ｃにおける位相差の変動量を加味する。すなわち、図１６の（Ｄ）に示すように、クロック乗換部ａ２０２ｄの読み出し位相ａＲの遅延が増加すると、書き込み位相と読み出し位相との差の初期値からの変動量を、クロック乗換部ｄ２０７ｄに通知しておき、アップストリーム１７の回線断の後の復旧時に、初期位相差からこの変動量を差し引いてクロック乗換部ｄ２０７ｄの書き込み位相と読み出し位相との位相差を初期化する。これにより、クロック乗換部ａ２０２ｄに対する書き込み位相ａＷから、クロック乗換部ｄ２０７ｄからの読み出し位相ｄＲまでの遅延量は一定となる。
【００８５】
図１７は図１４及び図１５により説明した従属同期方式におけるダウンストリーム１６が断になった場合の本実施の形態の効果を説明するタイムチャートである。
【００８６】
図１７において、（Ａ）は図１２又は図１３に示した本発明の前のインターフェース部における正常動作時のクロック乗換部の書き込み位相と読み出し位相を示すタイムチャート、（Ｂ）図１２又は図１３に示した本発明の前のインターフェース部においてクロック乗換部ｂ２１１ｃの読み出し位相ｂＲが初期値から遅延減少した場合のクロック乗換部の書き込み位相と読み出し位相を示すタイムチャート、（Ｃ）は図１２又は図１３に示した本発明の前のインターフェース部において、ダウンストリーム１６の伝送路区間の回線が断になった後の回線復旧時に、クロック乗換部ｂ２１１ｃのみの読み出し位相ｂＲを（Ａ）に示した初期値の読み出し位相にリセットし、他のクロック乗換部のリセットを行わない場合に全体の遅延量が増加してしまうという問題を示すタイムチャート、（Ｄ）は図１４及び１５に示した本発明の第２の実施の形態によるインターフェース部において、ダウンストリーム１６の伝送路区間の回線が断になった後の回線復旧時に、全てのクロック乗換部の書き込み位相と読み出し位相の差を初期値にリセットした場合を示すタイムチャートである。
【００８７】
本発明の第２の実施の形態によれば、図１７の（Ｄ）に示されるように、クロック乗換部ｂ２１１ｄの読み出し位相ｂＲを図１７の（Ｃ）と同じようにリセットすると共に、他のクロック乗換部ｃ２１３ｄ及びクロック乗換部ｄ２０７ｄの書き込み位相ｃＷと読み出し位相ｃＲとの位相差もリセットすることにより、クロック乗換部ａ２０２ｄの書き込み位相ａＷからクロック乗換部ｄ２０７ｄからの読み出し位相ｄＲまでの遅延量は一定である。
【００８８】
【発明の効果】
以上の説明から明らかなように、本発明により、基準位置と端末との間の伝送路区間で同一データを複数の伝送系統で送受信し、最適な系統を選択して受信して基準位置と端末間の距離を測定するシステムにおいて、クロック乗換部における書き込み位相と読み出し位相との位相差に変動があった後に伝送区間の回線断後復旧した場合であっても基準位置と端末との間の距離測定を可能にする位相差遅延制御システムが提供でき、回線復旧時に発生する遅延の増加を抑制でき、実際の伝送距離を長くとれ、システム構成上の制約が緩和される。
【図面の簡単な説明】
【図１】本発明が適用される距離測定システムの概略構成を示すブロック図である。
【図２】本発明が適用される前に考えられる網同期のインターフェース部の構成を示すブロック図である。
【図３】図２の構成においてクロック変動後の初期化時の動作を説明するブロック図である。
【図４】図３に示した構成における従来のクロック乗換部の各々の構成を示すブロック図である。
【図５】本発明の第１の実施の形態による網同期方式の距離測定システムにおけるインターフェース部の構成を示すブロック図である。
【図６】図５に示したインターフェース部の構成をより詳細に示したブロック図である。
【図７】図６に示した構成におけるクロック乗換部の各々の構成を示すブロック図である。
【図８】図７に示したクロック乗換部のうち、常時書き込みを行うクロック乗換部ａ２０２ｂ及びクロック乗換部ｃ２１３ｂの動作を説明するタイムチャートである。
【図９】図７に示したクロック乗換部のうち、常時読み出しを行うクロック乗換部ｂ２１１ｂ及びクロック乗換部ｄ２０７ｂの動作を説明するタイムチャートである。
【図１０】図５〜図９により説明した網同期方式におけるダウンストリーム回線が断になった場合の本実施の形態の効果を説明するタイムチャートである。
【図１１】図５〜図９により説明した網同期方式におけるアップストリーム回線が断になった場合の本実施の形態の効果を説明するタイムチャートである。
【図１２】本発明が適用される前に考えられる従属同期のインターフェース部の構成を示すブロック図である。
【図１３】図１２の構成においてクロック変動後の初期化時の動作を説明するブロック図である。
【図１４】本発明の第２の実施の形態による従属同期方式の距離測定システムにおけるインターフェース部の構成を示すブロック図である。
【図１５】図１４に示したインターフェース部の構成をより詳細に示したブロック図である。
【図１６】図１２〜図１５により説明した従属同期方式においてアップストリーム回線１７が断になった場合の本実施の形態の効果を説明するタイムチャートである。
【図１７】図１４及び図１５により説明した従属同期方式におけるダウンストリーム回線１６が断になった場合の本実施の形態の効果を説明するタイムチャートである。
【符号の説明】
１１…携帯端末
１２…装置Ｂ
１３…装置Ａ
１５、１５ｂ、１５ｄ…インターフェース部Ｂ
１６…ダウンストリーム
１７…アップストリーム
１８、１８ｂ、１８ｄ…インターフェース部Ａ
２０１…基準クロック信号発生器
２０２ｂ、２０２ｄ…クロック乗換部ａ
２０７ｂ、２０７ｄ…クロック乗換部ｄ
２１１ｂ、２１１ｄ…クロック乗換部ｂ
２１３ｂ、２１３ｄ…クロック乗換部ｃ
２０３、２０８，２１２，２１４…クロック信号発生器
【発明の属する技術分野】
本発明は、ＷＣＤＭＡ（Wideband Code Division Multiple Access）などの携帯電話通信システム等における距離測定システムにおける位相差遅延制御システムに関し、特に、基準位置から端末の間に伝送路を有し、その伝送路を含めて基準位置から端末までの距離測定にあたり、クロック乗換部で発生する位相差の変動を吸収する位相差遅延制御システムに関する。
【０００２】
【従来の技術】
従来から、基準位置と端末との間の距離測定は、距離測定の基準位置において、基準位置から端末方向へ送信した時刻と、その送信信号に応答して端末からの応答信号が基準位置に受信される時刻との差により、基準位置から端末までの距離を認識することにより行われていた。
【０００３】
しかしながら、基準位置と端末との間の伝送路区間を光ファイバにより実現することにより長距離化する場合、伝送系統で送受信し、最適な系統を選択して受信することが行われる。この場合、受信側で複数系統の受信信号の位相を合致させたり、伝送フレームを作成したり、オーバヘッド等の付加情報を乗せるために、送信側及び受信側ではクロック乗換部が必要である。
【０００４】
従来はこのようなクロック乗換部を備え、信号の送受信を行って距離を測定するシステムは存在していない。
【０００５】
【発明が解決しようとする課題】
クロック乗換部を備え、信号の送受信を行って距離を測定するシステムを構成する場合、後に詳述するように、クロック乗換部における読み出し位相と書き込み位相との位相差に変動があった後に伝送区間の回線断後復旧した場合、クロック乗換部を初期化すると遅延量が増加してしまうという問題がある。
【０００６】
本発明の目的は、基準位置と端末との間にクロック乗換部を備えた伝送路区間で基準位置と端末間の距離測定システムにおいて、クロック乗換部における書き込み位相と読み出し位相との位相差に変動があった後に伝送区間の回線断後復旧した場合であっても基準位置と端末との間のトータルの信号処理時間を一定にして距離測定を可能にする位相差遅延制御システムを提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明により提供されるものは、基準クロック信号に応じて動作するクロック乗換部のうち一方のクロック乗換部における書き込みクロック信号と読み出しクロック信号との位相差の変動量を、他方のクロック乗換部に通知し、他方のクロック乗換部の書き込みクロック信号と読み出しクロック信号との位相差の初期化時に、予め定められた初期位相差に変動量を加減することを特徴とする位相差遅延制御システムである。
【０００８】
これにより、クロック乗換部における書き込み位相と読み出し位相との位相差に変動があっても、変動分は相殺されるので、基準位置と端末との間の距離測定を正確に行うことが可能になる。
【０００９】
本発明の上記目的と特徴及びその他の諸特徴は添付図面を参照して以下に記載の発明の実施の形態により一層明瞭になる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら詳述する。全図を通じて同一参照符号は同一のものを表し、同一参照番号にａ，ｂ，ｃ，等の英文字を付したものは異なる実施の形態における対応する部分を表している。
【００１１】
図１は本発明が適用される距離測定システムの概略構成を示すブロック図である。
【００１２】
図１において、距離測定システムは、携帯端末１１と装置Ｂ１２と装置Ａ１３とを備えている。携帯端末１１と装置Ｂ１２の間は無線区間である。装置Ｂはアンテナやアンプ等を含む前進部１４とインターフェース部Ｂ１５とを備えている。装置Ａはインターフェース部Ａ１８を備えている。インターフェース部Ａ１８とインターフェース部Ｂ１５の間は光伝送路区間であって、インターフェース部Ａ１８からインターフェース部Ｂ１５へのダウンストリーム（下り伝送路）１６と、その逆のアップストリーム（上り伝送路）１７からなっている。
【００１３】
装置Ａ１３の位置が基準位置であり、装置Ａ１３からデータを携帯端末１１に送信してから、携帯端末１１からその応答が装置Ａ１３に受信されるまでの時間を測定することにより、基準位置と携帯端末との間の距離がわかる。
【００１４】
図１には明瞭に図示されていないが、アップストリーム１７は、複数系統の伝送路に同一データを同時に伝送する冗長構成となっている。受信側ではその複数系統の伝送路からのデータのうち最良のデータを選択して受信する。
【００１５】
同期方式には受信側のクロック乗換部の読み出し動作が、基準クロック信号に応じて動作する網同期システムと、再生クロック信号に応じて動作する従属同期システムがある。
【００１６】
最初に網同期システムについて説明する。
【００１７】
図２は本発明が適用される前に考えられる網同期のインターフェース部の構成を示すブロック図である。
【００１８】
図２において、インターフェース部Ａ１８ａとインターフェース部Ｂ１８ｂの間に網同期のための基準クロック信号を発生する基準クロック信号発生器２０１がある。インターフェース部Ａ１８ａは、クロック乗換部ａ２０２と、基準クロック信号に応じて動作する第１のクロック信号発生器２０３と、ダウンストリーム１６に出力するフレームを生成するフレーム生成部２０４と、アップストリーム１７から受信したデータからクロックを再生するクロック再生部２０５と、受信データから書き込みデータWDT、書き込みイネーブル信号WEN、及びリセット信号Resetを抽出する伝送路フレーム終端部２０６と、クロック乗換部ｄ２０７と、基準クロック信号に応じて動作する第２のクロック信号発生器２０８とを備えている。
【００１９】
クロック乗換部ａ２０２には、基準クロック信号に応じて動作する第２のクロック信号発生器２０８から出力される書き込みクロック信号WCLに応じてダウンＡ点からのデータが書き込まれ、基準クロック信号に応じて動作する第１のクロック信号発生器２０３から出力される読み出しクロック信号RCLに応じてデータRDTがクロック乗換部ａ２０２から読み出される。
【００２０】
クロック乗換部ｄ２０７には、伝送路フレーム終端部２０６から出力される書き込みデータが再生クロック信号CLKｃに応じて書き込まれ、基準クロック信号に応じて動作する第２のクロック信号発生器２０８から出力される読み出しクロック信号RCLに応じてデータRDTがクロック乗換部ｄ２０７からアップ点Ａに読み出される。
【００２１】
第２のインターフェース部Ｂ１５ａ部は、ダウンストリーム１６から受信されたデータからクロック信号CLKａを再生するクロック再生部２０９と、受信データから書き込みデータWDT、書き込みイネーブル信号WEN、及びリセット信号Resetを抽出する伝送路フレーム終端部２１０と、第３のクロック乗換部ｂ２１１と、基準クロック信号に応じて動作する第３及び第４のクロック信号発生器２１２及び２１４と、第４のクロック乗換部ｃ２１３と、伝送路フレーム生成部２１５とを備えている。
【００２２】
クロック信号発生器２０３、２０８、２１２及び２１４はＰＬＬにより構成される。
【００２３】
上記の如く、Ａ点とＢ点の間の伝送路には音声データにオーバヘッドを付加して伝送路フレームを生成したり、伝送路フレームからオーバヘッドを除去するためのクロック乗換部を有する。このクロック乗換部では、書き込みクロック信号の位相と及び読み出しクロック信号の位相との位相差の変動量に対応するメモリ容量が必要である。
【００２４】
図３は図２の構成においてクロック変動後の初期化時の動作を説明するブロック図である。
【００２５】
図３においては図面の簡略化のために図２における伝送フレーム生成部及び伝送フレーム終端部は図示を省略してある。
【００２６】
図３の上側は正常動作時を示しており、下側はダウンストリームデータが切断された状態を示している。このように、ダウンストリーム又はアップストリームにおいてデータが切断されると、各クロック乗換部は基準クロックに従って初期化されるので、後に図１０及び図１１により詳述するように、データの送信から受信までの経過時間が遅延するという問題がある。このような距離測定を行うシステムにおいては、余分な信号処理時間が増加すると、実際の携帯端末までの正確な距離(光伝送路及び無線区間)が測定できなくなるという問題が発生する。
【００２７】
従来の技術では、クロック乗換部のメモリ容量が最も大きな遅延となるため、クロック発生部（ＰＬＬ）の位相変動量を少なくなるような構成が必要である。そのため、ＰＬＬの特性に制約が発生する。
【００２８】
または、上記信号処理時間を見込んで、運用可能な距離範囲を狭めて適用している。
【００２９】
図４は図３に示した構成における従来のクロック乗換部２０２、２０７、２１１及び２１３の各々の構成を示すブロック図である。
【００３０】
クロック乗換部ａ２０２及びｃ２１３は76.8Mbpsのデータを77.76Mbpsのデータに変換して伝送路区間の信号を高速化することによりデータの各フレームにそのフレームの位相情報含むオーバヘッドを追加するものである。
【００３１】
クロック乗換部ｂ２１１及びｄ２０７は伝送路区間からの77.76Mbpsのデータからオーバヘッドを除去して76.8Mbpsのデータに変換するものである。
【００３２】
このようなクロック乗換部を持つことにより、同一データを複数系統の伝送路区間に送信して位相を合わせて受信することができ、したがって最良の伝送経路からのデータの受信が可能になる。このクロック乗換部の動作の詳細については、本出願人による本願と同日に出願の「複数系統伝送路における位相合致制御システム及び位相合致制御方法」に詳細に記載されている。
【００３３】
図４において、クロック乗換部はランダム・アクセス・メモリRAM４１と、書き込みアドレスカウンタWCTR４２と、読み出しアドレスカウンタRCTR４３と、位相制御部PC４４とを備えている。
【００３４】
RAM４１の入力側には、書き込みデータWDTの入力端子と、書き込みアドレスWADRの入力端子と、書き込みイネーブル信号WENの入力端子と、書き込みクロック入力端子WCLKがある。RAM４１の出力側には、読み出しデータRDTの出力端子と、読み出しアドレスRADRの入力端子と、読み出しイネーブル信号RENの入力端子と、読み出しクロック入力端子RCLKがある。
【００３５】
書き込みアドレスカウンタWCTR４２の入力側には書き込みイネーブル信号WENの入力端子と、書き込みクロック入力端子WCLKがある。書き込みアドレスカウンタWCTR４２の出力側には、ロード値の入力端子とロードイネーブル信号入力端子がある。
【００３６】
書き込みアドレスカウンタWCTR４２に入力されるロード値は、位相制御部PC４４により計算された書き込みアドレスWADRと読み出しアドレスRADRとの初期値位相差である。書き込みアドレスカウンタWCTR４２に入力されるロードイネーブル信号は書き込みイネーブルWENが書き込み禁止を表しているタイミングで出力され、それに応じてロード値が書き込みアドレスカウンタWCTR４２に書き込まれる。書き込みアドレスカウンタWCTR４２はこのロード値を加味した書き込みアドレスを書き込みアドレスWADRとして出力する。
【００３７】
読み出しアドレスカウンタRCTR４３に入力されるロード値は、クロック信号の位相が変動した場合でもRAM４１に書き込まれたデータのみが読み出され、RAM４１に書き込まれていないものを読み出さないようにすることを確実化するために位相制御部PC４４により計算された値である。読み出しアドレスカウンタRCTR４３に入力されるロードイネーブル信号ENは読み出しイネーブルRENが読み出し禁止を表しているタイミングで出力され、それに応じてロード値が読み出しアドレスカウンタRCTR４３に書き込まれる。読み出しアドレスカウンタRCTR４３はこのロード値を加味した読み出しアドレスを読み出しアドレスRADRとして出力する。
【００３８】
位相制御部PC４４は、回線断後の復旧時にリセット信号RESETを受けてフレームを構成後にフレームに合わせて書き込み位相と読み出し位相との位相差を初期化する。
【００３９】
クロック乗換部ｂ２１１及びクロック乗換部ｄ２０７は伝送路フレーム終端確立時に初期化される。
【００４０】
クロック乗換部ａ２０２及びクロック乗換部ｃ２１３は常時書き込みを行うものであり、クロック乗換部ｂ２１１及びクロック乗換部ｄ２０７は常時読み出しを行うものである。
【００４１】
図５は本発明の第１の実施の形態による網同期方式の距離測定システムにおけるインターフェース部の構成を示すブロック図である。
【００４２】
図５において図３と異なるところは、ダウンストリームでの送信側のインターフェース部１８ｂ内のクロック乗換部２０２ｂにおける書き込みクロック信号と読み出しクロック信号との位相差の初期値からの変動量を、伝送フレームのオーバヘッド等を利用して受信側のインターフェース部１５ｂ内のクロック乗換部２１１ｂに通知し、クロック乗換部２１１ｂの書き込みクロック信号と読み出しクロック信号との位相差の初期化時に、予め定められた初期位相差に対して前記変動量を加減するようにしたことである。すなわち、変動量が増加した場合は初期位相差から変動量を差し引き、変動量が減少した場合は初期位相差に変動量を加える。
【００４３】
これにより、図５の下側に示したように、ダウンストリーム１６の伝送路区間の回線が切断された後の復旧時にインターフェース部１５ｂ内のクロック乗換部２１１ｂの書き込み位相と読み出し位相の初期化時に、上記変動量を加味して逆補正することにより、ダウンストリームのＡ点からＢ点までの遅延量を初期状態と等しくすることができる。この動作の詳細は後に図１０により説明する。
【００４４】
同様に、アップストリーム１７での送信側のインターフェース部１５ｂ内のクロック乗換部２１３ｂにおける書き込みクロック信号と読み出しクロック信号との位相差の初期値からの変動量を、伝送フレームのオーバヘッド等を利用して受信側のインターフェース部１８ｂ内のクロック乗換部２０７ｂに通知し、クロック乗換部２０７ｂの書き込みクロック信号と読み出しクロック信号との位相差の初期化時に、予め定められた初期位相差に対して前記変動量を加減する。
【００４５】
これにより、アップストリーム１７の伝送路区間の回線が切断された後の復旧時にインターフェース部１８ｂ内のクロック乗換部２０７ｂの書き込み位相と読み出し位相の初期化時に、上記変動量を加味して逆補正することにより、アップストリームのＢ点からＡ点までの遅延量を初期状態と等しくすることができる。この動作の詳細は後に図１１により説明する。
【００４６】
図６は図５に示したインターフェース部の構成をより詳細に示したブロック図である。
【００４７】
図６と図２とで異なるところは、図６においては、インターフェース部１８ｂ内のクロック乗換部ａ２０２ｂから伝送路フレーム生成部２０４ｂに、クロック乗換部ａ２０２ｂにおける書き込み位相と読み出し位相との位相差の初期値からの変動量が通知されること、インターフェース部１５ｂ内の伝送路フレーム終端部２１０ｂからその変動量が抽出されてクロック乗換部２１１ｂに与えられること、インターフェース部１５ｂ内のクロック乗換部ｃ２１３ｂから伝送路フレーム生成部２１５ｂにクロック乗換部ｃ２１３ｂにおける書き込み位相と読み出し位相との位相差の初期値からの変動量が通知されること、及びインターフェース部１８ｂ内の伝送路フレーム終端部２０６ｂからその変動量が抽出されてクロック乗換部２０７ｂに与えられることである。
【００４８】
図７は図６に示した構成におけるクロック乗換部２０２ｂ、２０７ｂ、２１１ｂ及び２１３ｂの各々の構成を示すブロック図である。
【００４９】
図７と図４とで異なるところは、図７においては、位相制御部PC４４ａがクロック乗換部における書き込み位相と読み出し位相との位相差の初期値からの変動量を受け取ること、及び回線切断後の復旧時にRESET信号を受けるとその変動量を加味して書き込み位相と読み出し位相との位相差を初期化することである。
【００５０】
図８は図７に示したクロック乗換部のうち、常時書き込みを行うクロック乗換部ａ２０２ｂ及びクロック乗換部ｃ２１３ｂの動作を説明するタイムチャートである。図８において、RAM４１ａへの書き込み時には、１からｎまでのカウント値を繰り返す書き込みクロック信号WCLKに応じて書き込みアドレスWADRが書き込みアドレスカウンタWCTR４２ａからRAM４１ａに入力され、それに応じて書き込みデータWDTがRAM４１ａに書き込まれる。
【００５１】
RAM４１ａからの読み出し時には、読み出しアドレスカウンタ４３ａから出力される１からｎまでのカウント値を繰り返す読み出しクロック信号WCLKに応じて読み出しアドレスRADRが読み出しアドレスカウンタRCTR４3ａからRAM４１ａに入力され、それに応じて読み出しデータRDTがRAM４１ａから読み出される。こうして、クロック乗換部ａ２０２ｂ及びクロック乗換部ｃ２１３ｂはＦＩＦＯを形成している。
【００５２】
読み出しアドレスRADRは対応する書き込みアドレスWADRから初期位相分だけ遅れて入力される。この位相の遅れは、クロック変動が生じた時でも書き込みが終了した後に読み出しが行われることを確実化するために必要である。図においては、この初期位相は４クロック分であるが、書き込み終了後に読出しが行われることを確実化する限り、４クロック分以上でも４クロック以下でもよい。
【００５３】
また、読み出しデータRDTの１フレーム間に読み出しイネーブル信号RENが一回以上はローレベルになる。図においては読み出しアドレスがｎの後の３クロック分で読み出しイネーブル信号RENがローレベルになっている。読み出しイネーブル信号RENがローレベルの間は読み出しアドレスはｎに保持されたままであり、読み出しデータRDTにはダミーデータが挿入される。このダミーデータの部分がフレームのオーバヘッドを形成し、そのオーバヘッドの中に同期信号や複数系統の位相を合わせるためのポインタ値とともに、本発明によりクロック乗換部ａ２０２ｂ及びクロック乗換部ｃ２１３ｂにおける書き込み位相と読み出し位相との位相差の初期値からの変動量が挿入される。
【００５４】
図９は図７に示したクロック乗換部のうち、常時読み出しを行うクロック乗換部ｂ２１１ｂ及びクロック乗換部ｄ２０７ｂの動作を説明するタイムチャートである。図９において、RAM４１ａへの書き込み時には、１からｎまでのカウント値を繰り返す書き込みクロック信号WCLKに応じて書き込みアドレスWADRが書き込みアドレスカウンタWCTR４２ａからRAM４１ａに入力され、それに応じて書き込みデータWDTがRAM４１ａに書き込まれる。ただし、書き込みしイネーブル信号WENがローレベルの間は書き込みアドレスはその直前の値（図においてはｎ）に保持されたままであり、書き込みデータWDTにはダミーデータが挿入されている。このダミーデータの部分がフレームのオーバヘッドであり、そのオーバヘッドの中に同期信号や複数系統の位相を合わせるためのポインタ値とともに、本発明によりクロック乗換部ａ２０２ｂ及びクロック乗換部ｃ２１３ｂから送られてきた書き込み位相と読み出し位相との位相差の初期値からの変動量が挿入されている。
【００５５】
RAM４１ａからの読み出し時には、読み出しアドレスカウンタ４３ａから出力される１からｎまでのカウント値を繰り返す読み出しクロック信号WCLKに応じて読み出しアドレスRADRが読み出しアドレスカウンタRCTR４3ａからRAM４１ａに入力され、それに応じて読み出しデータRDTがRAM４１ａから読み出される。こうして、クロック乗換部ｂ２１１ｂ及びクロック乗換部ｄ２０７ｂもＦＩＦＯを形成している。
【００５６】
読み出し時の位相は図８に示した初期位相に変動量が加味されている。図においては、図８では初期位相が４クロック分であったのに対し、図９では１クロック分の変動量を差し引いた３クロック分となっている。
【００５７】
図１０は図５〜図９により説明した網同期方式におけるダウンストリーム１６が断になった場合の本実施の形態の効果を説明するタイムチャートである。
【００５８】
図１０において、（Ａ）は図２又は図３に示した本発明の前のインターフェース部における正常動作時のクロック乗換部の書き込み位相と読み出し位相を示すタイムチャート、（Ｂ）は図２又は図３に示した本発明の前のインターフェース部においてクロック乗換部ａ２０２の読み出し位相が初期値から遅延した場合のクロック乗換部の書き込み位相と読み出し位相を示すタイムチャート、（Ｃ）は図２又は図３に示した本発明の前のインターフェース部においてクロック乗換部ａ２０２の読み出し位相が初期値から遅延した場合で且つダウンストリーム１６の伝送路区間の回線が断になった後の回線復旧時にクロック乗換部ｂ２１１の書き込み位相と読み出し位相の差を初期値にリセットした場合を示すタイムチャート、（Ｄ）は図５〜図７に示した本発明の第１の実施の形態によるインターフェース部においてクロック乗換部ａ２０２ｂの読み出し位相が初期値から遅延した場合で且つダウンストリーム１６の伝送路区間の回線が断になった後の回線復旧時にクロック乗換部ｂ２１１ｂの書き込み位相と読み出し位相の差を初期値にリセットした場合を示すタイムチャートである。
【００５９】
図１０において、ａＷはクロック乗換部ａ２０２又は２０２ｂに対する書き込み位相を示し、ａＲはクロック乗換部ａ２０２又は２０２ｂからの読み出し位相を示し、ｂＷはクロック乗換部ｂ２１１又は２１１ｂに対する書き込み位相を示し、ｂＲはクロック乗換部ｂ２１１又は２１１ｂからの読み出し位相を示し、ｃＷはクロック乗換部ｃ２１３又は２１３ｂに対する書き込み位相を示し、ｃＲはクロック乗換部ｂ２１３又は２１３ｂからの読み出し位相を示し、ｄＷはクロック乗換部ｂ２０７又は２０７ｂに対する書き込み位相を示し、ｄＲはクロック乗換部ｂ２０７又は２０７ｂからの読み出し位相を示している。
【００６０】
図１０の（Ａ）に示すように、正常時には、書き込み位相と読み出し位相との位相差はすべて初期値のままであり、したがってクロック乗換部ａ２０２又は２０２ｂに対する書き込み位相ａＷから、クロック乗換部ｂ２１１又は２１１ｂからの読み出し位相ｂＲまでの遅延量は一定である。
【００６１】
また、図１０の（Ｂ）に示すように、クロック乗換部ａの読み出し位相ａＲの遅延がクロック信号発生器２０３の変動等により増加しても、ダウンストリーム１６の回線が断にならないかぎりクロック乗換部ｂ２１１又は２１１ｂからの読み出し位相及びクロック乗換部ｃ２１３又は２１３ｂに対する書き込み位相ｃＷは基準クロックに応じて動作するクロック信号発生器２１２により決定され、クロック乗換部ａの読み出し位相ａＲの遅延の影響を受けない。したがって、クロック乗換部ｂ２１１又は２１１ｂへの書き込み位相ｂＷに対するクロック乗換部ｂ２１１又は２１１ｂからの読み出し位相ｂＲの遅延量が減少し、その結果、クロック乗換部ａ２０２又は２０２ｂに対する書き込み位相ａＷから、クロック乗換部ｂ２１１又は２１１ｂからの読み出し位相ｂＲまでの遅延量は一定である。
【００６２】
しかしながら、図１０の（Ｃ）に示すように、ダウンストリームの回線が断になった後の復旧時には、図２及び図３に示した本発明の前のクロック乗換部ｂ２１１は書き込み位相ｂＷと読み出し位相ｂＲとの位相差が初期値にリセットされる。このため、クロック乗換部ａ２０２の読み出し位相ａＲの遅延が増加すると、再生クロックにより書きこまれるクロック乗換部ｂ２１１への書き込み位相ｂＷもａＲと同じように遅延し、初期化された遅延量でクロック乗換部ｂ２１１から読み出し位相ｂＲで読み出されるので、クロック乗換部ａ２０２又は２０２ｂに対する書き込み位相ａＷから、クロック乗換部ｂ２１１又は２１１ｂからの読み出し位相ｂＲまでの遅延量は増大してしまう。
【００６３】
本発明の第１の実施の形態は図１０の（Ｃ）に示した回線断の後の復旧時の各クロック乗換部における遅延量の初期化によるトータルの遅延増加を防止したものであり、回線断の後の復旧時の各クロック乗換部における遅延量の初期化時に、変動量を加味する。すなわち、図１０の（Ｄ）に示すように、クロック乗換部ａ２０２ｂの読み出し位相ａＲの遅延が増加すると、書き込み位相と読み出し位相との差の初期値からの変動量を、クロック乗換部ｂ２１１ｂに通知しておき、ダウンストリーム１６の回線断の後の復旧時に、位相差の初期値からこの変動量を差し引いてクロック乗換部ｂ２１１ｂの書き込み位相と読み出し位相との位相差を初期化する。これにより、クロック乗換部ａ２０２ｂに対する書き込み位相ａＷから、クロック乗換部ｂ２１１ｂからの読み出し位相ｂＲまでの遅延量は一定となる。読み出し位相ａＲが減少した場合は、ダウンストリーム１６の回線断後の復旧時に、位相差の初期値に減少変動量を加える。
【００６４】
図１１は図５〜図９により説明した網同期方式におけるアップストリーム回線が断になった場合の本実施の形態の効果を説明するタイムチャートである。
【００６５】
図１１において、（Ａ）は図２又は図３に示した本発明の前のインターフェース部における正常動作時のクロック乗換部の書き込み位相と読み出し位相を示すタイムチャート、（Ｂ）は図２又は図３に示した本発明の前のインターフェース部においてクロック乗換部ｃ２１３の読み出し位相ｃＲが初期値から遅延した場合のクロック乗換部の書き込み位相と読み出し位相を示すタイムチャート、（Ｃ）は図２又は図３に示した本発明の前のインターフェース部においてクロック乗換部ｃ２１３の読み出し位相ｃＲが初期値から遅延した場合で且つアップストリーム１７の伝送路区間の回線が断になった後の回線復旧時にクロック乗換部ｄ２０７の書き込み位相と読み出し位相の差を初期値にリセットした場合を示すタイムチャート、（Ｄ）は図５〜図７に示した本発明の第１の実施の形態によるインターフェース部においてクロック乗換部ｃ２１３ｂの読み出し位相が初期値から遅延した場合で且つアップストリーム１７の伝送路区間の回線が断になった後の回線復旧時にクロック乗換部ｄ２０７ｂの書き込み位相と読み出し位相の差を初期値にリセットした場合を示すタイムチャートである。
【００６６】
図１０と同様に、本発明の第１の実施の形態によれば、図１１の（Ｄ）に示されるように、クロック乗換部ｃ２１３ｂにおける書き込み位相ｃＷと読み出し位相ｃＲとの位相差の初期値からの変動量をクロック乗換部ｄ２０７ｂに通知しておき、アップストリーム１７の回線断後の復旧時にこの変動量を加味してクロック乗換部ｄ２０７ｂの書き込み位相と読み出し位相との位相差を初期化する。これにより、クロック乗換部ｃ２１３ｂに対する書き込み位相ｃＷから、クロック乗換部ｄ２０７ｂからの読み出し位相ｄＲまでの遅延量は一定となる。
【００６７】
次に従属同期システムについて説明する。
【００６８】
図１２は本発明が適用される前に考えられる従属同期のインターフェース部の構成を示すブロック図である。
【００６９】
図１２において、図２と異なるところは、基準クロック信号発生器２０１はインターフェース部Ａ１８ｃ内のクロック信号発生器２０３及び２０８のみに接続されており、インターフェース部Ｂ１５ｃ内のクロック信号発生器２１２及び２１４はクロック再生部２０９により受信データから再生された再生クロック信号に応じて動作する点であり、他の構成は図２に示したものと同じなので、ここでは詳細な説明は省略する。
【００７０】
図１３は図１２の構成においてクロック変動後の初期化時の動作を説明するブロック図である。
【００７１】
図１３において、図３と異なるところは、図１２と同様に基準クロック信号発生器２０１がインターフェース部Ａ１８ｃ内のクロック信号発生器２０３及び２０８のみを制御していることである。この場合も、図３と同様に、ダウンストリーム１６又はアップストリーム１７の回線が断になった後の復旧時にクロック乗換部を初期化すると、図１６及び図１７により後に詳述するように、送信側のクロック乗換部への書き込み位相と受信側のクロック乗換部の読み出し位相との位相差の遅延量が増大するという問題がある。
【００７２】
図１４は本発明の第２の実施の形態による従属同期方式の距離測定システムにおけるインターフェース部の構成を示すブロック図である。
【００７３】
図１４において図１３と異なるところは、インターフェース部Ａ１８ｄ内の送信側のクロック乗換部２０２ｄにおける書き込みクロック信号と読み出しクロック信号との位相差の初期値からの変動量を、同じインターフェース部Ａ１８ｄ内の受信側のクロック乗換部２０７ｄに通知し、クロック乗換部２０７ｄの書き込みクロック信号と読み出しクロック信号との位相差の初期化時に、予め定められた初期位相差に前記変動量を加減するようにしたことである。
【００７４】
これにより、図１４の下側に示したように、アップストリーム１７の伝送路区間の回線が切断された後の復旧時にインターフェース部１８ｄ内のクロック乗換部２０７ｄの書き込み位相と読み出し位相の初期化時に、上記変動量を加味して逆補正することにより、アップストリームのＢ点からＡ点までの遅延量を初期状態と等しくすることができる。この動作の詳細は後に図１６により説明する。
【００７５】
ダウンストリームの伝送路区間の回線が切断された後の復旧時には、インターフェース部１５ｄ内のクロック乗換部ｂ２１１ｄ及びｃ２１３ｄの書き込み位相と読み出し位相の初期化と、インターフェース部１８ｄ内のクロック乗換部ｄ２０７ｄの書き込み位相と読み出し位相の初期化と、クロック乗換部ａ２０２ｄからｄ２０７ｄへの位相変動量の通知とを行うことにより、ダウンストリームのＡ点からＢ点までの遅延量を初期状態と等しくすることができる。この動作の詳細は後に図１７により説明する。
【００７６】
図１５は図１４に示したインターフェース部の構成をより詳細に示したブロック図である。
【００７７】
図１５と図１２とで異なるところは、図１５においては、インターフェース部１８ｄ内のクロック乗換部ａ２０２ｄからクロック乗換部ｄ２０７ｄに、クロック乗換部ａ２０２ｄにおける書き込み位相と読み出し位相との位相差の初期値からの変動量が通知されることである。
【００７８】
図１６は図１２〜図１５により説明した従属同期方式においてアップストリーム１７が断になった場合の本実施の形態の効果を説明するタイムチャートである。
【００７９】
図１６において、（Ａ）は図１２又は図１３に示した本発明の前のインターフェース部における正常動作時のクロック乗換部の書き込み位相と読み出し位相を示すタイムチャート、（Ｂ）図１２又は図１３に示した本発明の前のインターフェース部においてクロック乗換部ａ２０２ｃの読み出し位相が初期値から遅延した場合のクロック乗換部の書き込み位相と読み出し位相を示すタイムチャート、（Ｃ）は図１２又は図１３に示した本発明の前のインターフェース部においてクロック乗換部ａ２０２ｃの読み出し位相が初期値から遅延した場合で且つアップストリーム１７の伝送路区間の回線が断になった後の回線復旧時にクロック乗換部ｂ２０７ｄの書き込み位相と読み出し位相の差を初期値にリセットした場合を示すタイムチャート、（Ｄ）は図１４及び図１５に示した本発明の第２の実施の形態によるインターフェース部においてクロック乗換部ａ２０２ｄの読み出し位相が初期値から遅延した場合で且つアップストリーム１７の伝送路区間の回線が断になった後の回線復旧時にクロック乗換部ｂ２０７ｄの書き込み位相と読み出し位相の差を初期値にリセットした場合を示すタイムチャートである。
【００８０】
図１６において、ａＷはクロック乗換部ａ２０２ｃ又は２０２ｄに対する書き込み位相を示し、ａＲはクロック乗換部ａ２０２ｃ又は２０２ｄからの読み出し位相を示し、ｂＷはクロック乗換部ｂ２１１ｃ又は２１１ｄに対する書き込み位相を示し、ｂＲはクロック乗換部ｂ２１１ｃ又は２１１ｄからの読み出し位相を示し、ｃＷはクロック乗換部ｃ２１３ｃ又は２１３ｄに対する書き込み位相を示し、ｃＲはクロック乗換部ｂ２１３ｃ又は２１３ｄからの読み出し位相を示し、ｄＷはクロック乗換部ｂ２０７ｃ又は２０７ｄに対する書き込み位相を示し、ｄＲはクロック乗換部ｂ２０７ｃ又は２０７ｄからの読み出し位相を示している。
【００８１】
図１６の（Ａ）に示すように、正常時には、書き込み位相と読み出し位相との位相差はすべて初期値のままであり、したがってクロック乗換部ａ２０２ｃ又は２０２ｄに対する書き込み位相ａＷから、クロック乗換部ｄ２０７ｃ又は２０７ｄからの読み出し位相ｄＲまでの遅延量は一定である。
【００８２】
また、図１６の（Ｂ）に示すように、クロック乗換部ａ２０２ｃ又は２０２ｄの読み出し位相ａＲの遅延がクロック信号発生器２０３の変動等により増加すると、再生クロックに応じて動作するクロック乗換部ｂ２１１ｃと２１１ｄは、クロック乗換部ｃ２１３ｃと２１３ｄの書き込み及び読み出し位相がその増加分だけ遅延するが、クロック乗換部ｄ２０７ｃ又は２０７ｄの読み出し位相ｄＲは基準クロック信号に応じて動作するので、遅延しない。その結果、クロック乗換部ａ２０２ｃ又は２０２ｄに対する書き込み位相ａＷから、クロック乗換部ｄ２０７ｃ又は２０７ｄからの読み出し位相ｂＲまでの遅延量は一定である。
【００８３】
しかしながら、図１６の（Ｃ）に示すように、アップストリームの回線が断になった後の復旧時には、図１２及び図１３に示した本発明の前のクロック乗換部ｄ２０７ｃは書き込み位相ｄＷと読み出し位相ｄＲとの位相差が読み出し位相ｄＲを基準にして初期値にリセットされる。このため、クロック乗換部ａ２０２ｃに対する書き込み位相ａＷから、クロック乗換部ｄ２０７ｃからの読み出し位相ｄＲまでの遅延量は増大してしまう。
【００８４】
本発明の第２の実施の形態は図１６の（Ｃ）に示したアップストリーム１７の回線断の後の復旧時のクロック乗換部ｄ２０７ｃにおける書き込み位相と読み出し位相との位相差の初期化によるトータルの遅延増加を防止したものであり、回線断の後の復旧時のクロック乗換部ｄ２０７ｃにおける位相差の初期化時に、クロック乗換部ａ２０２ｃにおける位相差の変動量を加味する。すなわち、図１６の（Ｄ）に示すように、クロック乗換部ａ２０２ｄの読み出し位相ａＲの遅延が増加すると、書き込み位相と読み出し位相との差の初期値からの変動量を、クロック乗換部ｄ２０７ｄに通知しておき、アップストリーム１７の回線断の後の復旧時に、初期位相差からこの変動量を差し引いてクロック乗換部ｄ２０７ｄの書き込み位相と読み出し位相との位相差を初期化する。これにより、クロック乗換部ａ２０２ｄに対する書き込み位相ａＷから、クロック乗換部ｄ２０７ｄからの読み出し位相ｄＲまでの遅延量は一定となる。
【００８５】
図１７は図１４及び図１５により説明した従属同期方式におけるダウンストリーム１６が断になった場合の本実施の形態の効果を説明するタイムチャートである。
【００８６】
図１７において、（Ａ）は図１２又は図１３に示した本発明の前のインターフェース部における正常動作時のクロック乗換部の書き込み位相と読み出し位相を示すタイムチャート、（Ｂ）図１２又は図１３に示した本発明の前のインターフェース部においてクロック乗換部ｂ２１１ｃの読み出し位相ｂＲが初期値から遅延減少した場合のクロック乗換部の書き込み位相と読み出し位相を示すタイムチャート、（Ｃ）は図１２又は図１３に示した本発明の前のインターフェース部において、ダウンストリーム１６の伝送路区間の回線が断になった後の回線復旧時に、クロック乗換部ｂ２１１ｃのみの読み出し位相ｂＲを（Ａ）に示した初期値の読み出し位相にリセットし、他のクロック乗換部のリセットを行わない場合に全体の遅延量が増加してしまうという問題を示すタイムチャート、（Ｄ）は図１４及び１５に示した本発明の第２の実施の形態によるインターフェース部において、ダウンストリーム１６の伝送路区間の回線が断になった後の回線復旧時に、全てのクロック乗換部の書き込み位相と読み出し位相の差を初期値にリセットした場合を示すタイムチャートである。
【００８７】
本発明の第２の実施の形態によれば、図１７の（Ｄ）に示されるように、クロック乗換部ｂ２１１ｄの読み出し位相ｂＲを図１７の（Ｃ）と同じようにリセットすると共に、他のクロック乗換部ｃ２１３ｄ及びクロック乗換部ｄ２０７ｄの書き込み位相ｃＷと読み出し位相ｃＲとの位相差もリセットすることにより、クロック乗換部ａ２０２ｄの書き込み位相ａＷからクロック乗換部ｄ２０７ｄからの読み出し位相ｄＲまでの遅延量は一定である。
【００８８】
【発明の効果】
以上の説明から明らかなように、本発明により、基準位置と端末との間の伝送路区間で同一データを複数の伝送系統で送受信し、最適な系統を選択して受信して基準位置と端末間の距離を測定するシステムにおいて、クロック乗換部における書き込み位相と読み出し位相との位相差に変動があった後に伝送区間の回線断後復旧した場合であっても基準位置と端末との間の距離測定を可能にする位相差遅延制御システムが提供でき、回線復旧時に発生する遅延の増加を抑制でき、実際の伝送距離を長くとれ、システム構成上の制約が緩和される。
【図面の簡単な説明】
【図１】本発明が適用される距離測定システムの概略構成を示すブロック図である。
【図２】本発明が適用される前に考えられる網同期のインターフェース部の構成を示すブロック図である。
【図３】図２の構成においてクロック変動後の初期化時の動作を説明するブロック図である。
【図４】図３に示した構成における従来のクロック乗換部の各々の構成を示すブロック図である。
【図５】本発明の第１の実施の形態による網同期方式の距離測定システムにおけるインターフェース部の構成を示すブロック図である。
【図６】図５に示したインターフェース部の構成をより詳細に示したブロック図である。
【図７】図６に示した構成におけるクロック乗換部の各々の構成を示すブロック図である。
【図８】図７に示したクロック乗換部のうち、常時書き込みを行うクロック乗換部ａ２０２ｂ及びクロック乗換部ｃ２１３ｂの動作を説明するタイムチャートである。
【図９】図７に示したクロック乗換部のうち、常時読み出しを行うクロック乗換部ｂ２１１ｂ及びクロック乗換部ｄ２０７ｂの動作を説明するタイムチャートである。
【図１０】図５〜図９により説明した網同期方式におけるダウンストリーム回線が断になった場合の本実施の形態の効果を説明するタイムチャートである。
【図１１】図５〜図９により説明した網同期方式におけるアップストリーム回線が断になった場合の本実施の形態の効果を説明するタイムチャートである。
【図１２】本発明が適用される前に考えられる従属同期のインターフェース部の構成を示すブロック図である。
【図１３】図１２の構成においてクロック変動後の初期化時の動作を説明するブロック図である。
【図１４】本発明の第２の実施の形態による従属同期方式の距離測定システムにおけるインターフェース部の構成を示すブロック図である。
【図１５】図１４に示したインターフェース部の構成をより詳細に示したブロック図である。
【図１６】図１２〜図１５により説明した従属同期方式においてアップストリーム回線１７が断になった場合の本実施の形態の効果を説明するタイムチャートである。
【図１７】図１４及び図１５により説明した従属同期方式におけるダウンストリーム回線１６が断になった場合の本実施の形態の効果を説明するタイムチャートである。
【符号の説明】
１１…携帯端末
１２…装置Ｂ
１３…装置Ａ
１５、１５ｂ、１５ｄ…インターフェース部Ｂ
１６…ダウンストリーム
１７…アップストリーム
１８、１８ｂ、１８ｄ…インターフェース部Ａ
２０１…基準クロック信号発生器
２０２ｂ、２０２ｄ…クロック乗換部ａ
２０７ｂ、２０７ｄ…クロック乗換部ｄ
２１１ｂ、２１１ｄ…クロック乗換部ｂ
２１３ｂ、２１３ｄ…クロック乗換部ｃ
２０３、２０８，２１２，２１４…クロック信号発生器
Claims (5)
- 基準位置と端末との間に、伝送路を介して接続された第１のインターフェース部と第２のインターフェース部とを備え、前記基準位置と前記端末との間での信号の送受信により前記基準位置と前記端末との間の距離を測定する距離測定システムにおいて、
前記第１のインターフェース部及び前記第２のインターフェース部はそれぞれ、冗長信号の位相合わせのための位相情報を含むオーバヘッドを付加して前記伝送路に送信するため又は前記伝送路からの信号から前記オーバヘッドを除去して前記端末又は前記基準位置に送信するためのクロック乗換部を備え、前記クロック乗換部の少なくとも一部は基準クロック信号に応じて動作するものであり、
前記基準クロック信号に応じて動作するクロック乗換部のうち一方のクロック乗換部における書き込みクロック信号と読み出しクロック信号との位相差の変動量を、他方のクロック乗換部に通知し、前記他方のクロック乗換部の書き込みクロック信号と読み出しクロック信号との位相差の初期化時に、予め定められた初期位相差に前記変動量を加減することを特徴とする位相差遅延制御システム。 - 前記位相差遅延制御システムは、前記クロック乗換部の全ての読み出し動作が前記基準クロック信号に応じて動作する網同期システムであって、
送信側のクロック乗換部の書き込み位相と読み出し位相との差の初期値からの変動量を、受信側のクロック乗換部に通知し、前記受信側のクロック乗換部の初期化時に、予め定められた位相差に前記変動量を加減した補正をし、それにより前記第１のインターフェース部から前記第２のインターフェース部までの信号処理時間を一定にするようにしたことを特徴とする請求項１記載の遅延制御システム。 - 前記第１のインターフェース部は、
前記基準クロック信号に応じて動作する第１のクロック信号発生器と、
前記基準クロック信号に応じて動作する第２のクロック信号発生器と、
前記第２のクロック信号発生器から出力されるクロック信号に応じて前記基準位置からのデータが書き込まれ、前記第１のクロック信号発生器から出力されるクロック信号に応じて前記データに前記オーバヘッドを付加したものが下り伝送路に読み出される第１のクロック乗換部と、
前記第２のインターフェース部からの受信データから再生されたクロック信号に応じて前記第２のインターフェース部からの前記受信データが書き込まれ、前記第２のクロック信号発生器から出力されるクロック信号に応じて前記受信データからオーバヘッドが除去されて前記基準位置に読み出される第２のクロック乗換部とを備えており、
前記第２のインターフェース部は、
前記基準クロック信号に応じて動作する第３のクロック信号発生器と、
前記基準クロック信号に応じて動作する第４のクロック信号発生器と、
前記第１のインターフェース部からの受信データから再生されたクロック信号に応じて前記受信データが書き込まれ、前記第３のクロック信号発生器から出力されるクロック信号に応じて前記第１のインターフェース部からの前記受信データからオーバヘッドを除去して読み出されて前記端末に送信する第３のクロック乗換部と、
前記第３のクロック信号に応じて前記端末からのデータが書き込まれ、前記第４のクロック信号発生器から出力されるクロック信号に応じて前記書き込まれたデータにオーバヘッドを付加したものが読み出されて上り伝送路を介して前記第１のインターフェース部に送信される第４のクロック乗換部とを備えており、
前記一方のクロック乗換部は前記第１のクロック乗換部であり、前記他方のクロック乗換部は前記第３のクロック乗換部であるか、又は前記一方のクロック乗換部は前記第４のクロック乗換部であり、前記他方のクロック乗換部は前記第２のクロック乗換部であることを特徴とする請求項２記載の位相遅延制御システム。 - 前記位相差遅延制御システムは、前記第１のインターフェース部内のクロック乗換部のみが前記基準クロック信号に応じて動作し、前記第２のインターフェース部内のクロック乗換部は前記第１のインターフェース部から受信したデータから再生されたクロック信号に応じて動作する従属同期システムであって、
前記第１のインターフェース部内の送信側のクロック乗換部の書き込み位相と読み出し位相との差の初期値からの変動量を、前記第１のインターフェース部内の受信側のクロック乗換部に通知し、前記受信側のクロック乗換部の初期化時に、予め定められた位相差に前記変動量を加減した補正をし、それにより前記第１のインターフェース部と前記第２のインターフェース部との間の往復の信号処理時間を一定にするようにしたことを特徴とする請求項１記載の遅延制御システム。 - 前記第１のインターフェース部は、
前記基準クロック信号に応じて動作する第１のクロック信号発生器と、
前記基準クロック信号に応じて動作する第２のクロック信号発生器と、
前記第２のクロック信号発生器から出力されるクロック信号に応じて前記基準位置からのデータが書き込まれ、前記第１のクロック信号発生器から出力されるクロック信号に応じて前記データに前記オーバヘッドを付加したものが下り伝送路に読み出される第１のクロック乗換部と、
前記第２のインターフェース部からの受信データから再生されたクロック信号に応じて前記第２のインターフェース部からの前記受信データが書き込まれ、前記第２のクロック信号発生器から出力されるクロック信号に応じて前記受信データからオーバヘッドが除去されて前記基準位置に読み出される第２のクロック乗換部とを備えており、
前記第２のインターフェース部は、
前記第１のインターフェース部から下り伝送路を介して受信されたデータから再生されたクロック信号に応じて動作する第３及び第４のクロック信号発生器と、
前記第１のインターフェース部からの受信データから再生されたクロック信号に応じて前記受信データが書き込まれ、前記第３のクロック信号発生器から出力されるクロック信号に応じて前記第１のインターフェース部からの前記受信データからオーバヘッドを除去して読み出されて前記端末に送信する第３のクロック乗換部と、
前記第３のクロック信号発生器から出力されるクロック信号に応じて前記端末からのデータが書き込まれ、前記第４のクロック信号発生器から出力されるクロック信号に応じて前記書き込まれたデータにオーバヘッドを付加したものが読み出されて上り伝送路を介して前記第１のインターフェース部に送信する第４のクロック乗換部とを備えており、
前記一方のクロック乗換部は前記第１のクロック乗換部であり、前記他方のクロック乗換部は前記第２のクロック乗換部であることを特徴とする請求項４記載の位相遅延制御システム。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002042208A JP3657229B2 (ja) | 2002-02-19 | 2002-02-19 | 距離測定システムにおける位相差遅延制御システム |
| EP02022235A EP1337056B1 (en) | 2002-02-19 | 2002-10-02 | Phase difference delay control system in distance measuring system |
| US10/263,074 US7117383B2 (en) | 2002-02-19 | 2002-10-02 | Phase difference delay control system for accommodating fluctuation in phase difference in distance measuring system |
| DE60224003T DE60224003T2 (de) | 2002-02-19 | 2002-10-02 | Regelsystem zu einer Phasendifferenzverzögerung in einem Abstandsmessystem |
| CNB021460795A CN1327644C (zh) | 2002-02-19 | 2002-10-25 | 测距系统中的相位差延迟控制系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002042208A JP3657229B2 (ja) | 2002-02-19 | 2002-02-19 | 距離測定システムにおける位相差遅延制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003244107A JP2003244107A (ja) | 2003-08-29 |
| JP3657229B2 true JP3657229B2 (ja) | 2005-06-08 |
Family
ID=27621500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002042208A Expired - Fee Related JP3657229B2 (ja) | 2002-02-19 | 2002-02-19 | 距離測定システムにおける位相差遅延制御システム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7117383B2 (ja) |
| EP (1) | EP1337056B1 (ja) |
| JP (1) | JP3657229B2 (ja) |
| CN (1) | CN1327644C (ja) |
| DE (1) | DE60224003T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1744443B1 (en) * | 2004-03-30 | 2014-06-25 | Daifuku Co., Ltd. | Noncontact power supply facility |
| JP4651364B2 (ja) * | 2004-11-17 | 2011-03-16 | 富士通株式会社 | 位相調整方法及び装置 |
| US7487378B2 (en) * | 2005-09-19 | 2009-02-03 | Ati Technologies, Inc. | Asymmetrical IO method and system |
| US7715330B2 (en) * | 2005-10-06 | 2010-05-11 | International Business Machines Corporation | System and method for optimizing the topology of a virtual ring based upon a TCP/IP network |
| JP5669172B2 (ja) * | 2010-03-24 | 2015-02-12 | 日本電気株式会社 | 電波測距装置及び電波測距方法 |
| CN106209290B (zh) * | 2016-07-14 | 2018-10-09 | 清华大学 | 一种传输时延和传输距离测量系统和方法 |
| DE102016124785A1 (de) * | 2016-12-19 | 2018-06-21 | Infineon Technologies Ag | Hochfrequenzvorrichtung und entsprechendes Verfahren |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2608874B1 (fr) | 1986-12-19 | 1989-03-24 | Trt Telecom Radio Electr | Procede de reglage du retard entre stations dans un systeme de transmission d'informations comprenant un grand nombre de stations relais en cascade et utilisant dans un sens de transmission le principe dit d'a.m.r.t. et systeme pour lequel est mis en oeuvre un tel procede |
| JPS63306729A (ja) * | 1987-06-09 | 1988-12-14 | Fujitsu Ltd | クロック乗り換え回路 |
| JPH0785543B2 (ja) * | 1988-02-22 | 1995-09-13 | 三菱電機株式会社 | 送受信モジュール点検確認装置 |
| US5526383A (en) * | 1992-08-14 | 1996-06-11 | Fujitsu Limited | Network control system for controlling relative errors between network nodes |
| DE19511332A1 (de) * | 1995-03-28 | 1996-10-02 | Sel Alcatel Ag | Breitbandverteilsystem und Verfahren dazu |
| CN1061193C (zh) * | 1996-09-13 | 2001-01-24 | 清华大学 | 双自法频率预测恢复收端支路时钟的方法及装置 |
| CN1064497C (zh) * | 1996-09-20 | 2001-04-11 | 清华大学 | 一种码速调整的接收端信息时钟恢复方法和电路 |
| GB2324214A (en) * | 1997-04-08 | 1998-10-14 | Power X Limited | Synchronising arrangements |
| US6243369B1 (en) * | 1998-05-06 | 2001-06-05 | Terayon Communication Systems, Inc. | Apparatus and method for synchronizing an SCDMA upstream or any other type upstream to an MCNS downstream or any other type downstream with a different clock rate than the upstream |
| AU5979899A (en) * | 1999-09-20 | 2001-04-24 | Nokia Corporation | A method to decrease synchronization time in handover |
-
2002
- 2002-02-19 JP JP2002042208A patent/JP3657229B2/ja not_active Expired - Fee Related
- 2002-10-02 US US10/263,074 patent/US7117383B2/en not_active Expired - Fee Related
- 2002-10-02 EP EP02022235A patent/EP1337056B1/en not_active Expired - Fee Related
- 2002-10-02 DE DE60224003T patent/DE60224003T2/de not_active Expired - Lifetime
- 2002-10-25 CN CNB021460795A patent/CN1327644C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003244107A (ja) | 2003-08-29 |
| US7117383B2 (en) | 2006-10-03 |
| DE60224003D1 (de) | 2008-01-24 |
| CN1439899A (zh) | 2003-09-03 |
| EP1337056A3 (en) | 2006-01-11 |
| US20030158686A1 (en) | 2003-08-21 |
| DE60224003T2 (de) | 2008-12-04 |
| EP1337056A2 (en) | 2003-08-20 |
| EP1337056B1 (en) | 2007-12-12 |
| CN1327644C (zh) | 2007-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7830924B2 (en) | Stuffing and destuffing operations when mapping low-order client signals into high-order transmission frames | |
| JP3657229B2 (ja) | 距離測定システムにおける位相差遅延制御システム | |
| US8243727B2 (en) | Methods for synchronizing applicative clock signals in a synchronous communications network, corresponding emitter and receiver devices, computer-readable storage means | |
| US7940651B2 (en) | Momentary-disconnection-free switching device | |
| CN109412732B (zh) | 一种接收端延时抖动的控制方法及装置 | |
| JP2003244085A (ja) | 複数系統伝送路における位相合致制御システム及び位相合致制御方法 | |
| JP4673697B2 (ja) | デジタル遅延バッファ及びこれに関連する方法 | |
| US6577647B1 (en) | Synchronization system and method, and recording medium | |
| JP3268337B2 (ja) | 回線切替方式 | |
| JPH0669937A (ja) | ループ型伝送路における遅延時間差補正方法および装置 | |
| US20070140227A1 (en) | Receiver | |
| JP3285009B2 (ja) | ルート切替制御システム、切替制御方法及び記録媒体 | |
| JP2872011B2 (ja) | Ａｔｍ通信システムにおける送信データの現用予備両系バイト位相合せ装置 | |
| JPH04263531A (ja) | ディジタル無線伝送方式 | |
| JP3957574B2 (ja) | セグメント分割多重化装置及びそれに用いるセグメント分割多重化方法 | |
| JP2785755B2 (ja) | ヒットレス切替装置 | |
| JP2005277789A (ja) | 伝送路無瞬断切替位相調整システム及びそれに用いる伝送路無瞬断切替位相調整方法 | |
| JP3853610B2 (ja) | 波長分割多重システム | |
| JPH09322158A (ja) | 画像信号伝送装置 | |
| JP2654606B2 (ja) | 回線切替装置 | |
| JP2793456B2 (ja) | 伝送路切替方式 | |
| JPS63306729A (ja) | クロック乗り換え回路 | |
| JPH05336099A (ja) | Ａｔｍセル先頭同期方法 | |
| JP4322908B2 (ja) | 送信装置およびフレーマ回路の制御方法 | |
| JP3141224B2 (ja) | 通信制御システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050308 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |