JP2872011B2 - Atm通信システムにおける送信データの現用予備両系バイト位相合せ装置 - Google Patents
Atm通信システムにおける送信データの現用予備両系バイト位相合せ装置Info
- Publication number
- JP2872011B2 JP2872011B2 JP5240356A JP24035693A JP2872011B2 JP 2872011 B2 JP2872011 B2 JP 2872011B2 JP 5240356 A JP5240356 A JP 5240356A JP 24035693 A JP24035693 A JP 24035693A JP 2872011 B2 JP2872011 B2 JP 2872011B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- bytes
- atm
- standby
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【0001】
【産業上の利用分野】本発明はATM(Asynchr
onous Transfer Mode)通信システ
ムにおける送信データの現用予備両系バイト位相合せ装
置に関し、特にATM通信システムの伝送路の冗長切替
え時における送信データのバイト位相合せ方式に関す
る。
onous Transfer Mode)通信システ
ムにおける送信データの現用予備両系バイト位相合せ装
置に関し、特にATM通信システムの伝送路の冗長切替
え時における送信データのバイト位相合せ方式に関す
る。
【0002】
【従来の技術】ATM通信システムにおいて、送信装置
内でSDH(SynchronousDigital
Hierarchy)フレームのオーバヘッド部及びペ
イロード部にATMセルが挿入されたフォーマット(フ
ルスペックATM構成)から、SDHフレームのペイロ
ード部のみにATMセルが挿入されたフォーマット(S
DHフレーム構成)に変換して、伝送路上へ送出するこ
とが必要になる。
内でSDH(SynchronousDigital
Hierarchy)フレームのオーバヘッド部及びペ
イロード部にATMセルが挿入されたフォーマット(フ
ルスペックATM構成)から、SDHフレームのペイロ
ード部のみにATMセルが挿入されたフォーマット(S
DHフレーム構成)に変換して、伝送路上へ送出するこ
とが必要になる。
【0003】この伝送路上のSDHフレーム構成のフォ
ーマット(CCITT勧告,G.708に準拠)を図4
に示している。図において、SOHはセクションオーバ
ヘッド部であり、POHはパスオーバヘッド部であり、
残余の部分がペイロード部であって有効データ部分であ
る。
ーマット(CCITT勧告,G.708に準拠)を図4
に示している。図において、SOHはセクションオーバ
ヘッド部であり、POHはパスオーバヘッド部であり、
残余の部分がペイロード部であって有効データ部分であ
る。
【0004】このフォーマットにおいて、1ローに入る
セル数は5セルであり、1ローのバイト数は260バイ
トであり、1セルのバイト数は53バイトとなってい
る。そのために、各ローのオーバヘッドからATMセル
の先頭までのバイト数は、図4に示す如く、a,bの様
に各ローで異なることになる。
セル数は5セルであり、1ローのバイト数は260バイ
トであり、1セルのバイト数は53バイトとなってい
る。そのために、各ローのオーバヘッドからATMセル
の先頭までのバイト数は、図4に示す如く、a,bの様
に各ローで異なることになる。
【0005】従来のフォーマット変換回路のブロックが
図3に示されている。現用系Aと予備系Bとが設けられ
ており、両系は同一構成となっている。フォーマット変
換バッファ1A,1Bには、フルスペックのATM構成
からSDHフレーム構成へ変換するために、一度送信デ
ータがこのバッファへ書込まれる。
図3に示されている。現用系Aと予備系Bとが設けられ
ており、両系は同一構成となっている。フォーマット変
換バッファ1A,1Bには、フルスペックのATM構成
からSDHフレーム構成へ変換するために、一度送信デ
ータがこのバッファへ書込まれる。
【0006】バッファ1A,1Bからのデータ読出しは
セルパルス生成回路2A,2Bからのセルパルスに基づ
いて行われるもので、このセルパルスはオーバヘッドか
らのATMセルの先頭位置を示すパルスであり、このセ
ルパルスに同期して各ATMセルが読出されるのである
(図4)。
セルパルス生成回路2A,2Bからのセルパルスに基づ
いて行われるもので、このセルパルスはオーバヘッドか
らのATMセルの先頭位置を示すパルスであり、このセ
ルパルスに同期して各ATMセルが読出されるのである
(図4)。
【0007】
【発明が解決しようとする課題】この場合、両系A,B
のセルパルス生成回路2A,2Bは互いに独立したカウ
ンタ構成となっているために、SDHフレーム内のペイ
ロード部でのセルパルス生成位置(図4のa)が、両系
で合わなくなり、送信データのバイト順序が両系で異な
ることによって、伝送路の無瞬断冗長切替えが困難であ
るという欠点がある。
のセルパルス生成回路2A,2Bは互いに独立したカウ
ンタ構成となっているために、SDHフレーム内のペイ
ロード部でのセルパルス生成位置(図4のa)が、両系
で合わなくなり、送信データのバイト順序が両系で異な
ることによって、伝送路の無瞬断冗長切替えが困難であ
るという欠点がある。
【0008】本発明の目的は、伝送路の無瞬断冗長切替
えを可能としたATM通信システムにおける送信データ
の現用予備両系バイト位相合せ装置を提供することであ
る。
えを可能としたATM通信システムにおける送信データ
の現用予備両系バイト位相合せ装置を提供することであ
る。
【0009】
【課題を解決するための手段】本発明によれば、現用系
と予備系との各々に設けられ、装置内でSDHフレーム
のオーバヘッド部及びペイロード部にATMセルが挿入
されたフォーマットから、伝送路上でSDHフレームの
ペイロード部のみにATMセルが挿入されたフォーマッ
トに変換を行うためのフォーマット変換用のバッファ
と、前記現用系と予備系との各々に設けられ、自系の前
記バッファの読出し時に自系SDHフレームの各フレー
ム毎にオーバヘッド部からATMセルの先頭までのバイ
ト数を検出してこの検出バイト数に応じたセル位置バイ
ト数を他系へ送出するセル位置バイト数検出手段と、前
記現用系と予備系との各々に設けられ、自系への切替え
指令時に前記他系から送出された前記セル位置バイト数
を元に各フレーム毎に自系の前記バッファの読出しを制
御する手段と、を含むことを特徴とするATM通信シス
テムにおける送信データの現用予備両系バイト位相合せ
装置が得られる。
と予備系との各々に設けられ、装置内でSDHフレーム
のオーバヘッド部及びペイロード部にATMセルが挿入
されたフォーマットから、伝送路上でSDHフレームの
ペイロード部のみにATMセルが挿入されたフォーマッ
トに変換を行うためのフォーマット変換用のバッファ
と、前記現用系と予備系との各々に設けられ、自系の前
記バッファの読出し時に自系SDHフレームの各フレー
ム毎にオーバヘッド部からATMセルの先頭までのバイ
ト数を検出してこの検出バイト数に応じたセル位置バイ
ト数を他系へ送出するセル位置バイト数検出手段と、前
記現用系と予備系との各々に設けられ、自系への切替え
指令時に前記他系から送出された前記セル位置バイト数
を元に各フレーム毎に自系の前記バッファの読出しを制
御する手段と、を含むことを特徴とするATM通信シス
テムにおける送信データの現用予備両系バイト位相合せ
装置が得られる。
【0010】
【実施例】以下、図面を用いて本発明の実施例を詳述す
る。
る。
【0011】図1は本発明の一実施例のブロック図であ
り、図2はその動作タイムチャートである。現用系A及
び予備系Bが設けられており、両系は同一構成となって
いる。フォーマット変換用バッファ1A,1Bは、送信
装置内のフルスペックATM構成から伝送路上でのSD
Hフレーム構成へフォーマット変換を行うもので、装置
内データが一時バッファ1A,1Bへ夫々書込まれる。
り、図2はその動作タイムチャートである。現用系A及
び予備系Bが設けられており、両系は同一構成となって
いる。フォーマット変換用バッファ1A,1Bは、送信
装置内のフルスペックATM構成から伝送路上でのSD
Hフレーム構成へフォーマット変換を行うもので、装置
内データが一時バッファ1A,1Bへ夫々書込まれる。
【0012】セルパルス生成回路2A,2Bは各バッフ
ァ1A,1Bの読出しのためのセルパルス(367KC
PS)を生成するものであり、このセルパルスは基本的
には両系は互いに独立した自走カウンタであって、オー
バヘッドからのATMセル先頭位置を示すパルスであ
る。このセルパルスに応答してセルを構成するバイトに
同期した読出しセル位相用カウンタクロックが生成され
るが、SDHフレーム構成のSOH及びPOH部のオー
バヘッド部ではデータを読出さないために、当該読出し
セル位相用カウンタクロックは抑止されるようになって
いる。
ァ1A,1Bの読出しのためのセルパルス(367KC
PS)を生成するものであり、このセルパルスは基本的
には両系は互いに独立した自走カウンタであって、オー
バヘッドからのATMセル先頭位置を示すパルスであ
る。このセルパルスに応答してセルを構成するバイトに
同期した読出しセル位相用カウンタクロックが生成され
るが、SDHフレーム構成のSOH及びPOH部のオー
バヘッド部ではデータを読出さないために、当該読出し
セル位相用カウンタクロックは抑止されるようになって
いる。
【0013】セル位置バイト数計測回路3A,3Bは図
4のSDHフレーム構成の各ロー(フレーム)毎にaで
示すバイト数(オーバヘッド部からのATMセル先頭位
置)を計測する。例えば、現用系では、1フレーム毎に
このバイト数aを計測して補正値(後述する)を加算し
て予備系へ送信するようになっている。
4のSDHフレーム構成の各ロー(フレーム)毎にaで
示すバイト数(オーバヘッド部からのATMセル先頭位
置)を計測する。例えば、現用系では、1フレーム毎に
このバイト数aを計測して補正値(後述する)を加算し
て予備系へ送信するようになっている。
【0014】この場合の補正値について検討する。図4
に示す1つのローの次のローにおけるセル先頭位置b
は、 b=a+53×5−260=a+5 ……(1) で表わされる。ここに、53はセルのバイト数,5は1
ローに入るセル数,260は1ローのバイト数である。
に示す1つのローの次のローにおけるセル先頭位置b
は、 b=a+53×5−260=a+5 ……(1) で表わされる。ここに、53はセルのバイト数,5は1
ローに入るセル数,260は1ローのバイト数である。
【0015】上記(1)式から判る様に、次のローのセ
ル先頭位置bは、前のローのセル先頭位置aに対して5
バイトを加算したものとなる。
ル先頭位置bは、前のローのセル先頭位置aに対して5
バイトを加算したものとなる。
【0016】そこで、セル位置バイト数計測回路3Aで
は、SPOH(オーバヘッド表示信号)のタイミングで
カウンタに「5」をロードし、セルパルスまでのバイト
数を読出しセル位相用カウンタにてカウントすることに
より、そのセルパルスのタイミングにおけるカウント数
を求め、そのカウント数が次のローのセル位相(セル先
頭位置b)となることから、これを予備系へ通知するよ
うにしている。
は、SPOH(オーバヘッド表示信号)のタイミングで
カウンタに「5」をロードし、セルパルスまでのバイト
数を読出しセル位相用カウンタにてカウントすることに
より、そのセルパルスのタイミングにおけるカウント数
を求め、そのカウント数が次のローのセル位相(セル先
頭位置b)となることから、これを予備系へ通知するよ
うにしている。
【0017】この場合のカウンタは、26 カウンタと
し、カウント値が53を越えると、5をロードするよう
にする。尚、この53なる値は、1セルのバイト数に一
致している。
し、カウント値が53を越えると、5をロードするよう
にする。尚、この53なる値は、1セルのバイト数に一
致している。
【0018】予備系側では、現用系Aよりこのセル位置
バイト数の通知を受けるが、このとき現用/予備選択信
号によって予備系Bが選択されたとすると、セルパルス
生成制御回路5Bはセルパルス生成回路2Bに対して、
フリーラン状態から、現用系側から通知を受けた読出し
セル位相(バイト数)を用いて、オーバヘッド位置から
そのバイト数だけずれた位置でセルパルス(367KC
PS)を発生せさるようにして、バッファ2Bの読出し
制御がなされるのである。
バイト数の通知を受けるが、このとき現用/予備選択信
号によって予備系Bが選択されたとすると、セルパルス
生成制御回路5Bはセルパルス生成回路2Bに対して、
フリーラン状態から、現用系側から通知を受けた読出し
セル位相(バイト数)を用いて、オーバヘッド位置から
そのバイト数だけずれた位置でセルパルス(367KC
PS)を発生せさるようにして、バッファ2Bの読出し
制御がなされるのである。
【0019】予備系Bから現用系Aへ切替えられたとき
には、上記と同様に、予備系のセル位置バイト数計測回
路3Bによる読出しセル位相が現用系Aへ通知され、セ
ルパルス生成制御回路5Aにより、セルパルスの生成が
制御されることになる。
には、上記と同様に、予備系のセル位置バイト数計測回
路3Bによる読出しセル位相が現用系Aへ通知され、セ
ルパルス生成制御回路5Aにより、セルパルスの生成が
制御されることになる。
【0020】こうすることにより、現用予備切替え時
に、両系のセル位相が一致するので、伝送路の無瞬断冗
長切替えが可能となる。
に、両系のセル位相が一致するので、伝送路の無瞬断冗
長切替えが可能となる。
【0021】尚、本例では図2に示した読出しセル位置
バイト数のカウントのためのカウンタに、SPOHに同
期して「5」をロードすることにより、予め補正値
「5」を加算して他系へ通知しているが、当該カウンタ
へのロードは「0」としておき、通知を受けた側で補正
値「5」を加算しても良いものである。
バイト数のカウントのためのカウンタに、SPOHに同
期して「5」をロードすることにより、予め補正値
「5」を加算して他系へ通知しているが、当該カウンタ
へのロードは「0」としておき、通知を受けた側で補正
値「5」を加算しても良いものである。
【0022】
【発明の効果】以上述べた如く、本発明によれば、伝送
路へのデータ送信において、ATMセルをSDHフレー
ム内に挿入するときに送信データのセル位相を現用系と
予備系とで完全に一致させることができ、よって伝送路
上の無瞬断冗長切替えが可能になるという効果がある。
路へのデータ送信において、ATMセルをSDHフレー
ム内に挿入するときに送信データのセル位相を現用系と
予備系とで完全に一致させることができ、よって伝送路
上の無瞬断冗長切替えが可能になるという効果がある。
【図1】本発明の実施例のブロック図である。
【図2】図1のブロックの動作を示すタイムチャートで
ある。
ある。
【図3】従来の現用予備両系バイト位相合せ装置のブロ
ック図である。
ック図である。
【図4】SDHフレーム構成を示すフォーマット図であ
る。
る。
A 現用系 B 予備系 1A,1B フォーマット変換用バッファ 2A,2B セルパルス生成回路 3A,3B セル位置バイト数計測回路 5A,5B セルパルス生成制御回路
フロントページの続き (72)発明者 上田 裕巳 東京都千代田区内幸町一丁目1番6号 日本電信電話株式会社内 (56)参考文献 特開 平5−7216(JP,A) 特開 平5−7219(JP,A) 特開 平6−237265(JP,A) (58)調査した分野(Int.Cl.6,DB名) H04L 12/28 H04L 12/56
Claims (2)
- 【請求項1】 現用系と予備系との各々に設けられ、装
置内でSDHフレームのオーバヘッド部及びペイロード
部にATMセルが挿入されたフォーマットから、伝送路
上でSDHフレームのペイロード部のみにATMセルが
挿入されたフォーマットに変換を行うためのフォーマッ
ト変換用のバッファと、 前記現用系と予備系との各々に設けられ、自系の前記バ
ッファの読出し時に自系SDHフレームの各フレーム毎
にオーバヘッド部からATMセルの先頭までのバイト数
を検出してこの検出バイト数に応じたセル位置バイト数
を他系へ送出するセル位置バイト数検出手段と、 前記現用系と予備系との各々に設けられ、自系への切替
え指令時に前記他系から送出された前記セル位置バイト
数を元に各フレーム毎に自系の前記バッファの読出しを
制御する手段と、 を含むことを特徴とするATM通信システムにおける送
信データの現用予備両系バイト位相合せ装置。 - 【請求項2】 前記セル位置バイト数検出手段は、前記
ATMセルの先頭までのバイト数に所定数を加算した値
を他系へ送出するよう構成されていることを特徴とする
請求項1記載のATM通信システムにおける送信データ
の現用予備両系バイト位相合せ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5240356A JP2872011B2 (ja) | 1993-09-01 | 1993-09-01 | Atm通信システムにおける送信データの現用予備両系バイト位相合せ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5240356A JP2872011B2 (ja) | 1993-09-01 | 1993-09-01 | Atm通信システムにおける送信データの現用予備両系バイト位相合せ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0774756A JPH0774756A (ja) | 1995-03-17 |
JP2872011B2 true JP2872011B2 (ja) | 1999-03-17 |
Family
ID=17058276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5240356A Expired - Fee Related JP2872011B2 (ja) | 1993-09-01 | 1993-09-01 | Atm通信システムにおける送信データの現用予備両系バイト位相合せ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2872011B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3047861B2 (ja) | 1997-07-08 | 2000-06-05 | 日本電気株式会社 | Atm通信装置における現用系/予備系無瞬断切替装置 |
DE50001202D1 (de) * | 1999-08-03 | 2003-03-13 | Eppendorf Ag | Unwuchtsaugleichsvorrichtung für zentrifugen |
-
1993
- 1993-09-01 JP JP5240356A patent/JP2872011B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0774756A (ja) | 1995-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6920603B2 (en) | Path error monitoring method and apparatus thereof | |
JP3047861B2 (ja) | Atm通信装置における現用系/予備系無瞬断切替装置 | |
US5754527A (en) | Line switching apparatus | |
JPH07177116A (ja) | デジタル信号伝送装置 | |
JP2872011B2 (ja) | Atm通信システムにおける送信データの現用予備両系バイト位相合せ装置 | |
US6438143B1 (en) | Image packet communications system | |
US7940651B2 (en) | Momentary-disconnection-free switching device | |
JP2001217796A (ja) | 無瞬断切り替え装置及びネットワークシステム | |
JP3119548B2 (ja) | Atm通信システムにおける現用予備両系セル位相合せ装置 | |
JP2004080556A (ja) | 位相調整装置及びそれに用いる位相調整方法並びにそのプログラム | |
JP3616695B2 (ja) | 伝送装置のユニット間インタフェース方式 | |
JPH08223130A (ja) | 無瞬断切替方式 | |
JP2868398B2 (ja) | 伝送路切替装置 | |
JPH0879214A (ja) | 無瞬断切替方法 | |
JP4231598B2 (ja) | Vcパス無瞬断切替方法とその装置 | |
JP2654606B2 (ja) | 回線切替装置 | |
JP2611629B2 (ja) | 無瞬断切替方式 | |
JPH0821877B2 (ja) | 冗長系を構成する現用、待機パッケージの切替制御方式 | |
JPH01261939A (ja) | マルチフレーム同期装置 | |
JPH10135923A (ja) | 無瞬断sdh伝送システム | |
JP2713009B2 (ja) | 遅延時間差吸収装置 | |
JP3388335B2 (ja) | マルチフレーム位相合わせ回路 | |
JPS61101142A (ja) | デ−タ保護回路 | |
JP2002164907A (ja) | パスルート切替装置およびパスプロテクション方法 | |
JP2776133B2 (ja) | 送端切替方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |