JP2654606B2 - 回線切替装置 - Google Patents
回線切替装置Info
- Publication number
- JP2654606B2 JP2654606B2 JP6084701A JP8470194A JP2654606B2 JP 2654606 B2 JP2654606 B2 JP 2654606B2 JP 6084701 A JP6084701 A JP 6084701A JP 8470194 A JP8470194 A JP 8470194A JP 2654606 B2 JP2654606 B2 JP 2654606B2
- Authority
- JP
- Japan
- Prior art keywords
- data signal
- frame pulse
- signal sequence
- circuit
- replacement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は回線切替装置に関し、特
に新規の同期ディジタルハイアラーキに対応したデータ
信号列をＭ対１回線切替方式の通信システムで伝送する
場合の受信側通信装置における回線切替装置に関する。
に新規の同期ディジタルハイアラーキに対応したデータ
信号列をＭ対１回線切替方式の通信システムで伝送する
場合の受信側通信装置における回線切替装置に関する。
【０００２】
【従来の技術】従来、この種の通信システムにおいて
は、Ｍ本の現用回線に対して１本の予備回線を設けてお
き、保守時や現用回線に障害が発生した場合には、送信
側で現用回線と同一のデータ信号列を予備回線に送出
し、受信側では受信データ信号列を予備回線に切り替え
る事で現用回線の救済を行うＭ対１回線切替方式が用い
られている。
は、Ｍ本の現用回線に対して１本の予備回線を設けてお
き、保守時や現用回線に障害が発生した場合には、送信
側で現用回線と同一のデータ信号列を予備回線に送出
し、受信側では受信データ信号列を予備回線に切り替え
る事で現用回線の救済を行うＭ対１回線切替方式が用い
られている。
【０００３】一方、近年、新規の同期ディジタルハイア
ラーキ（Synchronous Digital Hierarchy ：ＳＤＨ）が
標準化され、図６に示すような、ＳＴＭ−Ｎフレーム構
成のデータ信号列を伝送する通信システムが構築されて
いる。ＳＴＭ−Ｎフレーム構成のデータ信号列は、ペイ
ロード（Payload ）と呼ばれる実情報と、フレーム同
期、誤り監視、警報転送のための情報などで構成される
セクションオーバーヘッド（Section Overhead：以下、
ＳＯＨと略称する）と、実情報の先頭位置を表すポイン
タとから成る。このような通信システムにおいて、この
ＳＴＭ−Ｎデータ信号列を伝送する通信システムの受信
側においては、外部ディジタルクロックサプライ（Digi
tal Clock Supply：以下、ＤＣＳと略称する）からの入
力クロック信号に同期した基準クロック及び基準フレー
ムパルスを生成し、これら基準クロック及び基準フレー
ムパルスを用いてクロックの乗せ替えを行い、クロック
の乗せ替えで生じた実情報の先頭位置の変化を演算し、
ポインタを付け替える方式が用いられている（例えば、
特開平４−２６７６４８号公報参照。） そこで、ＳＴＭ−Ｎ構成のデータ信号列をＭ対１切替方
式で伝送するに当たり、新規の同期ディジタルハイアラ
ーキＳＤＨに対応したデータ信号列の伝送に適した回線
切替装置を提供することが必要である。
ラーキ（Synchronous Digital Hierarchy ：ＳＤＨ）が
標準化され、図６に示すような、ＳＴＭ−Ｎフレーム構
成のデータ信号列を伝送する通信システムが構築されて
いる。ＳＴＭ−Ｎフレーム構成のデータ信号列は、ペイ
ロード（Payload ）と呼ばれる実情報と、フレーム同
期、誤り監視、警報転送のための情報などで構成される
セクションオーバーヘッド（Section Overhead：以下、
ＳＯＨと略称する）と、実情報の先頭位置を表すポイン
タとから成る。このような通信システムにおいて、この
ＳＴＭ−Ｎデータ信号列を伝送する通信システムの受信
側においては、外部ディジタルクロックサプライ（Digi
tal Clock Supply：以下、ＤＣＳと略称する）からの入
力クロック信号に同期した基準クロック及び基準フレー
ムパルスを生成し、これら基準クロック及び基準フレー
ムパルスを用いてクロックの乗せ替えを行い、クロック
の乗せ替えで生じた実情報の先頭位置の変化を演算し、
ポインタを付け替える方式が用いられている（例えば、
特開平４−２６７６４８号公報参照。） そこで、ＳＴＭ−Ｎ構成のデータ信号列をＭ対１切替方
式で伝送するに当たり、新規の同期ディジタルハイアラ
ーキＳＤＨに対応したデータ信号列の伝送に適した回線
切替装置を提供することが必要である。
【０００４】次に、図４乃至図７を参照して、従来の回
線切替装置について説明する。図４は従来技術における
回線切替装置を示し、図５はその図４に示す回線切替装
置の動作を説明するためのタイミングチャートである。
図６はＳＴＭ−Ｎフレーム構成を示す図である。尚、説
明を簡単にするために、図４の従来技術の回線切替装置
においては、図７に示すＳＴＭ−１フレーム構成のデー
タ信号列を伝送するものとする。
線切替装置について説明する。図４は従来技術における
回線切替装置を示し、図５はその図４に示す回線切替装
置の動作を説明するためのタイミングチャートである。
図６はＳＴＭ−Ｎフレーム構成を示す図である。尚、説
明を簡単にするために、図４の従来技術の回線切替装置
においては、図７に示すＳＴＭ−１フレーム構成のデー
タ信号列を伝送するものとする。
【０００５】図７に示すように、ＳＴＭ−１フレーム
は、９行２７０列（バイト）から成る。ＳＯＨは１列〜
９列の１〜３行目及び５〜９行目に収容される。ポイン
タは１列〜９列の４行目に収容される。残りの部分（１
０列〜２７０列の１〜９行目）に実情報が収容される。
ＳＯＨにおいて、最初の９バイト中に、それぞれ３バイ
トのフレーム同期パターンＡ１，Ａ２と、１バイトのＳ
ＴＭ識別パターンＣ１とが割り当てられている。
は、９行２７０列（バイト）から成る。ＳＯＨは１列〜
９列の１〜３行目及び５〜９行目に収容される。ポイン
タは１列〜９列の４行目に収容される。残りの部分（１
０列〜２７０列の１〜９行目）に実情報が収容される。
ＳＯＨにおいて、最初の９バイト中に、それぞれ３バイ
トのフレーム同期パターンＡ１，Ａ２と、１バイトのＳ
ＴＭ識別パターンＣ１とが割り当てられている。
【０００６】図４において、回線切替装置は、第１乃至
第Ｍの現用システム１−１，１−２，…，１−Ｍ（Ｍは
２以上の整数）と、予備システム１−（Ｍ＋１）と、基
準信号発生回路２とを有する。第１乃至第Ｍの現用シス
テム１−１〜１−Ｍは、それぞれ、第１乃至第Ｍの受信
処理部３−１，３−２，…，３−Ｍと、第１乃至第Ｍの
ポインタ付替回路４−１，４−２，…，４−Ｍと、第１
乃至第Ｍの現用予備選択回路６−１，６−２，…，６−
Ｍと、第１乃至第ＭのＳＯＨ多重回路７−１，７−２，
…，７−Ｍとを有する。予備システム１−（Ｍ＋１）
は、第（Ｍ＋１）の受信処理部３−（Ｍ＋１）と、第
（Ｍ＋１）のポインタ付替回路４−（Ｍ＋１）と、予備
信号分配回路５とを有する。
第Ｍの現用システム１−１，１−２，…，１−Ｍ（Ｍは
２以上の整数）と、予備システム１−（Ｍ＋１）と、基
準信号発生回路２とを有する。第１乃至第Ｍの現用シス
テム１−１〜１−Ｍは、それぞれ、第１乃至第Ｍの受信
処理部３−１，３−２，…，３−Ｍと、第１乃至第Ｍの
ポインタ付替回路４−１，４−２，…，４−Ｍと、第１
乃至第Ｍの現用予備選択回路６−１，６−２，…，６−
Ｍと、第１乃至第ＭのＳＯＨ多重回路７−１，７−２，
…，７−Ｍとを有する。予備システム１−（Ｍ＋１）
は、第（Ｍ＋１）の受信処理部３−（Ｍ＋１）と、第
（Ｍ＋１）のポインタ付替回路４−（Ｍ＋１）と、予備
信号分配回路５とを有する。
【０００７】基準信号発生回路２は外部ＤＣＳクロック
信号CLK を入力し、外部ＤＣＳクロック信号CLK に同期
した基準クロック信号及び基準フレームパルス信号で構
成される基準信号Ｒ０（図５のＲ０参照）を出力する。
信号CLK を入力し、外部ＤＣＳクロック信号CLK に同期
した基準クロック信号及び基準フレームパルス信号で構
成される基準信号Ｒ０（図５のＲ０参照）を出力する。
【０００８】第１乃至第Ｍの現用回線で伝送された第１
乃至第Ｍの伝送データ信号列は、それぞれ、第１乃至第
Ｍの現用システム１−１〜１−Ｍに供給される。第ｍの
現用回線（１≦ｍ≦Ｍ：整数）で伝送された第ｍの伝送
データ信号列は、第ｍの受信処理部３−ｍにおいてフレ
ーム同期の確立、ＳＯＨの終端等が行われ、第ｍの入力
データ信号列Ｄ３ｍ（図５のＤ３ｍ参照）及び第ｍの入
力フレームパルスＦ３ｍ（図５のＦ３ｍ参照）として出
力される。第ｍのポインタ付替回路４−ｍは、第ｍの受
信処理部３−ｍから出力される第ｍの入力データ信号列
Ｄ３ｍ及び第ｍの入力フレームパルスＦ３ｍと、基準信
号発生回路２から出力される基準信号Ｒ０とを受け、基
準信号Ｒ０のクロックに第ｍの入力データ信号列Ｄ３ｍ
を乗せ替えてポインタを付け替え後、第ｍの付替えデー
タ信号列Ｄ４ｍ（図５のＤ４ｍ参照）及び第ｍの付替え
フレームパルスＦ４ｍ（図５のＦ４ｍ参照）を出力す
る。
乃至第Ｍの伝送データ信号列は、それぞれ、第１乃至第
Ｍの現用システム１−１〜１−Ｍに供給される。第ｍの
現用回線（１≦ｍ≦Ｍ：整数）で伝送された第ｍの伝送
データ信号列は、第ｍの受信処理部３−ｍにおいてフレ
ーム同期の確立、ＳＯＨの終端等が行われ、第ｍの入力
データ信号列Ｄ３ｍ（図５のＤ３ｍ参照）及び第ｍの入
力フレームパルスＦ３ｍ（図５のＦ３ｍ参照）として出
力される。第ｍのポインタ付替回路４−ｍは、第ｍの受
信処理部３−ｍから出力される第ｍの入力データ信号列
Ｄ３ｍ及び第ｍの入力フレームパルスＦ３ｍと、基準信
号発生回路２から出力される基準信号Ｒ０とを受け、基
準信号Ｒ０のクロックに第ｍの入力データ信号列Ｄ３ｍ
を乗せ替えてポインタを付け替え後、第ｍの付替えデー
タ信号列Ｄ４ｍ（図５のＤ４ｍ参照）及び第ｍの付替え
フレームパルスＦ４ｍ（図５のＦ４ｍ参照）を出力す
る。
【０００９】同様に、予備回線で伝送された予備伝送デ
ータ信号列は、予備システム１−（Ｍ＋１）の第（Ｍ＋
１）の受信処理部１−（Ｍ＋１）においてフレーム同期
の確立、ＳＯＨの終端等が行われ、予備入力データ信号
列Ｄ３０（図５のＤ３０参照）及び予備入力フレームパ
ルスＦ３０（図５のＦ３０参照）として出力される。第
（Ｍ＋１）のポインタ付替回路４−（Ｍ＋１）は、第
（Ｍ＋１）の受信処理部１−（Ｍ＋１）から予備データ
信号列Ｄ３０及び予備フレームパルスＦ３０を受け、基
準信号発生回路２から出力される基準信号Ｒ０を用いて
クロックの乗せ替えを行い、予備付替えデータ信号列Ｄ
４０（図５のＤ４０参照）及び予備付替えフレームパル
スＦ４０（図５のＦ４０参照）を出力する。
ータ信号列は、予備システム１−（Ｍ＋１）の第（Ｍ＋
１）の受信処理部１−（Ｍ＋１）においてフレーム同期
の確立、ＳＯＨの終端等が行われ、予備入力データ信号
列Ｄ３０（図５のＤ３０参照）及び予備入力フレームパ
ルスＦ３０（図５のＦ３０参照）として出力される。第
（Ｍ＋１）のポインタ付替回路４−（Ｍ＋１）は、第
（Ｍ＋１）の受信処理部１−（Ｍ＋１）から予備データ
信号列Ｄ３０及び予備フレームパルスＦ３０を受け、基
準信号発生回路２から出力される基準信号Ｒ０を用いて
クロックの乗せ替えを行い、予備付替えデータ信号列Ｄ
４０（図５のＤ４０参照）及び予備付替えフレームパル
スＦ４０（図５のＦ４０参照）を出力する。
【００１０】予備信号分配回路５は、予備システム１−
（Ｍ＋１）の第（Ｍ＋１）のポインタ付替回路４−（Ｍ
＋１）から出力される予備付替えデータ信号列Ｄ４０及
び予備付替えフレームパルスＦ４０を第１乃至第Ｍの現
用システム１−１〜１−Ｍに分配する回路で、第１乃至
第Ｍの分配データ信号列Ｄ５１，Ｄ５２，…，Ｄ５
Ｍ（図５のＤ５ｍ参照）及び第１乃至第Ｍの分配フレー
ムパルスＦ５１，Ｆ５２，…，Ｆ５Ｍ（図５のＦ５ｍ参
照）をそれぞれ第１乃至第Ｍの現用システム１−１〜１
−Ｍへ送出する。
（Ｍ＋１）の第（Ｍ＋１）のポインタ付替回路４−（Ｍ
＋１）から出力される予備付替えデータ信号列Ｄ４０及
び予備付替えフレームパルスＦ４０を第１乃至第Ｍの現
用システム１−１〜１−Ｍに分配する回路で、第１乃至
第Ｍの分配データ信号列Ｄ５１，Ｄ５２，…，Ｄ５
Ｍ（図５のＤ５ｍ参照）及び第１乃至第Ｍの分配フレー
ムパルスＦ５１，Ｆ５２，…，Ｆ５Ｍ（図５のＦ５ｍ参
照）をそれぞれ第１乃至第Ｍの現用システム１−１〜１
−Ｍへ送出する。
【００１１】第ｍの現用システム１−ｍにおいて、第ｍ
の現用予備選択回路６−ｍは、第ｍの現用回線の第ｍの
ポインタ付替回路４−ｍから出力される第ｍの付替えデ
ータ信号列Ｄ４ｍ及び第ｍの付替えフレームパルスＦ４
ｍと、予備信号分配回路５から出力される第ｍの分配デ
ータ信号列Ｄ５ｍ及び第ｍの分配フレームパルスＦ５ｍ
とを受け、第ｍの選択制御信号Ｓｍ（図５のＳｍ参照）
によって選択後、第ｍの選択データ信号列Ｄ６ｍ（図５
のＤ６ｍ参照）及び第ｍの選択フレームパルスＦ６
ｍ（図５のＦ６ｍ参照）を出力する。第ｍのＳＯＨ多重
回路７−ｍは、第ｍの現用予備選択回路６−ｍから出力
される第ｍの選択フレームパルスＦ６ｍに従い、第ｍの
選択データ信号列Ｄ６ｍにフレーム同期パターンなどの
ＳＯＨを多重後、図示しない対向する伝送多重装置ヘ第
ｍの出力データ信号列Ｄ７ｍ（図５のＤ７ｍ参照）を出
力する。
の現用予備選択回路６−ｍは、第ｍの現用回線の第ｍの
ポインタ付替回路４−ｍから出力される第ｍの付替えデ
ータ信号列Ｄ４ｍ及び第ｍの付替えフレームパルスＦ４
ｍと、予備信号分配回路５から出力される第ｍの分配デ
ータ信号列Ｄ５ｍ及び第ｍの分配フレームパルスＦ５ｍ
とを受け、第ｍの選択制御信号Ｓｍ（図５のＳｍ参照）
によって選択後、第ｍの選択データ信号列Ｄ６ｍ（図５
のＤ６ｍ参照）及び第ｍの選択フレームパルスＦ６
ｍ（図５のＦ６ｍ参照）を出力する。第ｍのＳＯＨ多重
回路７−ｍは、第ｍの現用予備選択回路６−ｍから出力
される第ｍの選択フレームパルスＦ６ｍに従い、第ｍの
選択データ信号列Ｄ６ｍにフレーム同期パターンなどの
ＳＯＨを多重後、図示しない対向する伝送多重装置ヘ第
ｍの出力データ信号列Ｄ７ｍ（図５のＤ７ｍ参照）を出
力する。
【００１２】
【発明が解決しようとする課題】上述した従来の回線切
替装置では、図５のＦ４０，Ｄ４０，Ｆ４ｍ，Ｄ４ｍに
示すように、ポインタ付替回路４−１〜４−（Ｍ＋１）
から出力される付替えデータ信号列Ｄ４０〜Ｄ４Ｍ及び
付替えフレームパルスＦ４０〜Ｆ４Ｍは、現用システム
１−１〜１−Ｍと予備システム１−（ｍ＋１）で一致し
ている。しかしながれ、現用システム１−ｍのポインタ
付替回路４−ｍから現用予備選択回路６ｍまでにデータ
信号列及びフレームパルスに生じる遅延時間と、予備シ
ステム１−（Ｍ＋１）のポインタ付替回路４−（Ｍ＋
１）から予備信号分配回路５を経由して現用予備選択回
路６ｍに入力されるまでにデータ信号列及びフレームパ
ルスに生じる遅延時間との間に差異がある。このため、
現用予備選択回路６ｍの入力では、図５のＦ４ｍ，Ｄ４
ｍ，Ｆ５ｍ，Ｄ５ｍに示すように、フレームパルスの位
相は一致していない。従って、現用予備選択回路６ｍで
現用回線から予備回線へ切り替えると、図５のＤ６ｍ，
Ｆ６ｍに示す様に、ＳＯＨ多重回路７−ｍに入力される
フレームパルスの位相が急変するので、ＳＯＨ多重回路
７−ｍから出力されるデータ信号列Ｄ７ｍのフレーム位
置も急変することになる。この結果、対向する伝送多重
装置側で一瞬同期が外れた後回復するという現象が観測
され、不要なフレーム同期外れ警報を発生するという欠
点がある。
替装置では、図５のＦ４０，Ｄ４０，Ｆ４ｍ，Ｄ４ｍに
示すように、ポインタ付替回路４−１〜４−（Ｍ＋１）
から出力される付替えデータ信号列Ｄ４０〜Ｄ４Ｍ及び
付替えフレームパルスＦ４０〜Ｆ４Ｍは、現用システム
１−１〜１−Ｍと予備システム１−（ｍ＋１）で一致し
ている。しかしながれ、現用システム１−ｍのポインタ
付替回路４−ｍから現用予備選択回路６ｍまでにデータ
信号列及びフレームパルスに生じる遅延時間と、予備シ
ステム１−（Ｍ＋１）のポインタ付替回路４−（Ｍ＋
１）から予備信号分配回路５を経由して現用予備選択回
路６ｍに入力されるまでにデータ信号列及びフレームパ
ルスに生じる遅延時間との間に差異がある。このため、
現用予備選択回路６ｍの入力では、図５のＦ４ｍ，Ｄ４
ｍ，Ｆ５ｍ，Ｄ５ｍに示すように、フレームパルスの位
相は一致していない。従って、現用予備選択回路６ｍで
現用回線から予備回線へ切り替えると、図５のＤ６ｍ，
Ｆ６ｍに示す様に、ＳＯＨ多重回路７−ｍに入力される
フレームパルスの位相が急変するので、ＳＯＨ多重回路
７−ｍから出力されるデータ信号列Ｄ７ｍのフレーム位
置も急変することになる。この結果、対向する伝送多重
装置側で一瞬同期が外れた後回復するという現象が観測
され、不要なフレーム同期外れ警報を発生するという欠
点がある。
【００１３】また、上述の不要なフレーム同期外れが発
生するのを防ぐために、特開平４−３０４７２５号公報
のように、現用予備選択回路の入力時点での現用回線と
予備回線のフレームパルスを一致させるように現用シス
テムのデータ信号列に遅延素子を挿入し、各システムご
とに遅延調整を行ってから切り替える方法も知られてい
る。しかしながら、このような方法では、各システムご
とに現用回線と予備回線の遅延時間が異なるので、各シ
ステムごとに個別に遅延調整を行わなければならないと
いう問題がある。
生するのを防ぐために、特開平４−３０４７２５号公報
のように、現用予備選択回路の入力時点での現用回線と
予備回線のフレームパルスを一致させるように現用シス
テムのデータ信号列に遅延素子を挿入し、各システムご
とに遅延調整を行ってから切り替える方法も知られてい
る。しかしながら、このような方法では、各システムご
とに現用回線と予備回線の遅延時間が異なるので、各シ
ステムごとに個別に遅延調整を行わなければならないと
いう問題がある。
【００１４】それ故に本発明の課題は、無線端局装置の
受信側において現用回線を予備回線に切り替えてシステ
ム切替を行った場合にも、出力信号に多重するフレーム
同期パターンの多重位置が変化しないようにすることが
できる、回線切替装置を提供することにある。
受信側において現用回線を予備回線に切り替えてシステ
ム切替を行った場合にも、出力信号に多重するフレーム
同期パターンの多重位置が変化しないようにすることが
できる、回線切替装置を提供することにある。
【００１５】
【課題を解決するための手段】本発明の回線切替装置
は、Ｍ（Ｍ：自然数）本の現用回線に対して１本の予備
回線を有し、保守時や前記現用回線の１本に障害が発生
した場合には当該現用回線を予備回線に切り替えてデー
タ信号列を伝送する伝送システムにおける、受信側通信
装置に設けられる回線切替装置であって、データ信号列
は同期ディジタルハイアラーキで統一されたＳＴＭ−Ｎ
（Ｎ：自然数）フレーム構成を有し、実情報と、この実
情報の先頭位置を表すポインタと、フレーム同期パター
ンを含む管理情報セクションオーバーヘッド（ＳＯＨ）
とから成る、回線切替装置において、外部から供給され
る入力クロック信号に同期した基準クロック及び基準フ
レームパルスから成る基準信号を生成する基準信号発生
回路と、Ｍ台の現用システムと、１台の予備システムと
を有し、Ｍ台の現用システムと予備システムの各々は、
入力データ信号列及び入力フレームパルスを基準信号に
乗せ替えて実情報の先頭位置を表すポインタを演算後、
データ信号列に多重し、付替えデータ信号列及び付替え
フレームパルスを出力するポインタ付替回路を備え、予
備システムは、付替えデータ信号列及び付替えフレーム
パルスをＭ台の現用システムへ分配データ信号列及び分
配フレームパルスとして分配する予備信号分配回路を備
え、Ｍ台の現用システムの各々は、分配データ信号列及
び分配フレームパルスと付替えデータ信号列及び付替え
フレームパルスとを、選択制御信号に応答して切り替
え、選択データ信号列及び選択フレームパルスを出力す
る選択回路と、選択データ信号列を、予備システムにお
いてデータ信号列に生じる最大の遅延時間以上の一定時
間だけ基準フレームパルスを遅延させた遅延フレームパ
ルスに乗せ替えて乗替データ信号列を出力すると共に遅
延フレームパルスを出力する乗替手段と、遅延フレーム
パルスに従い、乗替データ信号列にフレーム同期パター
ンを含む前記ＳＯＨを多重し出力するＳＯＨ多重回路と
を有することを特徴とする。
は、Ｍ（Ｍ：自然数）本の現用回線に対して１本の予備
回線を有し、保守時や前記現用回線の１本に障害が発生
した場合には当該現用回線を予備回線に切り替えてデー
タ信号列を伝送する伝送システムにおける、受信側通信
装置に設けられる回線切替装置であって、データ信号列
は同期ディジタルハイアラーキで統一されたＳＴＭ−Ｎ
（Ｎ：自然数）フレーム構成を有し、実情報と、この実
情報の先頭位置を表すポインタと、フレーム同期パター
ンを含む管理情報セクションオーバーヘッド（ＳＯＨ）
とから成る、回線切替装置において、外部から供給され
る入力クロック信号に同期した基準クロック及び基準フ
レームパルスから成る基準信号を生成する基準信号発生
回路と、Ｍ台の現用システムと、１台の予備システムと
を有し、Ｍ台の現用システムと予備システムの各々は、
入力データ信号列及び入力フレームパルスを基準信号に
乗せ替えて実情報の先頭位置を表すポインタを演算後、
データ信号列に多重し、付替えデータ信号列及び付替え
フレームパルスを出力するポインタ付替回路を備え、予
備システムは、付替えデータ信号列及び付替えフレーム
パルスをＭ台の現用システムへ分配データ信号列及び分
配フレームパルスとして分配する予備信号分配回路を備
え、Ｍ台の現用システムの各々は、分配データ信号列及
び分配フレームパルスと付替えデータ信号列及び付替え
フレームパルスとを、選択制御信号に応答して切り替
え、選択データ信号列及び選択フレームパルスを出力す
る選択回路と、選択データ信号列を、予備システムにお
いてデータ信号列に生じる最大の遅延時間以上の一定時
間だけ基準フレームパルスを遅延させた遅延フレームパ
ルスに乗せ替えて乗替データ信号列を出力すると共に遅
延フレームパルスを出力する乗替手段と、遅延フレーム
パルスに従い、乗替データ信号列にフレーム同期パター
ンを含む前記ＳＯＨを多重し出力するＳＯＨ多重回路と
を有することを特徴とする。
【００１６】上記乗替手段は、選択フレームパルスに従
い、書込みアドレスを生成する書込みアドレスカウンタ
と、基準クロック及び基準フレームパルスを一定時間遅
延させて遅延クロック及び遅延フレームパルスを出力す
る基準信号遅延回路と、遅延フレームパルスに従い読出
しアドレスを生成する読出しアドレスカウンタと、書込
みアドレスに従い、選択データ信号列を格納データ信号
列として書き込み、読出しアドレスに従って、格納デー
タ信号列を読み出し乗替データ信号列を出力するメモリ
とから成ることが好ましい。
い、書込みアドレスを生成する書込みアドレスカウンタ
と、基準クロック及び基準フレームパルスを一定時間遅
延させて遅延クロック及び遅延フレームパルスを出力す
る基準信号遅延回路と、遅延フレームパルスに従い読出
しアドレスを生成する読出しアドレスカウンタと、書込
みアドレスに従い、選択データ信号列を格納データ信号
列として書き込み、読出しアドレスに従って、格納デー
タ信号列を読み出し乗替データ信号列を出力するメモリ
とから成ることが好ましい。
【００１７】
【作用】本発明の回線切替装置では、選択回路から出力
される選択データ信号列を、予備システムにおいてデー
タ信号列に生じる最大の遅延時間以上の一定時間だけ基
準フレームパルスを遅延させた遅延フレームパルスに乗
せ替えて乗替データ信号列を出力する乗替手段を設ける
ことにより、選択回路の入力で現用システムのデータ信
号列と予備システムのデータ信号列の位相が異なったま
ま選択回路で選択制御信号によって現用回線を予備回線
に切り替えた場合でも、データ信号列中のフレーム同期
パターン多重位置を一定とすることができる。
される選択データ信号列を、予備システムにおいてデー
タ信号列に生じる最大の遅延時間以上の一定時間だけ基
準フレームパルスを遅延させた遅延フレームパルスに乗
せ替えて乗替データ信号列を出力する乗替手段を設ける
ことにより、選択回路の入力で現用システムのデータ信
号列と予備システムのデータ信号列の位相が異なったま
ま選択回路で選択制御信号によって現用回線を予備回線
に切り替えた場合でも、データ信号列中のフレーム同期
パターン多重位置を一定とすることができる。
【００１８】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【００１９】図２を参照して、本発明の一実施例による
回線切替装置について説明する。本実施例の回線切替装
置は、第１乃至第Ｍの現用システム１−１〜１−Ｍがそ
れぞれ第１乃至第Ｍの乗替ユニット８−１，８−２，
…，８−Ｍを備えている点を除いて、図４に示したもの
と同様の構成を有する。
回線切替装置について説明する。本実施例の回線切替装
置は、第１乃至第Ｍの現用システム１−１〜１−Ｍがそ
れぞれ第１乃至第Ｍの乗替ユニット８−１，８−２，
…，８−Ｍを備えている点を除いて、図４に示したもの
と同様の構成を有する。
【００２０】図１に図２に示した第ｍの現用システム１
−ｍと予備システム１−（Ｍ＋１）の主要部を示す。以
下、図１を参照して、本発明を特徴づける第ｍの乗替ユ
ニット８−ｍについて説明する。第ｍの乗替ユニット８
−ｍは第ｍの選択回路６−ｍとＳＯＨ多重回路７−ｍと
の間に設けられている。
−ｍと予備システム１−（Ｍ＋１）の主要部を示す。以
下、図１を参照して、本発明を特徴づける第ｍの乗替ユ
ニット８−ｍについて説明する。第ｍの乗替ユニット８
−ｍは第ｍの選択回路６−ｍとＳＯＨ多重回路７−ｍと
の間に設けられている。
【００２１】第ｍの乗替ユニット８−ｍは、第ｍの選択
データ信号列Ｄ６ｍを、予備システム１−（Ｍ＋１）に
おいてデータ信号列に生じる最大の遅延時間以上の一定
時間だけ基準信号（基準クロックおよび基準フレームパ
ルス）Ｒ０を遅延させた第ｍの遅延基準信号Ｒｍに乗せ
替えた第ｍの乗替データ信号列Ｄ１２ｍを出力と共に、
第ｍの遅延基準信号（遅延クロックおよび遅延フレーム
パルス）Ｒｍを出力する。
データ信号列Ｄ６ｍを、予備システム１−（Ｍ＋１）に
おいてデータ信号列に生じる最大の遅延時間以上の一定
時間だけ基準信号（基準クロックおよび基準フレームパ
ルス）Ｒ０を遅延させた第ｍの遅延基準信号Ｒｍに乗せ
替えた第ｍの乗替データ信号列Ｄ１２ｍを出力と共に、
第ｍの遅延基準信号（遅延クロックおよび遅延フレーム
パルス）Ｒｍを出力する。
【００２２】第ｍの乗替ユニット８−ｍは、第ｍの書込
みアドレスカウンタ９−ｍと、第ｍの基準信号遅延回路
１０−ｍと、第ｍの読出しアドレスカウンタ１１−ｍ
と、第ｍのＦＩＦＯ（First In First Out）メモリ１２
−ｍとを有する。
みアドレスカウンタ９−ｍと、第ｍの基準信号遅延回路
１０−ｍと、第ｍの読出しアドレスカウンタ１１−ｍ
と、第ｍのＦＩＦＯ（First In First Out）メモリ１２
−ｍとを有する。
【００２３】第ｍの書込みアドレスカウンタ９−ｍは、
第ｍの選択フレームパルスＦ６ｍに基づき第ｍの書込み
アドレスＡＷｍを生成し出力する回路で、第ｍの選択デ
ータ信号列Ｄ６ｍを第ｍの書込みアドレスＡＷｍに従っ
て後述する第ｍのＦＩＦＯメモリ１２−ｍへ書き込む。
第ｍの基準信号遅延回路１０−ｍは、基準クロックと基
準フレームパルスから成る基準信号Ｒ０を上記一定時間
遅延させて、第ｍの遅延クロックと第ｍの遅延フレーム
パルスから成る第ｍの遅延基準信号Ｒｍを出力する。第
ｍの読出しアドレスカウンタ１１−ｍは、第ｍの遅延基
準信号Ｒｍ（第ｍの遅延フレームパルス）に従い第ｍの
読出しアドレスＡＲｍを生成し出力する。第ｍのＦＩＦ
Ｏメモリ１２−ｍは、第ｍの書込みアドレスＡＷｍに従
い、第ｍの選択データ信号列Ｄ６ｍを第ｍの格納データ
信号列として書き込み、第ｍの読出しアドレスＡＲｍに
従って、第ｍの格納データ信号列を読み出し第ｍの乗替
データ信号列Ｄ１２ｍを出力する。
第ｍの選択フレームパルスＦ６ｍに基づき第ｍの書込み
アドレスＡＷｍを生成し出力する回路で、第ｍの選択デ
ータ信号列Ｄ６ｍを第ｍの書込みアドレスＡＷｍに従っ
て後述する第ｍのＦＩＦＯメモリ１２−ｍへ書き込む。
第ｍの基準信号遅延回路１０−ｍは、基準クロックと基
準フレームパルスから成る基準信号Ｒ０を上記一定時間
遅延させて、第ｍの遅延クロックと第ｍの遅延フレーム
パルスから成る第ｍの遅延基準信号Ｒｍを出力する。第
ｍの読出しアドレスカウンタ１１−ｍは、第ｍの遅延基
準信号Ｒｍ（第ｍの遅延フレームパルス）に従い第ｍの
読出しアドレスＡＲｍを生成し出力する。第ｍのＦＩＦ
Ｏメモリ１２−ｍは、第ｍの書込みアドレスＡＷｍに従
い、第ｍの選択データ信号列Ｄ６ｍを第ｍの格納データ
信号列として書き込み、第ｍの読出しアドレスＡＲｍに
従って、第ｍの格納データ信号列を読み出し第ｍの乗替
データ信号列Ｄ１２ｍを出力する。
【００２４】次に、図１と図３を参照して、本実施例の
動作について説明する。図３において、第１乃至第４行
目にそれぞれ予備入力データ信号列Ｄ３０，予備入力フ
レームパルス列Ｆ３０，第ｍの入力データ信号列Ｄ
３ｍ，第ｍの入力フレームパルス列Ｆ３ｍを示す。第５
行目に基準信号Ｒ０の基準フレームパルスを示す。第６
乃至第９行目にそれぞれ予備付替えフレームパルスＦ４
０，予備付替えデータ信号列Ｄ４０，第ｍの付替えフレ
ームパルス列Ｆ４ｍ，第ｍの付替えデータ信号列Ｄ４ｍ
を示す。第１０及び第１１行目にそれぞれ第ｍの分配フ
レームパルス列Ｆ５ｍ及び第ｍの分配データ信号列Ｄ５
ｍを示す。第１２行目に第ｍの選択制御信号Ｓｍを示
す。第１３及び第１４行目にそれぞれ第ｍの選択データ
信号列Ｄ６ｍ及び第ｍの選択フレームパルス列Ｆ６ｍを
示す。第１５乃至第１７行目にそれぞれ第ｍの書込みア
ドレスＡＷｍ，第ｍの遅延基準信号Ｒｍ，第ｍの読出し
アドレスＡＲｍを示す。第１８及び第１９行目にそれぞ
れ第ｍの乗替データ信号列Ｄ１２ｍ及び第ｍの出力デー
タ信号列Ｄ７ｍを示す。また、Ａ１´，Ａ２´，Ｃ１´
はＳＯＨ多重位置を示す。ＳＰ−ＤＡ，ＴＰ−ＤＡは実
情報を示す。ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，…，ｓ，
ｔ，ｕ，ｖ，ｗ，ｘ，ｙ，ｚはアドレスを示す。
動作について説明する。図３において、第１乃至第４行
目にそれぞれ予備入力データ信号列Ｄ３０，予備入力フ
レームパルス列Ｆ３０，第ｍの入力データ信号列Ｄ
３ｍ，第ｍの入力フレームパルス列Ｆ３ｍを示す。第５
行目に基準信号Ｒ０の基準フレームパルスを示す。第６
乃至第９行目にそれぞれ予備付替えフレームパルスＦ４
０，予備付替えデータ信号列Ｄ４０，第ｍの付替えフレ
ームパルス列Ｆ４ｍ，第ｍの付替えデータ信号列Ｄ４ｍ
を示す。第１０及び第１１行目にそれぞれ第ｍの分配フ
レームパルス列Ｆ５ｍ及び第ｍの分配データ信号列Ｄ５
ｍを示す。第１２行目に第ｍの選択制御信号Ｓｍを示
す。第１３及び第１４行目にそれぞれ第ｍの選択データ
信号列Ｄ６ｍ及び第ｍの選択フレームパルス列Ｆ６ｍを
示す。第１５乃至第１７行目にそれぞれ第ｍの書込みア
ドレスＡＷｍ，第ｍの遅延基準信号Ｒｍ，第ｍの読出し
アドレスＡＲｍを示す。第１８及び第１９行目にそれぞ
れ第ｍの乗替データ信号列Ｄ１２ｍ及び第ｍの出力デー
タ信号列Ｄ７ｍを示す。また、Ａ１´，Ａ２´，Ｃ１´
はＳＯＨ多重位置を示す。ＳＰ−ＤＡ，ＴＰ−ＤＡは実
情報を示す。ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，…，ｓ，
ｔ，ｕ，ｖ，ｗ，ｘ，ｙ，ｚはアドレスを示す。
【００２５】ポインタ付替回路から選択回路までの動作
を考える。従来技術において述べたように、第ｍの現用
システム１−ｍの第ｍのポインタ付替回路４−ｍから第
ｍの選択回路６−ｍ入力までの遅延時間と、予備システ
ム１−（Ｍ＋１）の第（Ｍ＋１）のポインタ付替回路４
−（Ｍ＋１）から第ｍの選択回路６−ｍ入力までの遅延
時間とは異なる。その結果、第ｍの選択回路６−ｍでの
第ｍの現用システム１−ｍの第ｍの付替えフレームパル
スＦ４ｍと予備システム１−（Ｍ＋１）の第ｍの分配フ
レームパルスＦ５ｍとは、図３のＦ４ｍおよびＦ５ｍに
示すように、一致していない。したがって、第ｍの選択
制御信号Ｓｍで第ｍの現用回線を予備回線に切り替える
と、第ｍの選択回路６−ｍから出力される第ｍの選択フ
レームパルスＦ６ｍの位相は、図３のＦ６ｍに示すよう
に変化する。
を考える。従来技術において述べたように、第ｍの現用
システム１−ｍの第ｍのポインタ付替回路４−ｍから第
ｍの選択回路６−ｍ入力までの遅延時間と、予備システ
ム１−（Ｍ＋１）の第（Ｍ＋１）のポインタ付替回路４
−（Ｍ＋１）から第ｍの選択回路６−ｍ入力までの遅延
時間とは異なる。その結果、第ｍの選択回路６−ｍでの
第ｍの現用システム１−ｍの第ｍの付替えフレームパル
スＦ４ｍと予備システム１−（Ｍ＋１）の第ｍの分配フ
レームパルスＦ５ｍとは、図３のＦ４ｍおよびＦ５ｍに
示すように、一致していない。したがって、第ｍの選択
制御信号Ｓｍで第ｍの現用回線を予備回線に切り替える
と、第ｍの選択回路６−ｍから出力される第ｍの選択フ
レームパルスＦ６ｍの位相は、図３のＦ６ｍに示すよう
に変化する。
【００２６】第ｍの書込みアドレスカウンタ９−ｍは第
ｍの選択フレームパルスＦ６ｍを基準にして第ｍの書込
みアドレスＡＷｍを生成する。そのため、図３のＤ
６ｍ，Ｆ６ｍ，ＡＷｍに示すように、データ信号列中の
フレーム同期パターン多重位置と第ｍのＦＩＦＯメモリ
１２−ｍの第ｍの書込みアドレスＡＷｍの相対的な位相
は必ず一致する。
ｍの選択フレームパルスＦ６ｍを基準にして第ｍの書込
みアドレスＡＷｍを生成する。そのため、図３のＤ
６ｍ，Ｆ６ｍ，ＡＷｍに示すように、データ信号列中の
フレーム同期パターン多重位置と第ｍのＦＩＦＯメモリ
１２−ｍの第ｍの書込みアドレスＡＷｍの相対的な位相
は必ず一致する。
【００２７】一方、第ｍのＦＩＦＯメモリ１２−ｍの読
出し側では、予備システム１−（Ｍ＋１）の第（Ｍ＋
１）のポインタ付替回路４−（Ｍ＋１）の出力から第ｍ
のＦＩＦＯメモリ１２−ｍの入力までにデータ信号列に
生じる遅延時間より長い一定の遅延時間を第ｍの基準信
号遅延回路１０−ｍで与え、第ｍの基準信号遅延回路１
０−ｍから出力される第ｍの遅延基準信号Ｒｍの第ｍの
遅延フレームパルスを基準にして第ｍの読出しアドレス
カウンタ１１−ｍで生成した、図３のＡＲｍに示す第ｍ
の読出しアドレスＡＲｍで第ｍの格納データ信号列を第
ｍのＦＩＦＯメモリ１２−ｍから読み出すことにより、
第ｍの選択回路６−ｍの入力で生じていた遅延時間差は
吸収され、フレーム同期パターン多重位置は常に一定の
タイミングで読み出される。
出し側では、予備システム１−（Ｍ＋１）の第（Ｍ＋
１）のポインタ付替回路４−（Ｍ＋１）の出力から第ｍ
のＦＩＦＯメモリ１２−ｍの入力までにデータ信号列に
生じる遅延時間より長い一定の遅延時間を第ｍの基準信
号遅延回路１０−ｍで与え、第ｍの基準信号遅延回路１
０−ｍから出力される第ｍの遅延基準信号Ｒｍの第ｍの
遅延フレームパルスを基準にして第ｍの読出しアドレス
カウンタ１１−ｍで生成した、図３のＡＲｍに示す第ｍ
の読出しアドレスＡＲｍで第ｍの格納データ信号列を第
ｍのＦＩＦＯメモリ１２−ｍから読み出すことにより、
第ｍの選択回路６−ｍの入力で生じていた遅延時間差は
吸収され、フレーム同期パターン多重位置は常に一定の
タイミングで読み出される。
【００２８】従って、第ｍの選択制御信号Ｓｍによって
第ｍの選択回路６−ｍで第ｍの現用回線を予備回線に切
り替えた場合でも、第ｍのＳＯＨ多重回路７−ｍから出
力される第ｍの出力データ信号列Ｄ７ｍ中のフレーム同
期パターンの多重位置は一定となる。
第ｍの選択回路６−ｍで第ｍの現用回線を予備回線に切
り替えた場合でも、第ｍのＳＯＨ多重回路７−ｍから出
力される第ｍの出力データ信号列Ｄ７ｍ中のフレーム同
期パターンの多重位置は一定となる。
【００２９】尚、本発明は上述した実施例に限定され
ず、本発明の要旨を逸脱しない範囲内で種々の変形・変
更が可能であるのは勿論である。
ず、本発明の要旨を逸脱しない範囲内で種々の変形・変
更が可能であるのは勿論である。
【００３０】
【発明の効果】以上説明したように本発明は、選択回路
から出力される選択データ信号列を、予備システムにお
いてデータ信号列に生じる最大の遅延時間以上の一定時
間だけ基準フレームパルスを遅延させた遅延フレームパ
ルスに乗せ替えて乗替データ信号列を出力する乗替手段
を設けることにより、選択回路の入力で現用システムの
データ信号列と予備システムのデータ信号列の位相が異
なったまま選択回路で選択制御信号によって現用回線を
予備回線に切り替えた場合でも、データ信号列中のフレ
ーム同期パターン多重位置を一定とすることができ、Ｓ
ＯＨ多重回路でフレーム同期パターンを多重化するタイ
ミングは変化しない。その結果、システム切替時に対向
する伝送多重装置側で不要なフレーム同期外れ警報が発
動するのを防ぐことが出来るという効果がある。また、
本発明における乗替手段は、基準フレームパルスを一定
時間遅延させた遅延フレームパルスに基づいて乗替え動
作を行うので、各システムごとに個別に遅延調整を行な
う必要がない。
から出力される選択データ信号列を、予備システムにお
いてデータ信号列に生じる最大の遅延時間以上の一定時
間だけ基準フレームパルスを遅延させた遅延フレームパ
ルスに乗せ替えて乗替データ信号列を出力する乗替手段
を設けることにより、選択回路の入力で現用システムの
データ信号列と予備システムのデータ信号列の位相が異
なったまま選択回路で選択制御信号によって現用回線を
予備回線に切り替えた場合でも、データ信号列中のフレ
ーム同期パターン多重位置を一定とすることができ、Ｓ
ＯＨ多重回路でフレーム同期パターンを多重化するタイ
ミングは変化しない。その結果、システム切替時に対向
する伝送多重装置側で不要なフレーム同期外れ警報が発
動するのを防ぐことが出来るという効果がある。また、
本発明における乗替手段は、基準フレームパルスを一定
時間遅延させた遅延フレームパルスに基づいて乗替え動
作を行うので、各システムごとに個別に遅延調整を行な
う必要がない。
【図１】本発明の回線切替装置の主要部の構成を示すブ
ロック図である。
ロック図である。
【図２】本発明の一実施例による回線切替装置の構成を
示すブロック図である。
示すブロック図である。
【図３】図１（図２）に示した回線切替装置の動作を説
明するためのタイミングチャートである。
明するためのタイミングチャートである。
【図４】従来の回線切替装置の構成を示すブロック図で
ある。
ある。
【図５】図４に示した回線切替装置の動作を説明するた
めのタイミングチャートである。
めのタイミングチャートである。
【図６】ＳＴＭ−Ｎフレーム構成を示す図である。
【図７】本発明及び従来技術において使用されるデータ
信号列であるＳＴＭ−１フレーム構成を示す図である。
信号列であるＳＴＭ−１フレーム構成を示す図である。
１−１〜１−Ｍ 現用システム １−（Ｍ＋１） 予備システム ２ 基準信号発生回路 ３−１〜３−（Ｍ＋１） 受信処理部 ４−１〜４−（Ｍ＋１） ポインタ付替回路 ５ 予備信号分配回路 ６−１〜６−Ｍ 選択回路（現用予備選択回路） ７−１〜７−Ｍ ＳＯＨ多重回路 ８−１〜８−Ｍ 乗替ユニット ９−１〜９−Ｍ 書込みアドレスカウンタ １０−１〜１０−Ｍ 基準信号遅延回路 １１−１〜１１−Ｍ 読出しアドレスカウンタ １２−１〜１２−Ｍ ＦＩＦＯメモリ
Claims (2)
- 【請求項１】 Ｍ（Ｍ：自然数）本の現用回線に対して
１本の予備回線を有し、保守時や前記現用回線の１本に
障害が発生した場合には当該現用回線を前記予備回線に
切り替えてデータ信号列を伝送する伝送システムにおけ
る、受信側通信装置に設けられる回線切替装置であっ
て、前記データ信号列は同期ディジタルハイアラーキで
統一されたＳＴＭ−Ｎ（Ｎ：自然数）フレーム構成を有
し、実情報と、該実情報の先頭位置を表すポインタと、
フレーム同期パターンを含む管理情報セクションオーバ
ーヘッド（ＳＯＨ）とから成る、前記回線切替装置にお
いて、 外部から供給される入力クロック信号に同期した基準ク
ロック及び基準フレームパルスから成る基準信号を生成
する基準信号発生回路と、Ｍ台の現用システムと、１台
の予備システムとを有し、 前記Ｍ台の現用システムと前記予備システムの各々は、
入力データ信号列及び入力フレームパルスを前記基準信
号に乗せ替えて実情報の先頭位置を表すポインタを演算
後、データ信号列に多重し、付替えデータ信号列及び付
替えフレームパルスを出力するポインタ付替回路を備
え、 前記予備システムは、前記付替えデータ信号列及び付替
えフレームパルスを前記Ｍ台の現用システムへ分配デー
タ信号列及び分配フレームパルスとして分配する予備信
号分配回路を備え、 前記Ｍ台の現用システムの各々は、前記分配データ信号
列及び前記分配フレームパルスと前記付替えデータ信号
列及び付替えフレームパルスとを、選択制御信号に応答
して切り替え、選択データ信号列及び選択フレームパル
スを出力する選択回路と、前記選択データ信号列を、前
記予備システムにおいてデータ信号列に生じる最大の遅
延時間以上の一定時間だけ前記基準フレームパルスを遅
延させた遅延フレームパルスに乗せ替えて乗替データ信
号列を出力すると共に前記遅延フレームパルスを出力す
る乗替手段と、前記遅延フレームパルスに従い、前記乗
替データ信号列にフレーム同期パターンを含む前記ＳＯ
Ｈを多重し出力するＳＯＨ多重回路とを有することを特
徴とする回線切替装置。 - 【請求項２】 前記乗替手段が、前記選択フレームパル
スに従い、書込みアドレスを生成する書込みアドレスカ
ウンタと、前記基準クロック及び前記基準フレームパル
スを前記一定時間遅延させて遅延クロック及び前記遅延
フレームパルスを出力する基準信号遅延回路と、前記遅
延フレームパルスに従い読出しアドレスを生成する読出
しアドレスカウンタと、前記書込みアドレスに従い、前
記選択データ信号列を格納データ信号列として書き込
み、前記読出しアドレスに従って、前記格納データ信号
列を読み出し前記乗替データ信号列を出力するメモリと
を有する請求項１記載の回線切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6084701A JP2654606B2 (ja) | 1994-04-22 | 1994-04-22 | 回線切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6084701A JP2654606B2 (ja) | 1994-04-22 | 1994-04-22 | 回線切替装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07297802A JPH07297802A (ja) | 1995-11-10 |
| JP2654606B2 true JP2654606B2 (ja) | 1997-09-17 |
Family
ID=13837977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6084701A Expired - Lifetime JP2654606B2 (ja) | 1994-04-22 | 1994-04-22 | 回線切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2654606B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685504B2 (ja) * | 1990-06-08 | 1994-10-26 | 日本電気株式会社 | 光端局装置 |
| JPH05175928A (ja) * | 1991-03-28 | 1993-07-13 | Nec Corp | 同期端局装置 |
| JPH04304725A (ja) * | 1991-04-02 | 1992-10-28 | Nec Corp | 伝送路切替方式 |
-
1994
- 1994-04-22 JP JP6084701A patent/JP2654606B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07297802A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06261058A (ja) | ディジタル情報信号ルーチングのための共通メモリスイッチ及びスイッチング方法 | |
| JP3290534B2 (ja) | パスプロテクションスイッチ装置 | |
| US5271001A (en) | Synchronous terminal station system | |
| US5325354A (en) | Synchronous terminal station receiving system | |
| US5475383A (en) | Cross-point type switch using common memories | |
| JP2654606B2 (ja) | 回線切替装置 | |
| US6438143B1 (en) | Image packet communications system | |
| JP4699913B2 (ja) | 無瞬断切り替え装置 | |
| JPH05191441A (ja) | 非同期時分割データパケットと同様に同期時分割信号を処理するためのシステム | |
| JPH09321723A (ja) | 無瞬断回線切替え装置及び方法 | |
| US20080025346A1 (en) | Method and device for synchronizing and multiplexing asynchronous signals | |
| JP2682275B2 (ja) | Ａｔｍセルフォーマット変換方法及びａｔｍセルフォーマット変換装置 | |
| JPH08223130A (ja) | 無瞬断切替方式 | |
| JP3282707B2 (ja) | クロスコネクト回路およびこれを用いた端局装置 | |
| JP5471237B2 (ja) | クロックとフレームの乗せ換え方法及び回路 | |
| JP2872011B2 (ja) | Ａｔｍ通信システムにおける送信データの現用予備両系バイト位相合せ装置 | |
| JP3608528B2 (ja) | Ａｔｍセルとｓｔｍデータの変換装置 | |
| JP2715753B2 (ja) | 同期端局装置 | |
| JP4231598B2 (ja) | Ｖｃパス無瞬断切替方法とその装置 | |
| JP3171087B2 (ja) | Ａｔｍ伝送装置 | |
| JPH0879214A (ja) | 無瞬断切替方法 | |
| JPH0834461B2 (ja) | フレ−ムアライナ回路 | |
| JPH05175928A (ja) | 同期端局装置 | |
| JPH0758753A (ja) | インタフェース回路 | |
| JP2960250B2 (ja) | 通信制御装置における回線インタフェース回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970408 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140530 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term |