JP2715753B2 - 同期端局装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の低次群信号を同
期多重化して伝送路に送信する同期端局装置に関し、特
に多重化信号のフレーム中にデータの先頭位置がどのビ
ットタイムスロットにあるかを表わすポインタ情報をフ
レーム中に有するこの種送信信号を発生する同期端局装
置に関する。

【０００２】

【従来の技術】従来、同期端局装置はフロアに設置され
る大型の装置架の中に少なくとも１つの現用送信ユニッ
トと予備送信ユニットを収容したものから成る。現用送
信ユニットはフレーム同期化された複数の低次群信号を
多重して高速の高次群信号に変換し、伝送路に送信して
いる。また、同期端局装置は、現用送信ユニットをモニ
タするモニタ回路を有し、そのユニットに障害があると
きモニタ回路の出力によって現用送信ユニットから予備
送信ユニットに切替えている。このような通信装置は米
国特許第４，６０１，０２８に開示されている。

【０００３】しかし、同期端局装置がより多くの低次群
信号を多重化しなければならなくなると、回路規模の増
大によりすべての現用送信ユニットと予備送信ユニット
を１つの装置架に収容できなくなる。このため、複数の
低次群信号を複数の系統にグループ分けし、各系統ごと
に別々の現用送信ユニットの装置架を用意する必要があ
る。また予備送信ユニットも独立した装置架に収容する
必要がある。そして系統ごとに低次群信号群を多重して
送信信号としてそれぞれの伝送路を介して中継器あるい
は受信端局に伝送する。

【０００４】ここで、ある１系統の現用ユニットに障害
があると、その現用送信ユニットの代わりに予備送信ユ
ニットが１系統の低次群信号群を多重化して送信する。
しかし、各現用送信ユニットは独立した装置架に収容さ
れるので、同期クロック源も現用送信ユニット毎に独立
にもつことになる。このため障害時に予備送信ユニット
に切替わった場合、予備送信ユニットに入力する低次群
信号群のクロック位相とフレーム位相は、どの現用送信
ユニットから低次群信号群が入力するかによって異な
る。このため、予備送信ユニットは現用送信ユニットか
らの低次群信号群のクロック、フレーム位相によらずに
独立した１つのクロック位相およびフレーム位相に、現
用送信ユニットからの低次群信号群のクロック位相とフ
レーム位相を合わせなければならない。このため位相合
せの間、低次群信号群をバッファメモリにストックする
必要がある。しかし、そのためには低次群信号の１フレ
ーム分のメモリ容量を有するバッファメモリが必要とな
る。たとえば低次群信号としてＣＣＩＴＴ勧告Ｇ．７０
８のＳＴＭ−１（ＳＴＭ：ＳｙｎｃｈｒｏｎｏｕｓＴｒ
ａｎｓｐａｒｔ Ｍｏｄｕｌｅ）信号が与えられた場
合、ＳＴＭ−１信号（１５５．５２Mb/s）の１フレーム
分＝１９４４０ビットの高速かつ大容量のバッファメモ
リを必要とし、回路規模が非常に大きくなる。

【０００５】

【発明が解決しようとする課題】本発明は、実質的な送
信データの先頭が１フレーム中のどのタイムスロットに
あるかを示すポインタ情報を利用して、上記問題を解決
するものである。

【０００６】

【課題を解決するための手段】本発明の同期端局装置
は、第１乃至第Ｎ（Ｎ≧２）の入力信号を所定のフレー
ム位相に合わせ、それぞれ第１乃至第Ｎの現用伝送路信
号を生成して第１乃至第Ｎの現用伝送路に送出する第１
乃至第Ｎの現用送信ユニットと、前記第１乃至第Ｎの現
用送信ユニットのいずれかに異常が発生したときに異常
が発生した現用送信ユニットからの信号を受け予備用伝
送路信号を生成して予備用伝送路に送出する予備送信ユ
ニットとを有するＮ：１冗長構成である。

【０００７】第ｎ（１≦ｎ≦Ｎ）の現用送信ユニット
は、データの始まり位置を示すポインタ情報を１フレー
ム中に挿入したフレーム化された第ｎの入力信号を入力
し、該第ｎの入力信号を前記現用送信ユニット内の基準
クロックに周波数同期の取られた第ｎの現用クロックに
よって生成されたフレーム位相に合わせるインタフェー
スと、該インタフェースの出力信号を２つに分岐して分
岐信号を出力する分岐回路と、前記分岐信号の内の一方
から第ｎの現用伝送路信号を生成し、該生成された第ｎ
の現用伝送路信号を前記第ｎの現用伝送路に送出する現
用送信回路と、前記分岐信号の内の他方を前記予備用信
号処理部へ選択的に出力するための選択回路とを含む。

【０００８】予備送信ユニットは、該ユニット内の基準
クロックに周波数同期の取られた予備用クロックを発生
する回路と、前記選択回路からの信号を前記予備用クロ
ックに乗せ替えると共にポインタ値の付け替えを行うポ
インタ変換回路と、該ポインタ変換回路の出力信号から
前記予備用伝送路信号を生成し、該生成された予備用伝
送路信号を前記予備用伝送路へ送出する予備用送信回路
とを含む。

【０００９】

【実施例】図１は本発明の実施例を示すブロック図であ
る。

【００１０】図において、本発明の同期端局装置はＭ系
統の現用送信ユニット１００−１〜１００−Ｍと予備送
信ユニット２００から成り、各ユニットは別々の装置架
に収容されている。現用送信ユニット１００−１〜１０
０−ＭはそれぞれＣＣＩＴＴ勧告Ｇ．７０８のＳＴＭ−
１信号の信号列をＮ子入力し多重化で伝送路３００−１
〜３００−Ｍにそれぞれ送出する。なお、現用送信ユニ
ット１００−１〜１００−Ｍにはそれぞれ異なる数のＳ
ＴＭ−１信号が入力してもよい。すなわちＮの値はすべ
ての現用送信ユニットで同じである必要はないが、ここ
では仮に同じであると仮定して説明する。この場合、現
用送信ユニット１００−１〜１００−（Ｍ−１）はすべ
て同じ構成を有し、現用送信ユニット１００−Ｍだけが
少し異なる。この点については後で説明する。

【００１１】現用送信ユニット１００−１はＳＴＭ−１
信号入力毎に設けたインタフェースＩ／Ｆ１０−１〜１
０−Ｎを有する入力部１と、クロック及びフレームパル
スのパルス発生部（ＣＬＫ／ＦＰ ＧＥＮ）２と、入力
を２つの出力側に分岐する分岐部３と、選択部４と、多
重化および送信部５とを含む。

【００１２】インタフェース１０−１〜１０−Ｎはすべ
て同じ回路構成を有し、それぞれ入力ＳＴＭ−１信号の
クロック位相とフレーム同期位相を検出し、それら位相
がパルス発生回路２からの１５５．５２Mb/sのクロック
信号とその１／１９４４０倍の信号レートのフレーム同
期パルスの位相と一致するよう入力ＳＴＭ−１信号の位
相を調整する。このように信号のフレーム位相を検出し
て特定のフレーム同期パルスに同期化させる回路は周知
のものである。

【００１３】図２はＳＴＭ−１信号のフレームフォーマ
ットを示す。ＳＴＭ−１信号の信号レートは１５５．５
２Mb/s、１フレーム長は１９４４０ビット（２４３０ｂ
ｙｔｅ）である。１フレームは９バイトのオーバヘッド
とペイロード（ｐａｙｒｏａｄ：端局からの送信情報を
有するフレーム化されたデータ列）の周期Ｔを９回くり
返している。１フレーム信号列の先頭のオーバヘッドに
は６バイトのフレーム同期信号（Ａ１，Ａ１，Ａ１，Ａ
２，Ａ２，Ａ２）があり、その他の９バイトのオーバヘ
ッドにもＣＣＩＴＴ勧告Ｇ．７０８で規定された情報が
入る。また、３つ目の周期Ｔのオーバヘッドにはポイン
タ（Ｈ１，Ｈ２，Ｈ３それぞれ３バイトずつ）が挿入さ
れている。このポインタの内容はポインタバイトの最後
のビット終了直後からペイロード中のデータ列のフレー
ム先頭位置までのデータビット数を示しており、受信側
はポインタの解釈によってペイロードの中のフレーム先
頭位置を検出するようになる。ＦＩＧ．２のようにポイ
ンタの最終ビットの後にすぐにペイロードが続く場合、
ポインタの値はペイロードの先頭ビットからデータ列の
フレーム先頭位置までのビット数を示す。

【００１４】図１において、インタフェース１０−１〜
１０−Ｎによって各入力ＳＴＭ−１信号のフレーム同期
信号の先頭位置がパルス発生回路２からのフレームパル
スと一致する。各インタフェースからはパルス発生回路
からのクロック信号と、フレーム同期パルスと、これら
に同期化したＳＴＭ−１信号とがそれぞれ別々の信号ラ
インを介して出力される。

【００１５】分岐部３は各インタフェースからのクロッ
ク信号、フレーム同期パルスおよび同期化したＳＴＭ−
１信号を分岐回路（ＢＲＮ）３０−１〜３０−Ｎで２つ
に分岐する。なお、図ではインタフェースと分岐回路と
選択回路と多重化部とポインタ解釈回路との間の信号ラ
インは１本しか示されていないが、それぞれの信号ライ
ンはクロック信号用、フレーム同期パルス用、ＳＴＭ−
１信号用の３本の同一長さの信号ラインを１つにまとめ
て表現している。

【００１６】分岐回路３０−１〜３０−Ｎで分岐した信
号（クロック信号とフレーム同期パルスと、同期化した
ＳＴＭ−１信号）の一方は、多重化回路（ＭＵＸ）５１
に、他方は選択回路（ＳＥＬ）４０−１〜４０−Ｎに入
力する。

【００１７】多重化回路５１は分岐回路３０−１〜３０
−ＮからのＳＴＭ−１信号を多重化しＮ倍の信号レート
の多重化送信信号を出力する。このとき多重化回路５１
に入力する各ＳＴＭ−１信号はそれぞれフレーム同期、
クロック同期がとれているので同期多重化は容易であ
る。

【００１８】送信回路（ＸＭＴＲ）５２は多重化された
信号を伝送路に送出する。

【００１９】モニタ（ＭＯＮ）５３は多重化部５１およ
び送信回路５２あるいは送信データをモニタし、異常が
あるとき選択回路４０−１〜４０−Ｎに対して切替制御
信号を出力し、予備送信ユニット２００側に分岐回路の
出力をスイッチさせる。

【００２０】選択回路４０−１〜４０−Ｎはモニタ５３
から切替制御信号がないとき、現用送信ユニット１００
−２からのクロック信号、フレーム同期パルスおよびＳ
ＴＭ−１信号をセレクトする。現用送信ユニット１００
−２〜１００−（Ｍ−１）も現用送信ユニット１００−
１と同じ構成を有し、各ユニット１００−ｉ（ｉ＝２〜
Ｍ−１）の選択回路は、正常時に現用送信ユニット１０
０−（ｉ＋１）からのクロック信号、フレーム同期パル
スおよびＳＴＭ−１信号をセレクトしている。

【００２１】現用送信ユニット１００−Ｍだけは選択回
路の構成が異なる。すなわち、現用送信ユニット１００
−Ｍの選択回路は、正常時（モニタ回路からの切替制御
信号が発生しない時）には、現用送信ユニット１００−
（Ｍ−１）の選択回路に何も信号を出力せず、異常時に
は各ＳＴＭ−１信号を現用送信ユニット１００−（Ｍ−
１）に出力する。

【００２２】各現用送信ユニット１００−１〜１００−
Ｍの選択回路は、予備送信ユニットとの間の線路数を減
らすために設けている。もしこれがないと、各現用送信
ユニット１００−１〜１００−Ｍと予備送信ユニット２
００との間に、それぞれ分岐回路で分岐した信号を伝送
するためのケーブルを設けなければならず、ケーブル配
線が複雑になる。

【００２３】予備送信ユニット２００は、ポインタ変換
部２２０と、ＳＴＭ−１信号と同じレートのクロック信
号およびフレーム同期パルスを発生するパルス発生器
（ＣＬＫ／ＦＰ ＧＥＮ）２１０と、多重化および送信
部２３０とを含む。

【００２４】ポインタ変換部２２０はポインタ解釈部
（ＰＴＲ ＩＮＴ）２２１−１〜２２１−Ｎと、メモリ
回路（ＭＥＭ）２２２−１〜２２２−Ｎと、ポインタ演
算部（ＰＴＲ ＰＲＯＣ）２２３−１〜２２３−Ｎと、
ポインタ挿入部（ＰＴＲ ＩＮＳ）２２４−１〜２２４
−Ｎとを含み、選択回路４０−１〜４０−ＮからＳＴＮ
−１信号とクロック信号とフレーム同期パルス信号を並
列入力し、各選択回路毎に同じ構成の回路を有する。

【００２５】図３はポインタ変換部２２０の中のポイン
タ解釈部２２１−１とメモリ回路２２２−１とポインタ
演算部２２３−１とポインタ挿入部２２４−１とを示
す。図４〜図６はその動作を示すタイミングチャートで
ある。

【００２６】図３において、選択回路４０−１からのＳ
ＴＭ−１信号とクロック信号とフレーム同期パルスはシ
リアル／パラレル変換（Ｓ／Ｐ）回路２５０で２４並列
信号に変換される。このとき各並列信号のビットレート
は１５５．５２Mb/s÷２４＝６．４８Mb/sの速度に落さ
れる。図４はＳ／Ｐ回路２５０の入力と出力信号を示
す。直並列変換はフレーム同期パルス入力時から開始さ
れる。

【００２７】ポインタ解釈回路（ＰＴＲ ＩＮＴ）２５
１は、ＳＴＭ−１信号の並列信号からポインタＨ１，Ｈ
２，Ｈ３の位置を検出する。ＳＴＭ−１信号ではポイン
タの位置がフレーム同期パルスＡ１〜Ａ３から何ビット
目にあるかが予め決められているので、ポインタ位置は
容易に検出できる。フレームヘッダ生成回路（ＦＨＧＥ
Ｎ）２５２は、ポインタ位置でのポインタ情報に基づい
てポインタオーバヘッドのＨ３の後のペイロードの中の
データ列のフレーム先頭位置を検出し、そのタイムスロ
ットにフレームヘッダパルスＦＨを発生する。フレーム
ヘッダパルスＦＨはメモリＭＥＭで記憶された直後の読
出しクロックによって読出される。

【００２８】メモリＭＥＭは２４個の８ｂｉｔ並列入力
並列出力ＦＩＦＯメモリを有し、図５に示す書込みクロ
ックＷＬＰＳ１〜８によってＳ／Ｐ回路２５０からの２
４並列信号をそれぞれの８ｂｉｔ並列入出力メモリに一
時蓄積する。図５のメモリ入力は２４並列信号のうちの
１つの入力だけを示しているが、２４並列信号は書込み
クロック発生回路（ＷＣＬＫ ＧＥＮ）２６１からの書
込みクロックＷＬＰＳ１〜８によって２４２の８ｂｉｔ
並列入出力メモリに書込まれることになる。書込みクロ
ックＷＬＰＳ１〜８はオーバヘッド（ＯＨ）の期間は発
生が停止し、ペイロード期間になると再びくり返し発生
する。書込みクロックＷＬＰＳ１〜８それぞれの１周期
は８ｂｉｔ分で、１ビットずつずれて発生する。メモリ
ＭＥＭはＷＰＬＳ１〜８の立上り毎に新たなデータを書
込む。

【００２９】メモリＭＥＭの読出しは読出しクロック発
生回路（ＲＣＬＫ ＧＥＮ）２６２からの読出しクロッ
クＲＰＬＳ１〜ＲＰＬＳ８がローレベルのときに行われ
る。読出しクロックＲＰＬＳ１〜８はパルス発生器２１
０からのクロック信号に同期して発生する。またオーバ
ヘッドＯＨの期間では読出しクロックの発生が停止し、
この期間での読出しはオーバヘッドの分長くなる。

【００３０】ポインタ演算部（ＰＴＲ ＰＲＯＣ）２２
３−１は読出しフレーム（パルス発生器２１０からのフ
レーム同期パルス）をもとに、１フレーム上のポインタ
オーバヘッドの３つ目のＨ３の位置を求め、その直後で
“０”にリセットされるカウンタを有している（図６参
照）。フレームヘッダパルスＦＨがメモリＭＥＭから供
給されると、図６の場合、フレームヘッダパルスＦＨに
応答して、前のフレームのＨ３の位置に対するペイロー
ドのフレーム先頭を示す値としてカウンタの出力値７７
８がポインタ挿入部（ＰＴＲ ＩＮＣ）２２４−１によ
って新しいフレームのポインタ位置に挿入される。ポイ
ンタ挿入部２２４−１の出力データ列中のオーバヘッド
はポインタ以外にはないが、他のオーバヘッドを挿入す
る位置は、図５のメモリ出力に示すように確保されてい
る。多重化回路２３１はその確保した位置にオーバヘッ
ドを挿入して多重化する。

【００３１】受信側（図示略）では多重化された信号を
分離して、分離した各ＳＴＭ−１信号からポインタ位置
を検出し、そのポインタの値からペイロードのフレーム
先頭位置を割出すことができる。

【００３２】本発明では予備送信ユニット２００が装置
内フレーム同期パルスに同期するまでフレーム全体の位
相をずらすのではなく、同期を装置内クロックに合わせ
てポインタの値を変更する。

【００３３】

【発明の効果】本発明によれば、予備送信ユニットに入
力された信号のポインタを付け替えるようにして、入力
された信号をフレーム位相に合わせることなく送出する
ことができるようにしたので、１フレーム分の信号を記
憶しておく必要がない。したがって、高速、大容量のメ
モリは必要無く小容量のメモリで足りるため、回路規模
を小さくすることができる。

【図面の簡単な説明】

【図１】本発明の実施例を示すブロック図である。

【図２】本発明の実施例に使用するＳＴＭ−１信号のフ
ォーマットを示す図である。

【図３】図１の中のポインタ変換回路の詳細ブロック図
である。

【図４】図１の中の予備送信ユニットにおけるＳ／Ｐ回
路の入出力タイミングチャートである。

【図５】図１の中の予備送信ユニットの動作を示すタイ
ミングチャートである。

【図６】図１の中の予備送信ユニットの動作を説明する
ための図である。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 第１乃至第Ｎ（Ｎ≧２）の入力信号を所
   定のフレーム位相に合わせ、それぞれ第１乃至第Ｎの現
   用伝送路信号を生成して第１乃至第Ｎの現用伝送路に送
   出する第１乃至第Ｎの現用送信ユニットと、前記第１乃
   至第Ｎの現用送信ユニットのいずれかに異常が発生した
   ときに異常が発生した現用送信ユニットからの信号を受
   け予備用伝送路信号を生成して予備用伝送路に送出する
   予備送信ユニットとを有するＮ：１冗長構成の同期端局
   装置において、 第ｎ（１≦ｎ≦Ｎ）の現用送信ユニットは、データの始
   まり位置を示すポインタ情報を１フレーム中に挿入した
   フレーム化された第ｎの入力信号を入力し、該第ｎの入
   力信号を前記現用送信ユニット内の基準クロックに周波
   数同期の取られた第ｎの現用クロックによって生成され
   たフレーム位相に合わせるインタフェースと、該インタ
   フェースの出力信号を２つに分岐して分岐信号を出力す
   る分岐回路と、前記分岐信号の内の一方から第ｎの現用
   伝送路信号を生成し、該生成された第ｎの現用伝送路信
   号を前記第ｎの現用伝送路に送出する現用送信回路と、
   前記分岐信号の内の他方を前記予備用信号処理部へ選択
   的に出力するための選択回路とを含み、 前記予備送信ユニットは、該ユニット内の基準クロック
   に周波数同期の取られた予備用クロックを発生する回路
   と、前記選択回路からの信号を前記予備用クロックに乗
   せ替えると共にポインタ値の付け替えを行うポインタ変
   換回路と、該ポインタ変換回路の出力信号から前記予備
   用伝送路信号を生成し、該生成された予備用伝送路信号
   を前記予備用伝送路へ送出する予備用送信回路とを含む
   ことを特徴とする周期端局装置。
2. 【請求項２】 前記ポインタ変換回路は、 前記選択回路からの信号から、該信号の中の前記ポイン
   タ情報位置を検出し、該ポインタ情報位置の後のデータ
   の始まり位置を検出する手段と、 前記選択回路からの信号を前記予備用クロックに同期さ
   せる同期手段と、 前記予備用クロックに基づく新しいフレーム中の予め決
   められたポインタ位置に対する前記データの始まり位置
   を表わすポインタ情報を発生し、該ポインタ情報を前記
   同期手段からの信号に新たなポインタ情報として付加す
   る手段とを含む請求項１に記載された同期端局装置。