JPH05191441A - 非同期時分割データパケットと同様に同期時分割信号を処理するためのシステム - Google Patents
非同期時分割データパケットと同様に同期時分割信号を処理するためのシステムInfo
- Publication number
- JPH05191441A JPH05191441A JP15939192A JP15939192A JPH05191441A JP H05191441 A JPH05191441 A JP H05191441A JP 15939192 A JP15939192 A JP 15939192A JP 15939192 A JP15939192 A JP 15939192A JP H05191441 A JPH05191441 A JP H05191441A
- Authority
- JP
- Japan
- Prior art keywords
- time division
- data packet
- random access
- memory
- access memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5618—Bridges, gateways [GW] or interworking units [IWU]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
Abstract
(57)【要約】
【目的】 同期時分割信号を非同期時分割データパケッ
トへ変換することができるシステムを提供する。 【構成】 同期時分割 (STD)信号を非同期データパケッ
ト(ATD) に変換するシステムであって、そのシステムに
おいては入ってくる信号と出ていく信号とが種々の（多
重）チャネルにわたって広げられている。多くても単一
のランダムアクセスメモリと、単一の先入れ先出しメモ
リとが、種々のチャネルと一緒に使用される。そのラン
ダムアクセスメモリはチャネル当たり１行で、列と行と
に再分割され、データパケットは少なくとも１列だけシ
フトされた連続する行内に好適に記憶されている。
トへ変換することができるシステムを提供する。 【構成】 同期時分割 (STD)信号を非同期データパケッ
ト(ATD) に変換するシステムであって、そのシステムに
おいては入ってくる信号と出ていく信号とが種々の（多
重）チャネルにわたって広げられている。多くても単一
のランダムアクセスメモリと、単一の先入れ先出しメモ
リとが、種々のチャネルと一緒に使用される。そのラン
ダムアクセスメモリはチャネル当たり１行で、列と行と
に再分割され、データパケットは少なくとも１列だけシ
フトされた連続する行内に好適に記憶されている。
Description
【０００１】
【産業上の利用分野】本発明は、非同期時分割(ATD) デ
ータパケットと同様に同期時分割(STD) 信号を処理する
ためのシステムに関するものであって、該システムにお
いては種々の入力チャネルにわたる入力信号の範囲が種
々の出力チャネルにわたる出力信号範囲へ変換され、制
御手段に応答して入力信号が先入れ先出し(FIFO)メモリ
内へ一時的に記憶され且つそこから読み出され、且つラ
ンダムアクセスメモリ内にも一時的に記憶され且つ同様
にそこから読み出される。
ータパケットと同様に同期時分割(STD) 信号を処理する
ためのシステムに関するものであって、該システムにお
いては種々の入力チャネルにわたる入力信号の範囲が種
々の出力チャネルにわたる出力信号範囲へ変換され、制
御手段に応答して入力信号が先入れ先出し(FIFO)メモリ
内へ一時的に記憶され且つそこから読み出され、且つラ
ンダムアクセスメモリ内にも一時的に記憶され且つ同様
にそこから読み出される。
【０００２】
【従来の技術】類似のシステムは米国特許明細書第4,61
2,636 号から既知である。その特許明細書に記載された
システムにおいては、各々が二つの情報バイトと同時に
それに対してパケット情報が計画されているチャネルア
ドレスを有する見出しを具えている非同期データパケッ
トが、先入れ先出し緩衝記憶装置(first-in first-outb
uffer; FIFO) 内に記憶される。非同期データパケット
の見出しが情報バイトがそこに記憶されるランダムアク
セスメモリ内のメモリ位置を決定する。各メモリ位置は
特定出力チャネルへ結合されている。出力チャネルに関
連するこのランダムアクセスメモリのメモリ位置（例え
ば、多重信号内の時間チャネル）は、循環的に読み出さ
れるので、他のチャネルと同期された、多分多重形態で
の信号として関係する情報が出力線上に現れる。システ
ムへ印加されたこの非同期データパケットは、種々のチ
ャネル（多分多重チャネル）にわたっても広げられる。
ランダムアクセスメモリと組み合わされた先入れ先出し
緩衝記憶装置の使用が、各チャネルに対しての先入れ先
出し緩衝記憶装置と制御器との必要性を回避する。
2,636 号から既知である。その特許明細書に記載された
システムにおいては、各々が二つの情報バイトと同時に
それに対してパケット情報が計画されているチャネルア
ドレスを有する見出しを具えている非同期データパケッ
トが、先入れ先出し緩衝記憶装置(first-in first-outb
uffer; FIFO) 内に記憶される。非同期データパケット
の見出しが情報バイトがそこに記憶されるランダムアク
セスメモリ内のメモリ位置を決定する。各メモリ位置は
特定出力チャネルへ結合されている。出力チャネルに関
連するこのランダムアクセスメモリのメモリ位置（例え
ば、多重信号内の時間チャネル）は、循環的に読み出さ
れるので、他のチャネルと同期された、多分多重形態で
の信号として関係する情報が出力線上に現れる。システ
ムへ印加されたこの非同期データパケットは、種々のチ
ャネル（多分多重チャネル）にわたっても広げられる。
ランダムアクセスメモリと組み合わされた先入れ先出し
緩衝記憶装置の使用が、各チャネルに対しての先入れ先
出し緩衝記憶装置と制御器との必要性を回避する。
【０００３】従来技術のシステムの欠点は、従来技術の
システムが非同期データパケットを同期多重信号に変換
するためにのみ適して要るのに対して、同期時分割信号
を非同期時分割データパケットへ変換するシステムに対
する必要性も存在することである。
システムが非同期データパケットを同期多重信号に変換
するためにのみ適して要るのに対して、同期時分割信号
を非同期時分割データパケットへ変換するシステムに対
する必要性も存在することである。
【０００４】
【発明が解決しようとする課題】システムが同期時分割
信号を非同期時分割データパケットへ変換する発達がな
されように従来技術のシステムを適用することが本発明
の目的である。
信号を非同期時分割データパケットへ変換する発達がな
されように従来技術のシステムを適用することが本発明
の目的である。
【０００５】
【課題を解決するための手段】本発明によるシステムは
さらに、入力信号が同期時分割信号であり、出力信号が
非同期時分割パケットであり且つ同期時分割信号は先入
れ先出しメモリ内に置かれる前にランダムアクセスメモ
リ内に最初に記憶されることを特徴とする。
さらに、入力信号が同期時分割信号であり、出力信号が
非同期時分割パケットであり且つ同期時分割信号は先入
れ先出しメモリ内に置かれる前にランダムアクセスメモ
リ内に最初に記憶されることを特徴とする。
【０００６】これらの手段によって現在到達水準の技術
的問題点が回避される。
的問題点が回避される。
【０００７】これが最小限のハードウエアによる最良の
時分割パケット操作を与える。
時分割パケット操作を与える。
【０００８】
【実施例】単に図解する目的のために使用するように意
図され、且つ制限としてではない図面を参照して、本発
明を更に詳細に説明しよう。
図され、且つ制限としてではない図面を参照して、本発
明を更に詳細に説明しよう。
【０００９】図１はSTD-signalで表される同期時分割
（synchronous time-division ）信号を、ATD PACK(Asy
nchronous Time-Division)で表される非同期データパケ
ットへ変換するためのシステム100 を示している。
（synchronous time-division ）信号を、ATD PACK(Asy
nchronous Time-Division)で表される非同期データパケ
ットへ変換するためのシステム100 を示している。
【００１０】入ってくる同期時分割信号は直列−並列変
換器101 を通り、ランダムアクセスメモリ入力制御器10
7 に応答して、ランダムアクセスメモリ102 へ輸送され
る。後者が明らかに含まれていない場合には、同期手段
108 が入ってくるチャネルから時間同期情報を得る。直
列−並列変換器101 は低速度でデータ処理を実行する機
能を有する。例えば多重時分割チャネルの形態での種々
の入力チャネルが、図１に示したシステムへ接続され得
る。ランダムアクセスメモリ102 は、個別の情報パケッ
トに対してたくさんの列を具えている各行によって、行
が各々の入ってくるチャネルに対して保留されるような
メモリ構造を有している。
換器101 を通り、ランダムアクセスメモリ入力制御器10
7 に応答して、ランダムアクセスメモリ102 へ輸送され
る。後者が明らかに含まれていない場合には、同期手段
108 が入ってくるチャネルから時間同期情報を得る。直
列−並列変換器101 は低速度でデータ処理を実行する機
能を有する。例えば多重時分割チャネルの形態での種々
の入力チャネルが、図１に示したシステムへ接続され得
る。ランダムアクセスメモリ102 は、個別の情報パケッ
トに対してたくさんの列を具えている各行によって、行
が各々の入ってくるチャネルに対して保留されるような
メモリ構造を有している。
【００１１】ランダムアクセスメモリ−先入れ先出しメ
モリ制御器106 に応答して、ランダムアクセスメモリ10
2 の行から先入れ先出しメモリ103 へ情報が取られ、そ
こでデータパケットの届け先を識別する見出しがそのデ
ータパケットへ添付される。先入れ先出しメモリ103
は、読取動作及び書込動作のための個別のアクセスを有
し、且つ所望の速度調節のために用いられる。ランダム
アクセスメモリ入力制御器107 は、入力チャネルの組
織、例えば、64kbit/sの32チャネルに付いて知ってお
り、且つそれに基づいて、ランダムアクセスメモリのメ
モリ位置を満たす。これは異なる出力チャネルに対する
完全なデータパケットが完成されるような方法で達成さ
れ、時分割モードで達成されねばならない。その場合に
は、データ伝達制御はできるかぎり一様に負荷され、且
つ異なる出力チャネルに対するデータパケットの形成は
最小の可能なだけ遅らされる。
モリ制御器106 に応答して、ランダムアクセスメモリ10
2 の行から先入れ先出しメモリ103 へ情報が取られ、そ
こでデータパケットの届け先を識別する見出しがそのデ
ータパケットへ添付される。先入れ先出しメモリ103
は、読取動作及び書込動作のための個別のアクセスを有
し、且つ所望の速度調節のために用いられる。ランダム
アクセスメモリ入力制御器107 は、入力チャネルの組
織、例えば、64kbit/sの32チャネルに付いて知ってお
り、且つそれに基づいて、ランダムアクセスメモリのメ
モリ位置を満たす。これは異なる出力チャネルに対する
完全なデータパケットが完成されるような方法で達成さ
れ、時分割モードで達成されねばならない。その場合に
は、データ伝達制御はできるかぎり一様に負荷され、且
つ異なる出力チャネルに対するデータパケットの形成は
最小の可能なだけ遅らされる。
【００１２】ランダムアクセスメモリ−先入れ先出しメ
モリ制御器106 は、例えば、そのランダムアクセスメモ
リ内の各行に対する見出しの表を具えている。この見出
し表それ自身は誤り検出部分を含んでいるPD制御器109
により制御される。この見出しは、例えば、特定出力チ
ャネルがデータパケットを供給されるべきかどうかを表
している伝送ビットを具えている。ランダムアクセスメ
モリ−先入れ先出しメモリ制御器106 がランダムアクセ
スメモリ102 内の列を連続的に走査する。行内の十分な
数の列がデータパケットを組み立てるために満たされて
いる場合には、ランダムアクセスメモリ−先入れ先出し
メモリ制御器106 は先入れ先出しメモリ103 内に見出し
を置き、且つ見出しの伝送ビットが零値を有していなけ
れば、可能なかぎり速い方法でその見出しへその行の関
連する内容を加える。先入れ先出しメモリ103 への伝送
に続いて、信号が先入れ先出し出力制御器105 へ送ら
れ、それが今度は、所望の同期を維持している間に、先
入れ先出しメモリ103 内に置かれたデータパケットを非
同期時分割出力チャネルへ伝送する。
モリ制御器106 は、例えば、そのランダムアクセスメモ
リ内の各行に対する見出しの表を具えている。この見出
し表それ自身は誤り検出部分を含んでいるPD制御器109
により制御される。この見出しは、例えば、特定出力チ
ャネルがデータパケットを供給されるべきかどうかを表
している伝送ビットを具えている。ランダムアクセスメ
モリ−先入れ先出しメモリ制御器106 がランダムアクセ
スメモリ102 内の列を連続的に走査する。行内の十分な
数の列がデータパケットを組み立てるために満たされて
いる場合には、ランダムアクセスメモリ−先入れ先出し
メモリ制御器106 は先入れ先出しメモリ103 内に見出し
を置き、且つ見出しの伝送ビットが零値を有していなけ
れば、可能なかぎり速い方法でその見出しへその行の関
連する内容を加える。先入れ先出しメモリ103 への伝送
に続いて、信号が先入れ先出し出力制御器105 へ送ら
れ、それが今度は、所望の同期を維持している間に、先
入れ先出しメモリ103 内に置かれたデータパケットを非
同期時分割出力チャネルへ伝送する。
【００１３】本システムにおいては、ランダムアクセス
メモリ102 が配置される方法が重要である。各行はデー
タパケットを記憶するために厳密に必要な数の列を具え
ている。データパケットがＮバイトを具えている場合に
は、このランダムアクセスメモリ内の各行は正確にＮバ
イトメモリ位置を具えている。位置がランダムアクセス
メモリ入力制御器107 により発生される書込ポインタ
が、これらのＮ個のメモリ位置の終端にある場合には、
データパケットは一杯である。その時そのランダムアク
セスメモリ−先入れ先出しメモリ制御器106 は所望の出
力チャネルをアドレスするための関連する行アドレスを
ランダムアクセスメモリ入力制御器107 から受信し、且
つ関連するデータパケットを先入れ先出しメモリ103 へ
伝送する。この伝送はできるだけ速く達成されるべきで
あるが、関連する行に対する次の情報バイトが到達する
前に完成されなければならない。
メモリ102 が配置される方法が重要である。各行はデー
タパケットを記憶するために厳密に必要な数の列を具え
ている。データパケットがＮバイトを具えている場合に
は、このランダムアクセスメモリ内の各行は正確にＮバ
イトメモリ位置を具えている。位置がランダムアクセス
メモリ入力制御器107 により発生される書込ポインタ
が、これらのＮ個のメモリ位置の終端にある場合には、
データパケットは一杯である。その時そのランダムアク
セスメモリ−先入れ先出しメモリ制御器106 は所望の出
力チャネルをアドレスするための関連する行アドレスを
ランダムアクセスメモリ入力制御器107 から受信し、且
つ関連するデータパケットを先入れ先出しメモリ103 へ
伝送する。この伝送はできるだけ速く達成されるべきで
あるが、関連する行に対する次の情報バイトが到達する
前に完成されなければならない。
【００１４】図２は、例えば行４のパケット(X+1) が一
杯（書込ポインタが値Ｎを有する）であることを示して
いる。このパケットは行４に対する次の情報バイトの到
着の前に、先入れ先出しメモリへ伝送されねばならな
い。
杯（書込ポインタが値Ｎを有する）であることを示して
いる。このパケットは行４に対する次の情報バイトの到
着の前に、先入れ先出しメモリへ伝送されねばならな
い。
【００１５】先に終結させられたパケットは行５のパケ
ット(X+2) であり、且つそれ故にこの行５からのパケッ
トの読み取りは確かに行４に対する前記次の情報バイト
が到達する前に終結させられていることが遵守されなけ
ればならない。
ット(X+2) であり、且つそれ故にこの行５からのパケッ
トの読み取りは確かに行４に対する前記次の情報バイト
が到達する前に終結させられていることが遵守されなけ
ればならない。
【００１６】この行からの情報がかくして先入れ先出し
メモリへすでに輸送されてしまっており、且つ新しいパ
ケットの最初のバイトが零番目の列に書き込まれ得る。
メモリへすでに輸送されてしまっており、且つ新しいパ
ケットの最初のバイトが零番目の列に書き込まれ得る。
【００１７】本発明の極端に有利な実施例においては、
同期信号が図２に示したように列及び行のメモリマトリ
ックス内で行毎に列（例えば１列）をシフトされる。第
１行C1において、例えば、データパケットの充満が零番
目の列R0において開始された場合に、これは(i-1) 番目
の列R(i-1)上のｉ番目の行C1内で開始される。ランダム
アクセスメモリ内の列シフトされたデータパケット記憶
装置は、データパケットが分割された超過時間を有効に
利用できるようになることを保証する。先入れ先出しメ
モリへの極端に効率のよいデータパケット伝送が、それ
故に達成され得る。伝送は一様に分割された超過時間を
達成されるので、最小サイズの先入れ先出しメモリでも
十分である。各々の満たされたデータパケットは、同じ
（最小）時間遅れによって、先入れ先出しメモリへ提供
される。
同期信号が図２に示したように列及び行のメモリマトリ
ックス内で行毎に列（例えば１列）をシフトされる。第
１行C1において、例えば、データパケットの充満が零番
目の列R0において開始された場合に、これは(i-1) 番目
の列R(i-1)上のｉ番目の行C1内で開始される。ランダム
アクセスメモリ内の列シフトされたデータパケット記憶
装置は、データパケットが分割された超過時間を有効に
利用できるようになることを保証する。先入れ先出しメ
モリへの極端に効率のよいデータパケット伝送が、それ
故に達成され得る。伝送は一様に分割された超過時間を
達成されるので、最小サイズの先入れ先出しメモリでも
十分である。各々の満たされたデータパケットは、同じ
（最小）時間遅れによって、先入れ先出しメモリへ提供
される。
【図１】時分割同期信号を非同期時分割データパケット
へ変換するためのシステムを示している。
へ変換するためのシステムを示している。
【図２】図１に示したシステムにおけるランダムアクセ
スメモリのメモリレイアウトを示している。
スメモリのメモリレイアウトを示している。
100 システム 101 直列−並列変換器 102 ランダムアクセスメモリ 103 先入れ先出しメモリ 105 先入れ先出し出力制御器 106 ランダムアクセスメモリ−先入れ先出しメモリ制
御器 107 ランダムアクセスメモリ入力制御器 108 同期手段 109 PD制御器
御器 107 ランダムアクセスメモリ入力制御器 108 同期手段 109 PD制御器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9076−5Ｋ Ｈ０４Ｑ 11/04 Ａ
Claims (4)
- 【請求項１】非同期時分割(ATD) データパケットと同様
に同期時分割(STD) 信号を処理するためのシステムであ
って、該システムにおいては種々の入力チャネルにわた
る入力信号の範囲が種々の出力チャネルにわたる出力信
号範囲へ変換され、制御手段に応答して入力信号が先入
れ先出し(FIFO)メモリ内へ一時的に記憶され且つそこか
ら読み出され、且つランダムアクセスメモリ内にも一時
的に記憶され且つ同様にそこから読み出される、非同期
時分割データパケットと同様に同期時分割信号を処理す
るためのシステムにおいて、 入力信号が同期時分割信号であり、出力信号が非同期時
分割パケットであり且つ同期時分割信号は先入れ先出し
メモリ内に置かれる前にランダムアクセスメモリ内に最
初に記憶されることを特徴とする非同期時分割データパ
ケットと同様に同期時分割信号を処理するためのシステ
ム。 - 【請求項２】ランダムアクセスメモリが列と行とに再分
割され、各行が出力チャネルに相当する請求項１記載の
システムにおいて、 各行が、少なくとも行あたり１データパケットが記憶さ
れ得るのと同数の列を具えていることを特徴とする非同
期時分割データパケットと同様に同期時分割信号を処理
するためのシステム。 - 【請求項３】データパケットが少なくとも１列だけシフ
トされた連続する行内に記憶されることを特徴とする請
求項２記載の非同期時分割データパケットと同様に同期
時分割信号を処理するためのシステム。 - 【請求項４】各非同期時分割パケットが、データパケッ
トに加えて、数ビットから成る見出しを具えている先の
請求項のいずれか一つに記載されたシステムにおいて、 制御手段が先入れ先出しメモリ内へ所望の見出しを記憶
し且つその後関連するランダムアクセスメモリデータパ
ケットをそこへ添付することを特徴とする非同期時分割
データパケットと同様に同期時分割信号を処理するため
のシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP91201596 | 1991-06-21 | ||
| NL91201596:3 | 1991-06-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05191441A true JPH05191441A (ja) | 1993-07-30 |
Family
ID=8207733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15939192A Pending JPH05191441A (ja) | 1991-06-21 | 1992-06-18 | 非同期時分割データパケットと同様に同期時分割信号を処理するためのシステム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5519708A (ja) |
| EP (1) | EP0519563A3 (ja) |
| JP (1) | JPH05191441A (ja) |
| CA (1) | CA2071583C (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU667004B2 (en) * | 1993-03-31 | 1996-02-29 | Nec Corporation | Cell processing system having first and second processing units capable of outputting first and second processed signals at the same time |
| FR2721463A1 (fr) * | 1994-06-17 | 1995-12-22 | Trt Telecom Radio Electr | Système de transmission comportant au moins deux liaisons pour relier un émetteur et un récepteur et récepteur convenant à un tel système. |
| JP2655495B2 (ja) * | 1994-11-07 | 1997-09-17 | 日本電気株式会社 | Ａｔｍセルフォーマット変換回路 |
| US5479398A (en) * | 1994-12-22 | 1995-12-26 | At&T Corp | Digital data concentrator |
| US5825768A (en) * | 1996-09-30 | 1998-10-20 | Motorola, Inc. | Interface for an asymmetric digital subscriber line transceiver |
| US6167054A (en) | 1997-02-14 | 2000-12-26 | Advanced Micro Devices, Inc. | Method and apparatus providing programmable thresholds for full-duplex flow control in a network switch |
| US8041815B2 (en) * | 2001-09-21 | 2011-10-18 | Microsoft Corporation | Systems and methods for managing network connectivity for mobile users |
| US20030227913A1 (en) * | 2002-06-05 | 2003-12-11 | Litchfield Communications, Inc. | Adaptive timing recovery of synchronous transport signals |
| US20040047367A1 (en) * | 2002-09-05 | 2004-03-11 | Litchfield Communications, Inc. | Method and system for optimizing the size of a variable buffer |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2538976A1 (fr) * | 1982-12-29 | 1984-07-06 | Servel Michel | Systeme de commutation de paquets synchrones de longueur fixe |
| FR2553609B1 (fr) * | 1983-10-14 | 1985-12-27 | Chomel Denis | Systeme de multiplexage numerique temporel asynchrone a bus distribue |
| US4612636A (en) * | 1984-12-31 | 1986-09-16 | Northern Telecom Limited | Multiple channel depacketizer |
| FR2589656B1 (fr) * | 1985-07-03 | 1987-12-11 | Servel Michel | Procede et dispositif de conversion de multitrame de canaux numeriques en multitrame de paquets |
| US4734907A (en) * | 1985-09-06 | 1988-03-29 | Washington University | Broadcast packet switching network |
| DE3777797D1 (de) * | 1987-01-28 | 1992-04-30 | Ibm | Vorrichtung zur vermittlung zwischen kanaelen fuer synchronen nachrichtenverkehr und zur vermittlung von asynchronen datenpaketen. |
| FR2618624B1 (fr) * | 1987-07-24 | 1992-04-30 | Michel Servel | Systeme de commutation de multiplex temporels hybrides a memoire tampon optimisee |
| EP0363053B1 (en) * | 1988-10-06 | 1998-01-14 | Gpt Limited | Asynchronous time division switching arrangement and a method of operating same |
| JP2736092B2 (ja) * | 1989-01-10 | 1998-04-02 | 株式会社東芝 | バッファ装置 |
| FR2655794A1 (fr) * | 1989-12-13 | 1991-06-14 | Cit Alcatel | Convertisseur synchrone-asynchrone. |
| US5144619A (en) * | 1991-01-11 | 1992-09-01 | Northern Telecom Limited | Common memory switch for routing data signals comprising ATM and STM cells |
| US5224099A (en) * | 1991-05-17 | 1993-06-29 | Stratacom, Inc. | Circuitry and method for fair queuing and servicing cell traffic using hopcounts and traffic classes |
-
1992
- 1992-06-15 EP EP92201735A patent/EP0519563A3/en not_active Withdrawn
- 1992-06-18 JP JP15939192A patent/JPH05191441A/ja active Pending
- 1992-06-18 CA CA002071583A patent/CA2071583C/en not_active Expired - Fee Related
-
1995
- 1995-04-17 US US08/427,782 patent/US5519708A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0519563A3 (en) | 1997-08-27 |
| CA2071583C (en) | 2003-06-03 |
| CA2071583A1 (en) | 1992-12-22 |
| US5519708A (en) | 1996-05-21 |
| EP0519563A2 (en) | 1992-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6212197B1 (en) | Apparatus and method for accessing memory in a TDM network | |
| US4612636A (en) | Multiple channel depacketizer | |
| JPH06261058A (ja) | ディジタル情報信号ルーチングのための共通メモリスイッチ及びスイッチング方法 | |
| EP0363053A3 (en) | Asynchronous time division switching arrangement and a method of operating same | |
| CA1212743A (en) | Digital transmission systems | |
| JPH05191441A (ja) | 非同期時分割データパケットと同様に同期時分割信号を処理するためのシステム | |
| US6775294B2 (en) | Time slot assigner for communication system | |
| CA1297569C (en) | Switching system for prioritized data packets | |
| JPH07507424A (ja) | 同期デジタル遠隔通信システムにおけるエラスティックバッファ方法及び装置 | |
| JPH09326807A (ja) | 共有セルメモリ型ａｔｍ交換制御方法及び共有セルメモリ型ａｔｍ交換スイッチ | |
| JPH07507426A (ja) | 同期デジタル遠隔通信システムにおけるエラスティックバッファメモリの充填率を監視する方法及び装置 | |
| US4092497A (en) | Connection network for PCM TDM automatic telephone exchange equipment | |
| US5164940A (en) | Modular communication system with allocatable bandwidth | |
| JP3009745B2 (ja) | 信号情報のチャンネル同期交換の方法 | |
| JP2713252B2 (ja) | パケット位相同期回路 | |
| EP0519490B1 (en) | Input-output signal control apparatus | |
| CA2109007C (en) | Time slot assigner for communication system | |
| JP2834145B2 (ja) | パケット位相同期回路およびパケット位相同期方法 | |
| CA1230402A (en) | Multiple channel depacketizer | |
| JP2770375B2 (ja) | 伝送遅延位相補償回路 | |
| JP2680141B2 (ja) | フレーム同期方法及びその回路 | |
| JPH08149137A (ja) | Ｓｔｍ−ａｔｍ変換装置 | |
| JPH0744522B2 (ja) | 位相同期回路 | |
| JPS6219120B2 (ja) | ||
| KR200258690Y1 (ko) | 패킷 데이터 처리를 위한 메모리 버스 장치 |