JPH09326807A - 共有セルメモリ型ａｔｍ交換制御方法及び共有セルメモリ型ａｔｍ交換スイッチ - Google Patents
共有セルメモリ型ａｔｍ交換制御方法及び共有セルメモリ型ａｔｍ交換スイッチInfo
- Publication number
- JPH09326807A JPH09326807A JP14410896A JP14410896A JPH09326807A JP H09326807 A JPH09326807 A JP H09326807A JP 14410896 A JP14410896 A JP 14410896A JP 14410896 A JP14410896 A JP 14410896A JP H09326807 A JPH09326807 A JP H09326807A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- memory
- shared
- output
- shared cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/108—ATM switching elements using shared central buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/255—Control mechanisms for ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
- H04L49/309—Header conversion, routing tables or routing tags
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】共有セルメモリのセル領域の接続制御を簡略化
する。 【解決手段】共有セルメモリ２に対しセル多重回路１か
ら蓄積したセルをセル分離回路３に読み出し出力回線毎
に分離する。前記記憶、読出を制御回路４により連想記
憶メモリ等のテーブル５を用いて行う。共有セルメモリ
へのセルの記憶又は読出に対応してそれぞれ空きセル領
域、又は出力回路番号及び出力順序番号と共有セルメモ
リのメモリアドレスとを組にしたテーブル５を構成し、
空きセル領域、又は出力回線番号及び出力順序番号を検
索キーとしてメモリアドレスを検索することにより、共
有セルメモリの空きセル領域の制御及び蓄積セルのキュ
ーイングの制御を行う。
する。 【解決手段】共有セルメモリ２に対しセル多重回路１か
ら蓄積したセルをセル分離回路３に読み出し出力回線毎
に分離する。前記記憶、読出を制御回路４により連想記
憶メモリ等のテーブル５を用いて行う。共有セルメモリ
へのセルの記憶又は読出に対応してそれぞれ空きセル領
域、又は出力回路番号及び出力順序番号と共有セルメモ
リのメモリアドレスとを組にしたテーブル５を構成し、
空きセル領域、又は出力回線番号及び出力順序番号を検
索キーとしてメモリアドレスを検索することにより、共
有セルメモリの空きセル領域の制御及び蓄積セルのキュ
ーイングの制御を行う。
Description
【発明の属する技術分野】本発明はＡＴＭ（ASYNCHRONO
US TRANSFER MODE：非同期転送モード）交換スイッチに
関し、特に、セルキューイングの制御を簡略化した共有
セルメモリ型ＡＴＭ交換制御方法及び共有セルメモリ型
ＡＴＭ交換スイッチに関する。
US TRANSFER MODE：非同期転送モード）交換スイッチに
関し、特に、セルキューイングの制御を簡略化した共有
セルメモリ型ＡＴＭ交換制御方法及び共有セルメモリ型
ＡＴＭ交換スイッチに関する。
【０００１】
【従来の技術】共有セルメモリ型のＡＴＭ交換スイッチ
及びセルキューイングの制御の従来例を図５、図６及び
図７を参照して説明する。
及びセルキューイングの制御の従来例を図５、図６及び
図７を参照して説明する。
【０００２】従来、この種のＡＴＭ交換スイッチにおい
ては、図５に示すように、ＡＴＭ交換スイッチに共有バ
ッファとして共有セルメモリを設け、前記共有セルメモ
リの空きセル領域に複数の入力回線からのセルを記憶
（蓄積）し、出力回線番号毎に該当する一連のセルを読
み出すように制御している。
ては、図５に示すように、ＡＴＭ交換スイッチに共有バ
ッファとして共有セルメモリを設け、前記共有セルメモ
リの空きセル領域に複数の入力回線からのセルを記憶
（蓄積）し、出力回線番号毎に該当する一連のセルを読
み出すように制御している。
【０００３】そして、共有セルメモリからセルの出力回
線毎、出力順の制御を可能とする蓄積セルのキューイン
グの制御には、図６に示すように各セルに対応させて次
の読み出しセルが蓄積されたメモリのアドレス（ポイン
タ）を記憶させるようにした、ポインタで接続されたア
ドレスチェーンによるセルの接続を行う方式と、図７に
示すように、共有セルメモリには空きセル領域にセルの
みを蓄積し、セルのヘッダ等を出力回線毎及び出力順に
蓄積しておくセル蓄積アドレス管理部を設けて制御する
ようにした、擬似的なアドレスチェーンを用いたアドレ
スチェーンを行う方式等があった。
線毎、出力順の制御を可能とする蓄積セルのキューイン
グの制御には、図６に示すように各セルに対応させて次
の読み出しセルが蓄積されたメモリのアドレス（ポイン
タ）を記憶させるようにした、ポインタで接続されたア
ドレスチェーンによるセルの接続を行う方式と、図７に
示すように、共有セルメモリには空きセル領域にセルの
みを蓄積し、セルのヘッダ等を出力回線毎及び出力順に
蓄積しておくセル蓄積アドレス管理部を設けて制御する
ようにした、擬似的なアドレスチェーンを用いたアドレ
スチェーンを行う方式等があった。
【０００４】
【発明が解決しようとする課題】従来のセルキューイン
グ制御及びセルキューイング制御装置を利用するＡＴＭ
交換スイッチでは、図６のようなポインタを利用するキ
ューイング制御においては、セルの蓄積時にセル単位に
共有セルメモリの空きセル領域をハントし、ハントした
セル領域にセルの書き込みを行うとともにポインタによ
るセル領域の接続を行うという制御を必要とする。ま
た、セルの送信時は、前回読み出したセルのポインタを
チェックし、当該ポインタが指示するセル領域を選択し
てセルを読み出すとともに当該セルのポインタを次回の
チェックために保持するという制御を必要とする。
グ制御及びセルキューイング制御装置を利用するＡＴＭ
交換スイッチでは、図６のようなポインタを利用するキ
ューイング制御においては、セルの蓄積時にセル単位に
共有セルメモリの空きセル領域をハントし、ハントした
セル領域にセルの書き込みを行うとともにポインタによ
るセル領域の接続を行うという制御を必要とする。ま
た、セルの送信時は、前回読み出したセルのポインタを
チェックし、当該ポインタが指示するセル領域を選択し
てセルを読み出すとともに当該セルのポインタを次回の
チェックために保持するという制御を必要とする。
【０００５】また、図７のようなヘッダ等による疑似的
なアドレスチェーンを用いたキューイング制御において
も、セルの蓄積時にセル単位に共有セルメモリの空きセ
ル領域をハントし、ハントしたセル領域にセルの書き込
みを行うとともに、出力回線数のセル蓄積アドレス管理
部を設け、セルから検出したヘッダを出力回線毎及び出
力順に蓄積するという制御を必要とする。
なアドレスチェーンを用いたキューイング制御において
も、セルの蓄積時にセル単位に共有セルメモリの空きセ
ル領域をハントし、ハントしたセル領域にセルの書き込
みを行うとともに、出力回線数のセル蓄積アドレス管理
部を設け、セルから検出したヘッダを出力回線毎及び出
力順に蓄積するという制御を必要とする。
【０００６】このように、従来の方式はＡＴＭセルのキ
ューイングの制御及びＡＴＭ交換スイッチは、いずれも
複雑な制御を行うことが必要であり装置構成が複雑化す
るなどの点で問題があった。
ューイングの制御及びＡＴＭ交換スイッチは、いずれも
複雑な制御を行うことが必要であり装置構成が複雑化す
るなどの点で問題があった。
【０００７】本発明は、連想記憶メモリ等のテーブルを
利用することにより簡単なセル領域の接続制御を可能と
するＡＴＭ交換制御方法及びその装置を実現することを
目的とする。
利用することにより簡単なセル領域の接続制御を可能と
するＡＴＭ交換制御方法及びその装置を実現することを
目的とする。
【０００８】
【課題を解決するための手段】本発明の共有セルメモリ
型ＡＴＭ交換制御方法は、共有セルメモリへのセルの記
憶又は読出に対応してそれぞれ空きセル領域、又は出力
回線番号及び出力順序番号と前記共有セルメモリのメモ
リアドレスとを組にしてテーブルを構成し、空きセル領
域、又は出力回線番号及び出力順序番号を検索キーとし
てメモリアドレスを検索することにより共有セルメモリ
の空きセル領域及び蓄積セルのキューイングの制御を行
うことを特徴とする。また、本発明の前記テーブルとし
ては、連想記憶メモリを用いて構成すると好適である。
型ＡＴＭ交換制御方法は、共有セルメモリへのセルの記
憶又は読出に対応してそれぞれ空きセル領域、又は出力
回線番号及び出力順序番号と前記共有セルメモリのメモ
リアドレスとを組にしてテーブルを構成し、空きセル領
域、又は出力回線番号及び出力順序番号を検索キーとし
てメモリアドレスを検索することにより共有セルメモリ
の空きセル領域及び蓄積セルのキューイングの制御を行
うことを特徴とする。また、本発明の前記テーブルとし
ては、連想記憶メモリを用いて構成すると好適である。
【０００９】また、本発明の共有セルメモリ型ＡＴＭ交
換スイッチは、複数の回線からのセルの多重化を行うセ
ル多重回路と、セルを記憶する共有セルメモリと、共有
セルメモリから読み出したセルを各出力回線に分離する
セル分離回路と、共有セルメモリの空きセル領域と出力
回線毎のキューイングを管理するテーブルを構成する連
想記憶メモリとを有することを特徴とする。そして、前
記連想記憶メモリは、セル分離回路に対して共有セルメ
モリから読み出したセルが蓄積されていたセル領域のメ
モリアドレスを空きセル領域として該メモリアドレスに
空きセル領域の識別子を書き込み該メモリアドレスに対
応して当該セルの出力回線番号と出力順序番号を書き込
み、出力回線毎のセルの分離出力時のテーブルを構成す
ると好適である。
換スイッチは、複数の回線からのセルの多重化を行うセ
ル多重回路と、セルを記憶する共有セルメモリと、共有
セルメモリから読み出したセルを各出力回線に分離する
セル分離回路と、共有セルメモリの空きセル領域と出力
回線毎のキューイングを管理するテーブルを構成する連
想記憶メモリとを有することを特徴とする。そして、前
記連想記憶メモリは、セル分離回路に対して共有セルメ
モリから読み出したセルが蓄積されていたセル領域のメ
モリアドレスを空きセル領域として該メモリアドレスに
空きセル領域の識別子を書き込み該メモリアドレスに対
応して当該セルの出力回線番号と出力順序番号を書き込
み、出力回線毎のセルの分離出力時のテーブルを構成す
ると好適である。
【００１０】
【発明の実施の形態】次に、本発明の共有セルメモリ型
交換スイッチの一実施の形態について、図１、図２、図
３及び図４を用いて説明する 本実施の形態は、入力回線に接続されたセル多重回路１
と、出力回線に接続されたセル分離回路３と、共有セル
メモリ２と、キューイングの制御を行う制御回路４と、
セルキューイング情報を記憶するメモリ、例えば連想記
憶メモリ（ＣＡＭ）５とから構成される。
交換スイッチの一実施の形態について、図１、図２、図
３及び図４を用いて説明する 本実施の形態は、入力回線に接続されたセル多重回路１
と、出力回線に接続されたセル分離回路３と、共有セル
メモリ２と、キューイングの制御を行う制御回路４と、
セルキューイング情報を記憶するメモリ、例えば連想記
憶メモリ（ＣＡＭ）５とから構成される。
【００１１】前記セル多重回路１は、複数の入力回線か
ら到来する非同期のセルを時分割多重化して共有セルメ
モリ２に送出するとともに、各セルからヘッダを検出し
ヘッダから出力回線番号と出力順序番号を制御回路４に
送出する。
ら到来する非同期のセルを時分割多重化して共有セルメ
モリ２に送出するとともに、各セルからヘッダを検出し
ヘッダから出力回線番号と出力順序番号を制御回路４に
送出する。
【００１２】前記共有セルメモリ２は、前記セル多重回
路１から送出されたセルを制御回路４から指定されたメ
モリアドレスの空きセル領域に記憶（蓄積）する。
路１から送出されたセルを制御回路４から指定されたメ
モリアドレスの空きセル領域に記憶（蓄積）する。
【００１３】前記セル分離回路３は、前記制御回路４か
ら指定された共有セルメモリのメモリアドレスの領域の
セルを読み出し、制御回路４の指定する出力回線に送出
する。
ら指定された共有セルメモリのメモリアドレスの領域の
セルを読み出し、制御回路４の指定する出力回線に送出
する。
【００１４】前記制御回路４は、後述するように前記セ
ル多重回路１から出力するセル毎に連想記憶メモリ５か
ら共有セルメモリの空きセル領域を検索して空きセル領
域のメモリアドレスを読み取り共有セルメモリ２の当該
メモリアドレスに前記セルを蓄積する。また、このとき
当該セルのヘッダから検出したセルの出力回線番号を検
出してこれを連想記憶メモリ５の当該メモリアドレスに
対応する位置に記憶する。
ル多重回路１から出力するセル毎に連想記憶メモリ５か
ら共有セルメモリの空きセル領域を検索して空きセル領
域のメモリアドレスを読み取り共有セルメモリ２の当該
メモリアドレスに前記セルを蓄積する。また、このとき
当該セルのヘッダから検出したセルの出力回線番号を検
出してこれを連想記憶メモリ５の当該メモリアドレスに
対応する位置に記憶する。
【００１５】前記連想記憶メモリ５は、図２に示すよう
に共有セルメモリ２の空きセル領域とそのメモリアドレ
スの関係、又は共有セルメモリ２の非空きセル領域をも
表す出力回線番号（出力ポート番号）及び出力回線毎の
セルの出力順序番号とそのメモリアドレスの関係を記憶
することができこれらの関係を示すテーブルを構成す
る。従って、前記テーブルを利用することにより、共有
セルメモリにセルを記憶する場合には、空きセル領域を
検索キーとして共有セルメモリの空きセル領域のメモリ
アドレスを検索できる。また、共有セルメモリからセル
を読み出す場合は、出力ポート毎のセルの出力順序番号
を検索キーとして当該セルが記憶されているメモリアド
レスを検索できる。
に共有セルメモリ２の空きセル領域とそのメモリアドレ
スの関係、又は共有セルメモリ２の非空きセル領域をも
表す出力回線番号（出力ポート番号）及び出力回線毎の
セルの出力順序番号とそのメモリアドレスの関係を記憶
することができこれらの関係を示すテーブルを構成す
る。従って、前記テーブルを利用することにより、共有
セルメモリにセルを記憶する場合には、空きセル領域を
検索キーとして共有セルメモリの空きセル領域のメモリ
アドレスを検索できる。また、共有セルメモリからセル
を読み出す場合は、出力ポート毎のセルの出力順序番号
を検索キーとして当該セルが記憶されているメモリアド
レスを検索できる。
【００１６】具体的には、連想記憶メモリ５には、図３
に示すように空き／非空き、出力順序番号及びメモリア
ドレスの対応関係を有する各記憶箇所を有し、共有セル
メモリのセルの書き込みメモリアドレスについては予め
記憶されている。初期状態では各メモリアドレスにはセ
ルが記憶されていないので、空き／非空きの記憶箇所に
は全て空きセル領域の情報が、出力順序番号の記憶箇所
には０が記憶されている。例えば、図４に示すように空
きセル領域の「空き」情報が出力ポート０（００００）
として記憶されており、これに対応してセルの出力順序
番号の箇所には、セルが記憶されていないので０が記憶
されている。また、共有セルメモリにセルが記憶される
と、連想記憶メモリ５には、セルが記憶されたメモリア
ドレスに対応する連想記憶メモリの空き／非空きの記憶
箇所に非空きとして、例えば、当該セルが出力すべき出
力ポート番号１〜４（０００１）〜（０１００）が記憶
され、また、出力回線番号の箇所には当該セルの出力す
べき出力順序番号が記憶される。
に示すように空き／非空き、出力順序番号及びメモリア
ドレスの対応関係を有する各記憶箇所を有し、共有セル
メモリのセルの書き込みメモリアドレスについては予め
記憶されている。初期状態では各メモリアドレスにはセ
ルが記憶されていないので、空き／非空きの記憶箇所に
は全て空きセル領域の情報が、出力順序番号の記憶箇所
には０が記憶されている。例えば、図４に示すように空
きセル領域の「空き」情報が出力ポート０（００００）
として記憶されており、これに対応してセルの出力順序
番号の箇所には、セルが記憶されていないので０が記憶
されている。また、共有セルメモリにセルが記憶される
と、連想記憶メモリ５には、セルが記憶されたメモリア
ドレスに対応する連想記憶メモリの空き／非空きの記憶
箇所に非空きとして、例えば、当該セルが出力すべき出
力ポート番号１〜４（０００１）〜（０１００）が記憶
され、また、出力回線番号の箇所には当該セルの出力す
べき出力順序番号が記憶される。
【００１７】最初に、本実施の形態のセルの記憶に関す
る制御動作について説明する。
る制御動作について説明する。
【００１８】図１において、複数の入力回線から入力さ
れたセルはセル多重回路１において時分割的に多重化さ
れて順次共有セルメモリ２に蓄積される。このときのセ
ルの蓄積及びキューイング動作は制御回路４及び連想記
憶メモリ５により行われる。
れたセルはセル多重回路１において時分割的に多重化さ
れて順次共有セルメモリ２に蓄積される。このときのセ
ルの蓄積及びキューイング動作は制御回路４及び連想記
憶メモリ５により行われる。
【００１９】いま、セル多重回路１からあるセルが出力
されるとき、制御回路４はセル中のヘッダから出力回線
番号を検出すると共に、当該セルを蓄積する共有セルメ
モリ上の空きセル領域のメモリアドレスを前記連想記憶
メモリ５より検索する。即ち、「空き」情報を検索キー
として当該空きセル領域のメモリアドレスを読み出す。
例えば、「空き」情報としての記憶情報（００００）に
より空きセル領域のメモリアドレスを検索する。なお、
このとき連想記憶メモリ５はこの問い合わせに対して空
きセル領域の１つのメモリアドレスをメモリアドレス番
号順等に出力する。そして、共有セルメモリの空きセル
領域のメモリアドレスが無いときは当該セルは廃棄され
る。検索の結果、共有セルメモリに空きセル領域があり
対応するメモリアドレスが得られた場合は、制御回路４
は、共有セルメモリの当該メモリアドレスに前記セルを
書き込む。また、この場合、制御回路４は、連想記憶メ
モリの当該メモリアドレスの「空き」情報を「非空き」
情報として前記ヘッダから検出した出力回線番号、例え
ば、出力ポート番号１（０００１）を書き込む。
されるとき、制御回路４はセル中のヘッダから出力回線
番号を検出すると共に、当該セルを蓄積する共有セルメ
モリ上の空きセル領域のメモリアドレスを前記連想記憶
メモリ５より検索する。即ち、「空き」情報を検索キー
として当該空きセル領域のメモリアドレスを読み出す。
例えば、「空き」情報としての記憶情報（００００）に
より空きセル領域のメモリアドレスを検索する。なお、
このとき連想記憶メモリ５はこの問い合わせに対して空
きセル領域の１つのメモリアドレスをメモリアドレス番
号順等に出力する。そして、共有セルメモリの空きセル
領域のメモリアドレスが無いときは当該セルは廃棄され
る。検索の結果、共有セルメモリに空きセル領域があり
対応するメモリアドレスが得られた場合は、制御回路４
は、共有セルメモリの当該メモリアドレスに前記セルを
書き込む。また、この場合、制御回路４は、連想記憶メ
モリの当該メモリアドレスの「空き」情報を「非空き」
情報として前記ヘッダから検出した出力回線番号、例え
ば、出力ポート番号１（０００１）を書き込む。
【００２０】また、出力順序番号としては、「当該出力
ポート番号の現在の出力順序番号＋現在のセルキューイ
ング長＋１」を書き込む。ここで、現在の出力順序番号
とは、出力ポート毎に保持されている最後に出力された
セルの順序番号であり、また、セルキューイング長と
は、共有セルメモリに蓄積されている出力ポート毎のセ
ルの現時点での蓄積数である。いずれも制御回線４にお
いて出力ポート毎のカウンタ等に保持されている。
ポート番号の現在の出力順序番号＋現在のセルキューイ
ング長＋１」を書き込む。ここで、現在の出力順序番号
とは、出力ポート毎に保持されている最後に出力された
セルの順序番号であり、また、セルキューイング長と
は、共有セルメモリに蓄積されている出力ポート毎のセ
ルの現時点での蓄積数である。いずれも制御回線４にお
いて出力ポート毎のカウンタ等に保持されている。
【００２１】そして、セルキューイング長には１セルの
増加により＋１（１の加算）を行う。セル多重回路１か
らのセルの出力毎に以上のような共有セルメモリへのセ
ルの書き込み制御動作が繰り返され、連想記憶メモリ５
にはその共有セルメモリのメモリアドレスに対し出力回
線番号（出力ポート番号）と出力順序番号とが記憶され
テーブル情報が蓄積される。
増加により＋１（１の加算）を行う。セル多重回路１か
らのセルの出力毎に以上のような共有セルメモリへのセ
ルの書き込み制御動作が繰り返され、連想記憶メモリ５
にはその共有セルメモリのメモリアドレスに対し出力回
線番号（出力ポート番号）と出力順序番号とが記憶され
テーブル情報が蓄積される。
【００２２】次に、共有セルメモリからのセルの読み出
し及び送信の制御動作を説明する。
し及び送信の制御動作を説明する。
【００２３】出力回線へのセルの送信においては、ＡＴ
Ｍ交換スイッチの共有セルメモリ２から複数の出力ポー
トに対するセルとして時分割的な多重信号として順次読
み出し、セル分離回路３は、前記セルを複数の出力回線
に振り分ける。
Ｍ交換スイッチの共有セルメモリ２から複数の出力ポー
トに対するセルとして時分割的な多重信号として順次読
み出し、セル分離回路３は、前記セルを複数の出力回線
に振り分ける。
【００２４】いま、ある出力回線番号（出力ポート番
号）へのセルの読み出しタイミングとすると、共有セル
メモリ２からセルを読み出すため、当該出力回線番号
（出力ポート番号）の現在の出力順序番号を検索キーと
して連想記憶メモリ５の記憶セルのメモリアドレスを検
索する。検索結果、メモリアドレスがあった場合、当該
メモリアドレスにより共有セルメモリ２からセルを読み
出し、当該セルはセル分離回路３の前記出力回線に出力
する。このとき、制御回路４は、連想記憶メモリ５の当
該アドレスに対応する「非空き」情報を「空き」情報、
例えば、出力ポート番号０（００００）に書き替え、ま
た、対応する出力順序番号を０に書き替える。また、制
御回路４は、直前の出力順序番号に＋１（１の加算）を
行うとともに、前記セルキューイング長に−１（１の減
算）を行い、次のセルの記憶の際の前述の制御のために
それぞれ保持する。セルの出力タイミング毎に以上のセ
ルの読み出し制御動作が繰り返されセル分離回路３の出
力回線に分配される。
号）へのセルの読み出しタイミングとすると、共有セル
メモリ２からセルを読み出すため、当該出力回線番号
（出力ポート番号）の現在の出力順序番号を検索キーと
して連想記憶メモリ５の記憶セルのメモリアドレスを検
索する。検索結果、メモリアドレスがあった場合、当該
メモリアドレスにより共有セルメモリ２からセルを読み
出し、当該セルはセル分離回路３の前記出力回線に出力
する。このとき、制御回路４は、連想記憶メモリ５の当
該アドレスに対応する「非空き」情報を「空き」情報、
例えば、出力ポート番号０（００００）に書き替え、ま
た、対応する出力順序番号を０に書き替える。また、制
御回路４は、直前の出力順序番号に＋１（１の加算）を
行うとともに、前記セルキューイング長に−１（１の減
算）を行い、次のセルの記憶の際の前述の制御のために
それぞれ保持する。セルの出力タイミング毎に以上のセ
ルの読み出し制御動作が繰り返されセル分離回路３の出
力回線に分配される。
【００２５】以上のように共有セルメモリに対するセル
の記憶及び読出の制御動作は互いに独立且つ並行して行
われるが、キューイング長及び出力順序番号といったパ
ラメータは両方の制御動作において使用することから、
記憶及び読出の制御動作は互いに前記パラメータの演算
確定後のタイミングで行われることは明らかである。
の記憶及び読出の制御動作は互いに独立且つ並行して行
われるが、キューイング長及び出力順序番号といったパ
ラメータは両方の制御動作において使用することから、
記憶及び読出の制御動作は互いに前記パラメータの演算
確定後のタイミングで行われることは明らかである。
【００２６】なお、上記実施の形態においては、セルの
入出力回線につき一対一の対応関係で行う交換制御の例
で説明したが、本発明によれば、セルの蓄積時に空きセ
ル領域をキーとして出力回線番号の複数のメモリアドレ
スを検索しそれぞれの空きセル領域に前記セルを蓄積
し、対応する複数の出力回線番号と出力順番番号を記憶
するように連想記憶メモリを制御してテーブルを構成す
ることで１個の入力回線のセルを多数の出力回線に出力
するマルチキャストセルのシステムを実現することが可
能である。
入出力回線につき一対一の対応関係で行う交換制御の例
で説明したが、本発明によれば、セルの蓄積時に空きセ
ル領域をキーとして出力回線番号の複数のメモリアドレ
スを検索しそれぞれの空きセル領域に前記セルを蓄積
し、対応する複数の出力回線番号と出力順番番号を記憶
するように連想記憶メモリを制御してテーブルを構成す
ることで１個の入力回線のセルを多数の出力回線に出力
するマルチキャストセルのシステムを実現することが可
能である。
【００２７】
【発明の効果】連想記憶メモリ等を用いて空きセル領
域、又は出力回線番号及び出力順序番号と前記共有セル
メモリのメモリアドレスとを組にしたテーブルを構成す
ることにより、共有セルメモリの管理を、検索キーの変
換及び出力回線毎のキューイング長の管理のみで可能と
し簡易な制御で共有セルメモリ型のＡＴＭ交換制御を行
うことができる。また、制御及び装置構成を簡略化した
ＡＴＭ交換スイッチを実現することができる。
域、又は出力回線番号及び出力順序番号と前記共有セル
メモリのメモリアドレスとを組にしたテーブルを構成す
ることにより、共有セルメモリの管理を、検索キーの変
換及び出力回線毎のキューイング長の管理のみで可能と
し簡易な制御で共有セルメモリ型のＡＴＭ交換制御を行
うことができる。また、制御及び装置構成を簡略化した
ＡＴＭ交換スイッチを実現することができる。
【００２８】また、連想記憶メモリのテーブルの構成に
より、１個の入力セルを多数の出力回線に出力するマル
チキャストセルへのシステムの拡張を容易に実現するこ
とができる。
より、１個の入力セルを多数の出力回線に出力するマル
チキャストセルへのシステムの拡張を容易に実現するこ
とができる。
【図１】本発明の一実施の形態の共有セルメモリ型交換
スイッチのブロック図を示す図である。
スイッチのブロック図を示す図である。
【図２】本実施の形態に使用する連想記憶メモリを説明
する図である。
する図である。
【図３】連想記憶メモリの初期状態の内容を示す図であ
る。
る。
【図４】共有セルメモリの空きセル領域と非空きセル領
域と連想記憶メモリの記憶情報を説明する図である。
域と連想記憶メモリの記憶情報を説明する図である。
【図５】共有セルメモリ型ＡＴＭ交換スイッチを示す図
である。
である。
【図６】共有セルメモリのポインタによるキューイング
制御を示す図である。
制御を示す図である。
【図７】共有セルメモリとセル蓄積アドレス管理部によ
るキューイング制御を示す図である。
るキューイング制御を示す図である。
１ セル多重回路 ２ 共有セルメモリ ３ セル分離回路 ４ 制御回路 ５ 連想記憶メモリ
Claims (4)
- 【請求項１】 共有セルメモリへのセルの記憶又は読出
に対応してそれぞれ空きセル領域、又は出力回線番号及
び出力順序番号と前記共有セルメモリのメモリアドレス
とを組にしてテーブルを構成し、空きセル領域、又は出
力回線番号及び出力順序番号を検索キーとしてメモリア
ドレスを検索することにより共有セルメモリの空きセル
領域及び蓄積セルのキューイングの制御を行うことを特
徴とする共有セルメモリ型ＡＴＭ交換制御方法。 - 【請求項２】 前記テーブルは連想記憶メモリを用いて
構成することを特徴とする請求項１記載の共有セルメモ
リ型ＡＴＭ交換制御方法。 - 【請求項３】 複数の回線からのセルの多重化を行うセ
ル多重回路と、セルを記憶する共有セルメモリと、共有
セルメモリから読み出したセルを各出力回線に分離する
セル分離回路と、共有セルメモリの空きセル領域と出力
回線毎のキューイングを管理するテーブルを構成する連
想記憶メモリとを有することを特徴とする共有セルメモ
リ型ＡＴＭ交換スイッチ。 - 【請求項４】 前記連想記憶メモリは、セル分離回路に
対して共有セルメモリから読み出したセルが蓄積されて
いたセル領域のメモリアドレスを空きセル領域として該
メモリアドレスに空きセル領域の識別子を書き込み該メ
モリアドレスに対応して当該セルの出力回線番号と出力
順序番号を書き込み、出力回線毎のセルの分離出力時の
テーブルを構成することを特徴とする請求項３記載の共
有セルメモリ型ＡＴＭ交換スイッチ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14410896A JPH09326807A (ja) | 1996-06-06 | 1996-06-06 | 共有セルメモリ型ａｔｍ交換制御方法及び共有セルメモリ型ａｔｍ交換スイッチ |
| US08/870,722 US6055234A (en) | 1996-06-06 | 1997-06-06 | ATM switching control method and ATM switch having shared cell memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14410896A JPH09326807A (ja) | 1996-06-06 | 1996-06-06 | 共有セルメモリ型ａｔｍ交換制御方法及び共有セルメモリ型ａｔｍ交換スイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09326807A true JPH09326807A (ja) | 1997-12-16 |
Family
ID=15354380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14410896A Pending JPH09326807A (ja) | 1996-06-06 | 1996-06-06 | 共有セルメモリ型ａｔｍ交換制御方法及び共有セルメモリ型ａｔｍ交換スイッチ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6055234A (ja) |
| JP (1) | JPH09326807A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69829539T2 (de) * | 1997-11-26 | 2005-09-01 | Texas Instruments Inc., Dallas | Verbesserungen an oder bei Rechnerspeichern |
| US7145868B2 (en) * | 1997-11-28 | 2006-12-05 | Alcatel Canada Inc. | Congestion management in a multi-port shared memory switch |
| WO2000074315A1 (fr) * | 1999-05-28 | 2000-12-07 | Fujitsu Limited | Procedes et dispositifs de lecture et d'ecriture de messages, et logiques d'adressage memoire de lecture et d'ecriture de messages de longueur variable |
| US7006505B1 (en) * | 2000-10-23 | 2006-02-28 | Bay Microsystems, Inc. | Memory management system and algorithm for network processor architecture |
| US7370197B2 (en) * | 2002-07-12 | 2008-05-06 | Microsoft Corporation | Method and system for authenticating messages |
| US7409544B2 (en) * | 2003-03-27 | 2008-08-05 | Microsoft Corporation | Methods and systems for authenticating messages |
| US7610487B2 (en) * | 2003-03-27 | 2009-10-27 | Microsoft Corporation | Human input security codes |
| US8261062B2 (en) * | 2003-03-27 | 2012-09-04 | Microsoft Corporation | Non-cryptographic addressing |
| US7624264B2 (en) * | 2003-03-27 | 2009-11-24 | Microsoft Corporation | Using time to determine a hash extension |
| US7660239B2 (en) * | 2003-04-25 | 2010-02-09 | Alcatel-Lucent Usa Inc. | Network data re-routing |
| US7929689B2 (en) * | 2004-06-30 | 2011-04-19 | Microsoft Corporation | Call signs |
| US7957275B2 (en) * | 2004-09-09 | 2011-06-07 | Jinsalas Solutions, Llc | Queuing system |
| US8086842B2 (en) * | 2006-04-21 | 2011-12-27 | Microsoft Corporation | Peer-to-peer contact exchange |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5365519A (en) * | 1991-03-05 | 1994-11-15 | Hitachi, Ltd. | ATM switch1ng system connectable to I/O links having different transmission rates |
| JPH031633A (ja) * | 1989-05-29 | 1991-01-08 | Nec Corp | パケットスイッチング回路の送受信バッファ管理方式 |
| JPH0834481B2 (ja) * | 1989-07-03 | 1996-03-29 | 日本電気株式会社 | パケット交換機 |
| JPH03231539A (ja) * | 1990-02-07 | 1991-10-15 | Nec Corp | 共有メモリ型パケツトスイツチ |
| JPH05122250A (ja) * | 1991-10-24 | 1993-05-18 | Nec Corp | メツセージ組立装置 |
| JPH07321795A (ja) * | 1994-05-20 | 1995-12-08 | Nec Corp | バッファアドレス管理方法 |
| JP2842522B2 (ja) * | 1995-12-06 | 1999-01-06 | 日本電気株式会社 | Ａｔｍスイッチ及びその制御方法 |
-
1996
- 1996-06-06 JP JP14410896A patent/JPH09326807A/ja active Pending
-
1997
- 1997-06-06 US US08/870,722 patent/US6055234A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6055234A (en) | 2000-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5214639A (en) | Communication switching element and method for transmitting variable length cells | |
| US5144619A (en) | Common memory switch for routing data signals comprising ATM and STM cells | |
| US5500851A (en) | Fixed-length packet switching system adapted for function test | |
| JPH03139044A (ja) | Ａｔｍシステム用スイッチ回路網およびスイッチ―回路網モジュール | |
| KR890003168A (ko) | 개량된 버퍼 메모리를 가진 하이브리드형 시간 멀티플렉스 스위칭 시스템 | |
| JPH09326807A (ja) | 共有セルメモリ型ａｔｍ交換制御方法及び共有セルメモリ型ａｔｍ交換スイッチ | |
| JPH06209328A (ja) | 正確なセルシーケンスの回復方法およびその出力装置 | |
| JPH09247176A (ja) | 非同期転送モード交換方式 | |
| US4612636A (en) | Multiple channel depacketizer | |
| JPH0744545B2 (ja) | Ａｔｍセル分解／組立てシステム | |
| US8331368B2 (en) | Method of processing information packets and telecommunication apparatus using the same | |
| JPH05191441A (ja) | 非同期時分割データパケットと同様に同期時分割信号を処理するためのシステム | |
| US7075938B1 (en) | Common buffer memory control apparatus | |
| KR100226540B1 (ko) | Atm 스위치의 어드레스 생성 회로 | |
| JPH0556079A (ja) | 受信装置のバツフア管理方法 | |
| US5708661A (en) | Asynchronous transfer mode cell demultiplexing control apparatus | |
| JPH06284453A (ja) | Ａｔｍセルスイッチ | |
| KR100335692B1 (ko) | 선입선출을 이용한 비동기 전송 모드 셀의 다중화 방법 | |
| JP2964958B2 (ja) | Ａｔｍスイッチ | |
| CA1230402A (en) | Multiple channel depacketizer | |
| KR0175571B1 (ko) | 순방향 성능감시 운용 및 유지보수 셀 생성방법 | |
| JPS6219120B2 (ja) | ||
| JP3682009B2 (ja) | セルバッファ制御装置及びセルバッファ制御方法 | |
| JPH0879272A (ja) | データ待ち行列装置 | |
| JPH0677984A (ja) | Ａｔｍスイッチにおけるセル読出制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981006 |