JP2842522B2 - Ａｔｍスイッチ及びその制御方法 - Google Patents

Ａｔｍスイッチ及びその制御方法

Info

Publication number
JP2842522B2
JP2842522B2 JP31833895A JP31833895A JP2842522B2 JP 2842522 B2 JP2842522 B2 JP 2842522B2 JP 31833895 A JP31833895 A JP 31833895A JP 31833895 A JP31833895 A JP 31833895A JP 2842522 B2 JP2842522 B2 JP 2842522B2
Authority
JP
Japan
Prior art keywords
cell
address
multicast
buffer
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31833895A
Other languages
English (en)
Other versions
JPH09162879A (ja
Inventor
伸幸 水越
瑞雪 樊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP31833895A priority Critical patent/JP2842522B2/ja
Priority to US08/760,374 priority patent/US5825767A/en
Priority to EP19960119543 priority patent/EP0778686B1/en
Priority to DE1996637462 priority patent/DE69637462T2/de
Publication of JPH09162879A publication Critical patent/JPH09162879A/ja
Application granted granted Critical
Publication of JP2842522B2 publication Critical patent/JP2842522B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/16—Arrangements for providing special services to substations
    • H04L12/18—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/108—ATM switching elements using shared central buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/201—Multicast operation; Broadcast operation
    • H04L49/203—ATM switching fabrics with multicast or broadcast capabilities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H04L2012/5683—Buffer or queue management for avoiding head of line blocking

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、入力ポート及び出
力ポートを備えたＡＴＭスイッチ及びその制御方法に関
し、特に、共有バッファを有するＡＴＭスイッチ並びに
その制御方法に関する。
【０００２】
【従来の技術】一般に、この種のＡＴＭスイッチは、通
常、複数の入力ポート及び複数の出力ポートとを備え、
入力ポートからのＡＴＭセルを所定の出力ポートに送出
するために使用されている。ここで、ＡＴＭセルは、良
く知られているように、５３バイトの固定長を有し、こ
のうちの５バイトは、ＶＣＩ、ＶＰＩ等の識別子用のヘ
ッダ部を構成しており、残りの４８バイトは、データ等
が配置されるペイロード部を構成している。
【０００３】また、ＡＴＭスイッチには、複数のアドレ
スを有する共通メモリを複数の出力ポートによって共用
する形式のものがある。この形式のＡＴＭスイッチで
は、入力ポートから与えられるＡＴＭセルを順次共通メ
モリに格納する一方、格納されたＡＴＭセルの、共通メ
モリの格納アドレスを各出力ポートに対応して設けられ
たアドレスバッファに対して、書込制御回路の制御の下
に順次書き込みを行っている。他方、出力ポートに送出
する場合、読出制御回路によって、各アドレスバッファ
を順次指定し、各アドレスバッファから読み出された共
通メモリのアドレスから、格納されたＡＴＭセルを読み
出し、指定されたアドレスバッファに応じた出力ポート
に送出している。
【０００４】ここで、ＡＴＭスイッチには、同報的に複
数の出力ポートに送出される所謂マルチキャストセルが
単一の入力ポートからＡＴＭセルとして与えられる場合
がある。また、このようなマルチキャストセルの送受に
対する要求は、今後より多くなるものと考えられる。
【０００５】従来、このようなマルチキャストセルを処
理するためのＡＴＭスイッチとして、特開平６ー６２，
０４１号公報に記載されたＡＴＭスイッチがある。この
ＡＴＭスイッチでは、共通メモリの空きアドレスを管理
する空きアドレス管理手段を設けておき、マルチキャス
トセルが入力されると、同報すべき出力ポートに対応し
たアドレスバッファに、マルチキャストセルの共通メモ
リ内のアドレスを書込制御回路の制御の下に、一度に、
格納している。この場合、空きアドレス管理手段では、
最も遅く出力されるアドレスバッファ内のマルチキャス
トセルのアドレスを識別して、共通メモリ内のマルチキ
ャストセルの格納領域を空きと判定している。
【０００６】
【発明が解決しようとする課題】上記した公報に記載さ
れたＡＴＭスイッチの場合、各出力ポートに応じて、ハ
ードウェア的に独立してアドレスバッファが設けられて
おり、且つ、各アドレスバッファには、最も遅く出力さ
れるマルチキャストセルのアドレスを識別するために、
各アドレスバッファ内の内容量を示すカウンタが取り付
けられている。
【０００７】このような構成のＡＴＭスイッチでは、マ
ルチキャストセルが到来すると、共通メモリ内のマルチ
キャストセルの格納領域に対応したアドレスが、同報す
べき出力ポートに応じたアドレスバッファに、同時的に
格納される必要がある。
【０００８】したがって、マルチキャストセルが到来し
た場合、当該マルチキャストセルのアドレスを同時的に
コピーし、対応するアドレスバッファにアドレスポイン
ターとして格納する必要がある。尚、各アドレスバッフ
ァ内のアドレスポインターはアドレスキューを構成して
いる。
【０００９】このように、マルチキャストセルの到来の
際、共通メモリ内におけるマルチキャストセルのアドレ
スを同時にコピーして、複数のアドレスバッファに格納
することは、複数のアドレスバッファを単一のＲＡＭ等
のメモリによって構成することを困難にしている。つま
り、単一メモリ内に複数のアドレスバッファ領域を持
ち、複数のアドレスバッファ領域に対して、同時にアド
レスを書き込むことは、データ入力用ビット幅の少ない
単一メモリにおいては不可能である。また、単一メモリ
に対して、同時に複数のアドレスを指定することもでき
ない。換言すれば、上述したＡＴＭスイッチは集積回路
によって構成できない部分があるため、小形化できない
と言う欠点を有している。
【００１０】本発明の目的は、マルチキャストセルを簡
単な構成により効率良く処理できるＡＴＭスイッチを提
供することである。
【００１１】本発明の他の目的は、マルチキャストセル
の処理に伴う共有バッファアドレスのコピー負荷を軽減
できるＡＴＭスイッチを提供することである。
【００１２】本発明の更に他の目的は、集積回路によっ
て構成でき、したがって、小形化できるＡＴＭスイッチ
を提供することである。
【００１３】本発明の更に他の目的は、Ｈｅａｄ Ｏｆ
Ｌｉｎｅ（ＨＯＬ）ブロッキングの影響を軽減、また
は、影響を全くなくすことができるＡＴＭスイッチを提
供することである。
【００１４】本発明の他の目的は、マルチキャストセル
における同報回数をカウントするために、セルの格納領
域とは別の格納領域を設ける必要のないＡＴＭスイッチ
を提供することである。
【００１５】
【課題を解決するための手段】ここで、マルチキャスト
セルにおける共通バッファ内のアドレスは、一つであ
り、マルチキャストセル自体、必ずしも同一のタイミン
グで全ての出力ポートに出力されなくても良い。また、
各セル全体を共有バッファに格納するのに要する時間
は、共有バッファのアドレスを各アドレスバッファに格
納するのに要する時間に比較して長いため、共有バッフ
ァにマルチキャストセルが格納されている時間を利用し
て、複数のアドレスバッファにアドレスを格納し、これ
によって、アドレスを複数のアドレスバッファに同時に
コピー格納する場合における負担を軽減することができ
る。
【００１６】より具体的に言えば、本発明によれば、入
力セルを受ける入力ポート、出力セルを送出する出力ポ
ート、及び、複数のアドレスを有する共有バッファを備
え、複数の出力ポートに出力されるマルチキャストセル
を処理できるＡＴＭスイッチにおいて、前記マルチキャ
ストセルの到来の際、当該マルチキャストセルの格納さ
れるべき共有バッファ内の次のアドレスを指示するアド
レスポインターの内容とマルチキャスト先情報とマルチ
キャストセルとを格納するマルチキャスト用バッファ
と、出力ポート毎に設けられたアドレスバッファとを有
し、前記アドレスバッファに生じる空き時間内に、前記
アドレスポインターの内容を前記アドレスバッファに格
納し、前記各アドレスバッファの内容によって、共有バ
ッファをアクセスすることを特徴とするＡＴＭスイッチ
が得られる。
【００１７】更に、本発明の他の形態によれば、マルチ
キャストセルの到来の際、当該マルチキャストセルの共
有バッファ内のアドレスを一旦格納する出力ポート対応
のプリアドレスバッファと、前記マルチキャストセルが
共有バッファに格納されている時間内に、当該プリアド
レスバッファの内容を順次転送される、出力ポート対応
のアドレスバッファとを備え、前記プリアドレスバッフ
ァの容量はアドレスバッファの容量に比較して小さいＡ
ＴＭスイッチが得られる。
【００１８】また、本発明の更に他の形態によれば、入
力セルを受ける入力ポート、出力セルを送出する出力ポ
ート、及び、複数のアドレスを有する共有バッファを備
えたＡＴＭスイッチの制御方法において、次にアクセス
されるべき共有バッファのアドレスを指示するアドレス
ポインターを含むセル、及び、前記セルの共有バッファ
内の格納位置を示すアドレスポインターを含むアドレス
セルを生成し、前記セルを前記アドレスセルを介してリ
ンクすることにより、チェーンを構成し、このチェーン
によって、順次、共有バッファをアクセスするＡＴＭス
イッチの制御方法が得られる。
【００１９】
【発明の実施の形態】図１を参照すると、本発明の一実
施の形態に係るＡＴＭスイッチの原理的な構成が示され
ている。図１に示されたＡＴＭスイッチは、共有バッフ
ァ１１、入線（入力ポート）１〜Ｎから入力されるＡＴ
Ｍセルを多重化して共有バッファ１１に格納する多重化
器１２、及び、共有バッファ１１から読み出されたＡＴ
Ｍセルを出線（出力ポート）１〜Ｎにそれぞれ分離して
出力する分離器１３とを有している。ここで、各ＡＴＭ
セルは、前述したように、５３バイトからなり、そのう
ちの５バイトをヘッダ部とし、残りの４８バイトをペイ
ロード部としている。
【００２０】まず、図示された多重化器１２の前段に
は、図１０に示すように、各入力ポート対応に設けられ
た入力インターフェース１〜Ｎからなるヘッダ変換部６
１が接続されている。ここで、ＡＴＭスイッチの内部構
成を説明する前に、入力インターフェース１〜Ｎの構成
及び動作を説明すると、各入力インターフェース１〜Ｎ
は、回線終端部６１１、ヘッダ変換テーブル６１２、及
び、ヘッダ付加器６１３とを備えている。
【００２１】まず、回線終端部６１１を介して与えられ
た入力セルは、一旦、ヘッダ付加器６１３内のバッファ
に格納された後、ヘッダ部分だけが取り出され、このヘ
ッダ部分によってヘッダ変換テーブル６１２がアクセス
される。ヘッダ変換テーブル６１２はヘッダ部分に対応
した領域から変換されたヘッダをヘッダ付加器６１３に
出力する。ヘッダ付加器６１３では、変換されたヘッダ
を入力セルに含まれているペイロードに付加し、多重化
器１２に送出する。この結果、多重化器１２からは、シ
ングルキャストセル及びマルチキャストセルに対応した
ヘッダ部を有するセルが出力される。図示された例の場
合、変換されたセルのヘッダ部は、ルーティング情報の
ほか、ヘッダ変換情報を含むと共に、マルチキャストセ
ルの場合には、同報回数カウンタ（ＣＣ）を有してい
る。
【００２２】図１に戻ると、共有バッファ１１には、ア
ドレスバッファ部１５が接続されており、アドレスバッ
ファ部１５は各出力ポート１〜Ｎに対応して設けられた
第１乃至第Ｎのアドレスバッファ１５１〜１５Ｎによっ
て構成されている。
【００２３】また、ＡＴＭスイッチは、出力ポート１〜
Ｎのうち、複数の出力ポートに送出されるべきマルチキ
ャストセルが入力された場合、当該マルチキャストセル
に割り当てられた共通アドレス及びマルチキャスト先情
報を順次格納するマルチキャストアドレスバッファ１
６、及び、共有バッファ１１内の空きアドレスを格納す
る空きアドレスバッファ１７を備えている。
【００２４】ここで、第１乃至第Ｎのアドレスバッファ
１５１〜１５Ｎには、共有バッファ１１内のＡＴＭセル
のアドレスが、アドレスポインターとして格納されてお
り、各アドレスバッファ１５１〜１５Ｎ内では、これら
アドレスポインターがアドレスキューを形成している。
一方、マルチキャストアドレスバッファ１６には、前述
したように、共有バッファ１１のマルチキャストアドレ
スが、マルチキャスト先情報と共に、マルチキャストア
ドレスポインターとして格納されており、マルチキャス
トアドレスポインターは、マルチキャストアドレスバッ
ファ１６内ではマルチキャスト先情報と一緒になってマ
ルチキャスト情報キューを形成している。同様に、空き
アドレスバッファ１７には、空きアドレスが空きアドレ
スポインターキューの形で格納されている。
【００２５】また、図示されているように、空きアドレ
スバッファ１７の出力である空きアドレスポインター
は、共有バッファ１１に供給され、共有バッファの空き
アドレスを指定し、ＡＴＭセルの格納位置を指示する。
また、空きアドレスポインターは、各アドレスバッファ
１５１〜１５Ｎの前段に接続されたセレクタ１８を介し
て、各アドレスバッファ１５１〜１５Ｎに与えられてる
と共に、マルチキャストアドレスバッファ１６にも与え
られている。更に、セレクタ１８には、マルチキャスト
アドレスバッファ１６からのマルチキャストアドレスポ
インターも送出されている。
【００２６】図１に示された構成を有するＡＴＭスイッ
チに対して、ＡＴＭセルとして、シングルキャストセル
が入力されると、空きアドレスバッファ１７の指定する
空きアドレスにシングルキャストセルが格納される。一
方、当該シングルキャストセルが出力されるべき出力ポ
ートに対応したアドレスバッファ１５１〜１５Ｎに当該
空きアドレスがシングルキャストセルの格納位置として
格納される。
【００２７】他方、ＡＴＭセルとして、マルチキャスト
セルが入力されると、空きアドレスバッファ１７から指
示される空きアドレスに、マルチキャストセルが格納さ
れる。
【００２８】マルチキャストセルが共有バッファ１１に
格納されている間に、マルチキャストの格納位置をあら
わすマルチキャストアドレスが、マルチキャスト先情報
と一緒にマルチキャストアドレスバッファ１６に格納さ
れると共に、当該マルチキャストアドレスバッファ１６
から、順次又は同時に、マルチキャストセルの転送され
るべき出力ポートに対応したアドレスバッファ１５１〜
１５Ｎにマルチキャスト先情報にしたがって送出され
る。このマルチキャストアドレスを各アドレスバッファ
１５１〜１５Ｎに送出する動作を以下では、リキューイ
ングと呼ぶ。
【００２９】このように、この実施の態様では、マルチ
キャストアドレスを、一旦、専用に設けられたマルチキ
ャストアドレスバッファ１６に格納する一方、マルチキ
ャストセルが共有メモリ１１に格納されている時間等の
空き時間を有効に利用して、各アドレスバッファ１５１
〜１５Ｎにマルチキャストアドレスを格納していること
がわかる。
【００３０】この構成では、アドレスバッファ１５１〜
１５Ｎ、マルチキャストアドレスバッファ１６、及び、
空きアドレスバッファ１７を単一のＲＡＭによって形成
することができる。また、これらのアドレスバッファに
対する入出力管理は、リードポインターとライトポイン
ターとを用いる方法や、格納した情報と一緒に、次に格
納する情報のバッファ内のアドレスを共に格納して、芋
づる式に情報を読み出せる格納方法等を用いることが可
能である。
【００３１】図２を参照すると、図１に示した原理に基
づいて構成されたＡＴＭスイッチの具体例が示されてお
り、図１と同一箇所は同じ参照番号で示されている。図
２では、図１に示したアドレスバッファ部１５、マルチ
キャストアドレスバッファ１６、及び、空きアドレスバ
ッファ１７以外に、後述するように、これらのバッファ
部等を制御する各種制御部が示されている。
【００３２】図２において、入力ポート１〜Ｎから入力
されたＡＴＭセルは、多重化器１２で多重化された後、
共有バッファ１１に供給される。この時の格納アドレス
は、空きアドレスバッファ１７から取り出されるアドレ
スポインターによって指示される。図示された空きアド
レスバッファ１７は、アドレスポインター書込制御部２
１、又は、マルチキャスト制御部２２の指示にしたがっ
て、空きアドレスバッファ１７のポインターキューから
取り出される空きアドレスポインターを格納アドレスと
して出力し、この格納アドレスは共有バッファ１１に与
えられる。
【００３３】また、図１を参照して説明したように、空
きアドレスは、アドレスバッファ１５及びマルチアドレ
スバッファ１６にも供給される。
【００３４】図３を参照すると、共有バッファ１１に格
納されるＡＴＭセルが例示されており、この例に示され
たＡＴＭセルは、ヘッダ部に、同報回数カウンタ部、ヘ
ッダ変換情報部、及びルーティング情報部を有し、この
ヘッダ部にペイロード部を付加した構成を備えている。
ここで、同報回数カウンタ部は、同報回数カウンタ（Ｃ
Ｃ）と呼ばれ、同報されるべき出力ポート数をあらわし
ている。このことからも明らかな通り、マルチキャスト
セルの場合、同報回数カウンタ（ＣＣ）は１より大きい
整数値をとり、通常のシングルキャストセルの場合、同
報回数カウンタ（ＣＣ）は１となる。
【００３５】また、ヘッダ変換情報部には、通常、出力
セルのヘッダが配置されるが、セル出力の際に、再度、
ヘッダ変換が行われる場合には、ヘッダ変換の中間情報
が配置される。更に、ルーティング情報部に配置された
ルーティング情報は、図２のアドレスポインター書込制
御部２１及びマルチキャスト制御部２２で処理される。
一方、図示された例では、これらヘッダ部の内、ヘッダ
変換情報部及び同報回数カウンタ部に配置されたヘッダ
変換情報及び同報回数カウンタは、ペイロード部に配置
されたセルデータと共に、共有バッファ１１（図２）に
格納される。
【００３６】ここで、図２を参照して、図３に示すよう
な構成のＡＴＭセルからなるシングルキャストセルが入
力セルとして与えられた場合の動作を説明する。この場
合、アドレスポインター書込制御部２１は、ルーティン
グ情報を受け、入力セルがシングルキャストセルである
ことを判定すると共に、空きアドレスバッファ１７にア
ドレスポインターの出力を指示する。この結果、空きア
ドレスバッファ１７から読み出された空きアドレスポイ
ンターが共有バッファ１１に入力セル書込アドレスポイ
ンターとして送出される。
【００３７】また、入力セルの格納に使用されるシング
ルキャストセルのアドレスポインターは、アドレスポイ
ンター書込制御部２１の制御の下に、セレクタ１８を通
してアドレスバッファ部１５の出力ポートに対応したア
ドレスバッファ１５１〜１５Ｎの一つに、書き込まれ
る。
【００３８】一方、入力セルとして、マルチキャストセ
ルが入力された場合、入力セルのルーティング情報はマ
ルチキャスト制御部２２で識別され、マルチキャストセ
ルであることが判定される。マルチキャストセルである
ことが判定されると、マルチキャスト制御部２２は、空
きアドレスバッファ１７に空きアドレスポインターの出
力を指示する。この指示にしたがって、空きアドレスバ
ッファ１７は空きアドレスを入力セル書込アドレスとし
て共有バッファ１１に送出し、結果として、共有バッフ
ァ１１はマルチキャストセルの格納を開始する。
【００３９】更に、マルチキャスト制御部２２は、受信
したルーティング情報にしたがって、マルチキャスト先
情報テーブル２３にアクセスする。マルチキャスト先情
報テーブル２３には、各ルーティング情報に応じて、マ
ルチキャストセルの出力されるべき出力ポートをあらわ
すマルチキャスト先情報が格納されており、マルチキャ
スト制御部２２からアクセスされると、マルチキャスト
先情報をマルチキャストアドレスバッファ１６に送出す
る。ここで、各マルチキャスト先情報はマルチキャスト
セルの出力されるべき出力ポートを指示すると共に、ア
ドレスバッファ部１５内のアドレスバッファ（図１）を
も指示している。
【００４０】上記したように、マルチキャストアドレス
バッファ１６には、マルチキャスト先情報のほかに、マ
ルチキャストセルを格納すべき共有バッファ１１の空き
アドレスがアドレスポインターとして与えられているか
ら、上記したマルチキャスト先情報及びアドレスポイン
ターは、組を形成して同時的にマルチキャストアドレス
バッファ１６に書き込まれる。以下、同様にして、マル
チキャスト先情報及びアドレスポインターの組は、マル
チキャストセルの到来の度毎に、順次、マルチキャスト
アドレスバッファ１６にキューの形で格納される。
【００４１】次に、マルチキャストアドレスバッファ１
６に格納されたマルチキャスト先情報及びアドレスポイ
ンターは、キューの先頭から順次取り出され、マルチキ
ャスト先情報はマルチキャスト制御部２２に送出される
一方、アドレスポインターは、別に設けられたマルチキ
ャストアドレスレジスタ２５に送出される。
【００４２】ここで、入力セルを共有バッファ１１に書
き込むためには、入力セルの長さの関係上、数クロック
を要するに反し、アドレスポインター等をマルチキャス
トアドレスレジスタ１６に書き込むためには、１クロッ
クで十分である。したがって、共有バッファ１１に対し
て入力セルが書き込まれている時間内に、マルチキャス
ト制御部２２では、マルチキャストセルを処理するのに
必要な動作を行うことができる。
【００４３】即ち、マルチキャスト制御部２２は、マル
チキャスト先情報を基にして、順次、アドレスポインタ
ー書込制御部２１に指示を出し、マルチキャストアドレ
スレジスタ１６から読み出されたマルチキャスト用アド
レスポインターをアドレスバッファ部１５の該当するア
ドレスバッファに書込を行うことができる。これによっ
て、マルチキャストセルを格納した共有バッファ１１内
のアドレスをあらわすアドレスポインターが該当する全
てのアドレスバッファ部１５に格納される。このような
動作は、１つの入力セルを共有バッファ１１に書込み、
或いは、共有バッファ１１から読出すのに要する時間よ
り、１つのアドレスポインターの処理に要する時間の方
が短い場合に生じる空き時間内、及び、ＡＴＭセルの入
出力が無い空き時間内に行うことができる。以下、上記
した２つの空き時間を共有バッファ１１に生じる処理の
空き時間と呼ぶ。
【００４４】次に、共有バッファ１１内に格納されたＡ
ＴＭセルを出力セルとして、出力する場合の動作を説明
する。この場合、まず、読出制御部３１がアドレスバッ
ファ部１５に指示を出し、セルを出力すべきアドレスバ
ッファ１５内のアドレスバッファ、即ち、キューを指定
する。この結果、指定されたアドレスキューの先頭から
アドレスポインターが取り出され、出力セル読出アドレ
スポインターとして共有バッファ１１に送出されると共
に、空きアドレスバッファ１７にも送出される。
【００４５】共有バッファ１１では、出力セル読出アド
レスポインターに基づいて、出力セルが読み出され、対
応する出力ポートに分離器１３を介して出力される。
【００４６】この時、共有バッファ１１から読み出され
た出力セルの同報回数カウンタ（ＣＣ）の値はアドレス
ポインター解放制御部３２に送出される。
【００４７】アドレスポインター解放制御部３２は同報
回数カウンタ（ＣＣ）の値が１であれば、空きアドレス
バッファ１７に指示を出し、出力セルに対応したアドレ
スポインターが空きアドレスポインターとして、空きア
ドレスバッファ１７に書き込まれる。このようにして、
空きアドレスバッファ１７には、空きアドレスポインタ
ーが順次格納されることになる。
【００４８】一方、同報回数カウンタ（ＣＣ）の値が２
以上の場合には、アドレスポインター解放制御部３２
は、同報回数カウンタ（ＣＣ）の値を１だけ減少させ
て、減少させた値、即ち、ＣＣ−１を共有バッファ１１
内の当該出力セルの格納されていた同報回数カウンタ部
に書き戻し、空きアドレスバッファ１７には、当該アド
レスポインターを空きアドレスポインターとして書き込
まないように指示する。
【００４９】上記したように、図１乃至図３に示された
実施の形態によれば、マルチキャストセル用アドレスポ
インターを、一旦、マルチキャストアドレスバッファ１
６に書き込んだ後、処理の空き時間中に、アドレスバッ
ファ部１５に送出、格納することにより、アドレスバッ
ファ部１５における各アドレスバッファのキューとし
て、再度、書き直す。このように、マルチキャスト用ア
ドレスポインターは、リキューイングされた形で、処理
の空き時間にアドレスバッファ部１５に順次格納され
る。つまり、複数の同報先に対して、同一のマルチキャ
ストアドレスを対応するアドレスバッファに時分割に順
次書き込んで行くことができる。
【００５０】したがって、従来のように、複数のアドレ
スポインターキューに一度に書く必要をなくしたので、
入力時のデータビット幅が狭い通常のＲＡＭ内に、複数
のアドレスポインターキューを入れることができる。ま
た、１つのＲＡＭ内にまとめて入れられるので、大容量
ＲＡＭを用いることでシステムをコンパクト化できる。
更に、図４に示すように、マルチキャスト用アドレスポ
インター処理に要するハードウェアの量を減少させるこ
とができると共に、アドレスバッファ部１５、マルチキ
ャストアドレスバッファ部１６、及び、マルチキャスト
情報テーブル２３を、時分割的に使用される通常のＲＡ
Ｍによって構成できる。
【００５１】図４を参照すると、図１に示された原理に
基づく他の実施の形態に係るＡＴＭスイッチが示されて
おり、図示されたＡＴＭスイッチでは、図２に示された
アドレスバッファ部１５、マルチキャストアドレスバッ
ファ部１６、及び、空きアドレスバッファ部１７が単一
のアドレスポインターメモリ３５によって構成されてい
る点で、図２のＡＴＭスイッチと異なっている。図示さ
れたアドレスポインターメモリ３５は、１サイクルに１
回の読出、または、書込を行うことができるシングルポ
ートメモリによって構成されているものとする。
【００５２】図２に示された例では、アドレスバッファ
部１５、マルチキャストアドレスバッファ部１６、及
び、空きアドレスバッファ部１７に対して独立に書込、
読出を行えるのに対して、図４の例のように、単一のア
ドレスポインターメモリ３５によって、上記３つのバッ
ファ部の動作を行う場合には、各バッファ部を独立して
アクセスすることはできない。このため、図示された例
では、アドレスポインターメモリ３５を時分割的にアク
セスする時分割アクセス制御部３６が設けられており、
この時分割アクセス制御部３６に、図２にも示されてい
るアドレスポインター書込制御部２１、マルチキャスト
制御部２２、読出制御部３１、及び、マルチキャストポ
インター解放制御部３２が接続されている。
【００５３】また、図４に示されたＡＴＭスイッチは、
アドレスポインターメモリ３５から読み出された空きア
ドレスポインターを一時的に格納する空きアドレスポイ
ンターレジスタ３８、出力セルアドレスポインターを一
時的に格納する出力セルアドレスレジスタ３９がマルチ
キャストアドレスレジスタ２５と共に、バス４０を介し
て、アドレスポインターメモリ３５及び共有バッファ１
１と接続されている。
【００５４】このように、空きアドレスポインターレジ
スタ３８を設けるのは、アドレスポインターメモリ３５
が読出及び書込を同時に行うことはできないため、セル
入力の際に、空きアドレスポインターキューから取り出
した空きアドレスポインターをアドレスバッファ部に格
納するために、空きアドレスポインターを一時的に格納
するためである。また、同様に、出力セルアドレスレジ
スタ３９を設けるのは、セル出力の際に、アドレスバッ
ファ部から取り出したアドレスポインターを空きアドレ
スポインターキューとして書き込むために、出力セルの
アドレスポインターを一時的に格納する必要があるため
である。
【００５５】図４に示されたＡＴＭスイッチの動作は、
アドレスポインターメモリ３５が時分割的にアクセスさ
れ、且つ、時分割的に各ポインターを書込或いは読み出
すこと以外、図２の例と同様である。
【００５６】また、図４のように、単一のアドレスポイ
ンターメモリ３５を時分割的に、アドレスバッファ部、
マルチキャストアドレスバッファ部、及び、空きアドレ
スバッファ部として使用することにより、バッファ部を
個々に設ける場合に比較して、ＡＴＭスイッチをコンパ
クトにすることができる。また、このアドレスポインタ
ーメモリ３５は通常のＲＡＭによって構成できると言う
利点もある。
【００５７】図５を参照すると、本発明の第２の実施の
形態に係るＡＴＭスイッチの原理を説明するための概略
構成が示されている。図５に示されたＡＴＭスイッチ
は、出力ポート対応に設けられたアドレスバッファ１５
１〜１５Ｎ（以下、メインアドレスバッファと呼ぶ）、
及び、空きアドレスバッファ１７とを備えている点で
は、図１のＡＴＭスイッチと同様である。この例の場
合、これらアドレスバッファ１５１〜１５Ｎ及び空きア
ドレスバッファ１７とは、ＲＡＭによって構成されてお
り、且つ、当該ＲＡＭはバス４５に接続されている。こ
のＲＡＭは、大きな記憶容量を必要とするため、共有バ
ッファ１１を制御する各種制御部を含むＬＳＩとは別に
形成された方が望ましい。尚、図示された例で使用され
るバス４５は１タイムスロットに１アドレスポインター
を転送できるものとする。
【００５８】一方、各種制御部を含むＬＳＩ中には、小
記憶容量のバッファ、メモリを形成することができる。
このことを利用して、ＬＳＩ中には、メインアドレスバ
ッファ１５１〜１５Ｎと同様に、出力ポートに対応して
設けられた小容量のバッファメモリ（以下、出力セルア
ドレスプリバッファと呼ぶ）４７１〜４７Ｎが備えられ
ている。
【００５９】これら出力セルアドレスプリバッファ４７
１〜４７Ｎは、バス４５に接続されており、これらは、
メインアドレスバッファ１５１〜１５Ｎと１対１に対応
している。ここで、入力セルがマルチキャストセルの
時、出力すべき出力ポートに応じた出力セルアドレスプ
リバッファ４７１〜４７Ｎに、同報数だけ、マルチキャ
ストアドレスポインターが格納される。
【００６０】以下、上記したＡＴＭスイッチの動作を説
明する。まず、空きアドレスバッファ１７に格納された
キューの先頭に、空きアドレスポインターが格納されて
いる状態で、入力セルが多重化器１２を介して到来する
と、書込制御部の制御の下に、入力セルを格納すべき共
有バッファ１１の格納位置を示す当該空きアドレスポイ
ンターが空きアドレスバッファ１７から読み出され、対
応する出力セルアドレスプリバッファ４７１〜４７Ｎに
送出されると共に、共有バッファ１１にも送出される。
この結果、入力セルは、空きアドレスポインターによっ
て指示された共有バッファ１１の格納位置に書き込まれ
ると共に、空きアドレスポインターは対応する出力セル
アドレスプリバッファ４７１〜４７Ｎに、入力セル格納
アドレスポインターとして一時的に保持される。
【００６１】入力セルがシングルキャストセルの場合、
入力セル格納アドレスポインターは、当該入力セルが出
力されるべき出力ポートに対応した出力セルアドレスプ
リバッファ４７１〜４７Ｎの一つにキューの形で格納さ
れる。
【００６２】一方、入力セルがマルチキャストセルの場
合、同報数分だけ、空きアドレスバッファ１７に格納さ
れた入力セル格納アドレスポインターが同時に、又は、
順次、対応する出力ポートに応じた出力セルアドレスプ
リバッファ４７１〜４７Ｎに格納される。
【００６３】次に、出力セルアドレスプリバッファ４７
１〜４７Ｎに格納されたアドレスポインターは、順次バ
ス４５に送出され、書込制御部の制御の下、出力セルア
ドレスプリバッファ４７１〜４７Ｎにそれぞれ対応した
アドレスバッファ１５１〜１５Ｎに、出力アドレスポイ
ンターとして時分割的に格納される。この動作は前述し
た処理の空き時間内に行うことができる。
【００６４】出力セルが出力される場合には、ＲＡＭ内
に構成された出力セル格納アドレスポインターを読出制
御部の指示により読み出し、共有バス４５を介して、共
有バッファ１１に送出すると共に、空きアドレスバッフ
ァ１７に空きアドレスポインターとして格納する。
【００６５】この例の場合、ＬＳＩ内に形成された出力
セルアドレスプリバッファ４７１〜４７Ｎ内に、一旦格
納されたマルチキャストアドレスポインターが、バス４
５を介してアドレスバッファ１５１〜１５Ｎに送出され
る。
【００６６】ここで、小容量のバッファ４７１〜４７Ｎ
を含むＬＳＩと共有バッファ１１とのアクセス速度と、
ＬＳＩとＲＡＭのアクセス速度とが同じであると仮定す
ると、各ＡＴＭセルが５３バイトであるのに対し、アド
レスポインターは２バイト程度であるため、単一セルの
入力、出力動作の間に、バスを通したアドレスポインタ
ーの送受が約２６回程度可能である。このため、バス４
６を通したアドレスポインターの送受がシングルキャス
トの場合に障害になることは無い。また、マルチキャス
トセルの場合にも、同報数が同程度の回数以下であれ
ば、時分割処理による障害は発生しない。更に、同報数
が上記回数を越えた場合にも、時分割的処理による障害
は発生しない。更に、同報数が上記回数を越えた場合に
も、ＬＳＩ内部に構成されたキューに適当な深さを持た
せることにより、マルチキャストセル入力時に生じるア
ドレスポインターを直接アドレスバッファに格納する場
合に比較して、転送に要する負担を軽減できる。
【００６７】更に、アドレスポインターを格納する領域
をＬＳＩ内部とＬＳＩ外部のＲＡＭに分けることによ
り、外部ＲＡＭに大量のアドレスポインターを格納する
領域を確保できると共に、ＬＳＩ内部にアドレスポイン
ター格納領域を設けることにより、マルチキャストセル
到来の際の処理を軽減できる。
【００６８】図６を参照すると、図５に示した原理に基
づく具体的な実施の形態の例が示されており、他の例と
同一箇所には、同一の参照符号が付されている。図示さ
れた例では、空きアドレスバッファ１７の入力側が、ア
ドレスバッファ部１５の出力側及び共有バッファ１１、
並びに、アドレスポインター解放制御部３２に接続され
ており、且つ、その出力側が共有バッファ１１及び出力
セルプリアドレスバッファ４７１〜４７Ｎの入力側に接
続されている。尚、図６では、入力セルアドレス書込制
御部５１が多重化器１２に接続されると共に、出力セル
プリアドレスバッファ４７１〜４７Ｎ及びマルチキャス
ト情報テーブル２３に接続されている。他方、更に、出
力セル読出制御部３１がアドレスバッファ部１５に接続
されている。これら入力セルアドレス書込制御部５１及
び出力セル読出制御部３１は、出力セルプリアドレスバ
ッファ４７１〜４７Ｎと共に、ＬＳＩによって構成され
ている。
【００６９】一方、出力セルプリアドレスバッファ４７
１〜４７Ｎ及びアドレスバッファ部１５との間には、メ
インアドレス書込制御部５２が設けられており、出力セ
ルプリアドレスバッファ４７１〜４７Ｎを選択すること
によって、出力セルプリアドレスバッファ４７１〜４７
Ｎに格納されたアドレスポインターをバス４５を介して
アドレスバッファ部１５の対応したアドレスバッファに
転送させることができる。
【００７０】この構成では、多重化器１２を介して入力
セルのルーティング情報が到来すると、入力セルアドレ
ス書込制御部５１は、当該入力セルがシングルキャスト
セルか、マルチキャストセルかを判定する一方、空きア
ドレスバッファ１７に指示を出し、空きアドレスポイン
ターを空きアドレスバッファ１７から読み出す。読み出
された空きアドレスポインターは、入力セル書込アドレ
スポインターとして共有バッファ１１に送られ、入力セ
ルは、入力セル書込アドレスポインターで指定された共
有バッファ１１のアドレスに、格納される。
【００７１】ここで、入力セルアドレス書込制御部５１
は、シングルキャストセルの場合には、出力セルプリア
ドレスバッファ４７１〜４７Ｎのいずれかに、入力セル
書込アドレスポインターを格納する。他方、マルチキャ
ストセルが入力セルとして与えられた場合、入力セルア
ドレス書込制御部５１は、マルチキャスト情報テーブル
２３をアクセスして、当該マルチキャストセルを出力す
べき出力ポートをあらわすマルチキャスト先情報をマル
チキャスト情報テーブル２３から得、このマルチキャス
ト先情報を元に、同報出力する全ての出力ポートに対応
した出力セルプリアドレスバッファ４７１〜４７Ｎに、
共有バッファ１１のアドレスポインターを同時に格納す
る。出力セルプリアドレスバッファ４７１〜４７Ｎに対
する格納動作は、共有バッファ１１に入力セルが格納さ
れている時間内に、時分割的に行われても良い。いずれ
にしても、入力セルとして、マルチキャストセルが入力
した場合、出力セルプリアドレスバッファ４７１〜４７
Ｎの内、同報される出力ポートに対応する出力プリアド
レスバッファには、アドレスポインターがキューの形
で、格納される。
【００７２】前述したように、入力セルを共有バッファ
１１に書き込むのに数クロックかかるのに対して、アド
レスポインターを出力セルプリアドレスバッファ４７１
〜４７Ｎに書き込むのには、通常、１クロックで良い。
入力セルの書込と、アドレスポインターの書込とが、前
述したように、同時に行われると、アドレスポインター
の書込側に数クロックの空き時間が生じる。
【００７３】この空き時間を利用して、アドレスポイン
ターは、メインアドレス書込制御部５２の制御の下に、
出力セルプリアドレスバッファ４７１〜４７Ｎから、出
力ポート毎に用意されたアドレスバッファ部の出力ポー
トに対応したアドレスバッファ（図１）に、順次、転送
される。
【００７４】このように、アドレスバッファ部１５に格
納されたアドレスポインターは、出力ポート毎に、読出
制御部３１の指示により、順に、読み出され、共有バッ
ファ１１に、出力セル読出アドレスポインターとして送
出される。この結果、マルチキャストセルを格納した共
有バッファ１１のマルチキャストセル格納領域は、マル
チキャストセルの伝送されるべき出力ポートの回数だ
け、アクセスされる。
【００７５】共有バッファ１１から読み出されたマルチ
キャストセルは、順次、分離器１３を介して出力セルと
して、出力ポートに送出されると共に、キャストカウン
ター部（ＣＣ）の値が１つだけ、アドレスポインター解
放制御部３２によりデクリメントされ、図２に示された
実施の形態と同様な制御が行われる。
【００７６】このような構成を採用することにより、大
容量を要するアドレスバッファ部１５及び空きアドレス
バッファ１７を通常のＲＡＭによって形成する一方、小
容量の出力セルプリアドレスバッファ４７１〜４７Ｎを
他の制御部等とＬＳＩ化することができる。
【００７７】ここで、図６に示されたＡＴＭスイッチに
おいても、マルチキャストセルの共有バッファ１１の格
納位置を示すアドレスポインターは、出力セルプリアド
レスバッファ４７１〜４７Ｎに一旦格納された後、アド
レスバッファ部１５において再配列されている。この実
施の形態においても、共有バッファ１１において生じる
処理の空き時間を有効に利用して、各アドレスポインタ
ーを転送できる。
【００７８】図７を参照すると、本発明の他の形態に係
るＡＴＭスイッチは、図６に示されたアドレスバッファ
部１５及び空きアドレスバッファ１７とが単一のメイン
アドレスメモリ５５によって置き換えられており、当該
メインアドレスメモリ５５を時分割的に使用することに
より、アドレスバッファ部１５及び空きアドレスバッフ
ァ１７として動作させることができる。このように、メ
インアドレスメモリ５５を時分割的に動作させるため
に、図示されたメインアドレスバッファ５５には、時分
割アクセス制御部５６に接続されている。また、時分割
アクセス制御部５６は、入力セルアドレス書込制御部５
１、出力セルアドレス読出制御部３５、及び、メインメ
モリアドレス書込制御部５２に接続されており、これら
制御部からのアドレスを時分割的にメインアドレスメモ
リ５５に供給する。メインアドレスメモリ５５のアドレ
スから読み出されたアドレスポインターは、入力セル書
込アドレスポインターとして、バス４５を介して、共有
バッファ１１及び出力セルプリアドレスバッファ４７１
〜４７Ｎに与えられる一方、出力セル格納アドレスポイ
ンターレジスタ５７に格納された後、出力セル読出アド
レスポインターとして、共有バッファ１１に送出され
る。
【００７９】また、メインアドレスメモリ５５には、出
力セルアドレス読出制御部３５の指示にしたがって、空
きアドレスポインターが格納される。
【００８０】図６に関連して説明され動作が時分割的に
行われること以外、図７に示されたＡＴＭスイッチの動
作は、同様であるので、ここでは、詳述しない。
【００８１】図８を参照すると、本発明の更にもう一つ
の実施の形態に係るＡＴＭスイッチは、他の実施の形態
とは異なり、共有バッファ１１内でリキューイングする
動作を行うことができる。尚、図８では、アドレスポイ
ンターの送出される線を太線で示している。
【００８２】図８において、共有バッファ１１に書き込
まれるセルは、後述するように、シングルキャストセ
ル、マルチキャストセル、及び、アドレスセルとによっ
て構成される。図８に示すように、これら３つのセルに
必要な情報は、同報回数カウンタ（ＣＣ）（以下、番号
１で示す）、ヘッダ変換情報（２）、ペイロード
（３）、セル種別識別子（４）、マルチキャストセルア
ドレスポインター（５）、次アドレスポインター
（６）、及び、マルチキャスト先情報（同報先情報）
（７）である。このため、共通バッファ１１には、上記
した情報を格納する領域が図示されたように用意されて
いる。
【００８３】ここで、多重化器１２から与えられる入力
セルのヘッダ部は、図１０に示されているようなヘッダ
変換部６１によってヘッダ変換を受けており、この結
果、変換されたヘッダ部には、ルーティング情報が含ま
れている。更に、この例では、ヘッダ部は、シングルキ
ャストセルの場合、ヘッダ変換情報（２）のほかに、セ
ル種別識別子（４）を有しており、マルチキャストセル
の場合には、前述した例と同様に、同報回数カウンタ
（１）及びヘッダ変換情報（２）を有している。
【００８４】ここで、図９（Ａ）、（Ｂ）、及び、
（Ｃ）をも参照して、図８において使用されるシングル
キャストセル、マルチキャストセル、及び、アドレスセ
ルを説明する。
【００８５】まず、シングルキャストセルは、図９
（Ａ）に示すように、上記した情報のうち、ヘッダ変換
情報（２）、セル種別識別子（４）、ペイロード
（３）、及び、次アドレスポインター（６）によって構
成されており、他方、マルチキャストセルは、図９
（Ｂ）に示すように、同報回数カウンタ（１）、ヘッダ
変換情報（２）、ペイロード（３）、次アドレスポイン
ター（６）、及び、マルチキャスト先情報（７）によっ
て構成されている。更に、図示されたＡＴＭスイッチ内
で生成されるアドレスセルは、図９（Ｃ）に示すよう
に、セル種別識別子（４）、マルチキャストセルアドレ
スポインター（５）、及び、次アドレスポインター
（６）とによって構成されている。ここで、図示された
セル種別識別子（４）は、シングルキャストセルとアド
レスセルとを識別するためのものであり、この例では、
シングルキャストセルの場合には、論理０であるとし、
他方、アドレスセルの場合には、論理１であるとする。
【００８６】図８に戻ると、上記したヘッダ変換部６１
及び多重化器１２を介して入力されたセル（以下、現入
力セルと呼ぶ）のヘッダの内、ルーティング情報は、書
込制御部７１又はマルチキャスト書込制御部７２に送出
され、同時に、現入力セルの他の部分は共有バッファ１
１に送出される。この時の格納アドレスは、書込制御部
７１又はマルチキャスト書込制御部７２から出力される
アドレスポインターによって示される位置に格納され
る。現入力セルの格納開始時点では、マルチキャストセ
ルアドレスポインター（５）、次アドレスポインター
（６）、及び、マルチキャスト先情報（７）は確定して
いない。
【００８７】上記した書込制御部７１は、出力ポート別
にバッファを有しており、各バッファには、対応する出
力ポートに送出されるべきセルの格納アドレスを指示す
るアドレスポインターが格納されており、他方、マルチ
キャスト書込制御部７２は、マルチキャストセルの格納
アドレスを指示するアドレスポインターを格納してい
る。これら書込制御部７１及びマルチキャスト書込制御
部７２に格納されている各アドレスポインターは、後述
するように、次アドレスポインターとして送出される。
【００８８】ここで、現入力セルがシングルキャストセ
ルである場合、書込制御部７１は、ルーティング情報に
基づいて、出力ポート別に保持しているアドレスポイン
ターの内、該当する出力ポートのアドレスポインター
を、現入力セルの格納アドレスを指示するアドレスポイ
ンターとして共有バッファ１１に送出する。この結果、
この時点における現入力セルのルーティング情報以外の
部分は、書込制御部７１のアドレスポインターによって
指示される共有バッファ１１のアドレスに格納される。
【００８９】この時、書込制御部７１は、新たな次アド
レスポインターを得るために、空きアドレスバッファ７
３よりアドレスポインターを取り出し、上記出力ポート
の次アドレスポインターとして保持すると共に、この空
きアドレスバッファ７３からのアドレスポインターは、
現入力セルの次アドレスポインター（６）として、この
時点における現入力セルと共に、共有バッファ１１に格
納される。
【００９０】一方、現入力セルがマルチキャストセルで
ある場合、マルチキャスト書込制御部７２が動作し、そ
の内部に保持している次アドレスポインターを現入力セ
ルの格納アドレスポインターとして共有バッファ１１に
送出する。この時、マルチキャスト書込制御部７２が新
たな次アドレスポインターを得る動作、及び、次アドレ
スポインターを処理するための動作はシングルキャスト
セルの場合と同様である。
【００９１】但し、マルチキャストセルの場合、マルチ
キャスト書込制御部７２は、ルーティング情報に基づ
き、マルチキャスト先情報テーブル８０をアクセスし、
マルチキャスト先情報テーブル８０から、マルチキャス
ト先情報（７）が現入力セルと共に、共有バッファ１１
に格納される点で、シングルキャストセルの場合とは異
なっている。
【００９２】上記した動作により、共有バッファ１１内
には、シングルキャストセルに対して出力ポート別のチ
ェーンによるキューが構成されると共に、マルチキャス
トセルに対してはマルチキャストセル専用のチェーンに
よるキューが構成されることになる。このように、マル
チキャストセルに対応したキューがシングルキャストセ
ルに対応したキューとは別に構成されることは、図１に
示した実施の形態と同様であり、ただ、これらのキュー
が共有バッファ１１内に形成される点で図１の場合と異
なっている。
【００９３】マルチキャストセル及びシングルキャスト
セルのキューが形成された状態で、マルチキャスト読出
制御部７５は、共有バッファ１１の空き時間内に、上述
したキューをリキューイングする動作を行う。
【００９４】この場合、マルチキャスト読出制御部７５
には、マルチキャストキューの先頭に位置するセルの共
有バッファ１１における格納位置をあらわすアドレスポ
インターが格納されており、この状態で、マルチキャス
ト読出制御部７５は、内部に保持しているマルチキャス
トキューの先頭セルのアドレスポインターを共有バッフ
ァ１１とマルチキャスト用アドレスポインターレジスタ
８３に送出する。
【００９５】共有バッファ１１では、このアドレスポイ
ンターの示す格納位置に、セルデータと共に格納されて
いる次アドレスポインター（６）とマルチキャスト先情
報（７）のみがマルチキャスト読出制御部７５の制御の
下に読み出される。この内、次アドレスポインター
（６）はマルチキャスト読出制御部７５に送出され、他
方、マルチキャスト先情報（７）はリキューイング制御
部８５に送出される。
【００９６】この動作は、共有バッファ１１に生じる空
き時間内に行われる。いずれにしても、セル全体を共有
バッファ１１に書込／読出する時間より、次アドレスポ
インターとマルチキャスト先情報の読出、及び、アドレ
スセルの処理に要する時間が短いため、１つのセル処理
の空き時間内に、次アドレスポインターとマルチキャス
ト先情報の読出、及び、アドレスセルの処理を複数回実
行できる。
【００９７】上記した処理によって読み出された次アド
レスポインター（６）は、マルチキャストセルの次の先
頭セルのアドレスポインターとして、マルチキャスト読
出制御部７５内に保持される。
【００９８】一方、リキューイング制御部８５では、上
述した空き時間に、上記処理で読み出されたマルチキャ
スト先情報に基づき、図９（Ｃ）に示すようなアドレス
セルが構成され、該当する出力は、順次、書込制御部７
１に送られる。この時、リキューイング制御部８５は、
書込制御部７１にアドレスセルを、該当する出力ポート
に対応したチェーンによって構成されているキューの最
後につなげる指示を出す。このように、キューの最後に
つなげる動作自体は、シングルキャストセルの入力時の
動作と同様である。この動作により、リキューイング制
御部８５によって生成されるアドレスセルは、セル種別
識別子（４）として、リキューイング制御部８５の指示
により論理１を持つと共に、マルチキャストアドレスポ
インター（５）として、マルチキャスト用アドレスポイ
ンターレジスタ８３内に保持されたアドレスポインター
を有している。また、次アドレスポインター（６）とし
て、アドレスセルには、シングルキャストセルの場合と
同様に、空きアドレスバッファ７３から与えられるアド
レスポインターが保持されている。
【００９９】したがって、このようなアドレスセルを各
出力ポートに対応したシングルキャストセルのキューの
最後に配置することにより、マルチキャストセルのリキ
ューイング処理が行われる。
【０１００】上記したリキューイング処理により、マル
チキャストセルは、図１１に示すように、アドレスセル
Ａ１内のアドレスポインター（５）によってリンクされ
る形で、各出力ポート別のキューに接続される。ここ
で、図１１を用いて、上記したリキューイング処理の動
作を概念的に説明すると、シングルキャストセルＳ１の
次アドレスポインター（６）がアドレスセルＡ１のアド
レスを指示している場合には、アドレスセルＡ１のマル
チキャストアドレスポインター（５）で指示されるアド
レスからマルチキャストセルＭ１が読み出される。この
動作は各出力ポートに対応したキュー毎に行われる。
【０１０１】次に、セル出力時の動作を説明する。この
場合、まず、出力セル読出制御部７４が各出力ポート別
に保持しているキューの先頭セルにおける共有バッファ
１１内の格納位置を示すアドレスポインターの内、該当
のアドレスポインターを共有バッファ１１に送出する。
この場合、共有バッファ１１は、このアドレスポインタ
ーの示す位置のセルデータと共に格納されている次アド
レスポインター（６）とセル種別識別子（４）のみを読
み出し、次アドレスポインター（６）を出力セル読出制
御部７４に、他方、セル種別識別子（４）を出力セル再
読出制御部７６に送出する。
【０１０２】上記した処理により読み出された次アドレ
スポインター（６）は、該当する出力ポートの次の先頭
セルのアドレスポインターとして出力セル読出制御部７
４内に保持される。
【０１０３】この時、出力セル再読出制御部７６におい
て、セル種別識別子（４）が論理０、つまり、シングル
キャストセルであると判断された場合、当該シングルキ
ャストセルのヘッダ変換情報（２）、ペイロード（３）
が出力セル読出制御部７４の制御の下に、引き続いて読
み出され、出力セルとして、該当の出力ポートに送出さ
れる。
【０１０４】他方、セル種別識別子（４）が論理１、即
ち、アドレスセルであると判断された場合、当該アドレ
スセルのマルチキャストセルアドレスポインター（５）
が読み出されて、出力セル再読出制御部７６に送られ
る。この時、出力セル再読出制御部７６では、マルチキ
ャストセルアドレスポインター（５）に基づき、再度、
共有バッファ１１に指示を出し、該当するマルチキャス
トセルを読み出す。読み出されたマルチキャストセル
は、出力セルとして該当する出力ポートに送出される。
【０１０５】このマルチキャストセルアドレスポインタ
ー（５）を読み出す動作は、共有バッファ１１のアクセ
ス回数を減らす目的で、出力セル読出制御部７４の指示
の下に、次アドレスポインター（６）とセル種別識別子
（４）の読み出し時に、同時に行っておいても良い。
【０１０６】出力セルが出力ポートへ出力された時点
で、シングルキャストセル、または、アドレスセルの読
み出しに使用したアドレスポインターは、空きアドレス
バッファ７３に空きアドレスとして格納される。
【０１０７】この時、アドレスポインター解放制御部８
１によって、マルチキャストセルと共に格納されている
同報回数カウンタが１であることが検出されると、出力
セル再読出制御部７６内にあるマルチキャストアドレス
ポインター（５）を空きアドレスポインターとして、空
きアドレスバッファ７３に格納し、当該格納位置を解放
する。
【０１０８】また、同報回数カウンタが２以上であれ
ば、当該カウンタの値を１だけディククリメントして、
共有バッファ１１内のマルチキャストセルと共に格納さ
れていた同報回数カウンタの領域に書き戻す。この場
合、マルチキャストアドレスポインター（５）は空きア
ドレスバッファ７３に格納しない。このような同報回数
カウンタに関する処理はアドレスポインター解放制御部
８１で行われる。
【０１０９】上記した実施の形態では、空きアドレスポ
インターを格納するため空きアドレスバッファ７３を使
用しているが、共有バッファ１１内の未使用領域を次ア
ドレスポインターによるチェーン構成によりキュー管理
しても良い。
【０１１０】更に、図８では、マルチキャストセルを共
有バッファ１１に格納するものとして説明したが、マル
チキャストセル専用のバッファを用いても良いことは明
らかである。
【０１１１】
【発明の効果】例えば、特開平５ー２７６１８９号公報
に記載されているように、マルチキャストセルだけのキ
ューを構成しておき、各マルチキャストセルを指定され
た全ての出力ポートへ送出した後に、次のマルチキャス
トセルを処理する方式では、次のマルチキャストセルの
出力が前のマルチキャストセルの処理するまで待機させ
られることになり、ＨＯＬ（Ｈｅａｄ Ｏｆ Ｌｉｎ
ｅ）ブロッキングが大きくなるのを避けることができな
い。
【０１１２】以上述べた本発明の実施の形態に係るＡＴ
Ｍスイッチでは、マルチキャストセルの記憶されている
共有バッファのアドレス、或いは、セル自体を、共有バ
ッファの空き時間等を利用して、出力ポート毎に設けら
れたシングルキャストセルのキューに付加するリキュー
イング動作を行うことにより、異なる出力ポートへの出
力セルとして処理することができる。このため、マルチ
キャストセルを異なる出力ポートへ同時的に送出される
べき出力セルとして処理する場合のように、マルチキャ
ストセルが待たされてしまうようなＨＯＬブロッキング
による影響をなくすことができる。これによって、マル
チキャストセルの同報出力時の効率を非常に高めること
ができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るＡＴＭスイッチの
原理を説明するためのブロック図である。
【図２】図１に示されたＡＴＭスイッチの具体的構成を
説明するためのブロック図である。
【図３】図１及び図２で示されたＡＴＭスイッチで使用
されるセル構造を説明するための図である。
【図４】図２に示されたＡＴＭスイッチの変形例を示す
ブロック図である。
【図５】本発明の他の実施の形態に係るＡＴＭスイッチ
を原理的に説明するためのブロック図である。
【図６】図５に示された原理に基づくＡＴＭスイッチの
具体的な構成を示すブロック図である。
【図７】図６に示されたＡＴＭスイッチの変形例を示す
ブロック図である。
【図８】本発明のもう一つの実施の形態に係るＡＴＭス
イッチを説明するためのブロック図である。
【図９】（Ａ）、（Ｂ）、及び（Ｃ）は、それぞれ図８
に示されたＡＴＭスイッチで使用されるシングルキャス
トセル、マルチキャストセル、及び、アドレスセルのフ
ォーマットを説明するための図である。
【図１０】図８に示されたＡＴＭスイッチに入力される
セルをヘッダ変換するためのヘッダー変換部を説明する
ための図である。
【図１１】図８に示されたＡＴＭスイッチの動作を概略
的に説明するための図である。
【符号の説明】
１１ 共有バッファ １２ 多重化器 １３ 分離器 １５ アドレスバッファ部 １５１〜１５Ｎ アドレスバッファ １６ マルチキャストアドレスバッファ １７ 空きアドレスバッファ ２１ 出力ポート別アドレスポインター書込
制御部 ２２ マルチキャスト制御部 ２３ マルチキャスト先情報テーブル ３１ 出力セル読出制御部 ３２ アドレスポインター解放制御部
フロントページの続き (56)参考文献 特開 平６−62041（ＪＰ，Ａ) 特開 平４−276943（ＪＰ，Ａ) 特開 平５−276189（ＪＰ，Ａ) 特開 平７−321815（ＪＰ，Ａ) 電子情報通信学会技術研究報告 ＳＳ Ｅ95−125 「デスクトップ用１チップ ＡＴＭスイッチ」 1995年12月８日 (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28,12/56

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】 入力セルを受ける入力ポート、出力セル
    を送出する出力ポート、及び、複数のアドレスを有する
    共有バッファを備え、複数の出力ポートに出力されるマ
    ルチキャストセルを処理できるＡＴＭスイッチにおい
    て、前記マルチキャストセルの到来の際、当該マルチキ
    ャストセルの格納されるべき共有バッファ内のアドレス
    を指示するアドレスポインターの内容をマルチキャスト
    先情報と共に格納するマルチキャスト用バッファと、出
    力ポート毎に設けられたアドレスバッファとを有し、前
    記共有バッファに対する前記入力セルの格納に要する時
    間と前記アドレスバッアァのアクセス時間との差によっ
    て、前記アドレスバッファに生じる空き時間内に、前記
    マルチキャスト用バッファから読み出した前記アドレス
    ポインターの内容をアドレスバッファに格納し、前記各
    アドレスバッファの内容によって、共有バッファをアク
    セスすることを特徴とするＡＴＭスイッチ。
  2. 【請求項２】 請求項１において、前記マルチキャスト
    セルには、同報回数を示すカウンタ部が設けられてお
    り、前記マルチキャストセルが出力ポートに送出される
    度毎に、１だけ減算されることを特徴とするＡＴＭスイ
    ッチ。
  3. 【請求項３】 請求項１において、更に、共有バッファ
    内の空きアドレスを空きアドレスポインターとして格納
    する空きアドレスバッファを備え、前記マルチキャスト
    用バッファには、当該空きアドレスポインターがマルチ
    キャスト先情報と共に格納されることを特徴とするＡＴ
    Ｍスイッチ。
  4. 【請求項４】 請求項３において、前記アドレスバッフ
    ァ、前記マルチキャスト用バッファ、及び空きアドレス
    バッファは単一のＲＡＭによって構成されると共に、当
    該ＲＡＭを時分割的にアクセスする時分割アクセス制御
    部とを有することを特徴とするＡＴＭスイッチ。
  5. 【請求項５】 入力セルを受ける入力ポート、出力セル
    を送出する出力ポート、及び、複数のアドレスを有する
    共有バッファを備え、複数の出力ポートに出力されるマ
    ルチキャストセルをも処理できるＡＴＭスイッチにおい
    て、前記マルチキャストセルの到来の際、当該マルチキ
    ャストセルの共有バッファ内のアドレスを一旦格納する
    出力ポート対応のプリアドレスバッファと、出力ポート
    対応のアドレスバッファとを備え、当該プリアドレスバ
    ッファの内容を前記アドレスバッファに順次転送し、前
    記プリアドレスバッファの容量はアドレスバッファの容
    量に比較して小さいことを特徴とするＡＴＭスイッチ。
  6. 【請求項６】 請求項５において、前記プリアドレスバ
    ッファは、前記アドレスバッファとは物理的に異なるＬ
    ＳＩによって構成されていることを特徴とするＡＴＭス
    イッチ。
  7. 【請求項７】 入力セルを受ける入力ポート、出力セル
    を送出する出力ポート、及び、複数のアドレスを有する
    共有バッファを備えたＡＴＭスイッチの制御方法におい
    て、前記入力セルのペイロード部と次にアクセスされる
    べき前記共有バッファのアドレスを指示するアドレスポ
    インターとを含む第１のセルを生成する一方、当該セル
    の前記共有バッファ内における格納位置を示すアドレス
    ポインターと次にアクセスされるべき前記共有バッファ
    のアドレスを指示するアドレスポインターとを含む第２
    のセルであるアドレスセルを生成し、次にアクセスされ
    るべき前記共有バッファのアドレスを指示する前記アド
    レスポインターを介して前記第１のセルと前記第２のセ
    ルとをリンクすることにより、チェーンを構成し、この
    チェーンによって、順次、共有バッファをアクセスする
    ことを特徴とするＡＴＭスイッチの制御方法。
  8. 【請求項８】 請求項７において、前記セルは、シング
    ルキャストセル及びマルチキャストセルとによって構成
    されており、各シングルキャストセル及びマルチキャス
    トセルはそれぞれアドレスポインターを含むと共に、互
    いに異なる第１及び第２のフォーマットを有しているこ
    とを特徴とするＡＴＭスイッチの制御方法。
  9. 【請求項９】 請求項８において、前記第１及び第２の
    フォーマットは、次にアクセスされるべき共有バッファ
    内の格納位置をあらわす次アドレスポインターを有して
    いることを特徴とするＡＴＭスイッチの制御方法。
  10. 【請求項１０】 請求項７において、前記アドレスセル
    を介した前記セルのリンクは、前記共有バッファのアク
    セス中に生じる空き時間内に行われることを特徴とする
    ＡＴＭスイッチの制御方法。
  11. 【請求項１１】 請求項８において、前記マルチキャス
    トセルは前記シングルキャストセル及びアドレスセルと
    共に共有バッファに格納されていることを特徴とするＡ
    ＴＭスイッチの制御方法。
  12. 【請求項１２】 請求項８において、前記シングルキャ
    ストセル及びアドレスセルは、共有バッファに格納され
    ており、他方、前記マルチキャストセルはマルチキャス
    トセル専用のバッファに格納されていることを特徴とす
    るＡＴＭスイッチの制御方法。
  13. 【請求項１３】 入力セルをメモリに記憶し、該メモリ
    に記憶した入力セルのアドレスを入力セルの出力先毎に
    記憶しておき、読み出した、前記記憶したアドレスを用
    いて入力セルを読み出し、出力先に出力するＡＴＭスイ
    ッチにおいて、入力セルがマルチキャストセルの場合に
    は、メモリに記憶したマルチキャストセルのアドレスを
    前記メモリとは別の記憶手段に一旦記憶し、当該マルチ
    キャストセルを前記メモリへ記憶している間に前記別の
    記憶手段より当該マルチキャストセルのアドレスを読み
    出すと共に、読み出したアドレスを同報する出力先毎
    に、記憶することを特徴とするＡＴＭスイッチ。
  14. 【請求項１４】 入力セルをメモリに記憶し、入力セル
    がマルチキャストセルであればメモリに記憶した入力セ
    ルのアドレスを、同報する出力先毎に分けて一度に記憶
    し、記憶した出力先毎のアドレスをより大きな容量の記
    憶域に、出力先毎に移し、当該大きな容量の記憶域より
    読み出したアドレスにより、入力セルをメモリより読み
    出し、出力先に出力することを特徴とするＡＴＭスイッ
    チ。
  15. 【請求項１５】 出力先毎に入力セルをメモリに記憶す
    る際に、第１の前記入力セルの次にその出力先から次に
    出力すべき第２の入力セルを記憶すべき前記メモリのア
    ドレスを前記第１の入力セルと共に前記メモリに記憶す
    ることで出力先毎に入力セルのチェーンを形成し、前記
    メモリから前記第１の入力セルを読み出す際に、前記ア
    ドレスを共に読み出し、前記アドレスにより次に出力す
    べき入力セルを順次読み出すＡＴＭスイッチにおいて、
    入力セルがマルチキャストセルの場合には、当該マルチ
    キャストセルを当該マルチキャストセルの次に記憶すべ
    きマルチキャストセルのメモリアドレスと共にメモリに
    記憶してマルチキャストセルのチェーンを形成し、記憶
    した前記マルチキャストセルのメモリアドレスを前記入
    力セルの代わりに、同報する出力先毎の前記チェーンに
    アドレスセルとしてメモリに記憶し、前記チェーンより
    前記アドレスセル内のマルチキャストセル のアドレスが
    読み出されると、対応するマルチキャストセルをメモリ
    より読み出し、出力先に出力することを特徴とするＡＴ
    Ｍスイッチ。
  16. 【請求項１６】 入力セルがマルチキャストセルの場合
    に、前記入力セルの情報に基づく同報先を示すマルチキ
    ャスト先情報をマルチキャストセルの前記チェーンを構
    成するマルチキャストセルと共にメモリに記憶し、前記
    チェーンのマルチキャストセルと共に前記マルチキャス
    ト先情報を読み出し、当該マルチキャストセルのメモリ
    アドレスを含む前記アドレスセルを前記マルチキャスト
    先情報より同報する出力先毎のチェーンにそれぞれつな
    げるようメモリに記憶する請求項１５記載のＡＴＭスイ
    ッチ。
JP31833895A 1995-12-06 1995-12-06 Ａｔｍスイッチ及びその制御方法 Expired - Fee Related JP2842522B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP31833895A JP2842522B2 (ja) 1995-12-06 1995-12-06 Ａｔｍスイッチ及びその制御方法
US08/760,374 US5825767A (en) 1995-12-06 1996-12-04 ATM switch with input and output ports
EP19960119543 EP0778686B1 (en) 1995-12-06 1996-12-05 ATM switch with input and output ports
DE1996637462 DE69637462T2 (de) 1995-12-06 1996-12-05 ATM-Vermittlungsstelle mit Eingangs- und Ausgangsanschlussstellen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31833895A JP2842522B2 (ja) 1995-12-06 1995-12-06 Ａｔｍスイッチ及びその制御方法

Publications (2)

Publication Number Publication Date
JPH09162879A JPH09162879A (ja) 1997-06-20
JP2842522B2 true JP2842522B2 (ja) 1999-01-06

Family

ID=18098057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31833895A Expired - Fee Related JP2842522B2 (ja) 1995-12-06 1995-12-06 Ａｔｍスイッチ及びその制御方法

Country Status (4)

Country Link
US (1) US5825767A (ja)
EP (1) EP0778686B1 (ja)
JP (1) JP2842522B2 (ja)
DE (1) DE69637462T2 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0164106B1 (ko) * 1995-12-26 1998-12-01 양승택 에이티엠 가상 경로 교환 시스템에서 예약형 가상 경로 제어를 위한 발신 및 착신 처리 방법
JPH09326807A (ja) * 1996-06-06 1997-12-16 Nec Corp 共有セルメモリ型ａｔｍ交換制御方法及び共有セルメモリ型ａｔｍ交換スイッチ
GB2316572B (en) * 1996-08-14 2000-12-20 Fujitsu Ltd Multicasting in switching apparatus
JP2928165B2 (ja) * 1996-08-16 1999-08-03 日本電気マイコンテクノロジー株式会社 Ａｔｍスイッチ
GB9618131D0 (en) * 1996-08-30 1996-10-09 Sgs Thomson Microelectronics Improvements in or relating to an ATM switch
CA2218218A1 (en) * 1996-11-08 1998-05-08 At&T Corp. Promiscuous network monitoring utilizing multicasting within a switch
KR100467708B1 (ko) * 1996-12-21 2005-05-11 삼성전자주식회사 비동기전송모드교환시스템의셀처리장치및방법
US6016310A (en) 1997-06-30 2000-01-18 Sun Microsystems, Inc. Trunking support in a high performance network device
US6094435A (en) 1997-06-30 2000-07-25 Sun Microsystems, Inc. System and method for a quality of service in a multi-layer network element
US6088356A (en) 1997-06-30 2000-07-11 Sun Microsystems, Inc. System and method for a multi-layer network element
US6044418A (en) 1997-06-30 2000-03-28 Sun Microsystems, Inc. Method and apparatus for dynamically resizing queues utilizing programmable partition pointers
US6049528A (en) 1997-06-30 2000-04-11 Sun Microsystems, Inc. Trunking ethernet-compatible networks
US6044087A (en) 1997-06-30 2000-03-28 Sun Microsystems, Inc. Interface for a highly integrated ethernet network element
US6081522A (en) 1997-06-30 2000-06-27 Sun Microsystems, Inc. System and method for a multi-layer network element
US6081512A (en) 1997-06-30 2000-06-27 Sun Microsystems, Inc. Spanning tree support in a high performance network device
US6115378A (en) * 1997-06-30 2000-09-05 Sun Microsystems, Inc. Multi-layer distributed network element
US6119196A (en) 1997-06-30 2000-09-12 Sun Microsystems, Inc. System having multiple arbitrating levels for arbitrating access to a shared memory by network ports operating at different data rates
US6246680B1 (en) 1997-06-30 2001-06-12 Sun Microsystems, Inc. Highly integrated multi-layer switch element architecture
US6128295A (en) * 1997-07-11 2000-10-03 Telefonaktiebolaget Lm Ericsson Buffering of point-to-point and/or point-to-multipoint ATM cells
US6272134B1 (en) * 1997-11-20 2001-08-07 International Business Machines Corporation Multicast frame support in hardware routing assist
FR2771573B1 (fr) * 1997-11-27 2001-10-19 Alsthom Cge Alkatel Element de commutation de paquets a memoires tampons
US6137807A (en) * 1997-12-05 2000-10-24 Whittaker Corporation Dual bank queue memory and queue control system
JP3563257B2 (ja) * 1998-02-20 2004-09-08 Ｎｅｃエレクトロニクス株式会社 Ａｔｍスイッチ回路
US6310875B1 (en) * 1998-03-30 2001-10-30 Nortel Networks Limited Method and apparatus for port memory multicast common memory switches
JP3604282B2 (ja) * 1998-06-15 2004-12-22 富士通株式会社 アドレス開放方法及び、これを用いるａｔｍ交換システムの共通バッファ装置
JP2000013385A (ja) 1998-06-19 2000-01-14 Fujitsu Ltd セルブリッジ装置及びセルブリッジ方法並びにセルブリッジ装置を有する情報伝送システム
JP3518441B2 (ja) 1999-10-01 2004-04-12 日本電気株式会社 ユニキャスト／マルチキャスト方式
JP2002033749A (ja) * 2000-07-18 2002-01-31 Fujitsu Ltd バッファ装置およびスイッチング装置
KR100553919B1 (ko) * 2000-09-12 2006-02-24 인터내셔널 비지네스 머신즈 코포레이션 데이터 패킷 스위치의 멀티캐스트 트래픽을 제어하기 위한시스템 및 방법
US6822958B1 (en) * 2000-09-25 2004-11-23 Integrated Device Technology, Inc. Implementation of multicast in an ATM switch
EP1364552B1 (en) 2001-02-28 2006-08-30 International Business Machines Corporation Switching arrangement and method with separated output buffers
US6836480B2 (en) * 2001-04-20 2004-12-28 International Business Machines Corporation Data structures for efficient processing of multicast transmissions
US7110405B2 (en) * 2001-09-18 2006-09-19 Integrated Device Technology, Inc. Multicast cell buffer for network switch
US7151777B2 (en) * 2002-04-04 2006-12-19 Fujitsu Limited Crosspoint switch having multicast functionality
US6859434B2 (en) * 2002-10-01 2005-02-22 Comsys Communication & Signal Processing Ltd. Data transfer scheme in a communications system incorporating multiple processing elements
JP4432388B2 (ja) 2003-08-12 2010-03-17 株式会社日立製作所 入出力制御装置
JP4394988B2 (ja) * 2004-03-19 2010-01-06 富士通株式会社 パケット読出し制御方法及び装置
JP5016880B2 (ja) * 2006-09-21 2012-09-05 富士通株式会社 優先クラスに応じたメモリ管理方法及び装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365519A (en) * 1991-03-05 1994-11-15 Hitachi, Ltd. ATM switch1ng system connectable to I/O links having different transmission rates
JP2667868B2 (ja) * 1988-04-06 1997-10-27 株式会社日立製作所 セル・スイッチング・システム
EP0363053B1 (en) * 1988-10-06 1998-01-14 Gpt Limited Asynchronous time division switching arrangement and a method of operating same
JP3064650B2 (ja) 1992-03-27 2000-07-12 株式会社日立製作所 同報通信装置
JP3080787B2 (ja) * 1992-08-11 2000-08-28 株式会社日立製作所 同報機能を有するａｔｍスイッチ回路およびその同報出力方法
JP3104429B2 (ja) * 1992-10-08 2000-10-30 株式会社日立製作所 コピー機能を有する共通バッファ形ａｔｍスイッチ及びそのコピー方法
US5583861A (en) * 1994-04-28 1996-12-10 Integrated Telecom Technology ATM switching element and method having independently accessible cell memories

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
電子情報通信学会技術研究報告 ＳＳＥ９５−１２５ 「デスクトップ用１チップＡＴＭスイッチ」 １９９５年１２月８日

Also Published As

Publication number Publication date
DE69637462T2 (de) 2009-03-19
JPH09162879A (ja) 1997-06-20
US5825767A (en) 1998-10-20
DE69637462D1 (de) 2008-04-24
EP0778686A3 (en) 1998-02-04
EP0778686B1 (en) 2008-03-12
EP0778686A2 (en) 1997-06-11

Similar Documents

Publication Publication Date Title
JP2842522B2 (ja) Ａｔｍスイッチ及びその制御方法
EP0374928B1 (en) Packet congestion control method and packet switching equipment
JP2848400B2 (ja) 優先順位付き情報パケット用交換装置
EP0614324B1 (en) Multiprocessing system for assembly/disassembly of asynchronous transfer mode cells
EP0299473B1 (en) Switching system and method of construction thereof
JP2788577B2 (ja) フレーム変換方法及び装置
US6792002B2 (en) Packet transfer system
US7782849B2 (en) Data switch and switch fabric
JPH10173673A (ja) セル組立多重化装置及び分離装置
JPH07321815A (ja) 共有バッファ型ａｔｍスイッチおよびその同報制御方法
JP2000503828A (ja) データネットワーク上でデータパケットをスイッチングする方法および装置
EP0607673A2 (en) Asynchronous transfer mode (ATM) switch fabric
JP2628701B2 (ja) 優先順位付き情報パケット用交換装置
US7218638B2 (en) Switch operation scheduling mechanism with concurrent connection and queue scheduling
EP0504710B1 (en) Cross-point type switch using common memories
JP3370025B2 (ja) スイッチ装置
JP2644023B2 (ja) コミュニケイションスイッチング素子
EP0966174B1 (en) Address release method, and common buffering device for ATM switching system which employs the same method
JP3103298B2 (ja) Ａｔｍスイッチのアドレス生成回路
JPH0831877B2 (ja) パケツトスイツチ
JPH01270431A (ja) 高速パケット交換スイッチ
US7215673B2 (en) Multiplexing and demultiplexing method and apparatus
JPH1032581A (ja) Ａｔｍセルスイッチ
JP2899609B2 (ja) セル送出装置
JPH1041957A (ja) Ａｔｍセルの同報制御方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081023

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091023

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091023

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101023

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101023

Year of fee payment: 12

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101023

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111023

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111023

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees