JP2928165B2 - Ａｔｍスイッチ - Google Patents
ＡｔｍスイッチInfo
- Publication number
- JP2928165B2 JP2928165B2 JP21628496A JP21628496A JP2928165B2 JP 2928165 B2 JP2928165 B2 JP 2928165B2 JP 21628496 A JP21628496 A JP 21628496A JP 21628496 A JP21628496 A JP 21628496A JP 2928165 B2 JP2928165 B2 JP 2928165B2
- Authority
- JP
- Japan
- Prior art keywords
- broadcast
- address
- cell
- shared buffer
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/108—ATM switching elements using shared central buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
- H04L49/201—Multicast operation; Broadcast operation
- H04L49/203—ATM switching fabrics with multicast or broadcast capabilities
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Description
【０００１】
【発明の属する技術分野】本発明はＡＴＭ（Asynchrono
us Transfer Mode）スイッチに関し、特に共有バッファ
方式のＡＴＭスイッチに関する。
us Transfer Mode）スイッチに関し、特に共有バッファ
方式のＡＴＭスイッチに関する。
【０００２】
【従来の技術】従来、この種のＡＴＭ（Asynchronous T
ransfer Mode）スイッチは、複数の入線および出線に接
続され、固定長の通信データであるセルを蓄積する共有
バッファを備え、複数の入線から入力するセルをいった
ん共有バッファに蓄積し、セル内の出力先情報に基づき
任意の出線にスイッチング出力している。
ransfer Mode）スイッチは、複数の入線および出線に接
続され、固定長の通信データであるセルを蓄積する共有
バッファを備え、複数の入線から入力するセルをいった
ん共有バッファに蓄積し、セル内の出力先情報に基づき
任意の出線にスイッチング出力している。
【０００３】たとえば、図２は、入力セルが複数の出線
に同報される同報機能をもつ（現在提案中の）ＡＴＭス
イッチの構成例１を示すブロック図である。図２を参照
すると、このＡＴＭスイッチは、空きアドレスキューレ
ジスタ１０，アドレスキューレジスタ１１１〜１１Ｎ，
セル書込み制御部１２，セル読出し制御部１３，共有バ
ッファ１４，多重器１７，分離器１８，同報回数書込み
部２１，同報回数減算部２２とを備えている。
に同報される同報機能をもつ（現在提案中の）ＡＴＭス
イッチの構成例１を示すブロック図である。図２を参照
すると、このＡＴＭスイッチは、空きアドレスキューレ
ジスタ１０，アドレスキューレジスタ１１１〜１１Ｎ，
セル書込み制御部１２，セル読出し制御部１３，共有バ
ッファ１４，多重器１７，分離器１８，同報回数書込み
部２１，同報回数減算部２２とを備えている。
【０００４】空きアドレスキューレジスタ１０は、共有
バッファ１４の空きアドレスの待ち行列を格納し出力す
るキューレジスタであり、入力された各セルを入力順に
共有バッファ１４に書き込むとき、書込みセルのアドレ
スポインタとして機能する。また、各セルの各出線２０
１〜２０Ｎへのスイッチング出力完了のとき、アドレス
キューレジスタ１１１〜１１Ｎの読み出しアドレスが、
共有バッファ１４の空きアドレスとして格納される。
バッファ１４の空きアドレスの待ち行列を格納し出力す
るキューレジスタであり、入力された各セルを入力順に
共有バッファ１４に書き込むとき、書込みセルのアドレ
スポインタとして機能する。また、各セルの各出線２０
１〜２０Ｎへのスイッチング出力完了のとき、アドレス
キューレジスタ１１１〜１１Ｎの読み出しアドレスが、
共有バッファ１４の空きアドレスとして格納される。
【０００５】アドレスキューレジスタ１１１〜１１Ｎ
は、各出線２０１〜２０Ｎに対応して設けられ、共有バ
ッファ１４内各セルの読出しアドレスの待ち行列を格納
し出力するキューレジスタであり、共有バッファ１４か
ら各セルを各出線２０１〜２０Ｎに読み出すとき、読出
しセルのアドレスポインタとして機能する。また、入力
セルが共有バッファ１４に書き込まれるとき、この書込
みアドレスが、セル読出し時の読出しアドレスとして、
入力セル内の出力先情報に対応したアドレスキューレジ
スタ１１１〜１１Ｎに格納される。
は、各出線２０１〜２０Ｎに対応して設けられ、共有バ
ッファ１４内各セルの読出しアドレスの待ち行列を格納
し出力するキューレジスタであり、共有バッファ１４か
ら各セルを各出線２０１〜２０Ｎに読み出すとき、読出
しセルのアドレスポインタとして機能する。また、入力
セルが共有バッファ１４に書き込まれるとき、この書込
みアドレスが、セル読出し時の読出しアドレスとして、
入力セル内の出力先情報に対応したアドレスキューレジ
スタ１１１〜１１Ｎに格納される。
【０００６】セル書込み制御部１２は、入力された各セ
ルを入力順に共有バッファ１４の空きアドレスに書き込
む制御を行う。すなわち、入力セルを共有バッファ１４
に書き込むとき、空きアドレスキューレジスタ１０の空
きアドレスを入力セルの書込みアドレスとして共有バッ
ファ１４に出力すると共に、この書込みアドレスをセル
読出し時の読出しアドレスとして入力セル内の出力先情
報に対応したアドレスキューレジスタ１１１〜１１Ｎに
格納する。このとき、入力セル内の出力先情報が複数で
ある同報先情報である場合、これら同報先情報に対応し
た複数のアドレスキューレジスタ１１１〜１１Ｎに入力
セルの書込みアドレスをセル読出し時の読出しアドレス
として同時に格納する。
ルを入力順に共有バッファ１４の空きアドレスに書き込
む制御を行う。すなわち、入力セルを共有バッファ１４
に書き込むとき、空きアドレスキューレジスタ１０の空
きアドレスを入力セルの書込みアドレスとして共有バッ
ファ１４に出力すると共に、この書込みアドレスをセル
読出し時の読出しアドレスとして入力セル内の出力先情
報に対応したアドレスキューレジスタ１１１〜１１Ｎに
格納する。このとき、入力セル内の出力先情報が複数で
ある同報先情報である場合、これら同報先情報に対応し
た複数のアドレスキューレジスタ１１１〜１１Ｎに入力
セルの書込みアドレスをセル読出し時の読出しアドレス
として同時に格納する。
【０００７】セル読出し制御部１３は、共有バッファ１
４にいったん蓄積されたセルを読み出し各出線２０１〜
２０Ｎに出力する制御を行う。すなわち、共有バッファ
１４に格納されたセルを読み出すとき、アドレスキュー
レジスタ１１１〜１１Ｎに格納されている読出しアドレ
スを共有バッファ１４に順次出力すると共に、各セルの
各出線２０１〜２０Ｎへのスイッチング出力完了を同報
回数減算部２２の出力に基づき判定し、スイッチング出
力完了のとき、この読出しアドレスを空きアドレスとし
て空きアドレスキューレジスタ１０に格納する。
４にいったん蓄積されたセルを読み出し各出線２０１〜
２０Ｎに出力する制御を行う。すなわち、共有バッファ
１４に格納されたセルを読み出すとき、アドレスキュー
レジスタ１１１〜１１Ｎに格納されている読出しアドレ
スを共有バッファ１４に順次出力すると共に、各セルの
各出線２０１〜２０Ｎへのスイッチング出力完了を同報
回数減算部２２の出力に基づき判定し、スイッチング出
力完了のとき、この読出しアドレスを空きアドレスとし
て空きアドレスキューレジスタ１０に格納する。
【０００８】共有バッファ１４は、固定長の通信データ
であるセルを入力順にいったん蓄積するバッファメモリ
であり、空きアドレスキューレジスタ１０を書込みセル
のアドレスポインタとし、アドレスキューレジスタ１１
１〜１１Ｎを読出しセルのアドレスポインタとする。こ
の例では、入力セルを格納するセル格納領域と共に、セ
ル内の同報先情報に対応した同報回数を格納する同報回
数格納領域とを有している。
であるセルを入力順にいったん蓄積するバッファメモリ
であり、空きアドレスキューレジスタ１０を書込みセル
のアドレスポインタとし、アドレスキューレジスタ１１
１〜１１Ｎを読出しセルのアドレスポインタとする。こ
の例では、入力セルを格納するセル格納領域と共に、セ
ル内の同報先情報に対応した同報回数を格納する同報回
数格納領域とを有している。
【０００９】多重器１７，分離器１８は、それぞれ、各
入線１９１〜１９Ｎから入力されるセルを多重化し共有
バッファ１４に出力し、共有バッファ１４から読み出さ
れたセルを各出線２０１〜２０Ｎに分離し出力する。
入線１９１〜１９Ｎから入力されるセルを多重化し共有
バッファ１４に出力し、共有バッファ１４から読み出さ
れたセルを各出線２０１〜２０Ｎに分離し出力する。
【００１０】同報回数書込み部２１，同報回数減算部２
２は、共有バッファ１４内の同報回数格納領域と共に、
セル内の同報先情報に対応した同報回数をカウントする
同報回数カウント手段を構成する。同報回数書込み部２
１は、共有バッファ１４に各入力セルが書き込まれるご
とに、入力セル内の同報先情報に対応した同報回数を共
有バッファ１４に書き込む。同報回数減算部２２は、共
有バッファ１４から各セルが読み出されるごとに、共有
バッファ１４に格納されている同報回数を読み出し減算
して書き戻す。この例では、この同報回数は、残りの同
報回数を示し、各セルの各出線２０１〜２０Ｎへのスイ
ッチング出力が完了したとき、ゼロを示している。
２は、共有バッファ１４内の同報回数格納領域と共に、
セル内の同報先情報に対応した同報回数をカウントする
同報回数カウント手段を構成する。同報回数書込み部２
１は、共有バッファ１４に各入力セルが書き込まれるご
とに、入力セル内の同報先情報に対応した同報回数を共
有バッファ１４に書き込む。同報回数減算部２２は、共
有バッファ１４から各セルが読み出されるごとに、共有
バッファ１４に格納されている同報回数を読み出し減算
して書き戻す。この例では、この同報回数は、残りの同
報回数を示し、各セルの各出線２０１〜２０Ｎへのスイ
ッチング出力が完了したとき、ゼロを示している。
【００１１】図２のＡＴＭスイッチの動作を簡単に説明
する。まず、各入線１９１〜１９Ｎから入力されたセル
は、多重器１７により多重化され、空きアドレスキュー
レジスタ１０を書込みセルのアドレスポインタとして共
有バッファ１４のセル格納領域に書き込まれる。このと
きの書込みアドレスが、セル読出し時の読出しアドレス
として、入力セル内の出力先情報に対応したアドレスキ
ューレジスタ１１１〜１１Ｎに格納される。また、入力
セル内の出力先情報が複数である同報先情報である場
合、これら同報先情報に対応した複数のアドレスキュー
レジスタ１１１〜１１Ｎに、入力セルの書込みアドレス
がセル読出し時の読出しアドレスとして同時に格納され
る。同時に、同報回数書込み部２１により、共有バッフ
ァ１４に各入力セルが書き込まれるごとに、入力セル内
の同報先情報に対応した同報回数が共有バッファ１４に
書き込まれる。
する。まず、各入線１９１〜１９Ｎから入力されたセル
は、多重器１７により多重化され、空きアドレスキュー
レジスタ１０を書込みセルのアドレスポインタとして共
有バッファ１４のセル格納領域に書き込まれる。このと
きの書込みアドレスが、セル読出し時の読出しアドレス
として、入力セル内の出力先情報に対応したアドレスキ
ューレジスタ１１１〜１１Ｎに格納される。また、入力
セル内の出力先情報が複数である同報先情報である場
合、これら同報先情報に対応した複数のアドレスキュー
レジスタ１１１〜１１Ｎに、入力セルの書込みアドレス
がセル読出し時の読出しアドレスとして同時に格納され
る。同時に、同報回数書込み部２１により、共有バッフ
ァ１４に各入力セルが書き込まれるごとに、入力セル内
の同報先情報に対応した同報回数が共有バッファ１４に
書き込まれる。
【００１２】また、共有バッファ１４に格納されたセル
を各出線２０１〜２０Ｎにスイッチング出力するとき、
アドレスキューレジスタ１１１〜１１Ｎに格納された入
力セル書込みアドレスがセル読出し時の読出しアドレス
として共有バッファ１４に出力され、共有バッファ１４
から読み出されたセルがアドレスキューレジスタに対応
した各出線２０１〜２０Ｎに出力される。同時に、同報
回数減算部２２により、共有バッファ１４から各セルが
読み出されるごとに、共有バッファ１４に格納されてい
る同報回数が読み出され減算されて書き戻される。この
とき、減算された同報回数がゼロを示すとき、すなわ
ち、各セルの各出線２０１〜２０Ｎへのスイッチング出
力が完了したとき、セル読出し時の読出しアドレスは、
共有バッファ１４の空きアドレスとして、空きアドレス
キューレジスタ１０に格納され、後に、入力セルの書込
みアドレスとして再利用される。
を各出線２０１〜２０Ｎにスイッチング出力するとき、
アドレスキューレジスタ１１１〜１１Ｎに格納された入
力セル書込みアドレスがセル読出し時の読出しアドレス
として共有バッファ１４に出力され、共有バッファ１４
から読み出されたセルがアドレスキューレジスタに対応
した各出線２０１〜２０Ｎに出力される。同時に、同報
回数減算部２２により、共有バッファ１４から各セルが
読み出されるごとに、共有バッファ１４に格納されてい
る同報回数が読み出され減算されて書き戻される。この
とき、減算された同報回数がゼロを示すとき、すなわ
ち、各セルの各出線２０１〜２０Ｎへのスイッチング出
力が完了したとき、セル読出し時の読出しアドレスは、
共有バッファ１４の空きアドレスとして、空きアドレス
キューレジスタ１０に格納され、後に、入力セルの書込
みアドレスとして再利用される。
【００１３】図３は、従来のＡＴＭスイッチの構成例２
（特開平７−３２１７９５号公報記載）を示すブロック
図である。図３を参照し簡単に説明する。
（特開平７−３２１７９５号公報記載）を示すブロック
図である。図３を参照し簡単に説明する。
【００１４】このＡＴＭスイッチは、共有バッファ３
４，多重器３５，分離器３６を備え、共有バッファ３４
は多重器３５を介して入線３７に接続され、分離器３６
を介して出線３８に接続されている。また、このＡＴＭ
スイッチは、入線３７，及び出線３８に対応するアドレ
スキューレジスタ３１，書込みバッファアドレスレジス
タ３２，読出しバッファアドレスレジスタ３３を備え、
アドレスキューレジスタ３１は書込みバッファアドレス
レジスタを介して書き込まれ読出しバッファアドレスレ
ジスタ３３を介して読み出される。また、このＡＴＭス
イッチは、空きアドレスキューレジスタ３０を備え、バ
ッファアドレス管理部４０と接続されている。このバッ
ファアドレス管理部４０は、さらに、バッファアドレス
使用状態記憶部４１，状態値検査部４２ａ〜４２ｂ，異
常バッファアドレス廃棄部４３ａ〜４３ｂ，状態値登録
部４４ａ〜４４ｂ，管理制御部４５ａ〜４５ｂから構成
される。
４，多重器３５，分離器３６を備え、共有バッファ３４
は多重器３５を介して入線３７に接続され、分離器３６
を介して出線３８に接続されている。また、このＡＴＭ
スイッチは、入線３７，及び出線３８に対応するアドレ
スキューレジスタ３１，書込みバッファアドレスレジス
タ３２，読出しバッファアドレスレジスタ３３を備え、
アドレスキューレジスタ３１は書込みバッファアドレス
レジスタを介して書き込まれ読出しバッファアドレスレ
ジスタ３３を介して読み出される。また、このＡＴＭス
イッチは、空きアドレスキューレジスタ３０を備え、バ
ッファアドレス管理部４０と接続されている。このバッ
ファアドレス管理部４０は、さらに、バッファアドレス
使用状態記憶部４１，状態値検査部４２ａ〜４２ｂ，異
常バッファアドレス廃棄部４３ａ〜４３ｂ，状態値登録
部４４ａ〜４４ｂ，管理制御部４５ａ〜４５ｂから構成
される。
【００１５】次に、このＡＴＭスイッチの動作を説明す
る。入線３７から入力されるセルは、多重器３５を通
り、空きアドレスキューレジスタ３０から取り出された
バッファアドレスの示す共有バッファ３４内の場所に格
納される。このときの動作をより具体的に説明すると、
空きアドレスキューレジスタ３０から取り出されたバッ
ファアドレスは管理制御部４５ａにより制御される。す
なわち、状態値検査部４２ａがバッファアドレス使用状
態記憶部４１を参照して、空きアドレスキューレジスタ
３０から取り出されたバッファアドレスの使用状態が未
使用であれば、バッファアドレスが正しいと判別して、
状態値登録部４４ａを通してバッファアドレス使用状態
記憶部４１にバッファアドレスを使用中として登録し、
書込みバッファアドレスレジスタ３２を通してアドレス
キューレジスタ３１に書き込み、バッファアドレスの示
す共有バッファ３４内の場所にセルを格納する。もし、
空きアドレスキューレジスタ３０から取り出されたバッ
ファアドレスの使用状態が使用中であれば、バッファア
ドレスが誤りであると判別して異常バッファアドレス廃
棄処理部４３ａで廃棄処理を行う。
る。入線３７から入力されるセルは、多重器３５を通
り、空きアドレスキューレジスタ３０から取り出された
バッファアドレスの示す共有バッファ３４内の場所に格
納される。このときの動作をより具体的に説明すると、
空きアドレスキューレジスタ３０から取り出されたバッ
ファアドレスは管理制御部４５ａにより制御される。す
なわち、状態値検査部４２ａがバッファアドレス使用状
態記憶部４１を参照して、空きアドレスキューレジスタ
３０から取り出されたバッファアドレスの使用状態が未
使用であれば、バッファアドレスが正しいと判別して、
状態値登録部４４ａを通してバッファアドレス使用状態
記憶部４１にバッファアドレスを使用中として登録し、
書込みバッファアドレスレジスタ３２を通してアドレス
キューレジスタ３１に書き込み、バッファアドレスの示
す共有バッファ３４内の場所にセルを格納する。もし、
空きアドレスキューレジスタ３０から取り出されたバッ
ファアドレスの使用状態が使用中であれば、バッファア
ドレスが誤りであると判別して異常バッファアドレス廃
棄処理部４３ａで廃棄処理を行う。
【００１６】また、共有バッファ３４に格納されたセル
を各出線３８にスイッチング出力するとき、読出しバッ
ファアドレスレジスタ３３を通してアドレスキューレジ
スタ３１からバッファアドレスを共有バッファ３４に出
力し、このバッファアドレスが示す共有バッファ３４内
のセルが分離器３６を通り出線３８に出力される。この
ときの動作をより具体的に説明すると、各出線３８に対
応するアドレスキューレジスタ３１から読み出されたバ
ッファアドレスは管理制御部４５ｂにより制御され、つ
まり、状態値検査部４２ｂがバッファアドレス使用状態
記憶部４１を参照して、アドレスキューレジスタ３１か
ら読み出されたバッファアドレスの使用状態が使用中で
あれば、バッファアドレスが正しいと判別して、バッフ
ァアドレスを状態値登録部４４ｂを通してバッファアド
レス使用状態記憶部４１に未使用として登録し、バッフ
ァアドレスの示す共有バッファ３４内の場所のセルを出
力する。もし、各出線３８に対応するアドレスキューレ
ジスタ３１から読み出されたバッファアドレスの使用状
態が未使用であれば、バッファアドレスが誤りであると
判別して異常バッファアドレス廃棄処理部４３ｂで廃棄
処理を行う。
を各出線３８にスイッチング出力するとき、読出しバッ
ファアドレスレジスタ３３を通してアドレスキューレジ
スタ３１からバッファアドレスを共有バッファ３４に出
力し、このバッファアドレスが示す共有バッファ３４内
のセルが分離器３６を通り出線３８に出力される。この
ときの動作をより具体的に説明すると、各出線３８に対
応するアドレスキューレジスタ３１から読み出されたバ
ッファアドレスは管理制御部４５ｂにより制御され、つ
まり、状態値検査部４２ｂがバッファアドレス使用状態
記憶部４１を参照して、アドレスキューレジスタ３１か
ら読み出されたバッファアドレスの使用状態が使用中で
あれば、バッファアドレスが正しいと判別して、バッフ
ァアドレスを状態値登録部４４ｂを通してバッファアド
レス使用状態記憶部４１に未使用として登録し、バッフ
ァアドレスの示す共有バッファ３４内の場所のセルを出
力する。もし、各出線３８に対応するアドレスキューレ
ジスタ３１から読み出されたバッファアドレスの使用状
態が未使用であれば、バッファアドレスが誤りであると
判別して異常バッファアドレス廃棄処理部４３ｂで廃棄
処理を行う。
【００１７】このように、図３のＡＴＭスイッチにおけ
るバッファアドレス使用状態記憶部４１は、ビット誤り
を含むバッファアドレスや重複したバッファアドレスの
ような共有バッファのアドレス指定誤りを判別するため
に用いられている。
るバッファアドレス使用状態記憶部４１は、ビット誤り
を含むバッファアドレスや重複したバッファアドレスの
ような共有バッファのアドレス指定誤りを判別するため
に用いられている。
【００１８】
【発明が解決しようとする課題】従来のＡＴＭスイッチ
における問題点は、共有バッファのアドレス指定誤りを
検出するために、新たにメモリを実装する必要があり、
回路規模が増大することである。その理由は、ＡＴＭス
イッチ内で使用する全てのバッファアドレスの使用／未
使用を示すバッファアドレス使用状態記憶部を設けて、
共有バッファのアドレス指定誤りを検出していることに
ある。
における問題点は、共有バッファのアドレス指定誤りを
検出するために、新たにメモリを実装する必要があり、
回路規模が増大することである。その理由は、ＡＴＭス
イッチ内で使用する全てのバッファアドレスの使用／未
使用を示すバッファアドレス使用状態記憶部を設けて、
共有バッファのアドレス指定誤りを検出していることに
ある。
【００１９】したがって、本発明の目的は、ＡＴＭスイ
ッチの回路規模を小型化し、且つ、ＡＴＭスイッチの信
頼性を向上することにある。
ッチの回路規模を小型化し、且つ、ＡＴＭスイッチの信
頼性を向上することにある。
【００２０】
【課題を解決するための手段】そのため、本発明は、固
定長の通信データであるセルを入力順に空きアドレスに
格納する共有バッファと、この共有バッファに前記各セ
ルが書き込まれるごとに前記セル内の同報先情報に対応
した同報回数を書き込み前記共有バッファから前記各セ
ルが読み出されるごとに前記同報回数を読み出し減算し
て書き戻す同報回数カウント手段と、を備え、複数の入
線から入力した前記セルを前記同報先情報に対応した出
線にスイッチング出力し前記各同報回数に対応して前記
空きアドレスを判定するＡＴＭ（Asynchronous Transfe
r Mode）スイッチにおいて、前記同報回数カウント手段
が、前記セルの入力時または出力時に前記共有バッファ
のアドレス指定誤りを前記各同報回数に基づき判別して
いる。
定長の通信データであるセルを入力順に空きアドレスに
格納する共有バッファと、この共有バッファに前記各セ
ルが書き込まれるごとに前記セル内の同報先情報に対応
した同報回数を書き込み前記共有バッファから前記各セ
ルが読み出されるごとに前記同報回数を読み出し減算し
て書き戻す同報回数カウント手段と、を備え、複数の入
線から入力した前記セルを前記同報先情報に対応した出
線にスイッチング出力し前記各同報回数に対応して前記
空きアドレスを判定するＡＴＭ（Asynchronous Transfe
r Mode）スイッチにおいて、前記同報回数カウント手段
が、前記セルの入力時または出力時に前記共有バッファ
のアドレス指定誤りを前記各同報回数に基づき判別して
いる。
【００２１】また、前記同報回数カウント手段が、前記
共有バッファから前記各セルが読み出され前記同報先情
報に対応した出線に出力されるごとに前記各同報回数が
０であるか否かを検査する出力側同報回数検査手段を備
えている。
共有バッファから前記各セルが読み出され前記同報先情
報に対応した出線に出力されるごとに前記各同報回数が
０であるか否かを検査する出力側同報回数検査手段を備
えている。
【００２２】また、前記同報回数カウント手段が、入力
された前記各セルが前記共有バッファに書き込まれる前
に前記空きアドレスに対応した前記同報回数を読み出し
この同報回数が０以外であるか否かを検査する入力側同
報回数検査手段を備えている。
された前記各セルが前記共有バッファに書き込まれる前
に前記空きアドレスに対応した前記同報回数を読み出し
この同報回数が０以外であるか否かを検査する入力側同
報回数検査手段を備えている。
【００２３】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は、本発明のＡＴＭスイッチの１実
施形態を示すブロック図である。図１を参照すると、本
実施形態のＡＴＭスイッチは、図２の従来のＡＴＭスイ
ッチと同じく、空きアドレスキューレジスタ１０，アド
レスキューレジスタ１１１〜１１Ｎ，セル書込み制御部
１２，セル読出し制御部１３，共有バッファ１４，多重
器１７，分離器１８，および，同報回数カウント手段と
を備えている。さらに、この同報回数カウント手段は、
図２の従来のＡＴＭスイッチと同じく、同報回数書込み
部２１，同報回数減算部２２を備えると共に、入力側同
報回数検査部２３，出力側同報回数検査部２４を備えて
いる。これら入力側同報回数検査部２３，出力側同報回
数検査部２４と、それら関連ブロック以外は、図２の従
来のＡＴＭスイッチと同じであるので、重複説明を省略
する。
して説明する。図１は、本発明のＡＴＭスイッチの１実
施形態を示すブロック図である。図１を参照すると、本
実施形態のＡＴＭスイッチは、図２の従来のＡＴＭスイ
ッチと同じく、空きアドレスキューレジスタ１０，アド
レスキューレジスタ１１１〜１１Ｎ，セル書込み制御部
１２，セル読出し制御部１３，共有バッファ１４，多重
器１７，分離器１８，および，同報回数カウント手段と
を備えている。さらに、この同報回数カウント手段は、
図２の従来のＡＴＭスイッチと同じく、同報回数書込み
部２１，同報回数減算部２２を備えると共に、入力側同
報回数検査部２３，出力側同報回数検査部２４を備えて
いる。これら入力側同報回数検査部２３，出力側同報回
数検査部２４と、それら関連ブロック以外は、図２の従
来のＡＴＭスイッチと同じであるので、重複説明を省略
する。
【００２４】入力側同報回数検査部２３は、入力された
各セルが共有バッファ１４に書き込まれる前に、空きア
ドレスキューレジスタ１０の空きアドレスに対応した同
報回数を読み出し、この同報回数が０以外であるか否か
を検査し、その検査結果をセル書込み制御部１２に出力
する。このセル書込み制御部１２において、同報回数が
０以外である場合、アドレス指定誤りが発生していると
判別される。このとき、この空きアドレスを入力セルの
書込みアドレスとして出力せず、空きアドレスキューレ
ジスタ１０内の次の空きアドレスを入力セルの書込みア
ドレスとして共有バッファ１４に出力すると共に、この
書込みアドレスをセル読出し時の読出しアドレスとして
入力セル内の出力先情報に対応したアドレスキューレジ
スタ１１１〜１１Ｎに格納する。または、ＡＴＭスイッ
チシステムとしてアドレス指定誤りが発生していること
を示すアラーム信号が出される。
各セルが共有バッファ１４に書き込まれる前に、空きア
ドレスキューレジスタ１０の空きアドレスに対応した同
報回数を読み出し、この同報回数が０以外であるか否か
を検査し、その検査結果をセル書込み制御部１２に出力
する。このセル書込み制御部１２において、同報回数が
０以外である場合、アドレス指定誤りが発生していると
判別される。このとき、この空きアドレスを入力セルの
書込みアドレスとして出力せず、空きアドレスキューレ
ジスタ１０内の次の空きアドレスを入力セルの書込みア
ドレスとして共有バッファ１４に出力すると共に、この
書込みアドレスをセル読出し時の読出しアドレスとして
入力セル内の出力先情報に対応したアドレスキューレジ
スタ１１１〜１１Ｎに格納する。または、ＡＴＭスイッ
チシステムとしてアドレス指定誤りが発生していること
を示すアラーム信号が出される。
【００２５】出力側同報回数検査部２４は、共有バッフ
ァ１４から各セルが読み出され入力セル内の同報先情報
に対応した出線に出力されるごとに、共有バッファ１４
から読み出された各同報回数が０であるか否かを検査
し、その検査結果をセル読出し制御部１３に出力する。
このセル読出し制御部１３において、同報回数が０であ
る場合、アドレス指定誤りが発生していると判別され
る。このとき、セル読出し時の読出しアドレスは、共有
バッファ１４の空きアドレスとして、空きアドレスキュ
ーレジスタ１０に格納されず、後に、入力セルの書込み
アドレスとして再利用されない。または、ＡＴＭスイッ
チシステムとしてアドレス指定誤りが発生していること
を示すアラーム信号が出される。
ァ１４から各セルが読み出され入力セル内の同報先情報
に対応した出線に出力されるごとに、共有バッファ１４
から読み出された各同報回数が０であるか否かを検査
し、その検査結果をセル読出し制御部１３に出力する。
このセル読出し制御部１３において、同報回数が０であ
る場合、アドレス指定誤りが発生していると判別され
る。このとき、セル読出し時の読出しアドレスは、共有
バッファ１４の空きアドレスとして、空きアドレスキュ
ーレジスタ１０に格納されず、後に、入力セルの書込み
アドレスとして再利用されない。または、ＡＴＭスイッ
チシステムとしてアドレス指定誤りが発生していること
を示すアラーム信号が出される。
【００２６】次に、本実施形態のＡＴＭスイッチの動作
について、図１を参照して説明する。本実施形態のＡＴ
Ｍスイッチでは、同報回数カウント手段を構成する共有
バッファ１４内の同報回数格納領域に格納された同報回
数が、バッファアドレスが未使用の状態であるとき０に
対応させ、使用中の状態であるとき１以上に対応させて
いるので、共有バッファ１４内の同報回数格納領域は、
スイッチ動作が開始される前に、予め０に初期化され
る。
について、図１を参照して説明する。本実施形態のＡＴ
Ｍスイッチでは、同報回数カウント手段を構成する共有
バッファ１４内の同報回数格納領域に格納された同報回
数が、バッファアドレスが未使用の状態であるとき０に
対応させ、使用中の状態であるとき１以上に対応させて
いるので、共有バッファ１４内の同報回数格納領域は、
スイッチ動作が開始される前に、予め０に初期化され
る。
【００２７】まず、セルの入力時の動作を説明する。入
線１９１〜１９Ｎから入力されるセルは、多重器１７を
通り、空きアドレスキューレジスタ１０から取り出され
た空きアドレスが正しいバッファアドレスであれば、こ
の空きアドレスを書込みアドレスとして共有バッファ１
４内のセル格納領域に格納される。
線１９１〜１９Ｎから入力されるセルは、多重器１７を
通り、空きアドレスキューレジスタ１０から取り出され
た空きアドレスが正しいバッファアドレスであれば、こ
の空きアドレスを書込みアドレスとして共有バッファ１
４内のセル格納領域に格納される。
【００２８】このときの動作をより具体的に説明する
と、空きアドレスの示す共有バッファ１４内のセル格納
領域に対応する同報回数格納領域に格納された同報回数
を入力側同報回数検査部２３で検査した結果、同報回数
が０であれば、バッファアドレスが未使用である、すな
わち正しい空きアドレスと判別して、この空きアドレス
を書込みアドレスとして共有バッファ１４内のセル格納
部１５に入力セルを書き込み、入力セル内の同報先情報
に対応した同報回数を共有バッファ１４内の同報回数格
納領域に同報回数書込み部２１により書き込み、この書
込みアドレスを同報先の全てのアドレスキューレジスタ
１１１〜１１Ｎにセル読出し時の読出しアドレスとして
格納する。もし、入力側同報回数検査部２３で検査した
結果、同報回数カウント手段が０でなければ、空きアド
レスキューレジスタから取り出した空きアドレスである
にもかかわらず使用中を示していることになるので、バ
ッファのアドレス指定誤りが発生していると判別でき
る。
と、空きアドレスの示す共有バッファ１４内のセル格納
領域に対応する同報回数格納領域に格納された同報回数
を入力側同報回数検査部２３で検査した結果、同報回数
が０であれば、バッファアドレスが未使用である、すな
わち正しい空きアドレスと判別して、この空きアドレス
を書込みアドレスとして共有バッファ１４内のセル格納
部１５に入力セルを書き込み、入力セル内の同報先情報
に対応した同報回数を共有バッファ１４内の同報回数格
納領域に同報回数書込み部２１により書き込み、この書
込みアドレスを同報先の全てのアドレスキューレジスタ
１１１〜１１Ｎにセル読出し時の読出しアドレスとして
格納する。もし、入力側同報回数検査部２３で検査した
結果、同報回数カウント手段が０でなければ、空きアド
レスキューレジスタから取り出した空きアドレスである
にもかかわらず使用中を示していることになるので、バ
ッファのアドレス指定誤りが発生していると判別でき
る。
【００２９】次に、セルの出力時の動作を説明する。出
力セルは、対応するアドレスキューレジスタ１１１〜１
１Ｎから読出しアドレスを共有バッファ１４に出力しそ
のセル格納領域からセルを取り出し、分離器１８を通し
て、対応する出線２０１〜２０Ｎに出力される。
力セルは、対応するアドレスキューレジスタ１１１〜１
１Ｎから読出しアドレスを共有バッファ１４に出力しそ
のセル格納領域からセルを取り出し、分離器１８を通し
て、対応する出線２０１〜２０Ｎに出力される。
【００３０】このときの動作をより具体的に説明する
と、アドレスキューレジスタ１１１〜１１Ｎからの読出
しアドレスの示す共有バッファ１４内のセル格納領域に
対応する同報回数格納領域の同報回数を出力側同報回数
検査部２４で検査した結果、同報回数が０でなければ、
アドレスキューレジスタ１１１〜１１Ｎからの読出しア
ドレスが使用中である、すなわち正しい読出しアドレス
と判別して、同報回数を同報回数減算部２２により１減
算した後、同報回数格納領域に書き戻してセルを出力す
る。このとき、減算の結果、同報回数カウント手段が０
であるならば、同報先の全ての出線１８にセルが出力さ
れたことになるので、この読出しアドレスを空きアドレ
スとして空きアドレスキューレジスタ１０に格納する。
もし、出力側同報回数カウント手段検査部２４で検査し
た結果、同報回数格納領域の同報回数が０であれば、ア
ドレスキューレジスタ１１１〜１１Ｎからの読出しアド
レスであるにも拘わらず未使用を示していることになる
ので、バッファのアドレス指定誤りが発生していると判
別できる。
と、アドレスキューレジスタ１１１〜１１Ｎからの読出
しアドレスの示す共有バッファ１４内のセル格納領域に
対応する同報回数格納領域の同報回数を出力側同報回数
検査部２４で検査した結果、同報回数が０でなければ、
アドレスキューレジスタ１１１〜１１Ｎからの読出しア
ドレスが使用中である、すなわち正しい読出しアドレス
と判別して、同報回数を同報回数減算部２２により１減
算した後、同報回数格納領域に書き戻してセルを出力す
る。このとき、減算の結果、同報回数カウント手段が０
であるならば、同報先の全ての出線１８にセルが出力さ
れたことになるので、この読出しアドレスを空きアドレ
スとして空きアドレスキューレジスタ１０に格納する。
もし、出力側同報回数カウント手段検査部２４で検査し
た結果、同報回数格納領域の同報回数が０であれば、ア
ドレスキューレジスタ１１１〜１１Ｎからの読出しアド
レスであるにも拘わらず未使用を示していることになる
ので、バッファのアドレス指定誤りが発生していると判
別できる。
【００３１】本実施形態のＡＴＭスイッチでは、同報回
数カウント手段を構成する共有バッファ１４内の同報回
数格納領域に、同報回数として、バッファアドレス未使
用の状態であるとき０が格納され、バッファアドレス使
用中の状態であるとき１以上が格納されている。これに
より、共有バッファ１４のアドレスの使用状態を把握で
き、共有バッファ１４のアドレス指定誤りを検出するこ
とができる。したがって、共有バッファ１４の他に、空
きアドレスキューレジスタ１０，アドレスキューレジス
タ１１１〜１１ＮをＲＡＭ素子で構成した場合、仮に、
ＲＡＭ素子がソフトエラーなどで誤動作したとしても、
共有バッファ１４のアドレス指定誤りを検出することが
でき、ＡＴＭスイッチの回路規模を小型化し、且つ、Ａ
ＴＭスイッチの信頼性を向上できる。
数カウント手段を構成する共有バッファ１４内の同報回
数格納領域に、同報回数として、バッファアドレス未使
用の状態であるとき０が格納され、バッファアドレス使
用中の状態であるとき１以上が格納されている。これに
より、共有バッファ１４のアドレスの使用状態を把握で
き、共有バッファ１４のアドレス指定誤りを検出するこ
とができる。したがって、共有バッファ１４の他に、空
きアドレスキューレジスタ１０，アドレスキューレジス
タ１１１〜１１ＮをＲＡＭ素子で構成した場合、仮に、
ＲＡＭ素子がソフトエラーなどで誤動作したとしても、
共有バッファ１４のアドレス指定誤りを検出することが
でき、ＡＴＭスイッチの回路規模を小型化し、且つ、Ａ
ＴＭスイッチの信頼性を向上できる。
【００３２】なお、本実施形態のＡＴＭスイッチでは、
入出力両側に、それぞれ、入力側同報回数検査部２３，
出力側同報回数検査部２４を設けたが、本発明のＡＴＭ
スイッチの他の実施形態として、出力側同報回数検査部
２４のみを設け、共有バッファ内の同報回数格納領域の
初期化を不要にし、回路構成をさらに簡単化することも
できる。また、入力側同報回数検査部２３のみを設け、
回路構成を簡単化することもできる。
入出力両側に、それぞれ、入力側同報回数検査部２３，
出力側同報回数検査部２４を設けたが、本発明のＡＴＭ
スイッチの他の実施形態として、出力側同報回数検査部
２４のみを設け、共有バッファ内の同報回数格納領域の
初期化を不要にし、回路構成をさらに簡単化することも
できる。また、入力側同報回数検査部２３のみを設け、
回路構成を簡単化することもできる。
【００３３】
【発明の効果】本発明のＡＴＭスイッチによる効果は、
ＡＴＭスイッチの回路規模を小型化し、且つ、ＡＴＭス
イッチの信頼性を向上できることである。その理由は、
共有バッファ方式のＡＴＭスイッチが持つ同報回数カウ
ント手段を、同報回数のカウントだけでなく、共有バッ
ファのアドレス使用／未使用の状態の判別にも用いてい
るため、共有バッファのアドレス指定誤りを検出すると
き、共有バッファのアドレス使用／未使用の状態を記憶
するメモリが不要になるためである。
ＡＴＭスイッチの回路規模を小型化し、且つ、ＡＴＭス
イッチの信頼性を向上できることである。その理由は、
共有バッファ方式のＡＴＭスイッチが持つ同報回数カウ
ント手段を、同報回数のカウントだけでなく、共有バッ
ファのアドレス使用／未使用の状態の判別にも用いてい
るため、共有バッファのアドレス指定誤りを検出すると
き、共有バッファのアドレス使用／未使用の状態を記憶
するメモリが不要になるためである。
【図１】本発明のＡＴＭスイッチの１実施形態を示すブ
ロック図である。
ロック図である。
【図２】従来のＡＴＭスイッチの構成例１を示すブロッ
ク図である。
ク図である。
【図３】従来のＡＴＭスイッチの構成例２を示すブロッ
ク図である。
ク図である。
１０，３０ 空きアドレスキューレジスタ １１１〜１１Ｎ，３１ アドレスキューレジスタ １２ セル書込み制御部 １３ セル読出し制御部 １４，３４ 共有バッファ １７，３５ 多重器 １８，３６ 分離器 １９１〜１９Ｎ，３７ 入線 ２０１〜２０Ｎ，３８ 出線 ２１ 同報回数書込み部 ２２ 同報回数減算部 ２３ 入力側同報回数検査部 ２４ 出力側同報回数検査部 ３２ 書込みバッファアドレスレジスタ ３３ 読出しバッファアドレスレジスタ ４０ バッファアドレス管理部 ４１ バッファアドレス使用状態記憶部 ４２ａ〜４２ｂ 状態値検査部 ４３ａ〜４３ｂ 異常バッファアドレス廃棄処理部 ４４ａ〜４４ｂ 状態値登録部 ４５ａ〜４５ｂ 管理制御部
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28 H04L 12/24 H04L 12/26
Claims (3)
- 【請求項１】 固定長の通信データであるセルを入力順
に空きアドレスに格納する共有バッファと、この共有バ
ッファに前記各セルが書き込まれるごとに前記セル内の
同報先情報に対応した同報回数を書き込み前記共有バッ
ファから前記各セルが読み出されるごとに前記同報回数
を読み出し減算して書き戻す同報回数カウント手段と、
を備え、複数の入線から入力した前記セルを前記同報先
情報に対応した出線にスイッチング出力し前記各同報回
数に対応して前記空きアドレスを判定するＡＴＭ（Asyn
chronous Transfer Mode）スイッチにおいて、前記同報
回数カウント手段が、前記セルの入力時または出力時に
前記共有バッファのアドレス指定誤りを前記各同報回数
に基づき判別することを特徴とするＡＴＭスイッチ。 - 【請求項２】 前記同報回数カウント手段が、前記共有
バッファから前記各セルが読み出され前記同報先情報に
対応した出線に出力されるごとに前記各同報回数が０で
あるか否かを検査する出力側同報回数検査手段を備え
る、請求項１記載のＡＴＭスイッチ。 - 【請求項３】 前記同報回数カウント手段が、入力され
た前記各セルが前記共有バッファに書き込まれる前に前
記空きアドレスに対応した前記同報回数を読み出しこの
同報回数が０以外であるか否かを検査する入力側同報回
数検査手段を備える、請求項１または２記載のＡＴＭス
イッチ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21628496A JP2928165B2 (ja) | 1996-08-16 | 1996-08-16 | Ａｔｍスイッチ |
| EP19970114080 EP0841783A3 (en) | 1996-08-16 | 1997-08-14 | ATM switch capable of detecting addressing errors |
| US08/914,800 US6034959A (en) | 1996-08-16 | 1997-08-15 | ATM switch capable of detecting addressing errors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21628496A JP2928165B2 (ja) | 1996-08-16 | 1996-08-16 | Ａｔｍスイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1065674A JPH1065674A (ja) | 1998-03-06 |
| JP2928165B2 true JP2928165B2 (ja) | 1999-08-03 |
Family
ID=16686130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21628496A Expired - Fee Related JP2928165B2 (ja) | 1996-08-16 | 1996-08-16 | Ａｔｍスイッチ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6034959A (ja) |
| EP (1) | EP0841783A3 (ja) |
| JP (1) | JP2928165B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3504161B2 (ja) * | 1998-10-02 | 2004-03-08 | 富士通株式会社 | アドレス障害監視装置及びａｔｍスイッチ装置 |
| JP3455474B2 (ja) * | 1999-08-27 | 2003-10-14 | 株式会社沖コムテック | ディジタル交換装置およびその装置のデータ交換方法 |
| US20030163618A1 (en) * | 2002-02-27 | 2003-08-28 | Vishal Anand | Shared queue for multiple input-streams |
| US20080301328A1 (en) * | 2004-04-27 | 2008-12-04 | Russ Craig F | Method and system for improved communication between central processing units and input/output processors |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4637024A (en) * | 1984-11-02 | 1987-01-13 | International Business Machines Corporation | Redundant page identification for a catalogued memory |
| JPS62159550A (ja) * | 1986-01-07 | 1987-07-15 | Hitachi Ltd | パケツト蓄積交換ノ−ドの同報通信処理方式 |
| JP2738064B2 (ja) * | 1989-10-06 | 1998-04-08 | 日本電信電話株式会社 | 共通バッファ型スイッチ |
| EP0447769A3 (en) * | 1990-03-12 | 1994-12-21 | Sel Alcatel Ag | Method and circuit arrangement for managing uniform unities and switching element |
| JP3104429B2 (ja) * | 1992-10-08 | 2000-10-30 | 株式会社日立製作所 | コピー機能を有する共通バッファ形ａｔｍスイッチ及びそのコピー方法 |
| ES2110140T3 (es) * | 1993-05-11 | 1998-02-01 | Siemens Ag | Procedimiento para la deteccion de errores de direccionamiento para un aparato electrico. |
| JPH07321795A (ja) * | 1994-05-20 | 1995-12-08 | Nec Corp | バッファアドレス管理方法 |
| JP2669348B2 (ja) * | 1994-06-17 | 1997-10-27 | 日本電気株式会社 | 同報制御方式 |
| JP2842522B2 (ja) * | 1995-12-06 | 1999-01-06 | 日本電気株式会社 | Ａｔｍスイッチ及びその制御方法 |
-
1996
- 1996-08-16 JP JP21628496A patent/JP2928165B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-14 EP EP19970114080 patent/EP0841783A3/en not_active Withdrawn
- 1997-08-15 US US08/914,800 patent/US6034959A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0841783A2 (en) | 1998-05-13 |
| EP0841783A3 (en) | 1999-01-13 |
| JPH1065674A (ja) | 1998-03-06 |
| US6034959A (en) | 2000-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4933932A (en) | Buffer queue write pointer control circuit notably for self-channelling packet time-division switching system | |
| EP0323248B1 (en) | Time division switching for multi-channel calls using two time switch memories acting as a frame aligner | |
| US7502380B2 (en) | Packet handler | |
| WO1998036357A1 (en) | Shared memory control using multiple linked lists with pointers, status flags, memory block counters and parity | |
| JP2865692B2 (ja) | スイッチングシステム及びその構成方法 | |
| US5668798A (en) | Multiplexed TC sublayer for ATM switch | |
| US5214640A (en) | High-speed packet switching system | |
| KR100216371B1 (ko) | 고장 감내형 대용량 ATM 스위치 및 2nXn 다중화스위치에서의 셀프라우팅 방법 | |
| JP2928165B2 (ja) | Ａｔｍスイッチ | |
| JP2618328B2 (ja) | Ａｔｍプレーン組み合わせフィルタおよびａｔｍセルを組み合わせる方法 | |
| JPH09330274A (ja) | ダイナミックｒａｍ内のパリティ検査論理回路用装置及び方法 | |
| US6611930B1 (en) | Linked lists diagnostics | |
| US5724353A (en) | Self-routing switch method and circuit for an ATM switch | |
| JP2824483B2 (ja) | Ａｔｍ交換機におけるスイッチ診断方式 | |
| JP3103298B2 (ja) | Ａｔｍスイッチのアドレス生成回路 | |
| JP2873229B2 (ja) | バッファメモリ制御装置 | |
| JPH06284453A (ja) | Ａｔｍセルスイッチ | |
| KR100251735B1 (ko) | 에이티엠 스위치에서 저장영역 손실방지 장치 및방법 | |
| EP0422910A2 (en) | High capacity memory based packet switches | |
| JPH11102325A (ja) | メモリ監視方式 | |
| JP2908642B2 (ja) | ２重到着セル検出装置 | |
| USRE36716E (en) | Switching system for switching cells having error detection apparatus | |
| JPH09284308A (ja) | Ａｔｍセルルーティング制御方法及び制御装置 | |
| KR100405847B1 (ko) | 에이티엠 시스템의 가입자 보드 트래픽 제어 장치 및 방법 | |
| JPH01270431A (ja) | 高速パケット交換スイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990420 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |