KR100251735B1 - 에이티엠 스위치에서 저장영역 손실방지 장치 및방법 - Google Patents

에이티엠 스위치에서 저장영역 손실방지 장치 및방법 Download PDF

Info

Publication number
KR100251735B1
KR100251735B1 KR1019970075959A KR19970075959A KR100251735B1 KR 100251735 B1 KR100251735 B1 KR 100251735B1 KR 1019970075959 A KR1019970075959 A KR 1019970075959A KR 19970075959 A KR19970075959 A KR 19970075959A KR 100251735 B1 KR100251735 B1 KR 100251735B1
Authority
KR
South Korea
Prior art keywords
address
memory
controller
multiplexer
normal
Prior art date
Application number
KR1019970075959A
Other languages
English (en)
Other versions
KR19990055983A (ko
Inventor
정재훈
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970075959A priority Critical patent/KR100251735B1/ko
Priority to US09/222,666 priority patent/US6480496B1/en
Publication of KR19990055983A publication Critical patent/KR19990055983A/ko
Application granted granted Critical
Publication of KR100251735B1 publication Critical patent/KR100251735B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/108—ATM switching elements using shared central buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H04L49/309—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야
메모리 주소 재생장치 및 방법
나. 발명이 해결하고자 하는 기술적 과제
공통 메모리의 주소를 주기적으로 검사하여 폐기된 주소를 재생하는 장치 및 방법.
다. 발명의 해결방법의 요지
공통 메모리를 가지는 에이티엠 스위치에서 공통 메모리와 동일한 주소를 갖는 주소 메모리를 구비하고, 어드레스 체커에서 읽기 주소가 오류로 검사되면 주소를 폐기하고 정상으로 검사되면 주소 메모리의 주소를 정상으로 설정한다. 또한 제어부에서 소정의 주기마다 주소 메모리를 검사하여 오류로 설정된 주소를 정상주소로 수정하여 유휴 주소 저장기로 출력하고 다시 주소 메모리를 오류 상태로 변환하여 폐기된 주소를 재생하여 사용하는 장치 및 방법.
라. 발명의 중요한 용도
공통 메모리 구조를 가지는 에이티엠 스위치.

Description

에이티엠 스위치에서 저장영역 손실방지 장치 및 방법
본 발명은 공유 버퍼 구조를 가지는 에이티엠 스위치에서 셀 저장영역의 관리 장치 및 방법에 관한 것으로, 특히 셀 저장영역이 감소되는 것을 방지하기 위한 장치 및 방법에 관한 것이다.
통상적으로 에이티엠 스위치는 인입되는 셀의 해더를 조사하여 해더에 저장된 주소에 따라 출력포트를 결정한다. 이때 상기 인입된 셀 데이터는 공통 메모리부에 저장된다. 또한 상기 공통 메모리부에 저장된 셀 데이터의 주소(Adress)는 출력포트의 숫자로 구비된 어드레스 레지스터에 출력포트에 대응하는 위치의 레지스터에 저장된다. 상기 각 레지스터에 저장된 주소는 리드 시간 발생부(Read Time Generator Unit)에서 발생된 독취신호에 의해 상기 저장된 주소를 멀티플렉서로 출력하며, 상기 멀티 플렉서는 상기 입력된 주소를 상기 공통 메모리와 어드레스 체커로 출력한다. 따라서 상기 공통 메모리에서는 상기 주소에 저장된 데이터를 디멀티플렉서를 통해 역다중화하고, 각 출력포트로 출력한다. 또한 상기 어드레스 체커는 상기 입력된 주소 데이터가 오류 데이터인가를 검사하고, 오류 데이터인 경우 상기 오류 데이터를 폐기하며 오류 데이터가 아닌 경우 유휴 주소 저장기(IAP:Idel Adress Pool)로 출력한다. 따라서 상기 유휴 주소 저장기는 상기 공통 메모리의 데이터의 기록이 가능한 주소를 저장하고 있다. 상술한 과정에서 어드레스 체커는 상기 입력된 주소가 오류 데이터라고 검사되면 상기 주소 데이터를 폐기하게 된다.
따라서 상기 어드레스 체커에서 주소가 오류로 검사될 때마다 상기 공통 메모리에 저장할 유휴 주소는 계속 감소하게 된다. 이러한 경우 상기 시스템의 운용자는 공통 메모리의 영역을 복구하기 위해 소정의 시간마다 상기 스위치가 실장된 보드를 상기 시스템으로부터 탈장하거나 또는 상기 시스템을 리셋하여 상기 유휴 주소 저장기를 리셋하여야 하는 불편함이 있었다.
따라서 본 발명의 목적은 에이티엠 스위치에서 상기 시스템의 탈장 및 리셋하지 않고 공통 메모리의 유휴 주소를 재생하여 사용하는 장치 및 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 제1방안은 공통 메모리 구조를 가지는 에이티엠 스위치 장치가, 제2멀티플렉서로부터 다중화되어 수신되는 읽기 주소신호로부터 정상적인 주소인가를 검사하여 정상인 주소인 경우 제1 및 제2주소 변환신호를 출력하는 어드레스 체커와, 상기 어드래스 체커로부터 수신된 제2주소 변환신호에 따라 주소값을 정상주소로 변환하는 주소 메모리와, 상기 주소 메모리를 소정의 시간마다 검사하여 비정상 주소로 저장된 주소를 수정하여 주소 복원신호를 출력하는 제어부와, 상기 제1주소 변환신호 및 상기 주소 복원신호를 수신하여 유휴 주소 저장기로 유휴 주소를 출력하는 주소 멀티플렉서로 이루어짐을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 제2방안은 주소 메모리와 어드레스 체커와 주소 멀티플렉서 및 주소 메모리를 검색하여 주소를 복구하기 위한 제어부를 구비한 공통 메모리 구조를 가지는 에이티엠 스위치에서 공통 메모리 손실방지 방법에 있어서, 상기 제어부의 타이머가 동작중에 상기 어드레스 체커는 다중화된 읽기 주소를 수신하여 상기 수신된 읽기 주소신호가 정상 주소인가를 검사하는 단계와, 상기 검사결과 정상 주소인 경우 주소 메모리의 해당 영역을 정상 주소로 기록하고 비정상 주소인 경우 주소를 폐기하는 단계와, 상기 제어부의 상기 타이머가 종료되면 상기 제어부는 상기 주소 메모리의 주소를 순차적으로 검색하는 단계와, 상기 검색중 비정상 주소가 검사될 경우 해당 주소를 정상 주소로 수정하여 수정 주소신호를 출력하는 단계로 이루어짐을 특징으로 한다.
도 1은 본 발명의 바람직한 실시예에 따른 에이티엠 공통 버퍼 스위치의 블록 구성도.
도 2는 본 발명의 바람직한 실시예에 따른 손실된 주소의 복구시 제어 흐름도.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 1은 본 발명의 바람직한 실시예에 따른 에이티엠 공통 버퍼 스위치의 블록 구성도이다.
에이티엠 스위치로 인입되는 셀은 53바이트로 구성되며, 5바이트의 해더와 48바이트의 데이터 저장영역으로 구성된다. 먼저 상기 셀들이 상기 스위치로 입력되어 공통 메모리에 저장되는 흐름을 설명한다.
상기 구조를 가지는 셀들은 다수의 입력포트 IPORT0, IPORT1, IPORT2, …, IPORTN을 통해 제1멀티플렉서(MUX_1) 10으로 입력된다. 상기 제1멀티플렉서 10은 상기 입력된 셀들을 해더와 데이터로 구분하여 상기 구분된 해더는 해더 변환부(Head Convertor) 11로 출력하며, 동시에 상기 구분된 데이터는 공통 메모리부(Common Memory) 12로 출력한다. 따라서 상기 해더 변환부는 상기 제1멀티플렉서 10으로부터 수신된 해더를 분석하고, 상기 분석결과 유효환 셀인 경우 유휴 주소 저장기(IAP:Idle Adress Pool) 30으로 유휴 주소를 상기 공통 메모리부 12로 출력하도록 하는 제어신호를 발생한다. 또한 상기 해더 변환부 11은 상기 해더의 검사에 의해 상기 입력된 셀의 출력포트를 결정한다. 상기 해더 변환부 11은 상기 출력포트에 대응하여 구성된 주소 저장 레지스터로 상기 입력된 셀의 데이터가 저장된 주소를 기록한다.
상기 주소 저장 레지스터는 선입선출(FIFO:First In First Out)의 구조를 가지며, 하나의 주소 저장 레지스터는 하나의 출력포트에 일대일 대응된다. 따라서 이를 예를들어 설명하면 AFIFO_0 20은 출력포트 OPORT0와 대응되며, AFIFO_1 21은 출력포트 OPORT1과 대응된다. 이를 도시하면 하기 표 1과 같다.
입력포트 입력 데이터 주소 레지스터 저장주소 출력포트
IPORT0 유효 AFIFO_2 a OPERT_2
IPORT1 무효
IPORT2 유효 AFIFO_0 d OPERT_0
··· ··· ··· ··· ···
IPORTN 유효 AFIFO_1 m OPERT_1
각 입력포트로 입력된 데이터는 상기 제1멀티플렉서에서 해더와 데이터로 구분되어 입력되며, 입력데이터의 유효 및 무효 검사는 상기 해더 변환부 11에서 수행한다. 또한 상기 데이터가 유효 데이터인 경우 출력 포트를 결정하며, 상기 출력포트에 대응하여 존재하는 주소 저장 레지스터에 주소기록 제어신호를 출력하며 동시에 상기 유휴 주소 저장기 30으로 유휴 주소를 출력하는 신호를 발생한다. 따라서 상기 유휴 주소 저장기 30에서 출력되는 유휴 주소는 상기 선택된 주소 저장 레지스터에 상기 공통 메모리의 주소가 저장되며, 상기 공통 메모리 12는 상기 제1멀티플렉서 10으로부터 입력되는 데이터를 상기 주소에 저장한다. 또한 상기 유휴 주소 저장기 30은 유휴 주소를 출력하면 상기 출력된 주소를 삭제한다. 상술한 과정을 통해 상기 유휴 주소 저장기 30은 계속적으로 상기 공통 메모리에 저장할 주소를 출력하며, 동시에 상기 출력할 데이터는 출력 포트에 대응하여 상기 데이터가 저장된 주소를 순차적으로 저장한다.
다음으로 상기 공통 메모리에 저장된 데이터가 출력되는 흐름을 살펴본다.
리드 시간 발생부 50은 상기 주소 저장 레지스터에 저장된 주소를 읽기위한 읽기신호를 발생하여 상기 각 주소 저장 레지스터들로 순차적으로 출력한다. 그러면 상기 주소 저장 레지스터에서는 상기 저장된 주소들중 먼저 저장된 주소를 먼저 출력한다. 상기 각 주소 저장 레지스터의 출력은 제2멀티플렉서 40으로 출력한다. 이때 상기 주소 저장 레지스터의 출력은 상기 데이터가 저장된 주소와 출력포트를 결정하기 위한 데이터가 된다. 상기 제2멀티플렉서 40은 상기 주소 저장 레지스터들로부터 입력된 주소들을 다중화하여 상기 공통 메모리부 12 및 어드레스 체커 41로 읽기 주소신호를 출력한다. 따라서 상기 공통 메모리부 12는 상기 입력된 어드레스와 출력포트의 데이터를 결합하여 디멀티플렉서 13으로 출력한다. 상기 디멀티플렉서 13은 상기 공통 메모리 12로부터 수신되는 데이터를 역다중화하여 해당되는 각 출력포트로 출력한다.
한편 상기 어드레스 체커(Adress Checker) 41은 상기 제2멀티플렉서 40으로부터 수신된 주소가 정상적인 주소인가를 검사한다. 상기 어드레스 체커 41은 입력되는 주소가 정상적인 주소인 경우 주소 메모리 110으로 제2주소 변환신호를 출력하며 주소 멀티플렉서 130으로 제1주소변환신호를 출력한다. 상기 주소 메모리 110은 본 발명에 따라 상기 공통 메모리부 12의 주소와 동일한 주소를 저장하고 있으며, 초기상태에서 모든 메모리 영역이 오류 상태로 설정되어 있다. 상기 주소 메모리 110에 저장된 오류 영역을 1로 셋하며, 정상 영역을 0으로 리셋으로 설정하여 설명한다. 따라서 상기 어드레스 체커 41은 상기 수신된 주소가 정상적인 주소로 검사되면 상기 제2주소변환 신호를 출력하여 상기 주소 메모리 110의 주소를 0으로 리셋한다. 또한 상기 주소 멀티플렉서 130은 상기 어드레스 체커 41로부터 수신된 제2주소 변환신호를 상기 유휴 주소 저장기 30으로 출력한다. 따라서 상기 유휴 주소 저장기 30은 상기 공통 메모리 12에 데이터가 기록되었다가 상기 디멀티플렉서 13으로 출력된 영역의 주소를 수신하여 유휴 주소로 저장하게 된다. 한편 상기 어드레스 체커 41에서 상기 수신된 주소가 비정상적인 주소로 검사되면 상기 비정상적인 주소는 폐기된다. 이때 폐기되는 주소는 상기 공통 메모리부 12가 하드웨어적으로 이상이 발생하여 폐기되는 것이 아니라 상기 제2멀티플렉서로부터 입력된 주소가 정확한 주소가 아니기 때문에 폐기된다.
제어부 120은 소정의 시간마다 상기 주소 메모리 110을 검사하여 1로 셋되어 있는 주소를 검사하고, 상기 셋되어 있는 주소를 수정하여 상기 주소 멀티플렉서 130으로 출력한다. 따라서 상기 주소 멀티플렉서 130은 상기 제어부 120으로부터 수신된 주소를 상기 유휴 주소 저장기 30으로 출력한다. 또한 상기 제어부 120은 상기 주소 메모리 110의 검사가 종료되면 상기 주소 메모리를 다시 오류 주소로 모두 변환한다.
도 2는 본 발명의 바람직한 실시예에 따른 손실된 주소의 복구시 제어 흐름도이다.
이하 도 1내지 도 2를 참조하여 본 발명을 상세히 설명한다.
상기 제어부 120은 200단계에서 내부에 구비된 타이머를 동작시키며 소정의 시간으로 설정된 상기 주소 메모리 110의 검사시간이 되는가를 검사한다. 상기 타이머가 동작되는 동안 상기 어드레스 체커 41은 202단계에서 상기 제2멀티플렉서 40으로부터 수신되는 읽기주소 신호를 수신하여 어드래스가 정상인가를 검사한다. 상기 검사결과 읽기 어드래스가 정상인 경우 상기 주소 메모리 110의 해당 어드래스를 리셋한다. 상기 주소 메모리 110을 수정하며, 상기 제어부 120은 206단계에서 상기 설정된 타이머가 0이 되는가를 검사한다. 상기 제어부 120은 상기 검사결과 상기 타이머가 0이 되면 208단계로 진행하여 주소 메모리 110을 검색한다. 상기 제어부 120은 상기 주소 메모리 110을 하나씩 순차적으로 검색하며, 1로 셋되어 있는 주소가 존재하는가를 검사한다. 상기 검사결과 1로 셋되어 있는 주소가 존재할 경우 212단계로 진행하고, 1로 셋되어 있지 않을 경우 216단계로 진행한다. 상기 제어부 120은 상기 210단계에서 212단계로 진행하면 해당 주소를 수정하고, 214단계로 진행하여 상기 수정된 주소를 상기 주소 멀티플렉서 130으로 출력하고, 208단계로 진행한다. 따라서 상기 주소 멀티플렉서 130은 상기 주소를 수신하여 유휴 주소 저장기 30으로 출력한다.
한편 상기 제어부 120은 상기 210단계에서 216단계로 진행하면 상기 검사된 주소가 마지막 주소인가를 검사한다. 상기 제어부 120은 상기 검사결과 검색된 주소가 마지막 주소인 경우 218단계로 진행하고 상기 검사결과 상기 검색된 주소가 마지막 주소가 아닌 경우 208단계로 진행한다. 상기 제어부 120은 상기 216단계에서 218단계로 진행하면 상기 주소 메모리 110의 모든 주소를 1로 셋하며 상기 타이머를 소정의 설정된 시간으로 셋하고 200단계로 진행한다.
상술한 바와같이 상기 주소 메모리와 상기 주소 메모리를 소정의 주기로 검사하여 주소를 재생하는 제어부를 둠으로써 운용자가 시스템을 탈장하거나 또는 시스템의 리셋없이 주소를 다시 복구할 수 있는 잇점이 있다.

Claims (5)

  1. 공통 메모리 구조를 가지는 에이티엠 스위치 장치에 있어서,
    제2멀티플렉서로부터 다중화되어 수신되는 읽기 주소신호로부터 정상적인 주소인가를 검사하여 정상인 주소인 경우 제1 및 제2주소 변환신호를 출력하는 어드레스 체커와,
    상기 어드래스 체커로부터 수신된 제2주소 변환신호에 따라 주소값을 정상주소로 변환하는 주소 메모리와,
    상기 주소 메모리를 소정의 시간마다 검사하여 비정상 주소로 저장된 주소를 수정하여 주소 복원신호를 출력하는 제어부와,
    상기 제1주소 변환신호 및 상기 주소 복원신호를 수신하여 유휴 주소 저장기로 유휴 주소를 출력하는 주소 멀티플렉서로 구성됨을 특징으로 하는 에이티엠 스위치에서 저장영역 손실방지 장치.
  2. 제1항에 있어서,
    상기 제2멀티플렉서로부터 수신된 읽기 주소신호가 비정상인 경우 상기 수신된 주소를 폐기함을 특징으로 하는 에이티엠 스위치에서 저장영역 손실방지 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 제1주소 변환신호가 상기 공통 메모리에 저장가능 영역을 알리기 위해 상기 유휴 주소 저장기로 출력되는 주소임을 특징으로 하는 에이티엠 스위치에서 저장영역 손실방지 장치.
  4. 주소 메모리와 어드레스 체커와 주소 멀티플렉서 및 주소 메모리를 검색하여 주소를 복구하기 위한 제어부를 구비한 공통 메모리 구조를 가지는 에이티엠 스위치에서 공통 메모리 손실방지 방법에 있어서,
    상기 제어부의 타이머가 동작중에 상기 어드레스 체커는 다중화된 읽기 주소를 수신하여 상기 수신된 읽기 주소신호가 정상 주소인가를 검사하는 단계와,
    상기 검사결과 정상 주소인 경우 주소 메모리의 해당 영역을 정상 주소로 기록하고 비정상 주소인 경우 주소를 폐기하는 단계와,
    상기 제어부의 상기 타이머가 종료되면 상기 제어부는 상기 주소 메모리의 주소를 순차적으로 검색하는 단계와,
    상기 검색중 비정상 주소가 검사될 경우 해당 주소를 정상 주소로 수정하여 수정 주소신호를 출력하는 단계로 이루어짐을 특징으로 하는 에이티엠 스위치에서 저장영역 손실방지 방법.
  5. 제4항에 있어서,
    상기 주소를 검색하며 검색된 주소가 마지작 주소인가를 검사하는 단계와,
    상기 검사된 주소가 마지막 주소인 경우 상기 주소 메모리의 주소를 모두 오류 주소로 변환하고 타이머를 셋하는 단계를 더 구비함을 특징으로 하는 에이티엠 스위치에서 저장영역 손실방지 방법.
KR1019970075959A 1997-12-29 1997-12-29 에이티엠 스위치에서 저장영역 손실방지 장치 및방법 KR100251735B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970075959A KR100251735B1 (ko) 1997-12-29 1997-12-29 에이티엠 스위치에서 저장영역 손실방지 장치 및방법
US09/222,666 US6480496B1 (en) 1997-12-29 1998-12-29 Apparatus and method for restoring cell storage regions in an ATM switch and method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075959A KR100251735B1 (ko) 1997-12-29 1997-12-29 에이티엠 스위치에서 저장영역 손실방지 장치 및방법

Publications (2)

Publication Number Publication Date
KR19990055983A KR19990055983A (ko) 1999-07-15
KR100251735B1 true KR100251735B1 (ko) 2000-04-15

Family

ID=19529120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075959A KR100251735B1 (ko) 1997-12-29 1997-12-29 에이티엠 스위치에서 저장영역 손실방지 장치 및방법

Country Status (2)

Country Link
US (1) US6480496B1 (ko)
KR (1) KR100251735B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6792449B2 (en) * 2001-06-28 2004-09-14 Microsoft Corporation Startup methods and apparatuses for use in streaming content
EP2295227A3 (en) * 2002-12-03 2018-04-04 Stratasys Ltd. Apparatus and method for printing of three-dimensional objects

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2865692B2 (ja) * 1989-02-22 1999-03-08 株式会社日立製作所 スイッチングシステム及びその構成方法
US5365519A (en) * 1991-03-05 1994-11-15 Hitachi, Ltd. ATM switch1ng system connectable to I/O links having different transmission rates
USRE36716E (en) * 1987-07-15 2000-05-30 Hitachi, Ltd. Switching system for switching cells having error detection apparatus
JP2865706B2 (ja) 1989-05-31 1999-03-08 株式会社日立製作所 スイツチングシステム
EP0447769A3 (en) * 1990-03-12 1994-12-21 Sel Alcatel Ag Method and circuit arrangement for managing uniform unities and switching element
JP3069389B2 (ja) * 1991-05-27 2000-07-24 富士通株式会社 Ａｔｍセル誤り処理システム
US5481536A (en) 1993-10-29 1996-01-02 Siemens Aktiengesellschaft Method for restoring a prescribed sequence for unordered cell streams in ATM switching technology
CA2145017C (en) * 1994-03-31 2000-02-15 Masaru Murakami Cell multiplexer having cell delineation function
US5719890A (en) * 1995-06-01 1998-02-17 Micron Technology, Inc. Method and circuit for transferring data with dynamic parity generation and checking scheme in multi-port DRAM
JP3133234B2 (ja) 1995-07-13 2001-02-05 株式会社東芝 Ａｔｍスイッチのアドレス生成回路
JP3103298B2 (ja) 1995-07-17 2000-10-30 株式会社東芝 Ａｔｍスイッチのアドレス生成回路

Also Published As

Publication number Publication date
US6480496B1 (en) 2002-11-12
KR19990055983A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR100251735B1 (ko) 에이티엠 스위치에서 저장영역 손실방지 장치 및방법
KR100194634B1 (ko) 선입선출에서 읽기-쓰기 포인터의 오류검출 및 자동복구장치
JPH07321795A (ja) バッファアドレス管理方法
US5590279A (en) Memory data copying apparatus
JP2928165B2 (ja) Ａｔｍスイッチ
US7246289B2 (en) Memory integrity self checking in VT/TU cross-connect
JPH11102325A (ja) メモリ監視方式
KR0121094B1 (ko) 메모리 테스트 방법
JPH09284308A (ja) Ａｔｍセルルーティング制御方法及び制御装置
JP3161415B2 (ja) パケット信号のルーティング装置における自己診断方法
JP3315469B2 (ja) 初回モニタリングセル判定回路
JPH0658622B2 (ja) メモリ監視回路
JPH0955077A (ja) Ｉｃメモリカード
JP3682009B2 (ja) セルバッファ制御装置及びセルバッファ制御方法
SU1387047A1 (ru) Запоминающее устройство с обходом дефектных элементов пам ти
JPS63163556A (ja) メモリ監視装置
KR100228312B1 (ko) 교환기에서 내부 프로세서간 통신 네트워크 브리지
KR100258560B1 (ko) 비동기식 전달 모드 셀 수신 시스템에 있어서 더미셀 제거장치
JPH09224039A (ja) 遅延優先制御バッファの無瞬断切替装置及び切替方法
JP2956669B2 (ja) 集線出力バッファ型ａｔｍスイッチ
SU826425A1 (ru) Запоминанмцее устройство с блошровкой неисправных ячеек памяти
GB2084771A (en) Improvements in or relating to circuit arrangements for detecting malfunctioning in direct data controllers of microprocessor systems
JPS63156465A (ja) 時間スイツチ回路のデ−タ格納域監視方式
KR20000044348A (ko) 공통 메모리 버퍼형 비동기 전송 모드 스위치에서어드레스를 복구하는 장치
JPH0696112A (ja) ベクトルデータ処理回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061220

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee