JPH09224039A - 遅延優先制御バッファの無瞬断切替装置及び切替方法 - Google Patents
遅延優先制御バッファの無瞬断切替装置及び切替方法Info
- Publication number
- JPH09224039A JPH09224039A JP5385496A JP5385496A JPH09224039A JP H09224039 A JPH09224039 A JP H09224039A JP 5385496 A JP5385496 A JP 5385496A JP 5385496 A JP5385496 A JP 5385496A JP H09224039 A JPH09224039 A JP H09224039A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- priority
- signal
- write
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
Abstract
(57)【要約】
【課題】 無瞬断切り替えの際の、セルの出力順序の正
確な遅延優先順位を保証する遅延優先制御バッファの無
瞬断切替装置及び切替方法を提供する。 【解決手段】 運用系バッファ部１０と、予備系バッフ
ァ部２０とを備え、運用系バッファ部１０は、複数の優
先バッファ１１〜１ｎを備え、優先バッファ１１〜１ｎ
の各々は、位相合わせ用セルの入力に応じて信号セルの
滞留を示す滞留量情報信号を出力するセル滞留量演算回
路１１５を備え、予備系バッファ部２０は、運用系バッ
ファ部１０の優先バッファ１１〜１ｎに対応する複数の
優先バッファ２１〜２ｎを備え、優先バッファ２１〜２
ｎの各々は、対応する優先バッファ１１〜１ｎのセル滞
留量演算回路１１５が出力した滞留量情報信号にしたが
って自優先バッファ２１〜２ｎからの信号セルの読み出
しを制御する読出開始アドレス演算回路２１６を備え
る。
確な遅延優先順位を保証する遅延優先制御バッファの無
瞬断切替装置及び切替方法を提供する。 【解決手段】 運用系バッファ部１０と、予備系バッフ
ァ部２０とを備え、運用系バッファ部１０は、複数の優
先バッファ１１〜１ｎを備え、優先バッファ１１〜１ｎ
の各々は、位相合わせ用セルの入力に応じて信号セルの
滞留を示す滞留量情報信号を出力するセル滞留量演算回
路１１５を備え、予備系バッファ部２０は、運用系バッ
ファ部１０の優先バッファ１１〜１ｎに対応する複数の
優先バッファ２１〜２ｎを備え、優先バッファ２１〜２
ｎの各々は、対応する優先バッファ１１〜１ｎのセル滞
留量演算回路１１５が出力した滞留量情報信号にしたが
って自優先バッファ２１〜２ｎからの信号セルの読み出
しを制御する読出開始アドレス演算回路２１６を備え
る。
Description
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、ＡＴＭスイッチに
おける多重化された遅延優先バッファの運用状態の切り
替えを位相合わせセルを用いて行う遅延優先制御バッフ
ァの無瞬断切替装置及び切替方法に関する。
おける多重化された遅延優先バッファの運用状態の切り
替えを位相合わせセルを用いて行う遅延優先制御バッフ
ァの無瞬断切替装置及び切替方法に関する。
【０００２】
【従来の技術】ＡＴＭ（非同期転送モード）による伝送
システムにおいて、信頼性の向上のために多重化された
遅延優先バッファの運用状態を切り替える場合、信号セ
ルの欠落や重複を防止するために無瞬断切り替えを行う
ことが必要である。
システムにおいて、信頼性の向上のために多重化された
遅延優先バッファの運用状態を切り替える場合、信号セ
ルの欠落や重複を防止するために無瞬断切り替えを行う
ことが必要である。
【０００３】従来のＡＴＭスイッチに用いられる無瞬断
切替装置は、運用状態にあり信号セルの伝送を制御する
運用系バッファ部の主信号セル保持メモリと、非運用状
態にあり信号セルの伝送を制御していない予備系バッフ
ァ部の主信号セル保持メモリとの位相を合わせるため
に、切り替えの実行時に、位相合わせセルを用いて、予
備系バッファ部の主信号セル保持メモリをリセットして
いる。
切替装置は、運用状態にあり信号セルの伝送を制御する
運用系バッファ部の主信号セル保持メモリと、非運用状
態にあり信号セルの伝送を制御していない予備系バッフ
ァ部の主信号セル保持メモリとの位相を合わせるため
に、切り替えの実行時に、位相合わせセルを用いて、予
備系バッファ部の主信号セル保持メモリをリセットして
いる。
【０００４】図２は、従来の遅延優先制御バッファの無
瞬断切替装置を搭載するＡＴＭスイッチの１構成例を示
すブロック図である。
瞬断切替装置を搭載するＡＴＭスイッチの１構成例を示
すブロック図である。
【０００５】図２に示すように、ＡＴＭスイッチは、運
用系バッファ部１０と予備系バッファ部２０とを備え、
それぞれ複数の優先バッファ部１１〜１ｎ、２１〜２ｎ
を備える。各優先バッファ部１１〜１ｎ、及び優先バッ
ファ部２１〜２ｎは、それぞれ同じ構成を有する。
用系バッファ部１０と予備系バッファ部２０とを備え、
それぞれ複数の優先バッファ部１１〜１ｎ、２１〜２ｎ
を備える。各優先バッファ部１１〜１ｎ、及び優先バッ
ファ部２１〜２ｎは、それぞれ同じ構成を有する。
【０００６】従来の無瞬断切替装置は、運用系バッファ
部１０に搭載された、入力セルの中から位相合わせ用セ
ルを検出する位相合わせセル検出回路３１、入力された
セルを蓄積する主信号セル保持メモリ１１１、主信号セ
ル保持メモリ１１１を制御する書込アドレスカウンタ１
１２及び読出アドレスカウンタ１１３、書込アドレスを
保持する書込アドレス保持回路１１４、主信号セル保持
メモリ１１１内に滞留している位相合わせ前の主信号セ
ルの量を計測するセル滞留量演算回路１１５、及び予備
系バッファ部２０におけるセルの読み出しを抑制する読
出停止信号を送信する読出停止信号生成回路４０と、予
備系バッファ部２０に搭載された、位相合わせセル検出
回路３２、主信号セル保持メモリ２１１、書込アドレス
カウンタ２１２、及び読出アドレスカウンタ２１３とを
備える。以上の構成のうち、主信号セル保持メモリ１１
１、書込アドレスカウンタ１１２、読出アドレスカウン
タ１１３、書込アドレス保持回路１１４、及びセル滞留
量演算回路１１５は、各優先バッファ部１１〜１ｎにそ
れぞれ設けられる。また、主信号セル保持メモリ２１
１、書込アドレスカウンタ２１２、及び読出アドレスカ
ウンタ２１３は、各優先バッファ部２１〜２ｎにそれぞ
れ設けられる。
部１０に搭載された、入力セルの中から位相合わせ用セ
ルを検出する位相合わせセル検出回路３１、入力された
セルを蓄積する主信号セル保持メモリ１１１、主信号セ
ル保持メモリ１１１を制御する書込アドレスカウンタ１
１２及び読出アドレスカウンタ１１３、書込アドレスを
保持する書込アドレス保持回路１１４、主信号セル保持
メモリ１１１内に滞留している位相合わせ前の主信号セ
ルの量を計測するセル滞留量演算回路１１５、及び予備
系バッファ部２０におけるセルの読み出しを抑制する読
出停止信号を送信する読出停止信号生成回路４０と、予
備系バッファ部２０に搭載された、位相合わせセル検出
回路３２、主信号セル保持メモリ２１１、書込アドレス
カウンタ２１２、及び読出アドレスカウンタ２１３とを
備える。以上の構成のうち、主信号セル保持メモリ１１
１、書込アドレスカウンタ１１２、読出アドレスカウン
タ１１３、書込アドレス保持回路１１４、及びセル滞留
量演算回路１１５は、各優先バッファ部１１〜１ｎにそ
れぞれ設けられる。また、主信号セル保持メモリ２１
１、書込アドレスカウンタ２１２、及び読出アドレスカ
ウンタ２１３は、各優先バッファ部２１〜２ｎにそれぞ
れ設けられる。
【０００７】次に、従来のＡＴＭスイッチにおける遅延
優先バッファの無瞬断切り替えの動作を説明する。
優先バッファの無瞬断切り替えの動作を説明する。
【０００８】遅延優先バッファの切り替えを指示する位
相合わせ用セルが運用系バッファ部１０と予備系バッフ
ァ部２０にそれぞれ入力されると、位相合わせセル検出
回路３１、３２が入力した位相合わせ用セルを検出し、
切り替え動作を実行する。
相合わせ用セルが運用系バッファ部１０と予備系バッフ
ァ部２０にそれぞれ入力されると、位相合わせセル検出
回路３１、３２が入力した位相合わせ用セルを検出し、
切り替え動作を実行する。
【０００９】まず、運用系バッファ部１０において、位
相合わせ用セル検出回路３１は、位相合わせ用セルを検
出すると、書込アドレス保持回路１１４に書込トリガ信
号を通知する。また、位相合わせ用セルは、位相合わせ
用セル検出回路３１から優先度の最も高い優先バッファ
部１１に振り分けられ、主信号セル保持回路１１１に書
き込まれる。書込アドレス保持回路１１４は、位相合わ
せ用セル検出回路３１から書込トリガ信号を受け取った
時点の書込アドレスカウンタ１１２のカウンタ値を保持
する。
相合わせ用セル検出回路３１は、位相合わせ用セルを検
出すると、書込アドレス保持回路１１４に書込トリガ信
号を通知する。また、位相合わせ用セルは、位相合わせ
用セル検出回路３１から優先度の最も高い優先バッファ
部１１に振り分けられ、主信号セル保持回路１１１に書
き込まれる。書込アドレス保持回路１１４は、位相合わ
せ用セル検出回路３１から書込トリガ信号を受け取った
時点の書込アドレスカウンタ１１２のカウンタ値を保持
する。
【００１０】切り替え動作の実行中において、書込トリ
ガ信号発信前に到着した主信号セルが優先順位の低い優
先バッファ１１〜１ｎに滞留している場合、書込トリガ
信号発信後に到着した主信号セルが優先順位の高い優先
バッファ１１〜１ｎに滞留しても、書込トリガ信号発信
前に主信号セルが到着した優先順位の低い優先バッファ
から読み出しを行う。
ガ信号発信前に到着した主信号セルが優先順位の低い優
先バッファ１１〜１ｎに滞留している場合、書込トリガ
信号発信後に到着した主信号セルが優先順位の高い優先
バッファ１１〜１ｎに滞留しても、書込トリガ信号発信
前に主信号セルが到着した優先順位の低い優先バッファ
から読み出しを行う。
【００１１】セル滞留量演算回路１１５は、書込トリガ
信号を受け付けると、書込アドレス保持回路１１４に保
持された書込アドレスカウンタ１１２のカウンタ値と、
読出アドレスカウンタ１１３からの値とを比較し、読出
アドレスが保持された書込アドレスと一致するまで、位
相合わせセルより前に主信号セル保持メモリ１１１に書
き込まれたセルの滞留量情報信号を出力する。読出停止
信号生成回路４０は、全ての優先バッファ１１〜１ｎの
セル滞留量演算回路１１５から出力されるセル滞留量情
報信号を入力して監視し、全てのセル滞留量演算回路１
１５の比較値が“０”となるまで読出停止信号を出力す
る。出力された読出停止信号は、予備系バッファ部２０
の優先バッファ２１〜２ｎの読出アドレスカウンタ２１
３に送られる。
信号を受け付けると、書込アドレス保持回路１１４に保
持された書込アドレスカウンタ１１２のカウンタ値と、
読出アドレスカウンタ１１３からの値とを比較し、読出
アドレスが保持された書込アドレスと一致するまで、位
相合わせセルより前に主信号セル保持メモリ１１１に書
き込まれたセルの滞留量情報信号を出力する。読出停止
信号生成回路４０は、全ての優先バッファ１１〜１ｎの
セル滞留量演算回路１１５から出力されるセル滞留量情
報信号を入力して監視し、全てのセル滞留量演算回路１
１５の比較値が“０”となるまで読出停止信号を出力す
る。出力された読出停止信号は、予備系バッファ部２０
の優先バッファ２１〜２ｎの読出アドレスカウンタ２１
３に送られる。
【００１２】一方、予備系バッファ部２０において、位
相合わせセル検出回路３２は、位相合わせ用セルを検出
すると、全ての優先バッファ部２１〜２ｎの書込アドレ
スカウンタ２１２に書込カウンタリセット信号を通知す
る。優先バッファ部２１〜２ｎは、位相合わせセル検出
回路３２から書込カウンタリセット信号を受け取ると、
書込アドレスカウンタ２１２をリセットし、位相合わせ
用セルの後の到着セルをアドレス初期値から書き込む。
相合わせセル検出回路３２は、位相合わせ用セルを検出
すると、全ての優先バッファ部２１〜２ｎの書込アドレ
スカウンタ２１２に書込カウンタリセット信号を通知す
る。優先バッファ部２１〜２ｎは、位相合わせセル検出
回路３２から書込カウンタリセット信号を受け取ると、
書込アドレスカウンタ２１２をリセットし、位相合わせ
用セルの後の到着セルをアドレス初期値から書き込む。
【００１３】予備系バッファ部２０の読出アドレスカウ
ンタ２１３は、運用系バッファ部１０の読出停止信号生
成回路４０から出力された読出停止信号を入力すると、
リセットを行い、アドレスを初期値に戻す。そして、読
出停止信号が入力されている間カウントを停止する。読
出停止信号の入力がなくなると、主信号セル保持回路２
１１からのセルの読み出しをアドレス初期値から開始す
る。
ンタ２１３は、運用系バッファ部１０の読出停止信号生
成回路４０から出力された読出停止信号を入力すると、
リセットを行い、アドレスを初期値に戻す。そして、読
出停止信号が入力されている間カウントを停止する。読
出停止信号の入力がなくなると、主信号セル保持回路２
１１からのセルの読み出しをアドレス初期値から開始す
る。
【００１４】
【発明が解決しようとする課題】しかし、上述した従来
の遅延優先制御バッファの無瞬断切替装置は、予備系バ
ッファ部の全優先バッファ部についてリセットを行い、
位相合わせセルの入力前に運用系バッファ部に滞留して
いた全てのセルを優先的に出力させるため、位相合わせ
セル入力後に、すでにセルを滞留させている運用系バッ
ファ部の優先バッファよりも優先度の高い優先バッファ
に主信号セルが入力された場合、当該セルの出力順序に
関して正確な遅延優先順位を保証することができないと
いう欠点があった。
の遅延優先制御バッファの無瞬断切替装置は、予備系バ
ッファ部の全優先バッファ部についてリセットを行い、
位相合わせセルの入力前に運用系バッファ部に滞留して
いた全てのセルを優先的に出力させるため、位相合わせ
セル入力後に、すでにセルを滞留させている運用系バッ
ファ部の優先バッファよりも優先度の高い優先バッファ
に主信号セルが入力された場合、当該セルの出力順序に
関して正確な遅延優先順位を保証することができないと
いう欠点があった。
【００１５】本発明は、上記従来の欠点を解決し、無瞬
断切り替えを行った際のセルの出力順序の正確な遅延優
先順位を保証することのできる遅延優先制御バッファの
無瞬断切替装置及び切替方法を提供することを目的とす
る。
断切り替えを行った際のセルの出力順序の正確な遅延優
先順位を保証することのできる遅延優先制御バッファの
無瞬断切替装置及び切替方法を提供することを目的とす
る。
【００１６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の遅延優先制御バッファの無瞬断切替装置
は、信号セルの伝送を実行する運用系バッファ部と、必
要に応じて該信号セルの伝送を引き継ぐ予備系バッファ
部とを備え、前記運用系バッファ部は、入力した信号セ
ルの中から位相合わせ用セルを検出し書込トリガ信号を
出力する位相合わせセル検出手段と、入力した信号セル
の伝送制御を行う複数の優先バッファとを備え、前記複
数の優先バッファの各々は、入力されたセルを蓄積する
主信号セル保持メモリと、前記主信号セル保持メモリを
制御する書込アドレスカウンタ及び読出アドレスカウン
タと、前記位相合わせセル検出手段が出力した書込トリ
ガ信号を受信した場合に、前記書込アドレスカウンタに
記憶されている書込アドレスを保持する書込アドレス保
持手段と、前記位相合わせセル検出手段が出力した書込
トリガ信号を受信した場合に、前記主信号セル保持メモ
リ内に滞留している位相合わせ前の主信号セルの量を認
識し、該主信号セルの滞留を示す滞留量情報信号を出力
するセル滞留量演算手段とを備え、前記予備系バッファ
部は、入力した信号セルの中から位相合わせ用セルを検
出し書込トリガ信号を出力する位相合わせセル検出手段
と、入力した信号セルの伝送制御を行う、前記運用系バ
ッファ部の優先バッファに対応する複数の優先バッファ
とを備え、前記複数の優先バッファの各々は、前記運用
系バッファ部の優先バッファと同様の、主信号セル保持
メモリと、書込アドレスカウンタと、読出アドレスカウ
ンタと、書込アドレス保持手段とを備えると共に、前記
書込トリガ信号と前記運用系バッファ部の対応する優先
バッファのセル滞留量演算手段が出力した滞留量情報信
号とを受信して、該滞留量情報信号にしたがって前記読
出アドレスカウンタを制御することにより、自優先バッ
ファの主信号セル保持メモリからの主信号セルの読出を
制御する読出開始アドレス演算手段を備える。
め、本発明の遅延優先制御バッファの無瞬断切替装置
は、信号セルの伝送を実行する運用系バッファ部と、必
要に応じて該信号セルの伝送を引き継ぐ予備系バッファ
部とを備え、前記運用系バッファ部は、入力した信号セ
ルの中から位相合わせ用セルを検出し書込トリガ信号を
出力する位相合わせセル検出手段と、入力した信号セル
の伝送制御を行う複数の優先バッファとを備え、前記複
数の優先バッファの各々は、入力されたセルを蓄積する
主信号セル保持メモリと、前記主信号セル保持メモリを
制御する書込アドレスカウンタ及び読出アドレスカウン
タと、前記位相合わせセル検出手段が出力した書込トリ
ガ信号を受信した場合に、前記書込アドレスカウンタに
記憶されている書込アドレスを保持する書込アドレス保
持手段と、前記位相合わせセル検出手段が出力した書込
トリガ信号を受信した場合に、前記主信号セル保持メモ
リ内に滞留している位相合わせ前の主信号セルの量を認
識し、該主信号セルの滞留を示す滞留量情報信号を出力
するセル滞留量演算手段とを備え、前記予備系バッファ
部は、入力した信号セルの中から位相合わせ用セルを検
出し書込トリガ信号を出力する位相合わせセル検出手段
と、入力した信号セルの伝送制御を行う、前記運用系バ
ッファ部の優先バッファに対応する複数の優先バッファ
とを備え、前記複数の優先バッファの各々は、前記運用
系バッファ部の優先バッファと同様の、主信号セル保持
メモリと、書込アドレスカウンタと、読出アドレスカウ
ンタと、書込アドレス保持手段とを備えると共に、前記
書込トリガ信号と前記運用系バッファ部の対応する優先
バッファのセル滞留量演算手段が出力した滞留量情報信
号とを受信して、該滞留量情報信号にしたがって前記読
出アドレスカウンタを制御することにより、自優先バッ
ファの主信号セル保持メモリからの主信号セルの読出を
制御する読出開始アドレス演算手段を備える。
【００１７】また、他の態様では、前記セル滞留量演算
手段は、前記書込アドレスカウンタに記憶されたアドレ
スと前記読出アドレスカウンタに記憶されたアドレスと
が一致するまで滞留量情報信号を出力して、前記予備系
バッファ部の対応する優先バッファの読出開始アドレス
演算手段に送信し、前記読出開始アドレス演算手段は、
前記運用系バッファ部の対応する優先バッファのセル滞
留量演算手段から送られた滞留量情報信号を受信してい
る間は、前記自優先バッファの読出アドレスカウンタの
動作を停止させ、前記自優先バッファの主信号セル保持
メモリからの主信号セルの読出を抑制する。
手段は、前記書込アドレスカウンタに記憶されたアドレ
スと前記読出アドレスカウンタに記憶されたアドレスと
が一致するまで滞留量情報信号を出力して、前記予備系
バッファ部の対応する優先バッファの読出開始アドレス
演算手段に送信し、前記読出開始アドレス演算手段は、
前記運用系バッファ部の対応する優先バッファのセル滞
留量演算手段から送られた滞留量情報信号を受信してい
る間は、前記自優先バッファの読出アドレスカウンタの
動作を停止させ、前記自優先バッファの主信号セル保持
メモリからの主信号セルの読出を抑制する。
【００１８】さらに他の態様では、前期読出開始アドレ
ス演算手段は、前記書込アドレス保持手段に保持された
前記書込アドレスカウンタのアドレス値から滞留量情報
信号の値を減算することにより読出アドレスを生成し、
前記滞留量情報信号の値が“０”となった場合に、生成
した読出アドレスを前記読出アドレスカウンタに記憶さ
せる。
ス演算手段は、前記書込アドレス保持手段に保持された
前記書込アドレスカウンタのアドレス値から滞留量情報
信号の値を減算することにより読出アドレスを生成し、
前記滞留量情報信号の値が“０”となった場合に、生成
した読出アドレスを前記読出アドレスカウンタに記憶さ
せる。
【００１９】また、上記の目的を達成する本発明の遅延
優先制御バッファの無瞬断切替方法は、信号セルの伝送
を実行する運用系バッファ部と、必要に応じて該信号セ
ルの伝送を引き継ぐ予備系バッファ部とを備え、前記運
用系バッファ部は、入力した信号セルの中から位相合わ
せ用セルを検出し書込トリガ信号を出力する位相合わせ
セル検出手段と、入力した信号セルの伝送制御を行う複
数の優先バッファとを備え、前記位相合わせセル検出手
段が位相合わせ用セルを検出して書込トリガ信号を出力
するステップと、前記複数の優先バッファの各々におい
て、前記位相合わせセル検出手段が出力した書込トリガ
信号を受信した場合に、前記書込アドレスカウンタに記
憶されている書込アドレスを保持するステップと、前記
複数の優先バッファの各々において、前記位相合わせセ
ル検出手段が出力した書込トリガ信号を受信した場合
に、前記主信号セル保持メモリ内に滞留している位相合
わせ前の主信号セルの量を認識し、該主信号セルの滞留
を示す滞留量情報信号を出力するステップとを備え、前
記予備系バッファ部は、入力した信号セルの中から位相
合わせ用セルを検出し書込トリガ信号を出力する位相合
わせセル検出手段と、入力した信号セルの伝送制御を行
う、前記運用系バッファ部の優先バッファに対応する複
数の優先バッファとを備え、前記位相合わせセル検出手
段が位相合わせ用セルを検出して書込トリガ信号を出力
するステップと、前記複数の優先バッファの各々におい
て、前記位相合わせセル検出手段が出力した書込トリガ
信号を受信した場合に、前記書込アドレスカウンタに記
憶されている書込アドレスを保持するステップと、前記
複数の優先バッファの各々において、前記運用系バッフ
ァ部の対応する優先バッファのセル滞留量演算手段が出
力した滞留量情報信号とを受信した場合に、該滞留量情
報信号にしたがって前記読出アドレスカウンタを制御す
ることにより、自優先バッファの主信号セル保持メモリ
からの主信号セルの読出を制御するステップとを備え
る。
優先制御バッファの無瞬断切替方法は、信号セルの伝送
を実行する運用系バッファ部と、必要に応じて該信号セ
ルの伝送を引き継ぐ予備系バッファ部とを備え、前記運
用系バッファ部は、入力した信号セルの中から位相合わ
せ用セルを検出し書込トリガ信号を出力する位相合わせ
セル検出手段と、入力した信号セルの伝送制御を行う複
数の優先バッファとを備え、前記位相合わせセル検出手
段が位相合わせ用セルを検出して書込トリガ信号を出力
するステップと、前記複数の優先バッファの各々におい
て、前記位相合わせセル検出手段が出力した書込トリガ
信号を受信した場合に、前記書込アドレスカウンタに記
憶されている書込アドレスを保持するステップと、前記
複数の優先バッファの各々において、前記位相合わせセ
ル検出手段が出力した書込トリガ信号を受信した場合
に、前記主信号セル保持メモリ内に滞留している位相合
わせ前の主信号セルの量を認識し、該主信号セルの滞留
を示す滞留量情報信号を出力するステップとを備え、前
記予備系バッファ部は、入力した信号セルの中から位相
合わせ用セルを検出し書込トリガ信号を出力する位相合
わせセル検出手段と、入力した信号セルの伝送制御を行
う、前記運用系バッファ部の優先バッファに対応する複
数の優先バッファとを備え、前記位相合わせセル検出手
段が位相合わせ用セルを検出して書込トリガ信号を出力
するステップと、前記複数の優先バッファの各々におい
て、前記位相合わせセル検出手段が出力した書込トリガ
信号を受信した場合に、前記書込アドレスカウンタに記
憶されている書込アドレスを保持するステップと、前記
複数の優先バッファの各々において、前記運用系バッフ
ァ部の対応する優先バッファのセル滞留量演算手段が出
力した滞留量情報信号とを受信した場合に、該滞留量情
報信号にしたがって前記読出アドレスカウンタを制御す
ることにより、自優先バッファの主信号セル保持メモリ
からの主信号セルの読出を制御するステップとを備え
る。
【００２０】
【発明の実施の形態】以下、本発明の実施例について図
面を参照して詳細に説明する。
面を参照して詳細に説明する。
【００２１】図１は、本発明の１実施例による遅延優先
バッファの無瞬断切替装置を搭載するＡＴＭスイッチの
構成を示すブロック図である。
バッファの無瞬断切替装置を搭載するＡＴＭスイッチの
構成を示すブロック図である。
【００２２】図示のように、ＡＴＭスイッチは、運用系
バッファ部１０と予備系バッファ部２０とを備え、それ
ぞれ複数の優先バッファ部１１〜１ｎ、２１〜２ｎを備
える。各優先バッファ部１１〜１ｎ、及び優先バッファ
部２１〜２ｎは、それぞれ同じ構成を有する。
バッファ部１０と予備系バッファ部２０とを備え、それ
ぞれ複数の優先バッファ部１１〜１ｎ、２１〜２ｎを備
える。各優先バッファ部１１〜１ｎ、及び優先バッファ
部２１〜２ｎは、それぞれ同じ構成を有する。
【００２３】本実施例の無瞬断切替装置は、運用系バッ
ファ部１０に搭載された、入力セルの中から位相合わせ
用セルを検出する位相合わせセル検出回路３１、入力さ
れたセルを蓄積する主信号セル保持メモリ１１１、主信
号セル保持メモリ１１１を制御する書込アドレスカウン
タ１１２及び読出アドレスカウンタ１１３、書込アドレ
スを保持する書込アドレス保持回路１１４、及び主信号
セル保持メモリ１１１内に滞留している位相合わせ前の
主信号セルの量を認識するセル滞留量演算回路１１５
と、予備系バッファ部２０に搭載された、位相合わせセ
ル検出回路３２、主信号セル保持メモリ２１１、書込ア
ドレスカウンタ２１２、読出アドレスカウンタ２１３、
書込アドレス保持回路２１４、及び読出アドレスカウン
タ２１３を制御する読出開始アドレス演算回路２１６と
を備えて構成される。以上の構成のうち、主信号セル保
持メモリ１１１、書込アドレスカウンタ１１２、読出ア
ドレスカウンタ１１３、書込アドレス保持回路１１４、
及びセル滞留量演算回路１１５は、各優先バッファ部１
１〜１ｎにそれぞれ設けられる。また、主信号セル保持
メモリ２１１、書込アドレスカウンタ２１２、読出アド
レスカウンタ２１３、及び書込アドレス保持回路２１４
は、各優先バッファ部２１〜２ｎにそれぞれ設けられ
る。
ファ部１０に搭載された、入力セルの中から位相合わせ
用セルを検出する位相合わせセル検出回路３１、入力さ
れたセルを蓄積する主信号セル保持メモリ１１１、主信
号セル保持メモリ１１１を制御する書込アドレスカウン
タ１１２及び読出アドレスカウンタ１１３、書込アドレ
スを保持する書込アドレス保持回路１１４、及び主信号
セル保持メモリ１１１内に滞留している位相合わせ前の
主信号セルの量を認識するセル滞留量演算回路１１５
と、予備系バッファ部２０に搭載された、位相合わせセ
ル検出回路３２、主信号セル保持メモリ２１１、書込ア
ドレスカウンタ２１２、読出アドレスカウンタ２１３、
書込アドレス保持回路２１４、及び読出アドレスカウン
タ２１３を制御する読出開始アドレス演算回路２１６と
を備えて構成される。以上の構成のうち、主信号セル保
持メモリ１１１、書込アドレスカウンタ１１２、読出ア
ドレスカウンタ１１３、書込アドレス保持回路１１４、
及びセル滞留量演算回路１１５は、各優先バッファ部１
１〜１ｎにそれぞれ設けられる。また、主信号セル保持
メモリ２１１、書込アドレスカウンタ２１２、読出アド
レスカウンタ２１３、及び書込アドレス保持回路２１４
は、各優先バッファ部２１〜２ｎにそれぞれ設けられ
る。
【００２４】運用系バッファ部１０と予備系バッファ部
２０には、常時同一の信号セルが入力されている。運用
系と予備系とは、主要な構成は同一であり、いずれのバ
ッファ部において、所望の遅延優先順位を保証する出力
順序で信号セルの出力を行っているかという差異がある
に過ぎない。したがって、上記構成のうち、位相合わせ
セル検出回路３１、３２と、主信号セル保持メモリ１１
１、２１１と、書込アドレスカウンタ１１２、２１２
と、読出アドレスカウンタ１１３、２１３と、書込アド
レス保持回路１１４、２１４とは、運用系バッファ部１
０と予備系バッファ部２０とに設けられていることを除
き、それぞれ同一の構成要素である。
２０には、常時同一の信号セルが入力されている。運用
系と予備系とは、主要な構成は同一であり、いずれのバ
ッファ部において、所望の遅延優先順位を保証する出力
順序で信号セルの出力を行っているかという差異がある
に過ぎない。したがって、上記構成のうち、位相合わせ
セル検出回路３１、３２と、主信号セル保持メモリ１１
１、２１１と、書込アドレスカウンタ１１２、２１２
と、読出アドレスカウンタ１１３、２１３と、書込アド
レス保持回路１１４、２１４とは、運用系バッファ部１
０と予備系バッファ部２０とに設けられていることを除
き、それぞれ同一の構成要素である。
【００２５】主信号セル保持メモリ１１１、２１１は、
入力した信号セルを格納し、送信先の装置の読出手段に
読み出されるまで保持する。書込アドレスカウンタ１１
２、２１２は、主信号セル保持メモリ１１１、２１１に
おける入力した信号セルの書込先のアドレスを記憶す
る。読出アドレスカウンタ１１３、２１３は、主信号セ
ル保持メモリ１１１、２１１のメモリアドレスのうち、
読み出しを行う信号セルの格納されたアドレスを記憶す
る。したがって、書込アドレスカウンタ１１２、２１２
のカウンタ値と読出アドレスカウンタ１１３、２１３の
カウンタ値とが一致した場合、当該主信号セル保持メモ
リ１１１、２１１において信号セルが書き込まれている
アドレスから信号セルの読み出しが行われることとな
り、当該主信号セル保持メモリ１１１、２１１に対する
読み出しを行って、読み出した信号セルが送出される。
入力した信号セルを格納し、送信先の装置の読出手段に
読み出されるまで保持する。書込アドレスカウンタ１１
２、２１２は、主信号セル保持メモリ１１１、２１１に
おける入力した信号セルの書込先のアドレスを記憶す
る。読出アドレスカウンタ１１３、２１３は、主信号セ
ル保持メモリ１１１、２１１のメモリアドレスのうち、
読み出しを行う信号セルの格納されたアドレスを記憶す
る。したがって、書込アドレスカウンタ１１２、２１２
のカウンタ値と読出アドレスカウンタ１１３、２１３の
カウンタ値とが一致した場合、当該主信号セル保持メモ
リ１１１、２１１において信号セルが書き込まれている
アドレスから信号セルの読み出しが行われることとな
り、当該主信号セル保持メモリ１１１、２１１に対する
読み出しを行って、読み出した信号セルが送出される。
【００２６】以上の構成は、入力した信号セルが通常の
データに関する信号セル（主信号セル）であると、切替
用の位相合わせセルであるとに関わらず同様に動作す
る。ただし、運用状態にない予備系バッファ部２０にお
いては、主信号セル保持メモリ２１１からの信号セルの
読み出しは行わない。
データに関する信号セル（主信号セル）であると、切替
用の位相合わせセルであるとに関わらず同様に動作す
る。ただし、運用状態にない予備系バッファ部２０にお
いては、主信号セル保持メモリ２１１からの信号セルの
読み出しは行わない。
【００２７】位相合わせセル検出回路３１、３２は、Ａ
ＴＭスイッチ、すなわち運用系バッファ部１０及び予備
系バッファ部２０に入力した信号セルの中から位相合わ
せ用セルを検出する。そして、優先バッファ１１〜１
ｎ、２１〜２ｎの書込アドレス保持回路１１４、２１４
に、書込トリガ信号を送信する。また、検出した位相合
わせ用セルは、優先度の最も高い優先バッファ部１１、
２１に振り分け、主信号セル保持メモリ１１１、２１１
に書き込む。
ＴＭスイッチ、すなわち運用系バッファ部１０及び予備
系バッファ部２０に入力した信号セルの中から位相合わ
せ用セルを検出する。そして、優先バッファ１１〜１
ｎ、２１〜２ｎの書込アドレス保持回路１１４、２１４
に、書込トリガ信号を送信する。また、検出した位相合
わせ用セルは、優先度の最も高い優先バッファ部１１、
２１に振り分け、主信号セル保持メモリ１１１、２１１
に書き込む。
【００２８】書込アドレス保持回路１１４、２１４は、
書込トリガ信号を受信すると、当該書込トリガ信号を受
信した時点の書込アドレスカウンタ１１２、２１２のカ
ウンタ値を保持する。また、運用系バッファ部１０にお
ける優先バッファ１１の書込アドレス保持回路１１４
は、保持したカウンタ値と受信した書込トリガ信号とを
セル滞留量演算回路１１５に送信する。
書込トリガ信号を受信すると、当該書込トリガ信号を受
信した時点の書込アドレスカウンタ１１２、２１２のカ
ウンタ値を保持する。また、運用系バッファ部１０にお
ける優先バッファ１１の書込アドレス保持回路１１４
は、保持したカウンタ値と受信した書込トリガ信号とを
セル滞留量演算回路１１５に送信する。
【００２９】運用系バッファ部１０における優先バッフ
ァ１１のセル滞留量演算回路１１５は、書込トリガ信号
を受信すると、書込アドレス保持回路１１４に保持され
た書込アドレスカウンタ１１２のカウンタ値と、読出ア
ドレスカウンタ１１３のカウンタ値とを比較する。そし
て、両方のカウンタ値が一致するまで、滞留量情報信号
を出力する。ここで、滞留量情報信号とは、位相合わせ
セルの入力よりも前に入力し、いずれかの優先バッファ
１２〜１ｎの主信号セル保持メモリ１１１に書き込まれ
ている主信号セルが滞留していることを示す信号であ
り、その値は読出アドレスカウンタ１１３の値と書込ア
ドレスカウンタ１１２の値との差である。出力された滞
留情報信号は、当該優先バッファ１１〜１ｎに対応する
優先バッファ２１〜２１ｎに送られる。
ァ１１のセル滞留量演算回路１１５は、書込トリガ信号
を受信すると、書込アドレス保持回路１１４に保持され
た書込アドレスカウンタ１１２のカウンタ値と、読出ア
ドレスカウンタ１１３のカウンタ値とを比較する。そし
て、両方のカウンタ値が一致するまで、滞留量情報信号
を出力する。ここで、滞留量情報信号とは、位相合わせ
セルの入力よりも前に入力し、いずれかの優先バッファ
１２〜１ｎの主信号セル保持メモリ１１１に書き込まれ
ている主信号セルが滞留していることを示す信号であ
り、その値は読出アドレスカウンタ１１３の値と書込ア
ドレスカウンタ１１２の値との差である。出力された滞
留情報信号は、当該優先バッファ１１〜１ｎに対応する
優先バッファ２１〜２１ｎに送られる。
【００３０】予備系バッファ部２０における読出開始ア
ドレス演算回路２１６は、優先バッファ２１〜２ｎに対
応する優先バッファ１１〜１ｎのセル滞留量演算回路１
１５からのセル滞留量情報信号が“０”となるまで、読
出アドレスカウンタ２１３の動作を停止させる。また、
書込アドレス保持回路２１４からのアドレス値からセル
滞留量情報信号の値を減算することにより読出アドレス
を生成する。
ドレス演算回路２１６は、優先バッファ２１〜２ｎに対
応する優先バッファ１１〜１ｎのセル滞留量演算回路１
１５からのセル滞留量情報信号が“０”となるまで、読
出アドレスカウンタ２１３の動作を停止させる。また、
書込アドレス保持回路２１４からのアドレス値からセル
滞留量情報信号の値を減算することにより読出アドレス
を生成する。
【００３１】以下、上記のように構成した本実施例の遅
延優先制御バッファの無瞬断切替装置の動作を、図２及
び図３のフローチャートを参照して説明する。図２は運
用系バッファ部１０の動作を示し、図３は予備系バッフ
ァ部２０の動作を示す。
延優先制御バッファの無瞬断切替装置の動作を、図２及
び図３のフローチャートを参照して説明する。図２は運
用系バッファ部１０の動作を示し、図３は予備系バッフ
ァ部２０の動作を示す。
【００３２】まず、運用系バッファ部１０において、位
相合わせ用セル検出回路３１は、位相合わせ用セルを検
出すると（ステップ２０１）、全ての優先バッファ１１
〜１ｎの書込アドレス保持回路１１４に書込トリガ信号
を通知する（ステップ２０２）。また、位相合わせ用セ
ルは、位相合わせ用セル検出回路３１から優先度の最も
高い優先バッファ部１１に振り分けられ、主信号セル保
持メモリ１１１に書き込まれる。
相合わせ用セル検出回路３１は、位相合わせ用セルを検
出すると（ステップ２０１）、全ての優先バッファ１１
〜１ｎの書込アドレス保持回路１１４に書込トリガ信号
を通知する（ステップ２０２）。また、位相合わせ用セ
ルは、位相合わせ用セル検出回路３１から優先度の最も
高い優先バッファ部１１に振り分けられ、主信号セル保
持メモリ１１１に書き込まれる。
【００３３】全ての優先バッファ１１〜１ｎの書込アド
レス保持回路１１４は、位相合わせ用セル検出回路３１
から書込トリガ信号を受け取った時点の書込アドレスカ
ウンタ１１２のカウンタ値を保持する（ステップ２０
３）。また、書込トリガ信号をセル滞留量演算回路１１
５に送る。
レス保持回路１１４は、位相合わせ用セル検出回路３１
から書込トリガ信号を受け取った時点の書込アドレスカ
ウンタ１１２のカウンタ値を保持する（ステップ２０
３）。また、書込トリガ信号をセル滞留量演算回路１１
５に送る。
【００３４】セル滞留量演算回路１１５は、書込トリガ
信号を受け付けると、書込アドレス保持回路１１４に保
持された書込アドレスカウンタ１１２のカウンタ値と、
読出アドレスカウンタ１１３からの値とを比較し、読出
アドレスが保持された書込アドレスと一致するまで、位
相合わせセルより前に主信号セル保持メモリ１１１に書
き込まれたセルの滞留量情報信号を出力する（ステップ
２０４、２０５）。出力された滞留量情報信号は、それ
ぞれ予備系バッファ部２０の対応する優先バッファ２１
〜２ｎに送られる。
信号を受け付けると、書込アドレス保持回路１１４に保
持された書込アドレスカウンタ１１２のカウンタ値と、
読出アドレスカウンタ１１３からの値とを比較し、読出
アドレスが保持された書込アドレスと一致するまで、位
相合わせセルより前に主信号セル保持メモリ１１１に書
き込まれたセルの滞留量情報信号を出力する（ステップ
２０４、２０５）。出力された滞留量情報信号は、それ
ぞれ予備系バッファ部２０の対応する優先バッファ２１
〜２ｎに送られる。
【００３５】一方、予備系バッファ部２０においても、
位相合わせセル検出回路３２は、位相合わせ用セルを検
出すると（ステップ３０１）、全ての優先バッファ２１
〜２ｎの書込アドレス保持回路２１４に書込トリガ信号
を通知する（ステップ３０２）。また、位相合わせ用セ
ルは、位相合わせ用セル検出回路３２から優先度の最も
高い優先バッファ部２１に振り分けられ、主信号セル保
持メモリ２１１に書き込まれる。全ての優先バッファ２
１〜２ｎの書込アドレス保持回路２１４は、位相合わせ
用セル検出回路３２から書込トリガ信号を受け取った時
点の書込アドレスカウンタ２１２のカウンタ値を保持す
る（ステップ３０３）。
位相合わせセル検出回路３２は、位相合わせ用セルを検
出すると（ステップ３０１）、全ての優先バッファ２１
〜２ｎの書込アドレス保持回路２１４に書込トリガ信号
を通知する（ステップ３０２）。また、位相合わせ用セ
ルは、位相合わせ用セル検出回路３２から優先度の最も
高い優先バッファ部２１に振り分けられ、主信号セル保
持メモリ２１１に書き込まれる。全ての優先バッファ２
１〜２ｎの書込アドレス保持回路２１４は、位相合わせ
用セル検出回路３２から書込トリガ信号を受け取った時
点の書込アドレスカウンタ２１２のカウンタ値を保持す
る（ステップ３０３）。
【００３６】そして、読出開始アドレス演算回路２１６
が、優先バッファ２１〜２ｎにそれぞれ対応する優先バ
ッファ１１〜１ｎのセル滞留量演算回路１１５からのセ
ル滞留量情報信号が“０”となるまで、読出アドレスカ
ウンタ２１３の動作を停止させる。また、同時に書込ア
ドレス保持回路２１４からのアドレス値からセル滞留量
情報信号の値を減算することにより読出アドレスを生成
する（ステップ３０４、３０５）。
が、優先バッファ２１〜２ｎにそれぞれ対応する優先バ
ッファ１１〜１ｎのセル滞留量演算回路１１５からのセ
ル滞留量情報信号が“０”となるまで、読出アドレスカ
ウンタ２１３の動作を停止させる。また、同時に書込ア
ドレス保持回路２１４からのアドレス値からセル滞留量
情報信号の値を減算することにより読出アドレスを生成
する（ステップ３０４、３０５）。
【００３７】セル滞留量演算回路１１５からの滞留量情
報信号が“０”となった場合、読出開始アドレス演算回
路２１６は、演算して得られた読出アドレスの値を読出
アドレスカウン夕２１３に記憶させる（ステップ３０
６）。これにより、書込アドレスカウンタ２１２の値と
読出アドレスカウン夕２１３の値とが一致した優先バッ
ファ２１〜２ｎの主信号セル保持メモリ２１１からセル
の読み出しを開始する（ステップ３０７）。
報信号が“０”となった場合、読出開始アドレス演算回
路２１６は、演算して得られた読出アドレスの値を読出
アドレスカウン夕２１３に記憶させる（ステップ３０
６）。これにより、書込アドレスカウンタ２１２の値と
読出アドレスカウン夕２１３の値とが一致した優先バッ
ファ２１〜２ｎの主信号セル保持メモリ２１１からセル
の読み出しを開始する（ステップ３０７）。
【００３８】以上のように、位相合わせ用セルを用い
て、遅延優先度の最も高いバッファについて位相を合わ
せ、位相合わせ用セルの入力前に優先バッファに入力し
滞留している信号セルを予備系バッファ部２０に通知す
ることにより、予備系バッファ部２０は、当該滞留中の
信号セルを、出力順序に関して遅延優先順位を保証して
出力できることとなる。
て、遅延優先度の最も高いバッファについて位相を合わ
せ、位相合わせ用セルの入力前に優先バッファに入力し
滞留している信号セルを予備系バッファ部２０に通知す
ることにより、予備系バッファ部２０は、当該滞留中の
信号セルを、出力順序に関して遅延優先順位を保証して
出力できることとなる。
【００３９】以上好ましい実施例をあげて本発明を説明
したが、本発明は必ずしも上記実施例に限定されるもの
ではない。
したが、本発明は必ずしも上記実施例に限定されるもの
ではない。
【００４０】
【発明の効果】以上説明したように、本発明は、位相合
わせ用セルを用いて、遅延優先度の最も高いバッファに
ついて位相を合わせ、位相合わせ用セルの入力前に優先
バッファに入力し滞留している信号セルを予備系バッフ
ァ部２０に通知することにより、予備系バッファ部２０
は、当該滞留中の信号セルを、出力順序に関して遅延優
先順位を保証して出力できるという効果がある。
わせ用セルを用いて、遅延優先度の最も高いバッファに
ついて位相を合わせ、位相合わせ用セルの入力前に優先
バッファに入力し滞留している信号セルを予備系バッフ
ァ部２０に通知することにより、予備系バッファ部２０
は、当該滞留中の信号セルを、出力順序に関して遅延優
先順位を保証して出力できるという効果がある。
【図１】 本発明の１実施例による遅延優先制御バッフ
ァの無瞬断切替装置の構成を示すブロック図である。
ァの無瞬断切替装置の構成を示すブロック図である。
【図２】 本実施例による無瞬断切り替えの際の運用系
バッファ部の動作を示すフローチャートである。
バッファ部の動作を示すフローチャートである。
【図３】 本実施例による無瞬断切り替えの際の予備系
バッファ部の動作を示すフローチャートである。
バッファ部の動作を示すフローチャートである。
【図４】 従来の遅延優先制御バッファの無瞬断切替装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
１０ 運用系バッファ部 １１〜１ｎ、２１〜２ｎ 優先メモリ ２０ 予備系バッファ部 ３１、３２ 位置合わせセル検出回路 １１１、２１１ 主信号セル保持メモリ １１２、２１２ 書込アドレスカウンタ １１３、２１３ 読出アドレスカウンタ １１４、２１４ 書込アドレス保持回路 １１５ セル滞留量演算回路 ２１６ 読出開始アドレス演算回路
Claims (4)
- 【請求項１】 信号セルの伝送を実行する運用系バッフ
ァ部と、必要に応じて該信号セルの伝送を引き継ぐ予備
系バッファ部とを備え、 前記運用系バッファ部は、 入力した信号セルの中から位相合わせ用セルを検出し書
込トリガ信号を出力する位相合わせセル検出手段と、 入力した信号セルの伝送制御を行う複数の優先バッファ
とを備え、 前記複数の優先バッファの各々は、 入力されたセルを蓄積する主信号セル保持メモリと、 前記主信号セル保持メモリを制御する書込アドレスカウ
ンタ及び読出アドレスカウンタと、 前記位相合わせセル検出手段が出力した書込トリガ信号
を受信した場合に、前記書込アドレスカウンタに記憶さ
れている書込アドレスを保持する書込アドレス保持手段
と、 前記位相合わせセル検出手段が出力した書込トリガ信号
を受信した場合に、前記主信号セル保持メモリ内に滞留
している位相合わせ前の主信号セルの量を認識し、該主
信号セルの滞留を示す滞留量情報信号を出力するセル滞
留量演算手段とを備え、 前記予備系バッファ部は、 入力した信号セルの中から位相合わせ用セルを検出し書
込トリガ信号を出力する位相合わせセル検出手段と、 入力した信号セルの伝送制御を行う、前記運用系バッフ
ァ部の優先バッファに対応する複数の優先バッファとを
備え、 前記複数の優先バッファの各々は、 前記運用系バッファ部の優先バッファと同様の、主信号
セル保持メモリと、書込アドレスカウンタと、読出アド
レスカウンタと、書込アドレス保持手段とを備えると共
に、 前記書込トリガ信号と前記運用系バッファ部の対応する
優先バッファのセル滞留量演算手段が出力した滞留量情
報信号とを受信して、該滞留量情報信号にしたがって前
記読出アドレスカウンタを制御することにより、自優先
バッファの主信号セル保持メモリからの主信号セルの読
出を制御する読出開始アドレス演算手段を備えることを
特徴とする遅延優先制御バッファの無瞬断切替装置。 - 【請求項２】 前記セル滞留量演算手段は、前記書込ア
ドレスカウンタに記憶されたアドレスと前記読出アドレ
スカウンタに記憶されたアドレスとが一致するまで滞留
量情報信号を出力して、前記予備系バッファ部の対応す
る優先バッファの読出開始アドレス演算手段に送信し、 前記読出開始アドレス演算手段は、前記運用系バッファ
部の対応する優先バッファのセル滞留量演算手段から送
られた滞留量情報信号を受信している間は、前記自優先
バッファの読出アドレスカウンタの動作を停止させ、前
記自優先バッファの主信号セル保持メモリからの主信号
セルの読出を抑制することを特徴とする請求項１に記載
の遅延優先制御バッファの無瞬断切替装置。 - 【請求項３】 前期読出開始アドレス演算手段は、前記
書込アドレス保持手段に保持された前記書込アドレスカ
ウンタのアドレス値から前記滞留量情報信号の値を減算
することにより読出アドレスを生成し、前記滞留量情報
信号の値が“０”となった場合に、生成した読出アドレ
スを前記読出アドレスカウンタに記憶させることを特徴
とする請求項２に記載の遅延優先制御バッファの無瞬断
切替装置。 - 【請求項４】 信号セルの伝送を実行する運用系バッフ
ァ部と、必要に応じて該信号セルの伝送を引き継ぐ予備
系バッファ部とを備え、 前記運用系バッファ部は、 入力した信号セルの中から位相合わせ用セルを検出し書
込トリガ信号を出力する位相合わせセル検出手段と、 入力した信号セルの伝送制御を行う複数の優先バッファ
とを備え、 前記位相合わせセル検出手段が位相合わせ用セルを検出
して書込トリガ信号を出力するステップと、 前記複数の優先バッファの各々において、前記位相合わ
せセル検出手段が出力した書込トリガ信号を受信した場
合に、前記書込アドレスカウンタに記憶されている書込
アドレスを保持するステップと、 前記複数の優先バッファの各々において、前記位相合わ
せセル検出手段が出力した書込トリガ信号を受信した場
合に、前記主信号セル保持メモリ内に滞留している位相
合わせ前の主信号セルの量を認識し、該主信号セルの滞
留を示す滞留量情報信号を出力するステップとを備え、 前記予備系バッファ部は、 入力した信号セルの中から位相合わせ用セルを検出し書
込トリガ信号を出力する位相合わせセル検出手段と、 入力した信号セルの伝送制御を行う、前記運用系バッフ
ァ部の優先バッファに対応する複数の優先バッファとを
備え、 前記位相合わせセル検出手段が位相合わせ用セルを検出
して書込トリガ信号を出力するステップと、 前記複数の優先バッファの各々において、前記位相合わ
せセル検出手段が出力した書込トリガ信号を受信した場
合に、前記書込アドレスカウンタに記憶されている書込
アドレスを保持するステップと、 前記複数の優先バッファの各々において、前記運用系バ
ッファ部の対応する優先バッファのセル滞留量演算手段
が出力した滞留量情報信号とを受信した場合に、該滞留
量情報信号にしたがって前記読出アドレスカウンタを制
御することにより、自優先バッファの主信号セル保持メ
モリからの主信号セルの読出を制御するステップとを備
えることを特徴とする遅延優先制御バッファの無瞬断切
替方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5385496A JP2790112B2 (ja) | 1996-02-16 | 1996-02-16 | 遅延優先制御バッファの無瞬断切替装置及び切替方法 |
| US08/802,391 US5896381A (en) | 1996-02-16 | 1997-02-18 | Instantaneous switching unit and switching method for delay/priority control buffer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5385496A JP2790112B2 (ja) | 1996-02-16 | 1996-02-16 | 遅延優先制御バッファの無瞬断切替装置及び切替方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09224039A true JPH09224039A (ja) | 1997-08-26 |
| JP2790112B2 JP2790112B2 (ja) | 1998-08-27 |
Family
ID=12954366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5385496A Expired - Lifetime JP2790112B2 (ja) | 1996-02-16 | 1996-02-16 | 遅延優先制御バッファの無瞬断切替装置及び切替方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5896381A (ja) |
| JP (1) | JP2790112B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6490282B1 (en) | 1998-03-12 | 2002-12-03 | Nec Corporation | Switching system for asynchronous transfer mode switch |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3111988B2 (ja) * | 1998-06-26 | 2000-11-27 | 日本電気株式会社 | Ａｔｍ交換機のスイッチ制御システム |
| JP2000354040A (ja) * | 1999-06-09 | 2000-12-19 | Nec Corp | 系切り替え制御装置および方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2677418B2 (ja) * | 1989-06-22 | 1997-11-17 | 富士通株式会社 | Ａｔｍスイッチの系切換方式 |
| DE69029854T2 (de) * | 1989-11-29 | 1997-06-05 | Fujitsu Ltd | Umschaltverfahren für verdoppeltes atm-vermittlungssystem |
| JP2671576B2 (ja) * | 1990-07-27 | 1997-10-29 | 日本電気株式会社 | Ａｔｍスイッチの冗長切替方式 |
| JP2671699B2 (ja) * | 1991-11-15 | 1997-10-29 | 三菱電機株式会社 | セル交換装置 |
| DE4416720C1 (de) * | 1994-05-11 | 1995-03-23 | Siemens Ag | Verfahren und Schaltungsanordnung zum Synchronisieren von redundant übertragenen Nachrichtenzellenströmen |
| JPH08181699A (ja) * | 1994-12-27 | 1996-07-12 | Fujitsu Ltd | Ａｔｍ交換装置 |
-
1996
- 1996-02-16 JP JP5385496A patent/JP2790112B2/ja not_active Expired - Lifetime
-
1997
- 1997-02-18 US US08/802,391 patent/US5896381A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6490282B1 (en) | 1998-03-12 | 2002-12-03 | Nec Corporation | Switching system for asynchronous transfer mode switch |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2790112B2 (ja) | 1998-08-27 |
| US5896381A (en) | 1999-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5072440A (en) | Self-routing switching system having dual self-routing switch module network structure | |
| JP3039968B2 (ja) | 無瞬断系切替方法 | |
| JPH0498917A (ja) | Ａｔｍ伝送路の無瞬断切替方法及び回路 | |
| US6466576B2 (en) | ATM switching unit | |
| JP2901578B2 (ja) | Ａｔｍリンク切換方式 | |
| JP2790112B2 (ja) | 遅延優先制御バッファの無瞬断切替装置及び切替方法 | |
| JP3008923B2 (ja) | Ａｔｍスイッチの切替方式 | |
| JPH11313087A (ja) | 無中断伝送装置 | |
| JPH04337935A (ja) | データ切替方式 | |
| JPH06284453A (ja) | Ａｔｍセルスイッチ | |
| JP2004186802A (ja) | 無瞬断二重化切り替え装置及び方法 | |
| JPH08237254A (ja) | Ｏａｍセル挿入装置 | |
| JP2809173B2 (ja) | Ａｔｍ回線無瞬断切替回路 | |
| JP3045144B2 (ja) | Ａｔｍ交換機 | |
| JP2768762B2 (ja) | 交換機 | |
| JPH09135244A (ja) | セルスイッチの系切替方式 | |
| JP3310495B2 (ja) | 無瞬断バーチャルパス切替えシステム | |
| JP3132650B2 (ja) | 仮想パスの切替装置 | |
| JP3504161B2 (ja) | アドレス障害監視装置及びａｔｍスイッチ装置 | |
| JP3302233B2 (ja) | 無瞬断切替方式 | |
| JPH08331138A (ja) | Ａｔｍ交換機のトラヒック監視装置 | |
| KR20010049071A (ko) | 에이티엠 교환 시스템에서의 모듈간 이중화 제어장치 및제어방법 | |
| JPH0964885A (ja) | Ａｔｍ交換機におけるスイッチの系切り替え方式 | |
| JPH08139732A (ja) | 無瞬断系切替方式およびこの方式による冗長構成を備えた装置 | |
| JPH05227196A (ja) | 無瞬断二重化切替え装置 |