JP3039968B2 - 無瞬断系切替方法 - Google Patents
無瞬断系切替方法Info
- Publication number
- JP3039968B2 JP3039968B2 JP21570990A JP21570990A JP3039968B2 JP 3039968 B2 JP3039968 B2 JP 3039968B2 JP 21570990 A JP21570990 A JP 21570990A JP 21570990 A JP21570990 A JP 21570990A JP 3039968 B2 JP3039968 B2 JP 3039968B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cells
- switch
- cell buffer
- buffer switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
- H04L49/153—ATM switching fabrics having parallel switch planes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
- H04L2012/5627—Fault tolerance and recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Description
本発明は非同期転送モード（以下ATMと略す）による
通信ネットワークを構成する交換システムおよび伝送シ
ステムのセルスイッチ機能の高信頼化に係わり、特に二
重化運転システムにおけるシステム切替の際に情報の消
失を生じないシステム切替方法に関する。
通信ネットワークを構成する交換システムおよび伝送シ
ステムのセルスイッチ機能の高信頼化に係わり、特に二
重化運転システムにおけるシステム切替の際に情報の消
失を生じないシステム切替方法に関する。
従来の同期転送モード（以下STMと略す）による通信
ネットワークではスイッチ部の現用系と予備系を同期化
して運転し、システム切替の際に情報が失われないよう
にすることは可能である。すなわち、両系のスイッチ部
がディジタル信号のビット位相の精度で同期化されてい
れば切替によるビットの消失は生じない。
ネットワークではスイッチ部の現用系と予備系を同期化
して運転し、システム切替の際に情報が失われないよう
にすることは可能である。すなわち、両系のスイッチ部
がディジタル信号のビット位相の精度で同期化されてい
れば切替によるビットの消失は生じない。
ATM通信ネットワークにおけるセルスイッチはセルと
呼ばれる固定長の単位で情報を交換しており、交換のた
めのルーチング情報はセルの先頭部分に付加される。従
来のSTMスイッチがビットの位置により交換を行ってい
たのと異なり、ビット位置は交換のための情報とはなら
ない。 このため、ATMにおけるセルスイッチではシステム切
替のために現用系と予備系を同期化させることはセルヘ
ッダのラベルで交換するというATMの利点を失うことに
なり有効な手段ではない。また、ATMではスイッチ内部
でセルをバッファリングするためにその位相を制御する
ことは困難であり、STMにおけるような単なる切替では
情報の消失を防ぐことは困難である。
呼ばれる固定長の単位で情報を交換しており、交換のた
めのルーチング情報はセルの先頭部分に付加される。従
来のSTMスイッチがビットの位置により交換を行ってい
たのと異なり、ビット位置は交換のための情報とはなら
ない。 このため、ATMにおけるセルスイッチではシステム切
替のために現用系と予備系を同期化させることはセルヘ
ッダのラベルで交換するというATMの利点を失うことに
なり有効な手段ではない。また、ATMではスイッチ内部
でセルをバッファリングするためにその位相を制御する
ことは困難であり、STMにおけるような単なる切替では
情報の消失を防ぐことは困難である。
上記課題を解決するために本発明では装置のインタフ
ェース部において二系統のセルスイッチの一方でのみ交
換をすることを指示する情報（系選択情報）および一方
のセルスイッチの出力を禁止する情報（送出禁止情報）
をセルに付加する手段を設け、さらに二系統のスイッチ
の一方のバッファにセルが存在しないことを識別する手
段、および一方のスイッチのバッファ内のセルの廃棄を
行う手段を設ける。
ェース部において二系統のセルスイッチの一方でのみ交
換をすることを指示する情報（系選択情報）および一方
のセルスイッチの出力を禁止する情報（送出禁止情報）
をセルに付加する手段を設け、さらに二系統のスイッチ
の一方のバッファにセルが存在しないことを識別する手
段、および一方のスイッチのバッファ内のセルの廃棄を
行う手段を設ける。
通常現用系と予備系のスイッチには同一のセルがバッ
ファリングされる。本発明ではこれを系選択時には一方
のスイッチを切替までのバッファとして用い、他方のス
イッチ内のセルを全て出力するまでに入力されたセルを
保持するために使用する。すなわち、系選択情報を付加
することにより二重系の一方のスイッチへのセル入力を
停止する。一方、選択されなかったスイッチ内のセルが
全て出力されるまでの間、他方のスイッチはスイッチ部
分に入力されるセルをバッファリングする。これは系選
択情報で選択されたスイッチの内容を全て廃棄した後
に、送出禁止情報により出力を禁止することにより可能
となる。その後の入力セルは当該スイッチのバッファに
蓄積される。系選択情報で選択されたスイッチ内に残存
するセルが出力された時点で他方に切り替えればバッフ
ァリングされていた情報が出力されるので、系を無瞬断
で切り替えることができる。
ファリングされる。本発明ではこれを系選択時には一方
のスイッチを切替までのバッファとして用い、他方のス
イッチ内のセルを全て出力するまでに入力されたセルを
保持するために使用する。すなわち、系選択情報を付加
することにより二重系の一方のスイッチへのセル入力を
停止する。一方、選択されなかったスイッチ内のセルが
全て出力されるまでの間、他方のスイッチはスイッチ部
分に入力されるセルをバッファリングする。これは系選
択情報で選択されたスイッチの内容を全て廃棄した後
に、送出禁止情報により出力を禁止することにより可能
となる。その後の入力セルは当該スイッチのバッファに
蓄積される。系選択情報で選択されたスイッチ内に残存
するセルが出力された時点で他方に切り替えればバッフ
ァリングされていた情報が出力されるので、系を無瞬断
で切り替えることができる。
以下本発明の内容を実施例を用いて詳細に説明する。 第１図は本発明の基本的な実施例を示す図である。デ
ータ入力線１によりインタフェース盤２に入力されたセ
ルはセル転送部3aおよび3bに入力される。インタフェー
ス盤２では制御インタフェース21により受信した制御コ
マンドにより制御ビット付加回路22を制御し、入力セル
に必要な制御ビットを付加する。セル転送部3aおよび3b
では制御ビット分離回路32a、32bにより制御ビットを受
信する。受信した制御ビットの内容によりスイッチ動作
制御回路35a、35bは書き込み制御回路33aおよび33bと読
み出し制御回路34aおよび34bを介してセルバッファ31a
と31bの動作を制御する。さらにセルはインタフェース
盤４に入力され、再び制御ビット分離回路42で制御ビッ
トの内容を分離し、セレクタ動作制御回路43がセレクタ
41を制御する。セレクタからの出力がデータ出力５とな
る。 第２図乃至第11図はそれぞれ系切替の詳細を示す一実
施例である。 第２図は通常時の動作であり、インタフェース盤1a、
1bでは装置内セルに対して系単位の系選択ビットを両系
とも有効状態に設定する。セル転送部30a、30bは両系と
も通常のスイッチ動作を行う。インタフェース盤40a、4
0bでは強制的に０系のセルを選択する。 第３図：インタフェース盤20a、ｂで装置内セルの０
系選択ビットのみを有効状態に設定する。この状態では
１系のセル転送部30bは自系に対する系選択ビットが無
効であることを検出し、受信したセルを廃棄する。結果
として、１系のセル転送部30bのバッファ内のセルは時
間経過とともに減少する。 第４図：インタフェース盤20a、20bは装置内セルの１
系選択ビットを無効にしたまま１系のセル転送部のバッ
ファをクリアする制御ビットを付加する。１系のセル転
送部30bではこの制御ビットを受信すると同時に、自己
のバッファ内のセルを全て廃棄する。１系選択ビットが
無効であるので、受信したセルは全て即時に廃棄され１
系のバッファは常に空状態になる。 第５図：セル転送部30a、30bの出力を選択するインタ
フェース盤40a、40b内のセレクタを系自律選択モードに
設定する。この状態では、セレクタは装置内セルの系選
択情報を検出し、０系のみが有効であることにより、自
律的に０系の信号を選択する。 第６図：インタフェース盤20aおよび20bは装置内セル
の１系選択ビットを無効にしたまま、１系のセル転送部
のセル送出を禁止する制御ビットを付加する。１系のセ
ル転送部30bではこの制御ビットを受信すると同時に後
段にセルを送出する動作を停止する。 第７図：インタフェース盤20aおよび20bは装置内セル
の１系選択ビットを有効にすると同時に０系選択ビット
を無効にする。その際、インタフェース盤20aおよび20b
は装置内セルのうち０系選択ビットが有効である最後の
セルにこれを示す制御ビットを付加する。これをラスト
インディケータセルと呼ぶ。この状態では０系のセル転
送部30aは自系に対する系選択ビットが無効であること
を検出し、受信したセルを廃棄する。また１系のセル転
送部30bでは後段へのセル送出が禁止されたままである
から、バッファ内のセル数は時間経過とともに増大す
る。 第８図：時間経過とともに０系のセル転送部30a内の
残存セル数が減少し、最後に残ったラストインディケー
タセルが送出される。この時０系のセル転送部30aの監
視回路がこれを検出する。 第９図:0系のセル転送部30aはラストインディケータ
セルの送出を検出した後、１系セル転送部30bに対して
セルの送出を許可するための信号を送出する。１系のセ
ル転送部30bはこの信号を受信した後、後段へのセル送
出を開始する。セル転送部の後段のインタフェース盤40
a、40b内のセレクタは１系選択ビットが有効なセルを受
信したことにより、自律的にこのセルを選択出力する。 第10図：セル転送部の後段のインタフェース盤40a、4
0b内のセレクタは１系強制選択モードを設定する。 第11図：インタフェース盤20abにより装置内セルに付
加する系選択ビットは両系とも有効状態に設定される。
セル転送部30a、30bは両系とも通常のスイッチ動作を行
い、後段のセレクタにより強制的に１系のセルが選択さ
れる。 このように、本実施例の方法によれば、０系が有効な
セルが全て送出された後に１系が有効なセルを送出する
ため同一経路を通過するセルの順序は常に保証されると
いう特徴がある。 第12図乃至第30図は本発明のほかの実施例を示す図で
ある。 本実施例は、セル転送機能および一方のインタフェー
ス盤が２重化された構成となっている場合に関する。 この場合一方のインタフェースは２重化されていない
ため、セルの転送方向により切替手順が異なる。ここで
は非二重化インタフェース盤から二重化インタフェース
盤へセル転送される場合を上り、逆の場合を下りと呼ぶ
ことにする。 上り方向の無瞬断切替 上り方向でのセル転送機能の予備系切替のフローを、
第12図から第20図に示す。 第12図:0系セル転送部 Active状態 初期状態であり、０系が現用系となっている。また、
セルの系選択ビットは０に設定されている。また、イン
タフェース盤400a、400bの入力におけるセレクタは、自
律選択モード（Ｎ）になっている。このモードでは、０
系入力で系選択＝０のセルと、１系入力で系選択＝１の
セルを選択する。 第13図:0系セル転送部に０系セル強制選択を指定 ０系セル転送部300aに対して、０系のセルのみを選択
するように設定する。即ち、系選択ビットが１のセルを
廃棄するように指示する。これは、切替を行った後で、
１系セル転送部300bが１系のセルを出力する前に０系の
セルを全て放出することを目的としている。この操作に
よるシステム動作の変化は起こらない。 第14図:1系セル転送部に１系セル強制選択を指定 １系セル転送部300bに対して、１系のセルのみを選択
するように設定する。即ち、系選択ビットが０のセルを
廃棄するように指示する。これは、０系セル転送部300a
内のセルを強制的に廃棄し、１系のセルのみをバッファ
リングする為である。 第15図:1系セル転送部強制廃棄 １系セル転送部300b内のセルが強制的に廃棄された状
態を示している 第16図:1系セル転送部出力禁止の設定 １系セル転送部300bに対して、セル出力を禁止する。
これは、０系セル転送部300a内にバッファリングされて
いるセルが全て放出されるまで、１系セル転送部300bの
出力を禁止して、セルの順序の逆転を防ぐ為である。 第17図：非二重化インタフェース200に対して１系セ
ル出力指定 非二重化インタフェース200に対し、以後のセルを１
系に対して出力するように指示する。具体的には、以後
のセルの系選択ビットを１とする。これにより、以後の
セルは１系セル転送部300bにのみ蓄えられ、０系セル転
送部300aでは廃棄される。 第18図:0系セル転送部強制廃棄 系選択＝１のセルは０系セル転送部300aには、もはや
蓄積されない。従って、０系のセルを、バッファが空に
なるまで出力する。 第19図:1系セル転送部出力禁止解除 前項の動作によりにより、０系のセルは全て放出され
ている。この状態で、１系セル転送部300bよりセルを出
力しても、順序が逆転することはない。従って、１系セ
ル転送部300bからのセルの出力を始める。 第20図:0系１系のセル転送部の強制選択モード解除 第19図の動作により、セル転送機能の予備系への切替
が行われたので、通常の状態に戻す。 以上で、セル転送機能の予備系への切替が完了する。
ここで、セル転送部内のバッファの強制廃棄を確認する
為、セル転送機能の空きアドレスバッファの容量を監視
する。これは、空きアドレスバッファの量を全セルバッ
ファから減ずると、現在使用しているバッファ量を知る
ことが可能なことを利用している。 下り方向の無瞬断切替 第21図から30図は下り方向の動作について示したもの
である。 第21図:0系セル転送部、０系インタフェース盤 Acti
ve状態 初期状態であり、０系が現用系となっている。また、
セルの系選択ビットは０に設定されている。また、０系
選択盤601a,1系選択盤601bにおけるセレクタは、自律選
択モード（Ｎ）になっている。このモードでは、０系入
力で系選択＝０のセルと、１系入力で系選択＝１のセル
を選択する。即ち、０系インタフェース盤400aからの入
力を０系セル転送部300aで転送するモードである。 第22図:0系選択盤500aに０系インタフェース盤の０系
セル強制選択を指定 ０系選択盤601aに対して、０系インタフェース盤400a
から到着した０系のセルのみを選択するように設定す
る。即ち、インタフェース盤400bから到着したセルと、
系選択ビットが１のセルを廃棄するように指示する。こ
れは、切替を行った後で、１系セル転送部300bが１系の
セルを出力する前に０系のセルを全て放出することを目
的としている。また、インタフェース盤の指定は、単純
な自律選択モードでは、系選択ビットを切替ると、イン
タフェース盤400bからの入力もアクティブになる為であ
る。この操作によるシステム動作の変化は起こらない。 第23図:1系選択盤500bに０系インタフェース盤の１系
セル強制選択を指定 １系選択盤601bに対して、０系インタフェース盤400a
から到着した１系のセルのみを選択するように設定す
る。即ち、インタフェース盤400bから到着したセルと、
系選択ビットが０のセルを廃棄するように指示する。こ
れにより、１系セル転送部300bに対する０系セルの入力
が停止する。この結果、１系セル転送部300bでは、０系
のセルが入力されなくなり、バッファ内容の廃棄が行わ
れます。インタフェース盤の指定は第22図と同様であ
る。 第24図:1系セル転送部強制廃棄 １系セル転送部300b内のセルが強制的に廃棄された状
態を示している 第25図:1系セル転送部出力禁止の設定 １系セル転送部300bに対して、セル出力を禁止する。
これは、０系セル転送部内にバッファリングされている
セルが全て放出されるまで、１系セル転送部の出力を禁
止して、セルの順序の逆転を防ぐ為である。 第26図:0系インタフェース盤に対して１系セル出力を
指定 ０系インタフェース盤400aに対し、以後のセルを１系
に対して出力するように指示する。具体的には、以後の
セルの系選択ビットを１とする。これにより、以後のセ
ルは１系セル転送部300bにのみ蓄えられ、０系セル転送
部300aでは廃棄される。 第27図:0系セル転送部強制廃棄 系選択＝１のセルは０系セル転送部300aには、もはや
蓄積されない。従って、０系のセルを全て出力すること
ができる。 第28図:1系セル転送部出力禁止解除 第27図により、０系のセルは全て放出されている。こ
の状態で、１系セル転送部よりセルを出力しても、順序
が逆転することはない。従って、１系セル転送部300bか
らのセルの出力を始める。 第29図:1系インタフェース盤に対して１系セル出力を
指定 第28図により、セル転送機能の予備系への切替が行わ
れたので、インタフェース盤400bの出力セルも１系が現
用系になるように、系選択ビットを設定しておきます。 第30図:0系１系の選択盤500a,bの強制選択モード解除 以上により、セル転送機能の予備系への切替が行われ
たので、通常の状態に戻する。即ち、SEL Ｌを自律選
択モード（Ｒ）に設定する。このモードでは、０系入力
で系選択＝１のセルと、１系入力で系選択＝０のセルを
選択する。即ち、０系インタフェース盤400aからの入力
を１系セル転送部300bで転送するモードである。 本実施例の方法によれば一方のインタフェースが二重
化されていない場合においてもセル順序を保存した無瞬
断切替が可能であるという特徴がある。
ータ入力線１によりインタフェース盤２に入力されたセ
ルはセル転送部3aおよび3bに入力される。インタフェー
ス盤２では制御インタフェース21により受信した制御コ
マンドにより制御ビット付加回路22を制御し、入力セル
に必要な制御ビットを付加する。セル転送部3aおよび3b
では制御ビット分離回路32a、32bにより制御ビットを受
信する。受信した制御ビットの内容によりスイッチ動作
制御回路35a、35bは書き込み制御回路33aおよび33bと読
み出し制御回路34aおよび34bを介してセルバッファ31a
と31bの動作を制御する。さらにセルはインタフェース
盤４に入力され、再び制御ビット分離回路42で制御ビッ
トの内容を分離し、セレクタ動作制御回路43がセレクタ
41を制御する。セレクタからの出力がデータ出力５とな
る。 第２図乃至第11図はそれぞれ系切替の詳細を示す一実
施例である。 第２図は通常時の動作であり、インタフェース盤1a、
1bでは装置内セルに対して系単位の系選択ビットを両系
とも有効状態に設定する。セル転送部30a、30bは両系と
も通常のスイッチ動作を行う。インタフェース盤40a、4
0bでは強制的に０系のセルを選択する。 第３図：インタフェース盤20a、ｂで装置内セルの０
系選択ビットのみを有効状態に設定する。この状態では
１系のセル転送部30bは自系に対する系選択ビットが無
効であることを検出し、受信したセルを廃棄する。結果
として、１系のセル転送部30bのバッファ内のセルは時
間経過とともに減少する。 第４図：インタフェース盤20a、20bは装置内セルの１
系選択ビットを無効にしたまま１系のセル転送部のバッ
ファをクリアする制御ビットを付加する。１系のセル転
送部30bではこの制御ビットを受信すると同時に、自己
のバッファ内のセルを全て廃棄する。１系選択ビットが
無効であるので、受信したセルは全て即時に廃棄され１
系のバッファは常に空状態になる。 第５図：セル転送部30a、30bの出力を選択するインタ
フェース盤40a、40b内のセレクタを系自律選択モードに
設定する。この状態では、セレクタは装置内セルの系選
択情報を検出し、０系のみが有効であることにより、自
律的に０系の信号を選択する。 第６図：インタフェース盤20aおよび20bは装置内セル
の１系選択ビットを無効にしたまま、１系のセル転送部
のセル送出を禁止する制御ビットを付加する。１系のセ
ル転送部30bではこの制御ビットを受信すると同時に後
段にセルを送出する動作を停止する。 第７図：インタフェース盤20aおよび20bは装置内セル
の１系選択ビットを有効にすると同時に０系選択ビット
を無効にする。その際、インタフェース盤20aおよび20b
は装置内セルのうち０系選択ビットが有効である最後の
セルにこれを示す制御ビットを付加する。これをラスト
インディケータセルと呼ぶ。この状態では０系のセル転
送部30aは自系に対する系選択ビットが無効であること
を検出し、受信したセルを廃棄する。また１系のセル転
送部30bでは後段へのセル送出が禁止されたままである
から、バッファ内のセル数は時間経過とともに増大す
る。 第８図：時間経過とともに０系のセル転送部30a内の
残存セル数が減少し、最後に残ったラストインディケー
タセルが送出される。この時０系のセル転送部30aの監
視回路がこれを検出する。 第９図:0系のセル転送部30aはラストインディケータ
セルの送出を検出した後、１系セル転送部30bに対して
セルの送出を許可するための信号を送出する。１系のセ
ル転送部30bはこの信号を受信した後、後段へのセル送
出を開始する。セル転送部の後段のインタフェース盤40
a、40b内のセレクタは１系選択ビットが有効なセルを受
信したことにより、自律的にこのセルを選択出力する。 第10図：セル転送部の後段のインタフェース盤40a、4
0b内のセレクタは１系強制選択モードを設定する。 第11図：インタフェース盤20abにより装置内セルに付
加する系選択ビットは両系とも有効状態に設定される。
セル転送部30a、30bは両系とも通常のスイッチ動作を行
い、後段のセレクタにより強制的に１系のセルが選択さ
れる。 このように、本実施例の方法によれば、０系が有効な
セルが全て送出された後に１系が有効なセルを送出する
ため同一経路を通過するセルの順序は常に保証されると
いう特徴がある。 第12図乃至第30図は本発明のほかの実施例を示す図で
ある。 本実施例は、セル転送機能および一方のインタフェー
ス盤が２重化された構成となっている場合に関する。 この場合一方のインタフェースは２重化されていない
ため、セルの転送方向により切替手順が異なる。ここで
は非二重化インタフェース盤から二重化インタフェース
盤へセル転送される場合を上り、逆の場合を下りと呼ぶ
ことにする。 上り方向の無瞬断切替 上り方向でのセル転送機能の予備系切替のフローを、
第12図から第20図に示す。 第12図:0系セル転送部 Active状態 初期状態であり、０系が現用系となっている。また、
セルの系選択ビットは０に設定されている。また、イン
タフェース盤400a、400bの入力におけるセレクタは、自
律選択モード（Ｎ）になっている。このモードでは、０
系入力で系選択＝０のセルと、１系入力で系選択＝１の
セルを選択する。 第13図:0系セル転送部に０系セル強制選択を指定 ０系セル転送部300aに対して、０系のセルのみを選択
するように設定する。即ち、系選択ビットが１のセルを
廃棄するように指示する。これは、切替を行った後で、
１系セル転送部300bが１系のセルを出力する前に０系の
セルを全て放出することを目的としている。この操作に
よるシステム動作の変化は起こらない。 第14図:1系セル転送部に１系セル強制選択を指定 １系セル転送部300bに対して、１系のセルのみを選択
するように設定する。即ち、系選択ビットが０のセルを
廃棄するように指示する。これは、０系セル転送部300a
内のセルを強制的に廃棄し、１系のセルのみをバッファ
リングする為である。 第15図:1系セル転送部強制廃棄 １系セル転送部300b内のセルが強制的に廃棄された状
態を示している 第16図:1系セル転送部出力禁止の設定 １系セル転送部300bに対して、セル出力を禁止する。
これは、０系セル転送部300a内にバッファリングされて
いるセルが全て放出されるまで、１系セル転送部300bの
出力を禁止して、セルの順序の逆転を防ぐ為である。 第17図：非二重化インタフェース200に対して１系セ
ル出力指定 非二重化インタフェース200に対し、以後のセルを１
系に対して出力するように指示する。具体的には、以後
のセルの系選択ビットを１とする。これにより、以後の
セルは１系セル転送部300bにのみ蓄えられ、０系セル転
送部300aでは廃棄される。 第18図:0系セル転送部強制廃棄 系選択＝１のセルは０系セル転送部300aには、もはや
蓄積されない。従って、０系のセルを、バッファが空に
なるまで出力する。 第19図:1系セル転送部出力禁止解除 前項の動作によりにより、０系のセルは全て放出され
ている。この状態で、１系セル転送部300bよりセルを出
力しても、順序が逆転することはない。従って、１系セ
ル転送部300bからのセルの出力を始める。 第20図:0系１系のセル転送部の強制選択モード解除 第19図の動作により、セル転送機能の予備系への切替
が行われたので、通常の状態に戻す。 以上で、セル転送機能の予備系への切替が完了する。
ここで、セル転送部内のバッファの強制廃棄を確認する
為、セル転送機能の空きアドレスバッファの容量を監視
する。これは、空きアドレスバッファの量を全セルバッ
ファから減ずると、現在使用しているバッファ量を知る
ことが可能なことを利用している。 下り方向の無瞬断切替 第21図から30図は下り方向の動作について示したもの
である。 第21図:0系セル転送部、０系インタフェース盤 Acti
ve状態 初期状態であり、０系が現用系となっている。また、
セルの系選択ビットは０に設定されている。また、０系
選択盤601a,1系選択盤601bにおけるセレクタは、自律選
択モード（Ｎ）になっている。このモードでは、０系入
力で系選択＝０のセルと、１系入力で系選択＝１のセル
を選択する。即ち、０系インタフェース盤400aからの入
力を０系セル転送部300aで転送するモードである。 第22図:0系選択盤500aに０系インタフェース盤の０系
セル強制選択を指定 ０系選択盤601aに対して、０系インタフェース盤400a
から到着した０系のセルのみを選択するように設定す
る。即ち、インタフェース盤400bから到着したセルと、
系選択ビットが１のセルを廃棄するように指示する。こ
れは、切替を行った後で、１系セル転送部300bが１系の
セルを出力する前に０系のセルを全て放出することを目
的としている。また、インタフェース盤の指定は、単純
な自律選択モードでは、系選択ビットを切替ると、イン
タフェース盤400bからの入力もアクティブになる為であ
る。この操作によるシステム動作の変化は起こらない。 第23図:1系選択盤500bに０系インタフェース盤の１系
セル強制選択を指定 １系選択盤601bに対して、０系インタフェース盤400a
から到着した１系のセルのみを選択するように設定す
る。即ち、インタフェース盤400bから到着したセルと、
系選択ビットが０のセルを廃棄するように指示する。こ
れにより、１系セル転送部300bに対する０系セルの入力
が停止する。この結果、１系セル転送部300bでは、０系
のセルが入力されなくなり、バッファ内容の廃棄が行わ
れます。インタフェース盤の指定は第22図と同様であ
る。 第24図:1系セル転送部強制廃棄 １系セル転送部300b内のセルが強制的に廃棄された状
態を示している 第25図:1系セル転送部出力禁止の設定 １系セル転送部300bに対して、セル出力を禁止する。
これは、０系セル転送部内にバッファリングされている
セルが全て放出されるまで、１系セル転送部の出力を禁
止して、セルの順序の逆転を防ぐ為である。 第26図:0系インタフェース盤に対して１系セル出力を
指定 ０系インタフェース盤400aに対し、以後のセルを１系
に対して出力するように指示する。具体的には、以後の
セルの系選択ビットを１とする。これにより、以後のセ
ルは１系セル転送部300bにのみ蓄えられ、０系セル転送
部300aでは廃棄される。 第27図:0系セル転送部強制廃棄 系選択＝１のセルは０系セル転送部300aには、もはや
蓄積されない。従って、０系のセルを全て出力すること
ができる。 第28図:1系セル転送部出力禁止解除 第27図により、０系のセルは全て放出されている。こ
の状態で、１系セル転送部よりセルを出力しても、順序
が逆転することはない。従って、１系セル転送部300bか
らのセルの出力を始める。 第29図:1系インタフェース盤に対して１系セル出力を
指定 第28図により、セル転送機能の予備系への切替が行わ
れたので、インタフェース盤400bの出力セルも１系が現
用系になるように、系選択ビットを設定しておきます。 第30図:0系１系の選択盤500a,bの強制選択モード解除 以上により、セル転送機能の予備系への切替が行われ
たので、通常の状態に戻する。即ち、SEL Ｌを自律選
択モード（Ｒ）に設定する。このモードでは、０系入力
で系選択＝１のセルと、１系入力で系選択＝０のセルを
選択する。即ち、０系インタフェース盤400aからの入力
を１系セル転送部300bで転送するモードである。 本実施例の方法によれば一方のインタフェースが二重
化されていない場合においてもセル順序を保存した無瞬
断切替が可能であるという特徴がある。
以上実施例で述べたように本発明の方法によれば、現
用系予備系の二つのセル転送機能を同期化させることな
く、無瞬断で切り替えることができるという特徴があ
る。
用系予備系の二つのセル転送機能を同期化させることな
く、無瞬断で切り替えることができるという特徴があ
る。
第１図は本発明の基本的な構成を示す図、第２図乃至第
11図はそれぞれ本発明の一実施例の動作を示す図、第12
図から第30図はそれぞれ本発明のほかの実施例の動作を
示す図である。 符号の説明 1:データ入力 2,20,200:インタフェース盤 3,30,300:セル転送部 4,40,400:インタフェース盤 21:制御インタフェース 22:制御ビット付加回路 31:セルバッファ 32:制御ビット分離回路 33:書き込み制御回路 34:読み出し制御回路 35:スイッチ動作制御回路 41:セレクタ 42:制御ビット分離回路 43:セレクタ動作制御回路 5:データ出力
11図はそれぞれ本発明の一実施例の動作を示す図、第12
図から第30図はそれぞれ本発明のほかの実施例の動作を
示す図である。 符号の説明 1:データ入力 2,20,200:インタフェース盤 3,30,300:セル転送部 4,40,400:インタフェース盤 21:制御インタフェース 22:制御ビット付加回路 31:セルバッファ 32:制御ビット分離回路 33:書き込み制御回路 34:読み出し制御回路 35:スイッチ動作制御回路 41:セレクタ 42:制御ビット分離回路 43:セレクタ動作制御回路 5:データ出力
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柳 純一郎 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 平２−228146（ＪＰ，Ａ) 特開 平２−25134（ＪＰ，Ａ) 特開 平２−86347（ＪＰ，Ａ) 国際公開91／8632（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/28 H04L 12/56
Claims (1)
- 【請求項１】非同期転送モードのセルを交換するセルバ
ッファスイッチを二重化した通信装置の前記スイッチ切
替時におけるセル無瞬断切替方法であって、 前記スイッチのそれぞれに入力するセルにいずれか一方
のセルバッファスイッチを指定する選択情報といずれか
一方のセルバッファスイッチのセル全廃棄もしくはセル
出力停止を指定する制御情報を付加し、 第１のセルバッファスイッチから第２のセルバッファス
イッチへの系切替時には、前記選択情報で第１のセルバ
ッファスイッチを選択して、第２のセルバッファスイッ
チに入力されたセルの廃棄を開始させ、前記第２のセル
バッファスイッチの前記制御情報により該第２のセルバ
ッファスイッチに既に蓄積された全セルの廃棄とセル出
力停止を行わせ、 前記選択情報を第２のセルバッファスイッチ選択に切替
えて、第１のセルバッファスイッチの入力セル廃棄と第
２のセルバッファスイッチへのセル入力と蓄積を開始さ
せるとともに、前記第１のセルバッファスイッチに前記
選択情報の切替前に最終入力されたセルに最終セル識別
子を付加し、 前記第１のセルバッファスイッチは前記最終セルの出力
を前記識別子で検出すると前記第２のセルバッファのセ
ル出力停止を解除させ、前記第２のセルバッファに前記
選択情報の切替後に入力蓄積されたセルの出力を開始さ
せる ことを特徴とする無瞬断系切替方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21570990A JP3039968B2 (ja) | 1990-08-17 | 1990-08-17 | 無瞬断系切替方法 |
| US07/745,332 US5283782A (en) | 1990-08-17 | 1991-08-15 | System switching method and apparatus without loss of signal in cell switching system of asynchronous transfer mode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21570990A JP3039968B2 (ja) | 1990-08-17 | 1990-08-17 | 無瞬断系切替方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0498941A JPH0498941A (ja) | 1992-03-31 |
| JP3039968B2 true JP3039968B2 (ja) | 2000-05-08 |
Family
ID=16676866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21570990A Expired - Fee Related JP3039968B2 (ja) | 1990-08-17 | 1990-08-17 | 無瞬断系切替方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5283782A (ja) |
| JP (1) | JP3039968B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5390163A (en) * | 1992-09-09 | 1995-02-14 | Nec Corporation | Data exchange capable of minimizing loss of a data block |
| AU675302B2 (en) * | 1993-05-20 | 1997-01-30 | Nec Corporation | Output-buffer switch for asynchronous transfer mode |
| DE4317951C1 (de) * | 1993-05-28 | 1994-05-26 | Siemens Ag | Verfahren und Schaltungsanordnung zur Übertragung von Nachrichtenpaketen nach dem Asynchronen Transfermodus in einem Kommunikationsnetz |
| JP2906371B2 (ja) * | 1993-09-20 | 1999-06-21 | 富士通株式会社 | 系の切替え方式 |
| US5390184A (en) * | 1993-09-30 | 1995-02-14 | Northern Telecom Limited | Flexible scheduling mechanism for ATM switches |
| US5436886A (en) * | 1994-07-14 | 1995-07-25 | Northern Telecom Limited | ATM switch in dual switch plane operation |
| JP3574493B2 (ja) * | 1995-03-16 | 2004-10-06 | 富士通株式会社 | 回線切り替え制御方法および装置 |
| JP3176548B2 (ja) * | 1996-01-26 | 2001-06-18 | 富士通株式会社 | Ａｔｍ交換局における回線インタフェース装置 |
| FR2754964B1 (fr) * | 1996-10-18 | 1999-07-16 | Thomson Csf | Dispositif a architecture repartie economique pour la commutation de cellules atm dans un reseau local, avec tolerance de panne des fonctions de brassage et de gestion |
| US6002685A (en) * | 1996-12-04 | 1999-12-14 | Alcatel Usa Sourcing, L.P. | Time slot interchanger and digital communications terminal for ISDN D-channel assembly |
| KR100225519B1 (ko) * | 1996-12-10 | 1999-10-15 | 유기범 | 프로세서간 통신 경로 이중화 장치 |
| JP3047861B2 (ja) | 1997-07-08 | 2000-06-05 | 日本電気株式会社 | Ａｔｍ通信装置における現用系／予備系無瞬断切替装置 |
| JP2998729B2 (ja) * | 1997-11-28 | 2000-01-11 | 日本電気株式会社 | Ａｔｍスイッチの無瞬断切替方式 |
| US6049542A (en) * | 1997-12-31 | 2000-04-11 | Samsung Electronics Co., Ltd. | Scalable multistage interconnection network architecture and method for performing in-service upgrade thereof |
| FI106422B (fi) * | 1998-03-06 | 2001-01-31 | Nokia Networks Oy | Varmennettu kytkentäjärjestely |
| JPH11331189A (ja) * | 1998-05-15 | 1999-11-30 | Oki Electric Ind Co Ltd | セルスイッチ装置 |
| KR100302867B1 (ko) * | 1999-10-01 | 2001-11-02 | 서평원 | 에치 디 엘 씨 중계 노드 제어장치 및 방법 |
| JP3501102B2 (ja) * | 2000-05-24 | 2004-03-02 | 日本電気株式会社 | 交換機の系切り替えシステム及び系切り替え方法 |
| US6834038B1 (en) * | 2000-08-11 | 2004-12-21 | Orckit Communications Ltd. | Protection against master unit failure in remote network access multiplexing |
| US7054263B1 (en) * | 2000-10-16 | 2006-05-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Synchronous change of switchplane |
| US7289433B1 (en) * | 2000-10-24 | 2007-10-30 | Nortel Networks Limited | Method and system for providing robust connections in networking applications |
| US7054264B2 (en) * | 2001-07-24 | 2006-05-30 | Corrigent Systems Ltd. | Interconnect and gateway protection in bidirectional ring networks |
| US7061859B2 (en) * | 2001-08-30 | 2006-06-13 | Corrigent Systems Ltd. | Fast protection in ring topologies |
| JP4807562B2 (ja) * | 2005-11-25 | 2011-11-02 | 横河電機株式会社 | プラント制御システム |
| CN102668469B (zh) * | 2009-11-19 | 2015-02-11 | 日本电气株式会社 | 传送系统、传送方法和通信设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5072440A (en) * | 1989-03-01 | 1991-12-10 | Fujitsu Limited | Self-routing switching system having dual self-routing switch module network structure |
| JP2553193B2 (ja) * | 1989-03-30 | 1996-11-13 | 日本電気株式会社 | ネットワーク制御パス網の予備回線制御方式 |
-
1990
- 1990-08-17 JP JP21570990A patent/JP3039968B2/ja not_active Expired - Fee Related
-
1991
- 1991-08-15 US US07/745,332 patent/US5283782A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0498941A (ja) | 1992-03-31 |
| US5283782A (en) | 1994-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3039968B2 (ja) | 無瞬断系切替方法 | |
| US20120224473A1 (en) | Header conversion technique | |
| US5315581A (en) | Hit-less protection switching method and apparatus for ATM transmission lines | |
| US6466576B2 (en) | ATM switching unit | |
| US6269077B1 (en) | ATM link switching over method and apparatus | |
| CN100586101C (zh) | 在作为目的地的第二层交换机之间切换 | |
| JPH02246646A (ja) | 自己ルーチング交換システム | |
| JPH08181699A (ja) | Ａｔｍ交換装置 | |
| JPH04337935A (ja) | データ切替方式 | |
| US5734836A (en) | Method of preventing double data reception in selective reception communication system | |
| JP3008923B2 (ja) | Ａｔｍスイッチの切替方式 | |
| JP2875287B2 (ja) | フレームアライナおよびその制御方法 | |
| JP2790112B2 (ja) | 遅延優先制御バッファの無瞬断切替装置及び切替方法 | |
| JP3076456B2 (ja) | 同期制御方式 | |
| JPH05227196A (ja) | 無瞬断二重化切替え装置 | |
| JPH088922A (ja) | 系切り替え装置および系切り替え方法 | |
| CA2090101C (en) | Cell exchanging apparatus | |
| KR100425580B1 (ko) | 에이티엠 스위치 및 그것의 자동 절체 방법 | |
| JP3197152B2 (ja) | セル交換装置 | |
| JP3075068B2 (ja) | Ａｔｍスイッチ | |
| JP2802400B2 (ja) | 回線切換方式 | |
| JP2768762B2 (ja) | 交換機 | |
| JPH0964885A (ja) | Ａｔｍ交換機におけるスイッチの系切り替え方式 | |
| JPH104411A (ja) | バッファ障害回避制御回路及び交換装置 | |
| JPH08139732A (ja) | 無瞬断系切替方式およびこの方式による冗長構成を備えた装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |