JPH104411A - バッファ障害回避制御回路及び交換装置 - Google Patents

Abstract

(57)【要約】 【課題】 一部の信号伝達系の機能ブロックであるセル
バッファ（パケットバッファ）が障害を起こしてもそれ
が即座に装置の完全稼働停止に至らずに、残されている
正常な機能ブロックを使用しての動作を継続すること。 【解決手段】 入主信号情報から有効セルをセルバッフ
ァ７５２＃１〜＃ｍに書き込み、セルバッファリード選
択制御回路７５５からの命令によって読み出したときに
障害検出回路７５７で読み出したセルが正常であるか否
かを検査して、正常でない場合は、障害情報をセルバッ
ファライト選択制御回路７５３に与える。これによって
セルバッファライト選択制御回路７５３は、障害を起こ
しているセルバッファ７５２のいずれかに対する書き込
みを停止させ、正常な残りのセルバッファを使用して書
き込み・読み出しを継続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、バッファ障害回避
制御回路及び交換装置に関し、信号伝達系としてのバッ
ファ回路における障害回避に関する。

【０００２】

【従来の技術】近年、ＡＴＭ（非同期転送モード）通信
システムを実現するための一つの装置としてＡＴＭ交換
機があり、このＡＴＭ交換機の開発が行われている。こ
のＡＴＭ交換機の伝達系装置においては、主に音声系情
報とデータ系情報との２種類の情報が伝達されている。
更に、データ系情報に関しては優先情報と非優先情報と
に分けることができる。これらの通信情報は、総括して
主信号情報と呼ばれており、ＡＴＭ交換機内においては
例えば、２ポートＲＡＭや、ＦＩＦＯ（ＦａｓｔＩｎ
Ｆａｓｔ Ｏｕｔ）などによるセルバッファ回路を用い
て伝達の制御が行われている。

【０００３】また、このようなＡＴＭ交換機は、一般に
故障に対する信頼性を向上させるために、機能ブロック
単位に２重化構成されており、これらの機能ブロックを
常時障害有無監視して、装置の障害発生が検出される
と、一方の機能ブロックから他方の機能ブロックに切り
替えることで、交換機の稼働停止を回避し、通信品質を
保証している。尚、２重化構成されていないＡＴＭ交換
機においては、交換機内の一部の機能ブロックが障害を
起こすことで、直ぐに通信品質を確保することができな
くなる。

【０００４】

【発明が解決しようとする課題】しかしながら、上述の
ようにＡＴＭ交換機内の各機能ブロックが２重化冗長構
成されていても、同一の機能ブロックにおいて、現用系
と予備系の両方が障害を起こすことも有り得る。また、
同一の機能ブロックの両方の系が障害を起こしているか
のように監視する側が誤認識してしまうような異常な状
態もあり得る。これらの場合には、１重化構成のＡＴＭ
交換機と同様に稼働を継続することができなくなるとい
う問題がある。

【０００５】このようなことから、一部の信号伝達系の
機能ブロックであるセルバッファ（パケットバッファ）
が障害を起こしてもそれが即座に装置の完全稼働停止に
至らずに、残されている正常な機能ブロックを使用して
の動作を継続することができるバッファ障害回避制御回
路及び交換装置の実現が要請されている。

【０００６】

【課題を解決するための手段】そこで、第１の発明は、
複数のバッファ部から形成し、入力信号を所定の規則に
従って上記各バッファ部に一時記憶し、読み出し命令に
基づき上記各バッファ部に記憶されている信号を読み出
すバッファ手段と、上記各バッファ部から信号を読み出
すときに、上記各バッファ部の読み出し信号が正常であ
るか否かの検査を行って、正常でない場合はその読み出
し信号が記憶されていたバッファ部への入力信号の記憶
を停止させる制御を行う制御手段とを備える。

【０００７】このような構成によって、あるバッファ部
から読み出した信号が正常でない場合は、そのバッファ
部に障害があるものとして、そのバッファ部への入力信
号の記憶を停止させる。正常に信号が読み出されている
バッファ部は入力信号の記憶を継続させることで、一部
のバッファ部が異常になったとしても正常な残りのバッ
ファ部を使用して入力信号の書き込み、読み出しを継続
でき、信号伝達を継続することができる。尚、入力信号
は、例えば、固定長パケットであるセル、可変長パケッ
ト、ワードデータ、チャネルデータ、回線信号などのい
ずれでも適用することができる。

【０００８】また、第２の発明は、上述の第１の発明の
バッファ障害回避制御回路を、交換装置に適用する構成
として、上述のバッファ障害回避制御回路を備えて入力
信号のスイッチング処理を行う、又は入力信号の回線対
応処理を行うものである。

【０００９】このような構成によって、交換装置に備え
られるバッファ手段の一部のバッファ部に障害が起きて
も、他の正常なバッファ部を使用して入力信号のバッフ
ァリング動作を行い必要なときに読み出すことができ、
信号伝達系の障害を回避することができる。また、上述
のバッファ障害回避制御回路を備えて回線対応処理を行
うことで、入力信号の回線対応処理を行うためのバッフ
ァ手段の一部のバッファ部が障害を起こしても他の正常
なバッファ部を使用して回線対応のためのバッファ動作
を行うことができる。

【００１０】

【発明の実施の形態】次に本発明の好適な実施の形態を
図面を用いて説明する。本実施の形態においては、本発
明をＡＴＭ交換機に適用した場合の詳細を説明する。そ
こで、本実施の形態のＡＴＭ交換機においては、障害が
発生し、この障害を検出した場合に、障害箇所の絞り込
みを行うと共にその障害によって波及する機能破損や性
能低下を認識した上でその障害箇所を切り離し、ＡＴＭ
交換機を継続稼働させ、その状況での最低限の交換動作
を行って通信サービスを実現するように構成する。

【００１１】具体的には、ＡＴＭ交換機内の伝達系装置
（バッファ回路系統）において、（１）セルバッファ制
御部に特定アドレス或いは不特定アドレスの切り分けが
可能な障害検出の手段と、（２）その障害検出情報によ
って障害検出セルバッファを回避する手段を備えたセル
バッファライト選択制御の手段と、（３）ライトセルバ
ッファ番号情報を転送することによって順次読み出した
セルバッファを選択し、障害検出セルバッファを回避す
る手段を備えたセルバッファリード選択制御の手段と、
（４）障害セルバッファ数の情報によって設定閾値情報
とセルバッファ内の有効セル数＋障害セルバッファ数と
の比較によって閾値越情報を出力する手段とを備えるよ
うに構成する。

【００１２】図２は、本実施の形態のＡＴＭ交換機の機
能構成図である。この図２において、ＡＴＭ交換機は、
主に、入回線インタフェース制御回路（ＩＬＩＭ）１
と、ＡＴＭスイッチ回路２と、出回線インタフェース制
御回路（ＯＬＩＭ）３と、共通制御回路（ＣＣＭ）４と
から構成されている。しかも、入回線インタフェース制
御回路（ＩＬＩＭ）１は、＃０回路０系１１、１系１２
と、＃１回路０系１３、１系１４と、＃ｎ回路０系１
５、１系１６とから構成されている。＃０回路０系１
１、１系１２と、＃１回路０系１３、１系１４と、＃ｎ
回路０系１５、１系１６とはそれぞれ同じ回路構成で入
回線インタフェースを行う。

【００１３】ＡＴＭスイッチ回路２は、ＡＴＭスイッチ
０系２１、１系２２とから構成されている。出回線イン
タフェース制御回路３は、０＃回路０系３１、１系３２
と、＃１回路０系３３、１系３４と、＃ｎ回路０系３
５、１系３６とから構成されている。０＃回路０系３
１、１系３２と、＃１回路０系３３、１系３４と、＃ｎ
回路０系３５、１系３６とは、それぞれ同じ回路構成で
入回線インタフェースを行う。共通制御回路４は、共通
制御部０系４１と、共通制御部１系４２とから構成され
ている。

【００１４】入回線インタフェース制御回路（ＩＬＩ
Ｍ）１は、共通制御回路（ＣＣＭ）４からの制御によっ
て入方路からのセルを０系、１系に取り込んでＡＴＭス
イッチ回路２の０系、１系に与える。ＡＴＭスイッチ回
路２の０系、１系は、入力セルをセルバッファに溜め込
み、輻輳制御、障害検出などを行い方路に応じた出方路
に出力する。出回線インタフェース制御回路（ＯＬＩ
Ｍ）３の０系、１系は、各出方路からのセルを出回線へ
出力する。共通制御回路４は、呼処理制御機能を備え、
入回線インタフェース制御回路（ＩＬＩＭ）１と、ＡＴ
Ｍスイッチ回路２と、出回線インタフェース制御回路
（ＯＬＩＭ）３とのぞれぞれ０系と１系とを制御する。

【００１５】図２において、２重化構成されているＡＴ
Ｍ交換機においては、ＡＴＭスイッチ回路２内における
各サービスクラスごとにシステムトラフィック条件に見
合った数のセルバッファ（輻輳情報ネットワーク伝搬遅
延、トラフィック制御ノード応答時間なども考慮したも
の。）を設け、そのサービスクラスごとにトラフィック
制御を実現することができる。この実現手段としては、
各サービスクラスごとのセルバッファごとに各種レベル
の閾値を設け、その閾値を越えるとトラフィック抑制の
ための制御を起動することが好ましい。このようなトラ
フィック制御を実現するＡＴＭ交換機の構成の詳細を以
下に説明する。

【００１６】図３は、ＡＴＭスイッチ回路２の機能構成
図である。この図３において、ＡＴＭスイッチ回路２
は、セル多重化回路５１と、セル分配制御回路５２ａ〜
５２ｎと、セル多重化バス５３と、ＡＴＭ−ＳＷ共通制
御回路５５とから構成されている。

【００１７】セル多重化回路５１は、全入方路の主信号
情報を多重化してセル多重化バス５３に出力する。セル
多重化バス５３は、多重化された主信号情報をセル分配
制御回路５２ａ〜５２ｎに与える。セル分配制御回路５
２ａ〜５２ｎは、多重化された主信号情報からサービス
クラスごとにセルバッファに記憶し、必要なタイミング
に読み出して出方路に出力すると共に、優先制御、輻輳
制御などを行う。ＡＴＭ−ＳＷ共通制御回路５５は、Ａ
ＴＭ−ＳＷ制御情報、選択セル情報、閾値情報を与えら
れ、セル分配制御回路５２ａ〜５２ｎを制御する。

【００１８】この図３において、ＡＴＭ交換機における
各方路の入回線インタフェース制御回路（ＩＬＩＭ）１
からの主信号情報がセル多重化回路５１に与えられ、全
入方路の主信号情報が多重化され、バス伝送形式でセル
分配制御回路５２に与えられる。セル分配制御回路５２
から出方路の主信号情報が出回線インタフェース制御回
路（ＯＬＩＭ）３に対して出力される。セル分配制御回
路５２に対しては共通制御回路（ＣＣＭ）４から供給さ
れるＡＴＭ−ＳＷ各種制御情報が供給される。ＡＴＭ−
ＳＷ共通制御回路５５とセル分配制御回路５２との間で
は、閾値越情報５４と、ＢＥＣＮ送出制御情報５６とが
授受される。

【００１９】図４は、セル分配制御回路５２の具体的な
機能構成図である。この図４において、セル分配制御回
路５２は、アドレスフィルタ回路６１と、サービスクラ
スフィルタ（１）回路６２と、サービスクラスフィルタ
（２）回路６３と、サービスクラスフィルタ（３）回路
６４と、セルバッファ制御回路６５〜６７と、セレクタ
回路６８、６９と、優先制御コントロール回路７０と、
ＦＥＣＮ生成制御回路７１と、ＢＥＣＮ生成制御回路７
２とから構成されている。セルバッファ制御回路６５
は、セルバッファ（１）回路６５１と、ライトアドレス
管理回路６５２と、リードアドレス管理回路６５３とか
ら構成されている。セルバッファ制御回路６６は、セル
バッファ（２）回路６６１と、ライトアドレス管理回路
６６２と、リードアドレス管理回路６６３とから構成さ
れている。セルバッファ制御回路６７は、セルバッファ
（３）回路６６１と、ライトアドレス管理回路６７２
と、リードアドレス管理回路６７３とから構成されてい
る。

【００２０】アドレスフィルタ回路６１は、セル多重化
バスから選択セル情報に基づき所定のセルを選び出して
サービスクラスフィルタ（１）６２〜（３）６４に与え
る。サービスクラスフィルタ（１）６２〜（３）６４
は、各種の通信サービスの種類などのクラスに応じたセ
ルを選び出しセルバッファ制御回路６５〜６７に与え
る。従って、サービスクラスフィルタ（１）６２〜
（３）６４はそれぞれ異なるサービスクラスであり、そ
れぞれ異なるサービスクラスのセルを選び出してセルバ
ッファ制御回路６５〜６７に与える。

【００２１】これらのサービスクラスとは、例えば、固
定速度音声、回線交換の疑似を表すサービスクラスＡ
や、可変速度パケットビデオの通信サービスを表すサー
ビスクラスＢや、コネクション型データのサービスを表
すサービスクラスＣや、コネクションレス型データのサ
ービスを表すサービスクラスＤなどを表す。

【００２２】セルバッファ制御回路６５〜６７は、セル
バッファ（１）６５１（（２）６６１、（３）６７１）
と、ライトアドレス管理回路６５２（６６２、６７２）
と、リードアドレス管理回路６５３（６６３、６７３）
とから構成され、サービスクラスフィルタ（１）６２〜
（３）６４からの選択されたセルをセルバッファに記憶
し、読み出すと共に読み出すときにセルが正常であるか
否かの検査を行って、異常が検出されるとそのセルバッ
ファに障害が起きているものとして書き込まないように
制御する。

【００２３】優先制御コントロール回路７０は、セルバ
ッファ制御回路６５〜６７からの信号によって読み出し
を制御する信号をセルバッファ制御回路６５〜６７に与
えると共にセレクタ回路６８に選択信号を与える。セレ
クタ回路６８は、セルバッファ制御回路６５〜６７のい
ずれかから読み出されたセル信号を、優先制御コントロ
ール回路７０からの選択信号によって選択してセレクタ
回路６９に与える。ＦＥＣＮ生成制御回路７１は、セル
バッファ管理情報などからＦＥＣＮビットを必要に応じ
て生成してセレクタ回路６９に与える。このＦＥＣＮビ
ットは、Ｆｏｗａｒｄ Ｅｘｐｌｉｃｉｔ Ｃｏｎｇｅ
ｓｔｉｏｎ Ｎｏｔｉｆｉｃａｔｉｏｎ：順方向明示的
輻輳通知を表すもので、具体的には、輻輳しているトラ
ヒックの順方向のユーザフレームにビットが立ち、受信
側で網の輻輳状態を認知するために使用される。

【００２４】ＢＥＣＮ生成制御回路７２は、ＢＥＣＮ送
出制御情報に基づきＢＥＣＮビットを生成してセレクタ
回路６９に与える。このＢＥＣＮビットは、Ｂａｃｋｗ
ａｒｄ Ｅｘｐｌｉｃｉｔ Ｃｏｎｇｅｓｔｉｏｎ Ｎ
ｏｔｉｆｉｃａｔｉｏｎ：逆方向明示的輻輳通知を表す
もので、具体的には、輻輳しているトラヒックの逆方向
のユーザフレームにビットが立ち、発信側で網の輻輳状
態を認知するために使用される。セレクタ回路６９は、
セレクタ６８からのセル、ＦＥＣＮ生成回路７１からの
ＦＥＣＮビット信号、ＢＥＣＮ生成回路７２からのＢＥ
ＣＮビット信号のいずれかを必要に応じて選択して出方
路に出力する。

【００２５】図４において、本セル分配制御回路が、各
出方路ごとに設けられ、これらの出方路に送出するセル
を選択制御するためのアドレスフィルタ回路６１を介し
て入力される。アドレスフィルタ回路６１からの出力信
号は、各種サービスクラスフィルタ回路６２〜６４を介
してセルバッファ制御回路６５〜６７に与えられる。セ
ルバッファ制御回路６５〜６７は優先制御コントロール
回路７０との間で読み出し要求信号・読み出し許容信号
が授受される。

【００２６】セルバッファ制御回路６５〜６７は、局デ
ータなどによって設定される閾値情報が入力される。各
方路の輻輳状態情報として各バッファ障害情報と共にセ
ルバッファ管理情報が出力される。このセルバッファ管
理情報は、ＦＥＣＮ生成制御回路７１及びＡＴＭ−ＳＷ
共通制御回路５５に与えられる。ＡＴＭ−ＳＷ共通制御
回路５５からはＢＥＣＮ送出制御情報がＢＥＣＮ生成制
御回路７２に与えられ、輻輳制御の実現に使用される。
優先制御コントロール回路７０、ＦＥＣＮ生成制御回路
７１、ＢＥＣＮ生成制御回路７２からは出力セルを選択
するための情報が出力制御のセレクタ回路６９に与えら
れる。

【００２７】図１は、セルバッファ制御回路６５〜６７
の具体的な機能構成図である。この図１において、セル
バッファ制御回路６５〜６７は、それぞれ同じ回路構成
であり、セルバッファ空エリア管理回路７５１と、セル
バッファ回路７５２と、セルバッファライト選択制御回
路７５３と、ライト判定処理回路７５４と、セルバッフ
ァリード選択制御回路７５５と、ライトセルバッファ番
号情報転送回路７５６と、障害検出回路７５７とから構
成されている。

【００２８】セルバッファ７５２は、例えば、ＲＡＭ回
路で構成され、複数の記憶エリア（記憶面）、即ち、複
数のセルバッファ＃１〜＃ｍから構成され、入主信号情
報から有効セルをセルバッファライト選択制御回路７５
３からの制御によって書き込む。セルバッファライト選
択制御回路７５３は、ライトアドレス制御を行うもの
で、ライト判定処理回路７５４からのライト要求信号に
よってセルバッファライト選択信号を生成してセルバッ
ファ７５２に与え、障害検出回路７５７から障害情報が
与えられると、その障害情報が表すアドレスのセルバッ
ファ７５２にセルバッファライト信号を与えないように
制御し、ライトしたセルバッファ番号情報をライトセル
バッファ番号情報転送回路７５６に与える。セルバッフ
ァ番号情報をライトセルバッファ番号情報転送回路７５
６は、セルバッファライト選択信号からライトしたセル
バッファ番号情報をセルバッファリード選択制御回路７
５５に与える。

【００２９】ライト判定処理回路７５４は、入主信号情
報から有効セルを検出するとライト要求信号を出力して
セルバッファライト選択制御回路７５３に与える。セル
バッファ空エリア管理回路７５１は、閾値情報とライト
要求信号とからセルバッファ内の残存数を管理して輻輳
状態を検出するために、読み出し要求信号を出力してセ
ルバッファリード選択制御回路７５５に与える。セルバ
ッファリード選択制御回路７５５は、リードアドレス制
御を行うもので、読み出し許可信号と読み出し信号など
を与えられ、セルバッファリード選択信号を生成してセ
ルバッファ７５２へ与える。障害検出回路７５７は、セ
ルバッファ７５２の＃１〜＃ｍから読み出されたセルの
正常の有無を検査（例えば、巡回冗長検査、パリティ検
査）して、正常でない場合はそのセルが記憶されていた
セルバッファに障害があるとして障害情報を出力する。

【００３０】この図１において、セル分配制御回路５２
内のセルバッファ制御回路６５〜６７は、入力主信号情
報がライト判定処理回路７５４とセルバッファ７５２と
に与えられる。ライト判定処理回路７５４からはライト
要求信号がセルバッファライト選択制御回路７５３に与
えられる。セルバッファライト選択制御回路７５３にお
けるライト情報はセルバッファ空エリア管理回路７５１
に与えられる。

【００３１】セルバッファ７５２の記憶エリアの面数は
システムトラフィック条件、サービスクラス種別、輻輳
情報ネットワーク伝搬遅延、トラフィック制御ノード応
答時間等によって決定される。セルバッファ７５２は、
セルバッファライト選択制御回路７５３、セルバッファ
リード選択制御回路７５５からセルバッファ選択信号が
与えられる。セルバッファライト選択信号は、ライトセ
ルバッファ番号情報転送回路７５６に与えられ、更に、
そのセルバッファライト選択情報は、セルバッファリー
ド選択制御回路７５５にも供給される。セルバッファリ
ード選択信号は、障害検出回路７５７にも与えられる。
この障害検出回路７５７からの障害情報は、セルバッフ
ァライト選択制御回路７５３及び共通制御回路（ＣＣ
Ｍ）４にも与えられる。

【００３２】（動作）： 次に、本実施の形態のＡＴ
Ｍ交換機の動作を説明する。ＡＴＭ交換機に入力された
主信号情報は、予め設定された呼制御情報に基づいた接
続先アドレス（出方路番号）情報を入回線インタフェー
ス制御（ＩＬＩＭ）回路１によって編集された装置内の
所定の形式でＡＴＭ−ＳＷ内に入力される。ＡＴＭ−Ｓ
Ｗ内では先ずセル多重化回路によって他の方路から入力
されたＡＴＭセルと多重化処理が実行され、本ＡＴＭ交
換機に入力された全てのセルが多重化バス上に多重化出
力される。

【００３３】アドレスフィルタ６１で選択されたセル
は、更にサービスクラスフィルタ回路（１）６２〜
（３）６４を介して該当するセルバッファ制御回路６５
〜６７に取り込まれる。この有効セルがライト判定処理
回路７５４に入力されるとライト要求信号をセルバッフ
ァ空エリア管理回路７５１に出力し、セルバッファ空エ
リア管理回路７５１では、その情報に基づきセルバッフ
ァ内の有効セル数を＋１する。セルバッファ空エリア管
理回路７５１で有効セル数が０でなくなると本回路は読
み出し要求信号を優先制御コントロール回路７０に対し
て出力し、セルバッファ内に有効セルが残存することを
通知する。

【００３４】優先制御コントロール回路７０では、他の
サービスクラスの有効セル数情報、優先制御情報、ＦＥ
ＣＮ送信要求、ＢＥＣＮ送信要求信号によってリード許
可をあるサービスクラスのセルバッファ制御回路６５〜
６７に供給する。その読み出し動作においてそのセル情
報の正誤判定を行うことによって障害検出回路７５７に
おいて、セルごとの伝達障害を検出する。障害検出回路
７５７では、特定アドレス障害或いは不特定アドレス
（全領域に係る）障害の切り分けを行い、障害として検
出した場合には、その情報を共通制御回路（ＣＣＭ）４
に通知すると共にセルバッファライト選択制御回路７５
３、セルバッファ空エリア管理回路７５１に対して送出
する。

【００３５】セルバッファライト選択制御回路７５３で
は、障害アドレス情報によってそのセルバッファ回路７
５２に対するライト制御を回避する手段によって、障害
部分を切り離した動作モードに入る。尚、ライトしたセ
ルバッファ番号情報は、ライトセルバッファ番号情報転
送回路７５６を介してセルバッファリードアドレス管理
に転送され、転送された順番にセルバッファ７５２内の
情報を読み出す。

【００３６】セルバッファ空エリア回路７５１では、有
効セルごとのライト要求信号によって、セルバッファ７
５２内の有効セル残存数を＋１し、読み出し許可に伴う
読み出し動作によってセルバッファ７５２内の有効セル
残存数を−１することによって、常にセルバッファ７５
２内の残存数情報を持ち、この値を閾値情報と比較する
ことによって輻輳状態を検出する。

【００３７】このセルバッファ制御回路６５〜６７にお
けるセルバッファ７５２内でのアドレス特定障害が検出
された場合の動作は、セルバッファ７５２内の有効セル
残存数に障害セルバッファ数分だけオフセット値を加算
することによって、輻輳状態を検出する。但し、読み出
し側では、このオフセット値を引いた値でセルバッファ
７５２内の有効セルの残存をチェックする。

【００３８】また、本ＡＴＭ交換機の運用状態において
は、運用系と待機系という状態で稼働している。上述の
障害検出時には即刻、待機系に切り替え、その系を新し
く運用系として稼働させる。更に、待機系が障害状態の
途中に、運用系で上述のセルバッファの障害が発生した
場合は、その運用系の状態を保持し、その運用系のその
サービスクラスごとのハードウエアにおける障害検出回
路７５７からの障害情報に基づいてそのセルバッファ回
路７５２を切り離すと同時に障害セルバッファ数を加算
した状態で輻輳状態を監視する。輻輳状態を検出した場
合は、正常運用時と同様にＦＥＣＮ送信制御、ＢＥＣＮ
送信制御を起動する。障害情報は、共通制御回路（ＣＣ
Ｍ）４に通知され、その障害情報に見合った輻輳制御・
リソーソ管理が行われ、コネクション受け付け制御が実
現される。

【００３９】１重化装置の場合は、上述のセルバッファ
の障害を検出した時点で障害セルバッファを切り離した
状態で上述の動作と同様な運用を実現する。即ち、図５
は、図１のＡＴＭ交換機の２重冗長構成を１重構成にし
た場合の機能構成図である。このＡＴＭ交換機は、入回
線インタフェース制御回路（ＩＬＩＭ）１の＃０回路１
１、＃１回路１３、＃ｎ回路１５と、ＡＴＭスイッチ回
路２のＡＴＭスイッチ２１と、出回線インタフェース制
御回路（ＯＬＩＭ）３の＃０回路３１、＃１回路３３、
＃ｎ回路３５と、共通制御回路（ＣＣＭ）４１とから構
成されている。

【００４０】各回路の機能と動作とは上述と同様である
ので、ＡＴＭスイッチ回路１のＡＴＭスイッチ２１のセ
ルバッファ制御部６５〜６７のセルバッファ７５２の＃
１〜＃ｍからのセルの読み出しを監視して、障害検出回
路７５７でいずれかのセルバッファからのセルの読み出
しが正常でないと判定するとセルバッファライト選択制
御回路７５３によって障害を起こしているセルバッファ
７５２＃１〜＃ｍのいずれかへのセル書き込みを停止さ
せ、正常なセルバッファへの書き込みを継続させること
で障害による動作停止を回避させる。

【００４１】（本発明の実施の形態の効果）： 以上
の本発明の実施の形態によれば、セルバッファ制御回路
に障害検出回路を設け、その障害検出情報によって障害
エリアのライト制御を回避するセルバッファライト選択
制御回路を設け、ライトセルバッファ番号情報転送回路
によって順次読み出しセルバッファを選択すると同時に
障害セルバッファを切り離し状態として運用を継続する
ことができる。

【００４２】また、障害セルバッファ数の情報によっ
て、設定閾値情報と、セルバッファ内の有効セル数＋障
害セルバッファ数との比較によって閾値越情報を出力す
る手段を設けたことによって、セルバッファ部障害状態
における輻輳制御を従来と同様の処理で実現することが
できる。更に、サービスクラスごとに異なる回路を装備
し、その機能ブロックごとの障害監視及び障害によって
切り離しも可能となる。

【００４３】２重化装置においては、セルバッファ制御
回路における障害が片方の系で発生し、且つ他方の系で
何等かの障害が起きた場合であっても、トラフィック制
御を実現し、動作可能リソース（資源：回路）管理をし
ながらＡＴＭ交換機を運用することができ、非常に信頼
性を向上させることができる。

【００４４】また、１重化装置においては、セルバッフ
ァ制御回路における障害が発生しても、その系のままト
ラフィック制御を実現し、動作可能リソースを管理しな
がらＡＴＭ交換機を運用することができる。

【００４５】（他の実施の形態）： （１）尚、以上
の実施の形態においては、本発明をＡＴＭスイッチ回路
に適用した例を示したが、ＡＴＭ交換機内の回線制御部
におけるＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔ
ａｌ Ｈｉｅｒａｒｃｈｙ：同期デジタルハイアラー
キ：伝送速度の階層構成）〜ＡＴＭセル変換回路、或い
はＦＤＤＩ（Ｆｉｂｅｒ Ｄｉｓｔｒｉｂｕｔｅｄ Ｄ
ａｔａ Ｉｎｔｅｒｆａｃｅ：光ファイバ分散データイ
ンタフェース）〜ＡＴＭセル変換回路においても同様の
セルバッファ部を搭載することができ、これらの装置に
も適用することが可能である。但し、この場合、送信側
主信号情報に関しては、セルバッファ部における障害検
出情報によって上流（上位）装置に対して送信一時停止
情報を出力し、上流（上位）装置ではこの信号によって
主信号情報の出力を一時停止する手段を備えることで実
現することができる。また、ＡＴＭ−ＨＵＢ（集線装
置）などにも適用することができる。

【００４６】（２）また、上述の実施の形態の障害検出
回路７５７でのセルの正常の有無の検査においては、セ
ルヘッダのＨＥＣ（Ｈｅａｄｅｒ Ｅｒｒｏｒ Ｃｏｎ
ｔｒｏｌ）のヘッダ誤り検出／訂正符号を使用して検査
することも好ましい。セルヘッダの検査はＨＥＣの検査
を行い、ペイロードの検査は巡回冗長検査又はパリティ
検査などを行うことも好ましい。他の実施の形態とし
て、入主信号情報の合間に間欠的に検査用セル又は試験
用セルを挿入し、その検査用セル又は試験用セルがセル
バッファから読み出すときに障害検出回路で既知の検査
用セル又は試験用セルと照らし合わせて正常の有無を検
査することも好ましい。

【００４７】（３）また、上述の実施の形態において
は、固定長パケットであるＡＴＭ交換機におけるセルバ
ッファの制御を例にして説明したが、他の実施の形態と
して、可変長パケット信号を扱うパケットバッファの制
御にも適用することができ、これによってパケット信号
の伝達系の信頼性を向上させることもできるようにな
る。また入力信号として回線交換信号のバッファ回路
（時分割スイッチ回路）にも適用することができる。更
に他の情報処理装置におけるワードデータ、チャネルデ
ータなどのデータ伝達系におけるバッファ回路にも適用
することができる。

【００４８】

【発明の効果】以上述べた様に第１の発明は、バッファ
手段を複数のバッファ部から形成し、入力信号を所定の
規則に従って各バッファ部に一時記憶し、読み出し命令
に基づき号を読み出し、各バッファ部から信号を読み出
すときに、各バッファ部の読み出し信号が正常であるか
否かの検査を行って、正常でない場合はその読み出し信
号が記憶されていたバッファ部への入力信号の記憶を停
止させる制御を行うことで、一部のバッファ部が障害を
起こしても正常なバッファ部を使用して障害による動作
停止を回避してバッファ動作を継続することができる。

【００４９】また、第２の発明によれば、上述のバッフ
ァ障害回避制御回路を交換装置に適用することで、装置
の信頼性を向上させることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態の２重冗長構成のＡＴＭ交
換機におけるＡＴＭスイッチ回路内のセルバッファ制御
回路の機能構成図である。

【図２】本実施の形態の２重冗長構成のＡＴＭ交換機の
概略構成図である。

【図３】本実施の形態の２重冗長構成のＡＴＭ交換機の
ＡＴＭスイッチ回路の機能構成図である。

【図４】本実施の形態の２重冗長構成のＡＴＭ交換機の
セル分配制御回路の機能構成図である。

【図５】本実施の形態の１重構成のＡＴＭ交換機の概略
構成図である。

【符号の説明】

７５１…セルバッファ空エリア管理回路、７５２…セル
バッファ、７５３…セルバッファライト選択制御回路、
７５４…ライト判定処理回路、７５５…セルバッファリ
ード選択制御回路、７５６…ライトセルバッファ番号情
報転送回路、７５７…障害検出回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数のバッファ部から形成し、入力信号
   を所定の規則に従って上記各バッファ部に一時記憶し、
   読み出し命令に基づき上記各バッファ部に記憶されてい
   る信号を読み出すバッファ手段と、 上記各バッファ部から信号を読み出すときに、上記各バ
   ッファ部の読み出し信号が正常であるか否かの検査を行
   って、正常でない場合はその読み出し信号が記憶されて
   いたバッファ部への入力信号の記憶を停止させる制御を
   行う制御手段とを備えることを特徴とするバッファ障害
   回避制御回路。
2. 【請求項２】 上記入力信号の記憶を停止させているバ
   ッファ部の個数と、上記バッファ手段に記憶されている
   信号の量とを管理し、上記バッファ手段が輻輳状態であ
   るか否かを判断し、輻輳状態である場合は輻輳情報を出
   力する輻輳制御手段を備えることを特徴とする請求項１
   記載のバッファ障害回避制御回路。
3. 【請求項３】 請求項１又は２記載のバッファ障害回避
   制御回路を備えて上記入力信号のスイッチング処理を行
   う、又は上記入力信号の回線対応処理を行うことを特徴
   とする交換装置。