JP2003018186A - 通信装置及び通信制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 異なるネットワークを効率よく収容して効率
的に中継処理を行える通信装置を提供する 【解決手段】 固定長のデータをスイッチングするメイ
ンスイッチ部（２３２）と、該メインスイッチ部の入力
及び出力にそれぞれ設けられた第１のバッファ（３３、
３７）及び第２のバッファ（３４、３８）を具備するイ
ンタフェース部（２３０_０）とを有するスイッチ部を有
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はネットワークに接続
される通信装置に関し、特に、複数の異なる回線を収容
してスイッチングする機能を持ったルータなどの通信装
置に関する。より詳細には、本発明はルータ内のキュー
イングに関する技術、及びトラヒック制御の一態様であ
るバックプレッシャ制御及びこれに関連する技術に関す
る。

【０００２】従来より、複数のネットワークを接続して
データをルーチングして中継するために、ルータと呼ば
れる中継装置が用いられている。ルータは、ネットワー
クのプロトコルの変換やアドレスの変換を行なって、デ
ータの中継経路を設定する。

【０００３】

【従来の技術】図１に、ネットワーク構成の一例を示
す。ルータ１０〜１３は異なるネットワークを接続す
る。例えば、ルータ１０は、Ｓｏｎｅｔ／ＳＤＨ ＡＤ
Ｍ（Ｓｏｎｅｔ／Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔ
ａｌ Ｈｉｅｒａｒｃｈｙ Ａｄｄ−Ｄｒｏｐ Ｍｕｌ
ｔｉｐｌｅｘｅｒ）１４、ＡＴＭ（Ａｓｙｎｃｈｒｏｎ
ｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）専用線サービス
ネットワーク１５、ＯＣ−４８ＤＷＤＭ（Ｄｅｎｓｅ
Ｗａｖｅｌｅｎｇｔｈ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉ
ｐｌｅｘｉｎｇ）ネットワーク１６、及びＯＣ４８ｃＤ
ＷＤＭネットワーク１７を相互に接続する。換言すれ
ば、ルータ１０は異なる伝送速度（換言すれば、異なる
インタフェース）の回線を収容している。同様に、他の
ルータ１１〜１３も異なるネットワークを相互に接続し
てデータを中継する。

【０００４】このようなルータは、異なるサイズ（長
さ）のパケットを中継処理する。つまり、扱うパケット
は可変長である。また、ある回線が輻輳した時に、その
回線へのパケットの流入を防いでパケットの損失を防止
するためのバックプレッシャ制御を、イーサネット（登
録商標）のポート単位（換言すれば回線単位）に行な
う。例えば、あるポートが輻輳した場合には、このポー
トに接続される回線に対してバックプレッシャ制御を行
なう。例えば、ルータがポート毎にバッファを具備して
いる場合には、輻輳したバッファへのパケットの流入を
規制する。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
ルータは、異なるネットワークを効率よく収容して効率
的な中継処理を行えないという問題点を具備する。具体
的には次の通りである。

【０００６】第１に、従来のルータは可変長パケットを
中継処理するため、様々なネットワークを中継しようと
すると、内部制御が極めて複雑になり、異なる伝送速度
毎にＱｏＳ（Ｑｕａｌｉｔｙ ｏｆ Ｓｅｒｖｉｃｅ）
制御を行なうことは極めて困難である。その際、バック
プレッシャ制御はイーサネットのポート単位に行うた
め、ＡＴＭやＰＯＳ（Ｐａｃｋｅｔ Ｏｖｅｒ Ｓｗｉ
ｔｃｈ）などの異なる伝送速度のパケット処理に対して
は、必ずしも効率的なバックプレッシャ制御とはならな
い。従って、異なる伝送速度毎のＱｏＳ制御を効果的に
かつ効率的に行なうことはできない。

【０００７】第２に、出力ポート毎にバッファを持つの
で、バッファを効率的に利用できない。例えば、ある出
力ポートが輻輳している時に他の出力ポートのトラフィ
ックが低い場合には、ルータ全体のバッファの使用効率
は低い状態にある。この問題点を解決するために、出力
回線（ポート）をアグリゲート（束ねて）して、共通の
バッファを設けることが考えられる。しかしながら、あ
る出力回線のバックプレッシャ制御の要求を受けると、
出力回線が輻輳していないデータまでバックプレッシャ
の影響を受けてしまい、データを出力できないブロッキ
ング状態が発生してしまう。

【０００８】第３に、通常ルータは二重化されている。
これは、信頼性や保守運用の観点に基づく。二重化構成
のルータにおいて、運用系と非運用系のいずれからのバ
ックプレッシャでも制御動作を開始するように構成する
と、レイテンシーやルータの状態によって運用系、非運
用系で状態が不整合となってしまう可能性がある。この
ため、運用系から非運用系に切り替えを行なった場合
に、バックプレッシャで制御された状態やバッファリン
グの状態によって、データの重複や追い越しが発生して
しまう可能性がある。また、非運用系で障害が発生して
バックプレッシャを発生したままとなった時に、非運用
系の障害であるにもかかわらず、運用系に影響を与えて
しまうことになる。

【０００９】第４に、ＡＴＭの回線はデータのゆらぎや
遅延に対して規格がある。ＡＴＭの規格を遵守するため
には、バックプレッシャ制御を行なわないことが理想で
あるが、バッファの有効利用の観点からはバックプレッ
シャ制御を行なうことが望まれる。しかしながら、バッ
クプレッシャ制御を頻繁に行なわなければならない状況
では、データのゆらぎや遅延の規格を満足することはで
きない。

【００１０】従って、本発明は上記従来技術の問題点を
解決し、異なるネットワークを効率よく収容して効率的
に中継処理を行える通信装置及び通信制御方法を提供す
ることを目的とする。

【００１１】

【課題を解決するための手段】本発明は、異なるインタ
フェース間のスイッチング機能を有する通信装置におい
て、固定長のデータをスイッチングするメインスイッチ
部と、該メインスイッチ部の入力及び出力にそれぞれ設
けられた第１及び第２のバッファを具備するインタフェ
ース部とを設けたスイッチ部を有することを特徴とする
通信装置である。

【００１２】固定長のデータをスイッチングするメイン
スイッチ部の入力及び出力にそれぞれ、第１及び第２の
バッファを設けたことで、メインスイッチ部をバッファ
レスな構成とすることができる。従って、ネットワーク
のプロトコルに依存した伝送速度差を吸収することがで
き、スイッチングによるゆらぎを低減することができ
る。そして、伝送速度毎のＱｏＳ制御やバックプレッシ
ャ制御を効果的かつ効率的に行なうことができる。

【００１３】

【発明の実施の形態】図２は、本発明の第１の実施の形
態によるルータの構成を示すブロック図である。図示す
るルータ２０は、図１のルータ１０〜１３に置き換わる
ものである。図示するルータ２０は二重化されている。

【００１４】ルータ２０は、回線終端部２１ｗ、２１
ｐ、Ｌ３（レイヤ３：ネットワーク層）処理部２２ｗ、
２２ｐ、スイッチ部２３ｗ、２３ｐ、Ｌ３処理部２４
ｗ、２４ｐ及び回線終端部２５ｗ、２５ｐを有する。添
え字の“ｗ”は二重化構成の運用系を示し、“ｐ”は非
運用系を示す。スイッチ部２３ｗ、２３ｐに接続される
二重化構成のＬ３処理部や回線終端部は、必ずしも二重
化にする必要はない。

【００１５】ルータ２０が扱う回線の種類は例えば、Ｅ
ｔｈｅｒ１０／１００Ｂａｓｅ−Ｔ、Ｅｔｈｅｒ１００
０Ｂａｓｅ−Ｔ、ＰＯＳ ＯＣ３Ｃ、ＯＣ１２Ｃ、ＯＣ
４８Ｃ、ＡＴＭ ＯＣ３Ｃ、ＯＣ１２Ｃ、ＳＴＭ Ｔ１
／Ｅ１、ＳＴＳ３、ＳＴＳ１２などである。図２の各部の内部構成例 図３は、図２の各部の内部構成例を示すブロック図であ
る。図３に示す構成は、二重化構成の運用系及び非運用
系のいずれにも当てはまるものである。よって、図３で
は、運用系と非運用系を区別する参照番号の添え字
“ｗ”や“ｐ”を省略してある。また、図３に示す構成
は実線の矢印で示すデータの流れに沿って図示したもの
である。従って、回線終端部２１及びＬ３処理部２２
は、入力側と出力側とで２分割されたように図示してあ
る。

【００１６】入力側の回線終端部２１は、物理層処理部
２１１及びＬ３インタフェース部２１２を有する。Ｌ３
処理部２２は、回線インタフェース部２２１、ローカル
スイッチ部２２２及びスイッチインタフェース部２２３
を有する。Ｌ３処理部２２は、複数のネットワークに接
続されている通信装置間のデータ転送やデータの中継処
理などの通信プロトコルに従った処理を行なう。スイッ
チ部２３は、入力側のスイッチインタフェース部２３
１、メインスイッチ部２３２及び出力側のスイッチイン
タフェース部２３３を有する。出力側のＬ３処理部２２
は、スイッチインタフェース部２２４、ローカルスイッ
チ部２２５及び回線インタフェース部２２６を有する。
出力側の回線終端部２５は、Ｌ３インタフェース部２１
３及び物理層処理部２１４を有する。

【００１７】回線終端部２１の物理層処理部２１１は、
ポートを介して接続されるネットワーク上の回線を収容
してアグリゲートする。Ｌ３インタフェース部２１２
は、物理層処理部２１１でアグリゲートした回線上のデ
ータに対し、レイヤ２の処理を行なう（レイヤ２終端処
理）。Ｌ３処理部２２の回線インタフェース部２２１
は、可変長パケットを一旦バッファに蓄積した後、所定
長の固定長パケット（以下セルと言う）に変換する。こ
の処理をフラグメント化という。ローカルスイッチ部２
２２は、回線インタフェース部２２１からのセルをスイ
ッチングする。スイッチインタフェース部２２３は、ロ
ーカルスイッチ部２２２が出力するセルを一旦蓄積した
後、スイッチ部２３に出力する。スイッチ部２３は、Ｌ
３処理部２２からのセルを一旦蓄積した後、メインスイ
ッチ部２３２にセルを出力する。メインスイッチ部２３
２は、レイヤ３のＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏ
ｃｏｌ）に基づきルーティングを行なう。メインスイッ
チ部２３２はバッファを持たない。

【００１８】図４に、レイヤ２の終端処理とレイヤ３の
ルーティング処理を示す。例えば、ＡＴＭの回線では、
ＡＴＭレイヤは回線終端部２１で終端しておき、レイヤ
３のＩＰ情報を元にスイッチ部２３がＡＴＭセルをルー
ティングする。

【００１９】スイッチインタフェース部２３３は、メイ
ンスイッチ部２３２でルーティングされたセルを一旦格
納する。

【００２０】出力側のＬ３処理部２２のスイッチインタ
フェース部２２４は、スイッチ部２３からのセルを一旦
格納する。ローカルスイッチ部２２５は、回線インタフ
ェース部２２４からのセルをスイッチングする。回線イ
ンタフェース部２２６は、ローカルスイッチ部２２５か
らのセルを一旦格納する。回線終端部２１のＬ３インタ
フェース部２１３は、Ｌ３処理部２２からのルーティン
グされたセルを一旦格納してレイヤ２に関する情報を付
加し、更にセルを対応する可変長パケットに変換する。
物理層処理部２１４は、可変長パケットを対応する回線
（ポート）に出力する。

【００２１】図３中の記号“×”は、後述するバックプ
レッシャ信号の廃棄（終端）ポイントを示す。本発明の
第１の実施の形態では、Ｌ３処理部２２のスイッチイン
タフェース部２２３でバックプレッシャ信号を終端し、
データを廃棄する。また、後述する本発明の第２の実施
の形態では、Ｌ３処理部２２のローカルスイッチ部２２
５でバックプレッシャ信号を終端し、データを廃棄す
る。Ｌ３処理部２２及びスイッチ部２３の基本構成及び基本
動作 図５は、Ｌ３処理部２２及びスイッチ部２３の基本構成
を示すブロック図である。Ｌ３処理部２２は回線対応処
理部２２_０〜２２_７及び内部処理部２２_８を有する。回
線対応処理部２２_０は、インタフェース部２２０_０及び
ネットワークプロセッサ２２７_０を有する。インタフェ
ース部２２０_０はルータ２０の１つのポート（回線）に
対応し、図３のスイッチインタフェース部２２３及び２
２４の内部回路に相当する。ネットワークプロセッサ２
２７_０は、図３のローカルスイッチ部２２２に接続され
るもので、図面を簡単にするために、図３での図示を省
略してある。ネットワークプロセッサ２２７_０は、入力
２系統ＩＮ０、ＩＮ１と出力２系統ＯＵＴ０、ＯＵＴ１
を処理する。インタフェース部２２０_０は、ＦＩＦＯ形
式の共通バッファ３１及び３２、入力バッファサ３５、
並びに出力バッファ３６を具備する。他の回線対応処理
部２２_２〜２２_７も同様の構成である。すなわち、回線
対応処理部２２_２〜２２_７はそれぞれ、インタフェース
部２２０_１〜２２０_７及びネットワークプロセッサ２２
７_１〜２２７_７を有する。

【００２２】内部処理部２２_８は、インタフェース部２
２０_８とメインプロセッサ２２７_８とを有する。メイン
プロセッサ２２７_８は、ルータ２０を統合的に制御する
プロセッサであり、インタフェース部２２０_８を介して
スイッチ部２３との間でセルをやり取りする。

【００２３】スイッチ部２３は、図３に示すメインスイ
ッチ２３２と回線対応処理部２３０ _０〜２３０_７とを有
する。インタフェース部２３０_０〜２３０_７は、図３の
スイッチインタフェース２３１、２３３の内部回路に相
当する。インタフェース部２３０_０〜２３０_７はそれぞ
れ、Ｌ３処理部のインタフェース部２２０_０〜２２０ _７
に対応している。また、インタフェース部２２０_８はイ
ンタフェース部２３０ _７に接続されている。インタフェ
ース部２３０_０は、ＦＩＦＯ形式の共通バッファ３３及
び３４、出力バッファ３７並びに入力バッファ３８を有
する。

【００２４】他のインタフェース部２３０_１〜２３０_７
も同様に構成されている。

【００２５】なお、便宜上、共通バッファ３３と出力バ
ッファ３７とをまとめて第１のバッファと言う。また、
共通バッファ３４と入力バッファ３８とをまとめて第２
のバッファと言う。更に、共通バッファ３５と入力バッ
ファ３１とをまとめて第３のバッファと言う。更に、共
通バッファ３２と出力バッファ３６とをまとめて第４の
バッファと言う。

【００２６】次に、図５に示す回路の基本動作を説明す
る。

【００２７】ネットワークプロセッサ２２７_０は、ロー
カルスイッチ２２２からセルを受け取り、入力バッファ
３５に出力する。セルの入力は、入力ＩＮ０とＩＮ１の
２系統ある。入力バッファ３５は受取ったセルを共通バ
ッファ３１に出力する。これにより、共通バッファ３１
にはセルのキューが形成される。共通バッファ３１内の
セルは、後述するスケジューリング処理に従い読み出さ
れ、スイッチ部２３に送られる。

【００２８】スイッチ部２３の共通バッファ３３は、イ
ンタフェース部２２０_０から送られたセルを格納する。
共通バッファ３３に格納されたセルは、後述するスケジ
ューリング処理に従い読み出され、出力バッファ３７に
一旦格納された後、メインスイッチ部２３２に送られ
る。メインスイッチ部２３２は、受取ったセルをスイッ
チングする。

【００２９】メインスイッチ部２３２からのセルは、入
力バッファ３８に一旦格納された後、共通バッファ３４
に格納される。共通バッファ３４に格納されたセルは、
後述するスケジューリング処理に従い読み出され、イン
タフェース部２２０_０に送られる。インタフェース部２
２０_０の共通バッファ３２は、受取ったセルを格納す
る。そして、後述するスケジューリング処理に従いセル
が共通バッファ３２から読み出され、一旦出力バッファ
３６に格納される。そして、出力バッファ３６から読み
出されたセルは、ネットワークプロセッサ２２７_０に出
力される。ネットワークプロセッサ２２７_０は、出力系
ＯＵＴ０又はＯＵＴ１を介して、受取ったセルをローカ
ルスイッチ部２２２に出力する。

【００３０】後述するように、入力バッファ３５、３８
及び出力バッファ３６、３７の各々は、ＱｏＳクラス毎
にバッファ(キュー)を有している。ＱｏＳクラスは例え
ば、固定ビットレートのサービス、可変ビットレートの
サービス、無制限ビットレートのサービス、アベイラブ
ル（ａｖａｉｌａｂｌｅ）ビットレートのサービスや、
マルチキャストのサービスなどがある。ＱｏＳサービス
単位はインタフェース毎に任意に設定可能である。バックプレッシャ制御の概要 図５には、本発明の第１の実施の形態で用いられるバッ
クプレッシャ信号ＢＰ１、ＢＰ２、ＢＰ３、ＢＰ４及び
ＢＰ５を示している。バックプレッシャ信号ＢＰ１は、
スイッチ部２３のインタフェース部２３０_０内の共通バ
ッファ３３又は出力バッファ３７が所定の状態になると
生成される。所定の状態とは例えば、輻輳した状態又は
輻輳が予期される状態である。輻輳が予期される状態を
含めて、輻輳と定義しても良い。

【００３１】バックプレッシャ信号ＢＰ１は、Ｌ３処理
部２２のインタフェース部２２０_０の内部に設けられた
共通バッファ３１からのセル読み出し動作を停止させ
る。図５に示すバックプレッシャ信号ＢＰ１の矢印は論
理的な流れを示し、好ましくは、バックプレッシャ信号
ＢＰ１をセルで構成する。このセルをフロー制御セルと
言う。つまり、インバンドフロー制御でバックプレッシ
ャ信号ＢＰ１を伝送する。具体的には、共通バッファ３
３又は出力バッファ３７が所定の状態になると、スケジ
ューリング処理が共通バッファ３４を介してフロー制御
セルをインタフェース部２２０_０の共通バッファ３２に
送る。共通バッファ３２からフロー制御セルが読み出さ
れると、スケジューリング処理は共通バッファ３１のセ
ル読み出し動作を停止させる。

【００３２】バックプレッシャ信号ＢＰ２は、Ｌ３処理
部２２のインタフェース部２２０_０内部の共通バッファ
３２又は出力バッファ３６が所定の状態になると生成さ
れる。バックプレッシャ信号ＢＰ２は、スイッチ部２３
のインタフェース部２３０_０内部に設けられた共通バッ
ファ３３からのセル読み出し動作を停止させる。図５に
示すバックプレッシャ信号ＢＰ２の矢印は論理的な流れ
を示し、好ましくは、バックプレッシャ信号ＢＰ２をフ
ロー制御セルで構成する。フロー制御セルの物理的な流
れは次の通りである。共通バッファ３２又は出力バッフ
ァ３６が所定の状態になると、スケジューリング処理が
共通バッファ３１を介してフロー制御セルをインタフェ
ース部２３０_０の共通バッファ３３に送る。共通バッフ
ァ３３からフロー制御セルが読み出されると、スケジュ
ーリング処理は共通バッファ３３のセル読み出し動作を
停止させる。

【００３３】なお、後述するように、バックプレッシャ
信号ＢＰ２はリンクレベルのフロー制御、つまりインタ
フェース部２３０_０〜２３０_７に設けられた全ての共通
バッファ３３の読み出しを停止させることもできる。こ
の制御は、後述するバックプレッシャ信号ＢＰ５と協働
して行なわれる。

【００３４】バックプレッシャ信号ＢＰ３は、スイッチ
部２３のインタフェース部２３０_０内部の共通バッファ
３４又は入力バッファ３８が所定の状態になると生成さ
れる。バックプレッシャ信号ＢＰ３は、スイッチ部２３
のインタフェース部２３０_０内部に設けられた共通バッ
ファ３３からのセル読み出し動作を停止させる。図５に
示すバックプレッシャ信号ＢＰ３の矢印は論理的な流れ
を示し、好ましくは、バックプレッシャ信号ＢＰ２をフ
ロー制御セルで構成する。具体的には、共通バッファ３
４又は入力バッファ３８が所定の状態になると、スケジ
ューリング処理が共通バッファ３１を介してフロー制御
セルをインタフェース部２３０_０の共通バッファ３３に
送る。共通バッファ３３からフロー制御セルが読み出さ
れると、スケジューリング処理は共通バッファ３３のセ
ル読み出し動作を停止させる。

【００３５】バックプレッシャ信号ＢＰ４は、出力ＯＵ
Ｔ０、ＯＵＴ１単位に共通バッファ３２のセル読み出し
を制御する。出力ＯＵＴ０又はＯＵＴ１の先にあるロー
カルスイッチ２２５（図３参照）などに設けられている
内部バッファが所定の状態になったとき、ネットワーク
プロセッサ２２７_０は専用線を介して共通バッファ３２
にバックプレッシャ信号ＢＰ４を送出する。

【００３６】バックプレッシャ信号ＢＰ５は、後述する
バックプレッシャ・バスを介してシリアルに伝送される
信号である。バックプレッシャ・バスは、インタフェー
ス部２３０_０〜２３０_７を相互に接続する。バックプレ
ッシャ信号ＢＰ５は、インタフェース部２３０_０〜２３
０_７内部の共通バッファ３３のセル読み出しを同時に停
止させる。バックプレッシャ信号ＢＰ５による読み出し
は、後述するように、ＱｏＳクラス単位(サービスクラ
スとも言う)及びバッファ単位に停止させることができ
る。インタフェース部２２０_０〜２２０_７内に設けられた共
通バッファ３１のスケジューリング処理 インタフェース部２２０_０〜２２０_７の共通バッファ３
１のスケジューリング処理について、図６を参照して説
明する。

【００３７】図６は、このスケジューリング処理を行う
スケジューラの一構成例を示す図である。図６のスケジ
ューラ（以下、第１のスケジューラと言う）は、インタ
フェース部２２０_０〜２２０_７の共通バッファ３１に対
応したアドレスキュー部４１ _０〜４１_７、マルチキャス
トすべきセルのアドレスを格納するアドレスキュー部４
５、アドレスキュー部４１_０〜４１_７の出力を選択する
セレクタ４４、及びセレクタ４４の出力及びアドレスキ
ュー部４５の出力を選択するセレクタ４５とを具備す
る。前述した図１から図５までの図には、便宜上第１の
スケジューラの図示を省略してある。上記第１のスケジ
ューラは、図５のの部分の読み出しを制御する。

【００３８】アドレスキュー部４１_０〜４１_７の各々
は、クラスに対応した数のキュー４３ _０〜４３_７を有す
る。この例では、クラス０からクラス７までの８つのク
ラスがある場合を想定している。これらのキュー４３_０
〜４３_７に、対応する共通バッファ３１に格納されたセ
ルのアドレスポインタ値が格納される。例えば、クラス
０のセルが共通バッファ３１に格納された場合には、こ
のセルのアドレスポインタ値がアドレスキュー部４１_０
のキュー４３_０に格納される。各キュー４３_０〜４３_７
はＦＩＦＯ形式のメモリで構成される。アドレスキュー
部４５には、マルチキャストすべきキューが格納された
共通バッファ３１のアドレスポインタ値が格納される。

【００３９】セレクタ４２は、クラス間のスケジューリ
ングに従い、読み出すべきキューを選択する（調停す
る）。このスケジューリングの選択論理は、重み付けラ
ウンド・ロビン方式（Ｗｅｉｇｈｔｅｄ Ｒｏｕｎｄ
Ｒｏｂｉｎ：以下、ＷＲＲ方式と言う）とする。通常の
ラウンド・ロビン方式（ＲＲ方式）が単純な巡回選択で
あるのに対し、ＷＲＲ方式は巡回するキューに重み付け
を設定することが可能である。この重み付けは、そのキ
ューから連続で読み出しを行なうことができる最高回数
を規定するもので、全てのキューの重み付けを１とした
場合には、ＷＲＲ方式はＲＲ方式と同一になる。初期化
後、キュー４３_０から選択を行ない、キューがエンプテ
ィ又は連続読み出しを行なったという条件で、次のパケ
ット時間において次のクラスの読み出しへと移行する。
重み付けは、各クラス毎に設定できる。例えば、インタ
フェース部２２０_０〜２２０_７に共通としても良い。

【００４０】このようにして、アドレスキュー部４１_０
〜４１_７の各々でクラス間のスケジューリングが行なわ
れる。

【００４１】セレクタ４４は、アドレスキュー部４１_０
〜４１_７の中から、セルを読み出すべきアドレスキュー
部を選択するスケジューリング処理を行う。選択論理
は、例えばＲＲ方式である。

【００４２】セレクタ４６は、セレクタ４４の出力とマ
ルチキャストのアドレスキュー部４５の出力とのいずれ
か一方を選択する。この選択論理は、セレクタ４４から
の出力が無い時、換言すれば、アドレスキュー部４１_０
〜４１_７の各共通バッファ３１から読み出すべきユニキ
ャストのセルが無い場合に限り、マルチキャストの読み
出しを行なう。この場合には、共通バッファ３１内のマ
ルチキャストキュー（バッファ）が読み出し対象とな
る。マルチキャストキューにも読み出すべきセルが存在
しない場合には、そのセル時間はセルを読み出さない。

【００４３】このようにして、第１のスケジューラはイ
ンタフェース部２２０_０〜２２０_７から読み出すべきセ
ルのアドレスを決定する。

【００４４】なお、第１のスケジューラは後述するバッ
クプレッシャ信号ＢＰ２を形成するフロー制御セルを送
出するために、強制的に１セルだけ無効セルを挿入し、
バッファからのセル読み出しを行なわない時間を作るこ
とができる。バックプレッシャ信号ＢＰ１によるバックプレッシャ制
御 以上のようにして、３通りのスケジューリングにより任
意のパケット時間の読み出しキューを決定する。その
際、バックプレッシャ信号ＢＰ１が上記スケジューラに
通知されると、第１のスケジューラはバックプレッシャ
信号ＢＰ１に従いセル読み出し処理を停止させる。以下
に説明するように、バックプレッシャ信号ＢＰ１には２
通りある。

【００４５】バックプレッシャ信号ＢＰ１がリンクレベ
ルの場合、つまりスイッチインタフェース部２３がスイ
ッチインタフェース部２２に対し全てのセルの読み出し
の停止を要求する場合には、第１のスケジューラは図５
に示すバックプレッシャ信号ＢＰ１を受け取り、図６に
示すセレクタ４６をディスエーブル状態とする。従っ
て、セル読み出しのアドレスが共通バッファ３１に供給
されず、インタフェース部２２０_０〜２２０_７からのセ
ルの読み出しは停止する。

【００４６】これに対し、バックプレッシャ信号ＢＰ１
がポート単位（回線単位）の場合、例えばスイッチイン
タフェース部２３のインタフェース部２３０_０内部の共
通バッファ３３が輻輳してしまう可能性がある。よっ
て、共通バッファ３１からのセル読み出しの停止を要求
する場合には、第１のスケジューラは図５に示すバック
プレッシャ信号ＢＰ１を受け取り、図６に示すセレクタ
４２をディスエーブル状態とする。従って、インタフェ
ース部２２０_０の共通バッファ３１からのセル読み出し
は停止する。インタフェース部２２０_０〜２２０_７の内部に設けられ
た共通バッファ３２のスケジューリング処理 インタフェース部２２０_０〜２２０_７の共通バッファ３
２のスケジューリング処理は、第２のスケジューラが行
なう。第２のスケジューラは、図５のの部分のセル読
み出しを制御する。

【００４７】図７は、第２のスケジューラの一構成例を
示す図である。第２のスケジューラは、出力ＯＵＴ０と
ＯＵＴ１にそれぞれ対応したアドレスキュー部４７_０、
４７ _１と、アドレスキュー部４７_０、４７_１の出力を選
択するセレクタ５１とを具備する。各アドレスキュー部
４７_０、４７_１は、８つのクラスに対応するキュー４８
_０〜４８_７、マルチキャストに対応するキュー４８_８、
これらのキューの１つを選択するセレクタ４９、及びセ
レクタ４９とキュー４８_８のいずれかを選択するセレク
タ５０とを有する。

【００４８】第２のスケジューラは、各パケット時間毎
に、どのＱｏＳクラスに対応するキューを読み出すかを
決定する。このための選択処理には、以下の２つがあ
る。第１の論理は出力ＯＵＴ０、ＯＵＴ１間の調停であ
り、第２の論理はＱｏＳクラス間の調停である。

【００４９】第１の論理は、各パケット時間毎にＯＵＴ
０とＯＵＴ１のどちら宛のパケットを読み出すかを決定
する。この選択は、パケット時間毎に固定的に交互にＯ
ＵＴ０とＯＵＴ１を読出すものである。このために、２
パケット時間毎のマルチフレームを生成し、この前半で
ＯＵＴ０、後半でＯＵＴ１の読み出しを行う。

【００５０】第２の論理は、各出力ＯＵＴ０、ＯＵＴ１
毎に、８つのクラス対応のキュー４８_０〜４８_７、及び
１つのマルチキャスト用キュー４８_８の中から読み出す
キューを決定する。選択論理の一例として、まずフレー
ムの連続性を保証する論理を最優先とし、次にユニキャ
ストの８つのＱｏＳについてのＷＲＲ方式を用い、最後
にユニキャストとマルチキャストとの間の固定優先度に
従った選択とする。レームの連続性を保証する論理で
は、選択中のキューから連続してセルを読み出すことが
できるように、アドレスポインタ値を対応するキューか
ら読み出す。いずれのキューもフレーム読み出し状態に
ない場合に、次のＷＲＲ方式に移る。このＷＲＲ方式を
用いた論理選択は、前述した共通バッファ３１のスケジ
ューリング処理で説明した選択と同様である。ただし、
フレームの連続性を保証する必要があるため、重み付け
はセルの連続読み出し回数ではなく、フレームの連続読
み出しの最高回数となる。固定優先度に従った処理で
は、全てのクラスのキュー４８ _０〜４８_７がエンプティ
の場合には、マルチキャストに対応するキュー４８_８か
らアドレスポインタ値を読み出す。つまり、マルチキャ
ストのフレームはユニキャストのフレームが存在する限
り読み出されることはない。なお、全てのキュー４８_０
〜４８_８がエンプティ状態の場合には、読み出しは無効
である。バックプレッシャ信号ＢＰ４によるバックプレッシャ制
御 前述したように、バックプレッシャ信号ＢＰ４は、出力
ＯＵＴ０、ＯＵＴ１単位に共通バッファ３２のセル読み
出しを制御する。出力ＯＵＴ０又はＯＵＴ１の先にある
ローカルスイッチ２２５（図３参照）などに設けられて
いる内部バッファが所定の状態になったとき、ネットワ
ークプロセッサ２２７_０は専用線を介して共通バッファ
３２にバックプレッシャ信号ＢＰ４を送出する。バック
プレッシャ信号ＢＰ４を受けた図７に示す第２のスケジ
ューラは、バックプレッシャ信号ＢＰ４で指定された出
力に対応するアドレスキュー部４７_０、４７_１の出力を
マスクする。マルクすることで、読み出すべきパケット
が存在しないものとする。つまり、アドレスキュー部４
７_０、４７_１の出力を無効にする。インタフェース部２３０_０〜２３０_７の内部に設けられ
た共通バッファ３３のスケジューリング処理 インタフェース部２３０_０〜２３０_７の共通バッファ３
３のスケジューリング処理について、図８及び図９を参
照して説明する。

【００５１】図８は、インタフェース部２３０_０の共通
バッファ３３及び出力バッファ３７の一構成例を示す図
である。共通バッファ３３は、前処理部５３、共通バッ
ファ３３、アドレス制御部５５、及びスケジューラ７０
を有する。スケジューラ（以下、第３のスケジューラと
言う）は、キュー振り分け部５６、アドレスキュー部５
７_０、５７_１、及びセレクタ５９を有する。出力バッフ
ァ３７は、セル分配部６６、ＦＩＦＯ形式のバッファ６
１、６２、セレクタ６３_０、６３_１、及びＦＩＦＯ形式
のバッファ６４_０、６４_１を有する。第３のスケジュー
ラは、図５のの部分のセル読み出しを制御する。

【００５２】前処理部５３は、Ｌ３処理部２２の回線対
応処理部２２_０から受取ったセルを内部クロックに乗せ
換えた後、固定長正規化処理を行う。セルは、アドレス
制御部５５が発行する格納アドレスに従い、共通バッフ
ァ３３に格納される。この格納アドレスは例えば、アド
レス制御部５５の書き込みアドレス発行機能がシーケン
シャルに発行する。各セルの宛先情報、発信元情報及び
ＱｏＳなどの各情報は、アドレス制御部５５を経由して
キュー振り分け部５６に出力される。

【００５３】キュー振り分け部５６は、各セルに付与さ
れている宛先情報、発信元情報及びＱｏＳと上記格納ア
ドレスをアドレス制御部５５から受け取り、書き込みア
ドレス、つまりアドレスポインタ値をアドレスキュー部
５７_０又は５７_１の内部キューに書き込む。

【００５４】アドレスキュー部５７_０は入力ＩＮ０に対
応し、内部に、インタフェース部２３０_０〜２３０_７に
対応するキュー５８_０〜５８_７、図５のインタフェース
部２２８_８に対応するキュー５８_８、及びマルチキャス
トに対応するキュー５８_８を具備している。同様に、ア
ドレスキュー部５７_１は入力ＩＮ１に対応し、内部に、
インタフェース部２３０_０〜２３０_７に対応するキュー
５８_０〜５８_７、図５のインタフェース部２２８_８に対
応するキュー５８_８、及びマルチキャストに対応するキ
ュー５８_８を具備している。セレクタ５９は、アドレス
キュー部５７_０と５７_１の出力を選択する。

【００５５】図９は、第３のスケジューラ７０の一構成
例を示す図である。スケジューラ７０は、入力ＩＮ０、
ＩＮ１内部のスケジューリング動作及び入力ＩＮ０、Ｉ
Ｎ１間のスケジューリング動作を行う。第３のスケジュ
ーラ７０は、入力ＩＮ０に対応してセレクタ６５、６６
及び６７を有する。図示を省略してあるが、第３のスケ
ジューラ７０は、入力ＩＮ１に対応して同様のセレクタ
を有する。

【００５６】セレクタ６５は、アドレスキュー５８_７と
５８_８との間のスケジューリングを行なう。つまり、こ
のスケジューリングは、アドレスキュー５８_０〜５８_６
間のスケジューリングの前段で行なわれる。このスケジ
ューリングは例えば、ＲＲ方式で行なわれる。セレクタ
６５で選択されたアドレスポインタ値は、アドレスキュ
ー５８_０〜５８_６とともにセレクタ６６でスケジューリ
ング処理される。このスケジューリングは例えば、ＲＲ
方式で行なわれる。セレクタ６５で選択されたアドレス
ポインタ値は、セレクタ６７に送出される。セレクタ６
７は、セレクタ６５の出力、つまりユニキャストのセル
と、アドレスキュー５８_９に格納されているアドレスポ
インタで指定されるマルチキャストのセルとの間のスケ
ジューリングを行なう。このスケジューリングは、ユニ
キャストキューが存在しない場合にのみ、マルチキャス
トキューからの読み出しを可能とする。

【００５７】最後に、アドレスキューブ５７_０と５７_１
のセレクタ６７の出力をセレクタ５９内部の図示を省略
するセレクタで選択し（例えば交互に選択する）、選択
したアドレスポインタ値をアドレス制御部５５に出力す
る。アドレス制御部５５の読み出しアドレス発行機能
は、スケジューラ７０から受取ったアドレス値に基づ
き、読み出しアドレスを発行して共通バッファ３３に出
力する。

【００５８】共通バッファ３３から読み出されたセル
は、出力バッファ３７のキュー振り分け部６０で、入力
ＩＮ０に対応するバッファ６１又は入力ＩＮ１に対応す
るバッファ６２に振り分ける。セレクタ６３_０と６３_１
はそれぞれ、バッファ６１と６２から読み出されたセル
を選択して、図５に示すメインスイッチ部２３２に出力
する。バックプレッシャ信号ＢＰ５によるバックプレッシャ制
御 図１０は、バックプレッシャ信号ＢＰ５によるバックプ
レッシャ制御を説明するための図である。前述した図に
記載の構成要素と同一のものには、同一の参照番号を付
してある。また、図１０は、図８を参照して説明したイ
ンタフェース部２３０_０の内部構成を概略的に示してい
る。同様に、インタフェース部２３０_７の内部構成も示
している。

【００５９】前述したように、バックプレッシャ信号Ｂ
Ｐ５は、バックプレッシャ・バスを介してシリアルに伝
送される信号である。このバックプレッシャ・バスを、
図１０において参照番号７１で示す。バックプレッシャ
・バス７１は、インタフェース部２３０_０〜２３０_７を
相互に接続する。

【００６０】図１０に示す“ＲＤＹ”は、フロー制御セ
ルによりインタフェース部２２０_０から通知されたバッ
クプレッシャ信号ＢＰ２を意味する。このバックプレッ
シャ信号ＢＰ２は前述したポート単位の要求の他、リン
クレベルのバックプレッシャを要求も含む。バックプレ
ッシャＢＰ２が所定の値の時、バックプレッシャＢＰ２
はクラス単位でかつ全てのインタフェース部２３０_０〜
２３０_７の対応するバッファからの読み出しの停止（リ
ンクレベルのバックプレッシャ）を要求する。例えば、
図１０に示す例では、クラスｊ（ｊはクラス０から７の
いずれか）とマルチキャストに関してセル読み出しの停
止が求められている。

【００６１】このようなバックプレッシャ信号ＢＰ２を
受けた第３のスケジューラは、自インタフェース２３０
_０のキュー５８_ｊと、マルチキャストに対応するキュー
５８ _９を制御して、これらのバッファからのセル読み出
しを停止させる。具体的には、図９に示すセレクタ６６
と６７の選択論理において、キュー５８_ｊと５８_９を選
択しないようにする。同時に、第３のスケジューラは、
バックプレッシャ・バス７１を介してバックプレッシャ
信号ＢＰ５を他のインタフェース部２３０_１〜２３０_７
に出力する。このバックプレッシャ信号ＢＰ５は、キュ
ー５８_ｊと５８ _９を指定する情報を含む。図１０には、
バックプレッシャ信号ＢＰ５がインタフェース部２３０
_７のキュー５８_ｊと５８_９のセル読み出し停止を指示し
ている様子を示している。

【００６２】上記バックプレッシャの制御により、全て
のインタフェース部２３０_０〜２３０_７からのインタフ
ェース部２２０_０宛セルの送出を停止させることができ
る。バックプレッシャ信号ＢＰ３によるバックプレッシャ制
御 前述したように、バックプレッシャ信号ＢＰ３は、スイ
ッチ部２３のインタフェース部２３０_０内部の共通バッ
ファ３４又は入力バッファ３８が所定の状態になると生
成される。

【００６３】図１１は、インタフェース部２３０_０の入
力バッファ３８と共通バッファ３４を模式的に図示して
ある。図１１の構成は、出力ＯＵＴ０とＯＵＴ１に対応
するバッファ６９_０、６９_１とセレクタ７２とを有す
る。バッファ６９_０又は６９_１の使用量が所定のしきい
値を超えた場合には、メインスイッチ部２３２へバック
プレッシャ信号ＢＰ３を出力する。前述したように、バ
ックプレッシャ信号ＢＰ３は、フロー制御セルで構成さ
れる。バッファ６９_０又は６９_１にセルが滞留するの
は、風呂ー制御セルが集中した場合のみであり、通常で
はメインスイッチ部２３２からの受信レートよりもバッ
ファ６９_０、６９_１からの送信レートの方が高い。よっ
て、バッファ６９_０、６９_１にはセルが溜まり難く、フ
ロー制御セルのトラヒックが集中しない限り、バックプ
レッシャ信号ＢＰ３がイネーブルになることはない。

【００６４】バックプレッシャ信号ＢＰ３を受けたメイ
ンスイッチ部２３２は、図１２に示すように、デマルチ
プレクサ３７の対応する入力（図１２の例では、入力Ｉ
Ｎ０）のバッファ６４_０に出力する。この結果、バッフ
ァ６４_０のセル読み出しは停止される。バックプレッシャ信号ＢＰ１の生成 図１３に、バックプレッシャ信号ＢＰ１の生成の一例を
示す。図示する例は、インタフェース部２３０_０におけ
る入力ＩＮ０の出力バッファ３７を構成するバッファ６
１内部のクラスｊに対応するキュー５８_ｊが輻輳した場
合又は輻輳する可能性がある場合に、バックプレッシャ
信号ＢＰ１が生成される。前述したように、バックプレ
ッシャＢＰ１は、フロー制御セルで形成される。

【００６５】インタフェース部２３０_０は、セル滞留カ
ウンタ７５を具備している。セル滞留カウンタ７５は、
共通バッファ３３に格納される各クラスのセル、図５に
示すメインプロセッサ２２７_８宛のセル、及びマルチキ
ャストされるセルをそれぞれカウントする。図１３に示
すセル滞留カウンタ７５内部のキューを示す参照番号５
８_０〜５８_９は、それぞれのカウンタを示す。カウント
値は例えば、流入したセルの総数、又は所定時間内で流
入したセルの数（セルの流量）を示す。流入したセルの
総数又は流量に対するしきい値が設定されている。セル
滞留カウンタ７５内部に設けられた比較器は、カウント
値と所定のしきい値とを比較する。比較結果がしきい値
超え又は流量超過を示している場合には、バックプレッ
シャ信号ＢＰ１を形成するフロー制御セルが出力ＯＵＴ
１に送られる。このフロー制御セルは、キュー５８_ｊを
識別する情報やユニキャスト・マルチキャストを識別す
る情報を含む。バックプレッシャ信号ＢＰ５の生成 図１４に、バックプレッシャ信号ＢＰ５の生成の一例を
示す。図示する例は、インタフェース部２３０_０におけ
る入力ＩＮ０の共通バッファ３３に流入するセルのしき
い値超え又は流量超過が発生した場合には、バックプレ
ッシャ信号ＢＰ２に相当する前述のＲＤＹ信号をフロー
制御セルでインタフェース部２２０_０に送出する。バックプレッシャ信号ＢＰ５によるバックプレッシャ制
御の他の例 図１０を参照して説明したバックプレッシャ信号ＢＰ５
によるバックプレッシャ制御は、全てのインタフェース
部２３０_０〜２３０_７からのインタフェース部２２０_０
宛セルの送出を停止させるものであった（リンクレベル
の制御）。これに対し、図１５を参照して以下に説明す
るバックプレッシャ制御は、クラス単位の制御である。

【００６６】図１５は、Ｌ３処理部２２の回線対応処理
部２２_７内部のインタフェース部２２０_７に設けられた
出力バッファ３６内のあるクラスに対応するキュー内の
セル数又は流量が所定のしきい値を超えた場合を示す。
この場合、バックプレッシャ信号ＢＰ２を形成するフロ
ー制御セルＦＣがインタフェース部２２０_７から対応す
るインタフェース部２３０_７に送出される（図１５のス
テップ［１］）。フロー制御セルＦＣを受信すると、イ
ンタフェース部２３０_７はバックプレッシャ・バス７１
を介して、フロー制御セルＦＣと同一情報を具備するバ
ックプレッシャ信号ＢＰ５を自装置のほか、他の全ての
インタフェース部２３０_０〜２３０_６に出力する（ステ
ップ［２］）。インタフェース部２３０_７は、受取った
フロー制御セルＦＣをインタフェース部２２０_７に送出
する（ステップ［３］）。ステップ［２］でバックプレ
ッシャ信号ＢＰ５を受取った各インタフェース部２３０
_０〜２３０_６は、対応するＦＣパケットをインタフェー
ス部２２０_０〜２２０_６に送出する（ステップ
［４］）。固定長セル化に伴うフラグメント効率の悪化対策 可変長パケットを固定長セルに変換（フラグメント化）
する際、固定長セルのペイロード部を構成するバイト数
に満たないデータはパディングされる。このパディング
によって実効スループットが低下し、帯域の無駄使いが
発生する。この帯域悪化を防ぐためには、メインスイッ
チ部２３２を可変長セルも扱える構成とすることが好ま
しい。メインスイッチ部２３２の同一出力ポートを目指
すセルが蓄積される出力バッファのセル滞留量に応じ
て、複数個のセルを結合した形でメインスイッチ部２３
２に送出する（マルチアクセル方式：Ｍｕｌｔｉ Ａｄ
ｊｏｉｎｉｎｇ Ｃｏｍｂｉｎｅｄ Ｃｅｌｌ）。

【００６７】今、各入力ポートの物理帯域をＢｗｐと
し、セル転送時間をｍ、セルとセルの間隔をｎとする
と、実効帯域ＢｗａはＢｗａ＝Ｂｗｐ×ｍ／（ｍ＋ｎ）
となる。マルチアクセルとしてｎ＝３としたトリプルア
クセルの場合、Ｂｗａ＝Ｂｗｐ×３ｍ／（３ｍ＋ｎ）と
なり、効率の向上が可能となる。第１の実施の形態の効果 以下、本発明の第１の実施の形態の主な効果について説
明する。

【００６８】第１に、可変長セルを変換して得られた固
定長セルをスイッチングするので、各種インタフェース
の速度差を効果的に吸収でき、スイッチングによるゆら
ぎを低減することができる。よって、ＡＴＭやＥｔｈｅ
ｒｎｅｔなどの各種インタフェースに対するＱｏＳ制御
及びバックプレッシャ制御を効果的かつ効率的に行なう
ことができる。

【００６９】第２に、Ｌ３処理部２２のインタフェース
部２２０_０〜２２０_７の出力側からスイッチ部２３のイ
ンタフェース部２３０_０〜２３０_７の入力側へのバック
プレッシャ信号ＢＰ２を、メインスイッチ部２３２をバ
イパスするようにしたので、バックプレッシャレイテン
シーを低減し、バッファを有効に利用することができ、
メインスイッチ部の入出力ポートの帯域を効率的に使用
することができる。

【００７０】第３に、スイッチ部２３のインタフェース
部２３０_０〜２３０_７が輻輳又は輻輳が予期される状態
になった時には、インタフェース部２２０_０〜２２０_７
の出力側の共通バッファ３２でセルを廃棄するのではな
く、入力側の共通バッファ３３でセルを廃棄することと
したため、輻輳発生時のサービス低下を局所化すること
ができる。

【００７１】第４に、フロー制御セルを用いたフローレ
ベル、及びバックプレッシャ・バス７１を利用したリン
クレベルの２段階のバックプレッシャ制御を設けたの
で、バックプレッシャ制御を効率的かつ効果的に行なう
ことができる。第２の実施の形態 本発明の第２の実施の形態は、前述した従来技術の問題
点、つまり異なるネットワークを効率よく収容して効率
的な中継処理を行えない問題点を解決するもので、特に
先に示した従来技術の第２の問題点を解決するものであ
る。

【００７２】図１６は、前述した第２の問題点を示す
図、図１７はこの問題点を解決する本発明の第２の実施
の形態を示す図である。

【００７３】図１６（Ａ）は、従来のＬ３処理部と回線
終端部を示す。Ｌ３処理部は、スイッチインタフェース
部３２４、ローカルスイッチ部３２５及び回線インタフ
ェース部３２６を有する。回線終端部は、Ｌ３インタフ
ェース部３１３及び物理層処理部３１４を有する。Ｌ３
処理部は、出力回線単位でバッファを具備しており、出
力回線単位にバックプレッシャ制御を行なう。出力回線
単位のバックプレッシャ制御なので、前述したように、
ルータ全体のバッファを効率的に利用することができな
い。

【００７４】図１６（Ｂ）は別の従来例を示す。Ｌ３処
理部は、スイッチインタフェース部４２４、ローカルス
イッチ部４２５及び回線インタフェース部を有する。ロ
ーカルスイッチ部４２５は共通バッファで構成されてい
る。共通バッファ４２５は、出力回線（ポート）をアグ
リゲートする。前述したように、ある出力回線のバック
プレッシャ制御の要求を受けると、出力回線が輻輳して
いないデータまでバックプレッシャの影響を受けてしま
い、データを出力できないブロッキング状態が発生して
しまう。

【００７５】図１７（Ａ）及び（Ｂ）は、上記問題点を
解決する構成である。図中、前述した構成要素と同一の
ものには同一の参照番号を付してある。図１７（Ａ）は
物理的なバックプレッシャ信号の流れを示し、図１７
（Ｂ）は論理的なバックプレッシャ信号の流れを示す。
ローカルスイッチ部２２５は、大容量のバッファ２２７
を有している。バッファ２２７は、出力回線単位に内部
バッファを具備している。ローカルスイッチ部２２５
は、スイッチインタフェース部２２４からのセルを出力
回線単位に振り分けて、対応する内部バッファにセルを
格納する。図１７（Ｂ）に示すように、出力回線毎のバ
ックプレッシャ信号は、論理的に内部バッファに１対１
に対応している。ローカルスイッチ部２２５は、バック
プレッシャ信号を終端し、出力回線毎にセルを廃棄す
る。従って、図１６（Ｂ）に示すようなブロッキングの
発生を回避することができる。第３の実施の形態 本発明の第３の実施の形態は、前述した従来技術の問題
点、つまり異なるネットワークを効率よく収容して効率
的な中継処理を行えない問題点を解決するもので、特に
先に示した従来技術の第３の問題点を解決するものであ
る。

【００７６】図１８は、本発明の第３の実施の形態を示
す図である。図中、前述した構成要件と同一のものには
同一の参照番号を付してある。二重化構成においては、
運用系のバックプレッシャか非運用系のバックプレッシ
ャを判別することが好ましい。非運用系からのバックプ
レッシャ制御の要求を受けた運用系は、セル送信を停止
することをしないで、この要求を破棄する。運用系か非
運用系かの判断は、例えば装置状態を示す信号を参照す
る。つまり、バックプレッシャ信号の中に運用系／非運
用系を示すフラグを設けておけば良い。

【００７７】図１８に示すように、非運用系からのバッ
クプレッシャ信号は運用系で破棄されている。これに対
し、運用系から非運用系へのバックプレッシャ信号は非
運用系で破棄されず、各ポイントで受付けられる。第４の実施の形態 本発明の第４の実施の形態は、前述した従来技術の問題
点、つまり異なるネットワークを効率よく収容して効率
的な中継処理を行えない問題点を解決するもので、特に
先に示した従来技術の第４の問題点を解決するものであ
る。

【００７８】図１９は、本発明の第４の形態を示す図で
ある。図１９において、前述した構成要素と同一のもの
には同一の参照番号を付してある。回線終端部２１は、
バッファ容量監視部２１５を有する。バッファ容量監視
部２１５は、物理層処理部２１４内部の回線対応（ポー
ト対応）の内部バッファの容量を監視しており、監視結
果を直接ローカルスイッチ部２２７に知らせる。また、
回線インタフェース部２２６及びＬ３インタフェース部
２１３をバッファレスの構成とする。これにより、ロー
カルスイッチ部２２５と物理層処理部２１４との間でセ
ルをバッファリングしないので、バックプレッシャ制御
が要求された場合でもバッファリングされることがな
い。バックプレッシャ制御の解除後もセルはバッファリ
ングされないので、バーストで出力回線へデータが送出
されることがない。

【００７９】このようにして、セルのゆらぎや遅延を最
小限に抑えることができる。

【００８０】以上、本発明の実施の形態を説明した。本
発明は、上述した第１ないし第４の実施の形態に限定さ
れるものではなく、他の様々の実施の形態を含むもので
ある。

【００８１】以下、本発明の特徴の一部を列挙する。

【００８２】（付記１） 異なるインタフェース間のス
イッチング機能を有する通信装置において、固定長のデ
ータをスイッチングするメインスイッチ部と、該メイン
スイッチ部の入力及び出力にそれぞれ設けられた第１及
び第２のバッファを具備するインタフェース部とを設け
たスイッチ部を有することを特徴とする通信装置。

【００８３】（付記２） 前記通信装置は更に、前記ス
イッチ部に接続され、所定のプロトコルに従った処理を
行う処理部を有し、該処理部は前記第１及び第２のバッ
ファに接続する第３及び第４のバッファを有し、前記第
１のバッファが所定の状態になった時に、前記第３のバ
ッファに対しバックプレッシャ制御を行うことを特徴と
する付記１記載の通信装置。

【００８４】（付記３） 前記通信装置は更に、前記ス
イッチ部に接続され、所定のプロトコルに従った処理を
行う処理部を有し、該処理部は前記第１及び第２のバッ
ファに接続する第３及び第４のバッファを有し、前記第
４のバッファが所定の状態になった時に、前記第１のバ
ッファに対しバックプレッシャ制御を行なうことを特徴
とする付記１記載の通信装置。

【００８５】（付記４） 前記第２のバッファが所定の
状態になった時に、前記第１のバッファに対しバックプ
レッシャ制御を行うことを特徴とする付記１記載の通信
装置。

【００８６】（付記５） 前記通信装置は更に、前記ス
イッチ部に接続され、所定のプロトコルに従った処理を
行う処理部を有し、該処理部は前記第１及び第２のバッ
ファに接続する第３及び第４のバッファを有し、前記処
理部に接続された装置からのバックプレッシャ制御の要
求を受けると、前記第４のバッファに対しバックプレッ
シャ制御を行うことを特徴とする付記１記載の通信装
置。

【００８７】（付記６） 前記バックプレッシャ制御の
要求は、所定のフロー制御セルで形成されることを特徴
とする付記２ないし４のいずれか一項記載の通信装置。

【００８８】（付記７） 前記バックプレッシャ制御
は、所定のＱｏＳクラス単位に行なわれることを特徴と
する付記２ないし５のいずれか一項記載の通信装置。

【００８９】（付記８） 前記バックプレッシャ制御
は、回線単位に行なわれることを特徴とする付記２ない
し５のいずれか一項記載の通信装置。

【００９０】（付記９） 前記所定の状態は、所定のＱ
ｏＳクラス単位に判断することを特徴とする付記２ない
し４のいずれか一項記載の通信装置。

【００９１】（付記１０） 前記所定の状態は、回線単
位に判断することを特徴とする付記２ないし４のいずれ
か一項記載の通信装置。

【００９２】（付記１１） 前記処理部は、前記スイッ
チ部から受取ったデータを回線対応の内部バッファに供
給するローカルスイッチを有することを特徴とする付記
２記載の通信装置。

【００９３】（付記１２） 前記処理部は、前記スイッ
チ部から受取ったデータを一旦格納するバッファを具備
したローカルスイッチを有し、該ローカルスイッチは該
バッファからデータを読み出して回線対応の内部バッフ
ァに供給するローカルスイッチを有することを特徴とす
る付記２記載の通信装置。

【００９４】（付記１３） 前記通信装置は前記処理部
と回線との間に設けられた終端部を有し、該終端装置は
回線毎に設けられたバッファと、該バッファの容量を監
視して前記スイッチ部から受取ったデータを一旦格納す
るバッファを制御する監視部とを有することを特徴とす
る付記１２記載の通信装置。

【００９５】（付記１４） 前記スイッチ部は二重化構
成であり、非運用系からのバックプレッシャ制御の要求
を受けた運用系は、バックプレッシャ制御の要求を破棄
することを特徴とする付記１ないし１２のいずれか一項
記載の通信装置。

【００９６】（付記１５） 異なるインタフェース間の
スイッチング機能を有する通信装置において、固定長の
データをスイッチングするメインスイッチ部と、該メイ
ンスイッチ部の入力及び出力にそれぞれ設けられた第１
及び第２のバッファを回線毎に複数個具備するインタフ
ェース部とを有するスイッチ部を複数有することを特徴
とする通信装置。

【００９７】（付記１６） 前記通信装置は更に、前記
スイッチ部に接続され、所定のプロトコルに従った処理
を行う複数の処理部と、該複数の処理部に対し所定のバ
ックプレッシャ信号を伝送するバスとを有することを特
徴とする付記１５記載の通信装置。

【００９８】（付記１７） 前記複数のスイッチ部の各
々は、前記バスを介してバックプレッシャ信号を受け取
り、前記第１のバッファの読み出しを制御することを特
徴とする付記１６記載の通信装置。

【００９９】（付記１８） 異なるインタフェース間の
スイッチングを行なう通信制御方法において、前記異な
るインタフェースで扱われるデータに関連する固定長の
データを一旦バッファリングしてからスイッチングする
段階と、スイッチングされたデータを一旦バッファリン
グしてから、回線に向けて送出する段階とを有する通信
制御方法。

【０１００】（付記１９） スイッチングする前のバッ
ファリングが所定の状態になった時は、バックプレッシ
ャ制御の要求をスイッチングをバイパスして、他の装置
に送出することを特徴とする付記１８記載の通信制御方
法。

【０１０１】

【発明の効果】以上説明したように、本発明によれば、
異なるネットワークを効率よく収容して効率的に中継処
理を行える通信装置を提供することができる。

【図面の簡単な説明】

【図１】ネットワーク構成の一例を示す図である。

【図２】本発明の第１の実施の形態によるルータの構成
を示すブロック図である。

【図３】図２の各部の内部構成例を示すブロック図であ
る。

【図４】レイヤ２の終端処理とレイヤ３のルーティング
処理を示す図である。

【図５】Ｌ３処理部２２及びスイッチ部２３の基本構成
を示すブロック図である。

【図６】第１のスケジューラの一構成例を示す図であ
る。

【図７】第２のスケジューラの一構成例を示す図であ
る。

【図８】インタフェース部の共通バッファ及び出力バッ
ファの一構成例を示す図である。

【図９】第３のスケジューラの一構成例を示す図であ
る。

【図１０】バックプレッシャ信号によるバックプレッシ
ャ制御を説明するための図である。

【図１１】インタフェース部の入力バッファと共通バッ
ファを模式的に図示してある。

【図１２】バックプレッシャ信号によるバックプレッシ
ャ制御を説明するための図である。

【図１３】バックプレッシャ信号の生成の一例を示す図
である。

【図１４】別のバックプレッシャ信号の生成の一例を示
す。

【図１５】Ｌ３処理部の回線対応処理部内部のインタフ
ェース部に設けられた出力バッファ内のあるクラスに対
応するキュー内のセル数又は流量が所定のしきい値を超
えた場合を示す。

【図１６】第２の問題点を示す図である。

【図１７】本発明の第２の実施の形態を示す図である。

【図１８】本発明の第３の実施の形態を示す図である。

【図１９】本発明の第４の実施の形態を示す図である。

【符号の説明】

２２ Ｌ３処理部 ２２_０〜２２_８ 回線対応処理部 ２３ スイッチ部 ３１〜３４ 共通バッファ ３５、３８ 入力バッファ ３６、３７ 出力バッファ ２２０_０〜２２０_８ インタフェース部 ２３０_０〜２３０_７ インタフェース部 ２３２ メインスイッチ部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 瓜生 士郎 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 河▲崎▼ 裕哉 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5K030 HD03 KA03

Claims (5)

【特許請求の範囲】
1. 【請求項１】 異なるインタフェース間のスイッチング
   機能を有する通信装置において、 固定長のデータをスイッチングするメインスイッチ部
   と、該メインスイッチ部の入力及び出力にそれぞれ設け
   られた第１及び第２のバッファを具備するインタフェー
   ス部とを設けたスイッチ部を有することを特徴とする通
   信装置。
2. 【請求項２】 前記通信装置は更に、前記スイッチ部に
   接続され、所定のプロトコルに従った処理を行う処理部
   を有し、 該処理部は前記第１及び第２のバッファに接続する第３
   及び第４のバッファを有し、 前記第１のバッファが所定の状態になった時に、前記第
   ３のバッファに対しバックプレッシャ制御を行うことを
   特徴とする請求項１記載の通信装置。
3. 【請求項３】 前記通信装置は更に、前記スイッチ部に
   接続され、所定のプロトコルに従った処理を行う処理部
   を有し、 該処理部は前記第１及び第２のバッファに接続する第３
   及び第４のバッファを有し、 前記第４のバッファが所定の状態になった時に、前記第
   １のバッファに対しバックプレッシャ制御を行なうこと
   を特徴とする請求項１記載の通信装置。
4. 【請求項４】 異なるインタフェース間のスイッチング
   機能を有する通信装置において、 固定長のデータをスイッチングするメインスイッチ部
   と、該メインスイッチ部の入力及び出力にそれぞれ設け
   られた第１及び第２のバッファを回線毎に複数個具備す
   るインタフェース部とを有するスイッチ部を複数有する
   ことを特徴とする通信装置。
5. 【請求項５】 異なるインタフェース間のスイッチング
   を行なう通信制御方法において、 前記異なるインタフェースで扱われるデータに関連する
   固定長のデータを一旦バッファリングしてからスイッチ
   ングする段階と、 スイッチングされたデータを一旦バッファリングしてか
   ら、回線に向けて送出する段階とを有する通信制御方
   法。