JPH07327036A - 自己ルーチング交換機及び交換システム - Google Patents
自己ルーチング交換機及び交換システムInfo
- Publication number
- JPH07327036A JPH07327036A JP12138694A JP12138694A JPH07327036A JP H07327036 A JPH07327036 A JP H07327036A JP 12138694 A JP12138694 A JP 12138694A JP 12138694 A JP12138694 A JP 12138694A JP H07327036 A JPH07327036 A JP H07327036A
- Authority
- JP
- Japan
- Prior art keywords
- module
- routing
- atm
- self
- exchange
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims description 16
- 238000000926 separation method Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 abstract description 11
- 230000008859 change Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 28
- 239000000872 buffer Substances 0.000 description 16
- 238000011144 upstream manufacturing Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 15
- 230000015654 memory Effects 0.000 description 14
- 238000004891 communication Methods 0.000 description 7
- 230000003139 buffering effect Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000011664 signaling Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- IORPOFJLSIHJOG-UHFFFAOYSA-N 3,7-dimethyl-1-prop-2-ynylpurine-2,6-dione Chemical compound CN1C(=O)N(CC#C)C(=O)C2=C1N=CN2C IORPOFJLSIHJOG-UHFFFAOYSA-N 0.000 description 1
- 102100030341 Ethanolaminephosphotransferase 1 Human genes 0.000 description 1
- 101100172525 Homo sapiens SELENOI gene Proteins 0.000 description 1
- 102100040338 Ubiquitin-associated and SH3 domain-containing protein B Human genes 0.000 description 1
- 101710143616 Ubiquitin-associated and SH3 domain-containing protein B Proteins 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000006727 cell loss Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- XOFYZVNMUHMLCC-ZPOLXVRWSA-N prednisone Chemical compound O=C1C=C[C@]2(C)[C@H]3C(=O)C[C@](C)([C@@](CC4)(O)C(=O)CO)[C@@H]4[C@@H]3CCC2=C1 XOFYZVNMUHMLCC-ZPOLXVRWSA-N 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6402—Hybrid switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/60—Software-defined switches
- H04L49/606—Hybrid ATM switches, e.g. ATM&STM, ATM&Frame Relay or ATM&IP
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0003—Switching fabrics, e.g. transport network, control network
- H04J2203/0012—Switching modules and their interconnections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/254—Centralised controller, i.e. arbitration or scheduling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Telephonic Communication Services (AREA)
Abstract
(57)【要約】
【目的】 ＡＴＭ交換モジュールを増設する場合でも配
線替えを行う必要がなく大規模化を容易に行えるように
する。 【構成】 ＡＴＭ交換機５０を多段接続構成にし、中間
段の交換モジュールをＳＴＭ交換モジュール６１で構成
する。制御部８１は、上り方向及び下り方向のＡＴＭ交
換モジュール５１ａ〜５１ｍ，７１ａ〜７１ｍの数に応
じて、ＳＴＭ交換モジュール６１内の各空間スイッチに
おける入線と出線の接続関係をソフト的に設定する。こ
れにより、ＡＴＭ交換モジュール５１ａ〜５１ｍよりの
総計ｍｎ本の入線はそれぞれ制御部で設定されたｍｎ本
の出線に接続され、所定のＡＴＭ交換モジュール７１ａ
〜７１ｎの入線に接続される。ＡＴＭ交換モジュールを
増設した場合には、ＡＴＭ交換モジュールの数に応じて
制御部は、ＳＴＭ交換モジュール６１内蔵の各空間スイ
ッチにおける入線と出線の接続関係をソフト的に変更す
る。
線替えを行う必要がなく大規模化を容易に行えるように
する。 【構成】 ＡＴＭ交換機５０を多段接続構成にし、中間
段の交換モジュールをＳＴＭ交換モジュール６１で構成
する。制御部８１は、上り方向及び下り方向のＡＴＭ交
換モジュール５１ａ〜５１ｍ，７１ａ〜７１ｍの数に応
じて、ＳＴＭ交換モジュール６１内の各空間スイッチに
おける入線と出線の接続関係をソフト的に設定する。こ
れにより、ＡＴＭ交換モジュール５１ａ〜５１ｍよりの
総計ｍｎ本の入線はそれぞれ制御部で設定されたｍｎ本
の出線に接続され、所定のＡＴＭ交換モジュール７１ａ
〜７１ｎの入線に接続される。ＡＴＭ交換モジュールを
増設した場合には、ＡＴＭ交換モジュールの数に応じて
制御部は、ＳＴＭ交換モジュール６１内蔵の各空間スイ
ッチにおける入線と出線の接続関係をソフト的に変更す
る。
Description
【０００１】
【産業上の利用分野】本発明は自己ルーチング交換機に
係わり、特にハードウェア量を少なくでき、しかも、大
規模化（増設）が容易に行える自己ルーチング交換機に
関する。
係わり、特にハードウェア量を少なくでき、しかも、大
規模化（増設）が容易に行える自己ルーチング交換機に
関する。
【０００２】
【従来の技術】音声通信、データ通信だけでなく動画像
も含めたマルチメディア通信のニーズが高まりつつあ
り、そのような広帯域（Broadband)の通信の実現手段と
して、非同期転送モード(Asynchronous Transfer Mode
: ＡＴＭ）を基本とするＢ−ＩＳＤＮ（Broadband-Ｉ
ＳＤＮ）の交換技術が実用化されつつある。ＡＴＭ伝送
方式はすべての情報をセルとよばれる固定情報に変換し
て高速転送する。すなわち、ＡＴＭ伝送方式では物理回
線上に多重に論理リンクを張ることにより回線を複数の
呼に割り当てる。そして、各呼に応じた端末からの動画
像データや音声データ等を固定長の情報単位（セルとい
う）に分解し、順次回線に送り出して多重化を実現す
る。
も含めたマルチメディア通信のニーズが高まりつつあ
り、そのような広帯域（Broadband)の通信の実現手段と
して、非同期転送モード(Asynchronous Transfer Mode
: ＡＴＭ）を基本とするＢ−ＩＳＤＮ（Broadband-Ｉ
ＳＤＮ）の交換技術が実用化されつつある。ＡＴＭ伝送
方式はすべての情報をセルとよばれる固定情報に変換し
て高速転送する。すなわち、ＡＴＭ伝送方式では物理回
線上に多重に論理リンクを張ることにより回線を複数の
呼に割り当てる。そして、各呼に応じた端末からの動画
像データや音声データ等を固定長の情報単位（セルとい
う）に分解し、順次回線に送り出して多重化を実現す
る。
【０００３】セルは図１１に示すように、５３バイトの
固定長ブロックで構成され、その内５バイトがヘッダ部
ＨＤ、４８バイトがインフォメーションフィールド（情
報部）ＤＴである。ヘッダ部ＨＤには、データがブロッ
クに分解された後でも宛先が判るように呼識別用の仮想
チャンネル番号（Virtual Channel Identifier：ＶＣ
Ｉ）が含まれ、そのほか方路を特定する仮想パスの識別
子（Virtual Path Identifier：ＶＰＩ）や、リンク間
のフロー制御に用いられるジェネリックフローコントロ
ールＧＦＣ（Generic Flow Control）や、ペイロードタ
イプＰＴ（Payload Type)やヘッダのエラー訂正用符号
ＨＥＣ（Header Error Control)等が含まれている。
固定長ブロックで構成され、その内５バイトがヘッダ部
ＨＤ、４８バイトがインフォメーションフィールド（情
報部）ＤＴである。ヘッダ部ＨＤには、データがブロッ
クに分解された後でも宛先が判るように呼識別用の仮想
チャンネル番号（Virtual Channel Identifier：ＶＣ
Ｉ）が含まれ、そのほか方路を特定する仮想パスの識別
子（Virtual Path Identifier：ＶＰＩ）や、リンク間
のフロー制御に用いられるジェネリックフローコントロ
ールＧＦＣ（Generic Flow Control）や、ペイロードタ
イプＰＴ（Payload Type)やヘッダのエラー訂正用符号
ＨＥＣ（Header Error Control)等が含まれている。
【０００４】図１２はＡＴＭ伝送方式を説明するための
ＡＴＭ網の概略構成図であり、１ａ，１ｂはＡＴＭ端末
装置、３はＡＴＭ網である。ＡＴＭ網３は、データセル
を伝送する情報網３ａと制御信号を伝送する信号網３ｂ
を備え、情報網３ａにおける各ＡＴＭ交換機３c-1〜３c
-nの呼処理プロセッサ（ＣＰＵ）３d-1〜３d-nは信号網
３ｂと接続されている。発信端末１ａが着信端末１ｂを
呼び出すための発呼操作を行うと、発信端末内のセル組
立部はSET UPメッセージ(発信番号、着信番号、端末の
種別、平均セル速度、最大セル速度等を含むデータ)を
セル単位に分割し、各分割データに信号用ＶＣＩ（端末
毎に予め定まっている）を付して信号セルを生成し、該
信号セルをＡＴＭ網３に送り出す。
ＡＴＭ網の概略構成図であり、１ａ，１ｂはＡＴＭ端末
装置、３はＡＴＭ網である。ＡＴＭ網３は、データセル
を伝送する情報網３ａと制御信号を伝送する信号網３ｂ
を備え、情報網３ａにおける各ＡＴＭ交換機３c-1〜３c
-nの呼処理プロセッサ（ＣＰＵ）３d-1〜３d-nは信号網
３ｂと接続されている。発信端末１ａが着信端末１ｂを
呼び出すための発呼操作を行うと、発信端末内のセル組
立部はSET UPメッセージ(発信番号、着信番号、端末の
種別、平均セル速度、最大セル速度等を含むデータ)を
セル単位に分割し、各分割データに信号用ＶＣＩ（端末
毎に予め定まっている）を付して信号セルを生成し、該
信号セルをＡＴＭ網３に送り出す。
【０００５】ＡＴＭ交換機（発信側交換機）３c-1の信
号装置は信号セルを受信すれば、該信号セルに含まれる
情報を組立ててＣＰＵ３ｄ−１に通知する。ＣＰＵは受
信メッセージに基づいて発信者サービス分析処理、課金
処理、着信者数字翻訳処理等の呼処理を行なうと共に、
申告された平均セル速度、最大セル速度等に基づいて方
路（ＶＰＩ）及び呼識別情報（ＶＣＩ）を決定し、つい
で、信号網３ｂを介してＮＯ．７プロトコルに従って次
の中継交換機3c-2に発信番号、着信番号、ＶＰＩ、ＶＣ
Ｉ、その他のデータを含む接続情報を送出する。中継交
換機3c-2は発信側交換機3c-1と同様な処理を行ない、以
後同様な処理が行われ、最終的に発信側交換機３c-1か
ら着信端末が接続されたＡＴＭ交換機（着信側交換機）
３c-nまでのパス及び中継ＡＴＭ交換機３c-2,３c-3,・・・
が決定される。着信側交換機３c-nは発信番号、着信番
号、上位ＡＴＭ交換機３ｃ-3のＶＣＩを含む接続情報を
受信すれば、着信端末に所定ＶＣＩを割り当てると共
に、着信端末１ｂが通話可能であるか調べる。通話可能
であれば、信号網３ｂは通話可能な旨を発信側交換機３
c-1に通知し、発信側交換機は発信端末１ａに所定のＶ
ＣＩを割り当てる。
号装置は信号セルを受信すれば、該信号セルに含まれる
情報を組立ててＣＰＵ３ｄ−１に通知する。ＣＰＵは受
信メッセージに基づいて発信者サービス分析処理、課金
処理、着信者数字翻訳処理等の呼処理を行なうと共に、
申告された平均セル速度、最大セル速度等に基づいて方
路（ＶＰＩ）及び呼識別情報（ＶＣＩ）を決定し、つい
で、信号網３ｂを介してＮＯ．７プロトコルに従って次
の中継交換機3c-2に発信番号、着信番号、ＶＰＩ、ＶＣ
Ｉ、その他のデータを含む接続情報を送出する。中継交
換機3c-2は発信側交換機3c-1と同様な処理を行ない、以
後同様な処理が行われ、最終的に発信側交換機３c-1か
ら着信端末が接続されたＡＴＭ交換機（着信側交換機）
３c-nまでのパス及び中継ＡＴＭ交換機３c-2,３c-3,・・・
が決定される。着信側交換機３c-nは発信番号、着信番
号、上位ＡＴＭ交換機３ｃ-3のＶＣＩを含む接続情報を
受信すれば、着信端末に所定ＶＣＩを割り当てると共
に、着信端末１ｂが通話可能であるか調べる。通話可能
であれば、信号網３ｂは通話可能な旨を発信側交換機３
c-1に通知し、発信側交換機は発信端末１ａに所定のＶ
ＣＩを割り当てる。
【０００６】パス上の各ＡＴＭ交換機３c-1〜３c-nはパ
ス毎に、上位ＡＴＭ交換機のＶＣＩに対応させて、(1)
該ＶＣＩを有するセルの出線を特定するための情報(ル
ーチング情報又はタグ情報という)と、(2) 出力するセ
ルに付加する新たなＶＣＩ、ＶＰＩを内蔵のルーチング
テーブルに登録する。以上により、発信端末１ａと着信
端末１ｂ間にパスが形成されると、両端末は発呼セル、
応答セルを互いに送受しあって通信手順を確認する。し
かる後、発信端末１ａは送信すべきデータを所定バイト
長に分解すると共に、前記割り当てられたＶＣＩを含む
ヘッダを付けてセルを生成し、該セルをＡＴＭ網３に送
り出す。各ＡＴＭ交換機３c-1〜３c-nは上位交換機から
所定の入ハイウェイ（入線）を介してセルが入力される
と、自分のルーチングテーブルを参照して入力されたセ
ルのＶＰＩ／ＶＣＩを付け変えると共にタグ情報に基づ
いて所定の出ハイウェイ（出線）に送り出す。この結
果、発信端末１ａから出力されたセルは呼制御で決定し
たパスを介して着信側交換機３c-nに到達する。着信側
交換機３c-nはルーチングテーブルを参照して入力され
たセルに付加されているＶＣＩを着信端末に割り当てた
ＶＣＩに付け変えた後、着信端末１ｂが接続されている
回線に送出する。
ス毎に、上位ＡＴＭ交換機のＶＣＩに対応させて、(1)
該ＶＣＩを有するセルの出線を特定するための情報(ル
ーチング情報又はタグ情報という)と、(2) 出力するセ
ルに付加する新たなＶＣＩ、ＶＰＩを内蔵のルーチング
テーブルに登録する。以上により、発信端末１ａと着信
端末１ｂ間にパスが形成されると、両端末は発呼セル、
応答セルを互いに送受しあって通信手順を確認する。し
かる後、発信端末１ａは送信すべきデータを所定バイト
長に分解すると共に、前記割り当てられたＶＣＩを含む
ヘッダを付けてセルを生成し、該セルをＡＴＭ網３に送
り出す。各ＡＴＭ交換機３c-1〜３c-nは上位交換機から
所定の入ハイウェイ（入線）を介してセルが入力される
と、自分のルーチングテーブルを参照して入力されたセ
ルのＶＰＩ／ＶＣＩを付け変えると共にタグ情報に基づ
いて所定の出ハイウェイ（出線）に送り出す。この結
果、発信端末１ａから出力されたセルは呼制御で決定し
たパスを介して着信側交換機３c-nに到達する。着信側
交換機３c-nはルーチングテーブルを参照して入力され
たセルに付加されているＶＣＩを着信端末に割り当てた
ＶＣＩに付け変えた後、着信端末１ｂが接続されている
回線に送出する。
【０００７】以後、発信端末１ａはセルを順次着信端末
１ｂに送り、着信端末は受信したセルに含まれる情報部
ＤＴを組立て、元のデータを復元する。以上は、１つの
呼に対する場合であるが、端末−ＡＴＭ交換機間及び隣
接ＡＴＭ交換機間の各回線の両端で互いに持ち合うＶＣ
Ｉ値を変えることにより、１つの回線に多数の呼に応じ
た論理リンクを張ることができ、これにより高速多重通
信が実現される。ＡＴＭ方式によれば、動画像、デー
タ、音声等異なる伝送速度をもつ情報源の情報を多重化
することができるため１本の伝送路を有効に使え、しか
も、パケット交換でソフト的に行っているような再送制
御や複雑な通信手順が不要となり、１５０Ｍｂｐｓ乃至
６００Ｍｂｐｓの超高速のデータ伝送が可能となる。
又、ＡＴＭ交換機にはバッファリングの機能があり、こ
のバッファリング機能によりＡＴＭ交換機や着信端末に
多数の呼が発生した場合でも発信端末を待たせることな
く呼を受け付けて着信端末に送ることができる。例え
ば、着信端末１ｂに対し同時に多数の端末から呼が発生
し、これにより着信側交換機3c-nと着信端末１ｂ間の回
線に空きがなくなると、着信端末に送れないセルが発生
する。かかる場合、着信側交換機3c-nは送れないセルを
バッファリングし、回線に空きができた時に送ることに
より発信端末を待たせることなく呼を受け付けて着信端
末に送ることができる。
１ｂに送り、着信端末は受信したセルに含まれる情報部
ＤＴを組立て、元のデータを復元する。以上は、１つの
呼に対する場合であるが、端末−ＡＴＭ交換機間及び隣
接ＡＴＭ交換機間の各回線の両端で互いに持ち合うＶＣ
Ｉ値を変えることにより、１つの回線に多数の呼に応じ
た論理リンクを張ることができ、これにより高速多重通
信が実現される。ＡＴＭ方式によれば、動画像、デー
タ、音声等異なる伝送速度をもつ情報源の情報を多重化
することができるため１本の伝送路を有効に使え、しか
も、パケット交換でソフト的に行っているような再送制
御や複雑な通信手順が不要となり、１５０Ｍｂｐｓ乃至
６００Ｍｂｐｓの超高速のデータ伝送が可能となる。
又、ＡＴＭ交換機にはバッファリングの機能があり、こ
のバッファリング機能によりＡＴＭ交換機や着信端末に
多数の呼が発生した場合でも発信端末を待たせることな
く呼を受け付けて着信端末に送ることができる。例え
ば、着信端末１ｂに対し同時に多数の端末から呼が発生
し、これにより着信側交換機3c-nと着信端末１ｂ間の回
線に空きがなくなると、着信端末に送れないセルが発生
する。かかる場合、着信側交換機3c-nは送れないセルを
バッファリングし、回線に空きができた時に送ることに
より発信端末を待たせることなく呼を受け付けて着信端
末に送ることができる。
【０００８】図１３はかかるＡＴＭ交換機のバッファリ
ング機能を説明するための自己ルーチングＡＴＭ交換機
の構成図であり、１つの基本スイッチングユニットＳＷ
Ｕと制御情報付加ユニットＣＩＡＵと、呼処理用のＣＰ
Ｕ（呼制御部）ＣＰＲを有している。尚、このＡＴＭ交
換機は、ある１つの入線（入力ポート）とある１つの出
線（出力ポート）間に複数の経路が存在し、各入線・出
線間に３段の自己ルーチングスイッチモジュールが存在
する多段バッファ型ＡＴＭ通話路構成になっている。基
本スイッチングユニットＳＷＵは入力段自己ルーチング
スイッチモジュールＳＲＭ11〜ＳＲＭ13と、中間段自己
ルーチングスイッチモジュールＳＲＭ21〜ＳＲＭ23と、
出力段自己ルーチングスイッチモジュールＳＲＭ31〜Ｓ
ＲＭ33を備え、多段リンク（図１３では３段リンク）構
成になっている。Ｌ11〜Ｌ33は一次リンク、Ｍ11〜Ｍ33
は二次リンクである。入力段モジュールＳＲＭ11〜ＳＲ
Ｍ13の入力端は制御情報付加回路ＣＩＡＵを介して入線
（入ハイウェイ）＃１〜＃９に接続され、出力端は中間
段モジュールＳＲＭ21〜ＳＲＭ23に接続され、中間段モ
ジュールの各出力端は出力段モジュールＳＲＭ31〜ＳＲ
Ｍ33と接続され、出力段モジュールの出力端は出線（出
ハイウェイ）＃１〜＃９と接続されている。
ング機能を説明するための自己ルーチングＡＴＭ交換機
の構成図であり、１つの基本スイッチングユニットＳＷ
Ｕと制御情報付加ユニットＣＩＡＵと、呼処理用のＣＰ
Ｕ（呼制御部）ＣＰＲを有している。尚、このＡＴＭ交
換機は、ある１つの入線（入力ポート）とある１つの出
線（出力ポート）間に複数の経路が存在し、各入線・出
線間に３段の自己ルーチングスイッチモジュールが存在
する多段バッファ型ＡＴＭ通話路構成になっている。基
本スイッチングユニットＳＷＵは入力段自己ルーチング
スイッチモジュールＳＲＭ11〜ＳＲＭ13と、中間段自己
ルーチングスイッチモジュールＳＲＭ21〜ＳＲＭ23と、
出力段自己ルーチングスイッチモジュールＳＲＭ31〜Ｓ
ＲＭ33を備え、多段リンク（図１３では３段リンク）構
成になっている。Ｌ11〜Ｌ33は一次リンク、Ｍ11〜Ｍ33
は二次リンクである。入力段モジュールＳＲＭ11〜ＳＲ
Ｍ13の入力端は制御情報付加回路ＣＩＡＵを介して入線
（入ハイウェイ）＃１〜＃９に接続され、出力端は中間
段モジュールＳＲＭ21〜ＳＲＭ23に接続され、中間段モ
ジュールの各出力端は出力段モジュールＳＲＭ31〜ＳＲ
Ｍ33と接続され、出力段モジュールの出力端は出線（出
ハイウェイ）＃１〜＃９と接続されている。
【０００９】制御情報付加ユニットＣＩＡＵは、各入力
線＃１〜＃９に対応してルーチング情報等を付加する付
加回路ＡＣ１〜ＡＣ９を備え、各付加回路ＡＣ１〜ＡＣ
９は対応する入線から入力されたセルにルーチングヘッ
ダＲＨ（図１４参照）を付加すると共に、該セルに含ま
れるＶＣＩを付け替えて基本スイッチングユニットＳＷ
Ｕに送り出す。呼制御部ＣＰＲは発呼時、呼制御を行っ
て該呼のＶＣＩを決定すると共に、着信端末の所在地に
応じてルーチングヘッダを決定し、これら制御情報（ル
ーチングヘッダやＶＣＩ）を該呼に応じたセルが入力さ
れる付加回路のルーチングテーブル（図示せず）に書き
込む。尚、前記決定した制御情報（ルーチングヘッダや
ＶＣＩ）は上位ＡＴＭ交換機のＶＣＩに対応させてルー
チングテーブルに書き込む。ルーチングヘッダＲＨ（図
１４）は３つのルーチング情報ＲＨ1〜ＲＨ3を有してお
り、ルーチング情報ＲＨ1は一次リンクの番号、すなわ
ち入力段モジュールの出力端番号を示し、ルーチング情
報ＲＨ2は二次リンクの番号、すなわち中間段モジュー
ルの出力端番号を示し、ルーチング情報ＲＨ3は出線番
号、すなわち出力段の出力端番号を示す。
線＃１〜＃９に対応してルーチング情報等を付加する付
加回路ＡＣ１〜ＡＣ９を備え、各付加回路ＡＣ１〜ＡＣ
９は対応する入線から入力されたセルにルーチングヘッ
ダＲＨ（図１４参照）を付加すると共に、該セルに含ま
れるＶＣＩを付け替えて基本スイッチングユニットＳＷ
Ｕに送り出す。呼制御部ＣＰＲは発呼時、呼制御を行っ
て該呼のＶＣＩを決定すると共に、着信端末の所在地に
応じてルーチングヘッダを決定し、これら制御情報（ル
ーチングヘッダやＶＣＩ）を該呼に応じたセルが入力さ
れる付加回路のルーチングテーブル（図示せず）に書き
込む。尚、前記決定した制御情報（ルーチングヘッダや
ＶＣＩ）は上位ＡＴＭ交換機のＶＣＩに対応させてルー
チングテーブルに書き込む。ルーチングヘッダＲＨ（図
１４）は３つのルーチング情報ＲＨ1〜ＲＨ3を有してお
り、ルーチング情報ＲＨ1は一次リンクの番号、すなわ
ち入力段モジュールの出力端番号を示し、ルーチング情
報ＲＨ2は二次リンクの番号、すなわち中間段モジュー
ルの出力端番号を示し、ルーチング情報ＲＨ3は出線番
号、すなわち出力段の出力端番号を示す。
【００１０】呼制御が終わって、セルが上位ＡＴＭ交換
機を介して所定の入線に入力されると、該入線に接続さ
れた付加回路ＡＣ１〜ＡＣ９は、ルーチングテーブルよ
り入力セルに付加されているＶＣＩに応じた制御情報
（ルーチングヘッダＲＨとＶＣＩ）を読み出す。そし
て、セルに該ルーチングヘッダを付加すると共に、該セ
ルのＶＣＩを読み出したＶＣＩで付け替えて基本スイッ
チングユニットＳＷＵに送り出す。図１４は各付加回路
ＡＣ１〜ＡＣ９から出力される情報のフォーマット例で
ある。各段のモジュールＳＲＭijはこのルーチングヘッ
ダＲＨｉを用いてセルを該当リンク、すなわち所定の出
力端へ導き、最終的に所定の出線より送出する。尚、出
線に送出する前に図示しない後処理回路でルーチングヘ
ッダは除去される。
機を介して所定の入線に入力されると、該入線に接続さ
れた付加回路ＡＣ１〜ＡＣ９は、ルーチングテーブルよ
り入力セルに付加されているＶＣＩに応じた制御情報
（ルーチングヘッダＲＨとＶＣＩ）を読み出す。そし
て、セルに該ルーチングヘッダを付加すると共に、該セ
ルのＶＣＩを読み出したＶＣＩで付け替えて基本スイッ
チングユニットＳＷＵに送り出す。図１４は各付加回路
ＡＣ１〜ＡＣ９から出力される情報のフォーマット例で
ある。各段のモジュールＳＲＭijはこのルーチングヘッ
ダＲＨｉを用いてセルを該当リンク、すなわち所定の出
力端へ導き、最終的に所定の出線より送出する。尚、出
線に送出する前に図示しない後処理回路でルーチングヘ
ッダは除去される。
【００１１】図１５は自己ルーチングスイッチモジュー
ル（ＳＲＭ１）の具体例を示す回路図である。Ｉ1〜Ｉ3
は制御情報検出回路、Ｄ1〜Ｄ3は伝送情報遅延回路、Ｄ
Ｍ1〜ＤＭ3はデマルチプレクサ、ＤＥＣ1〜ＤＥＣ3は制
御情報デコード回路であり、以上によりセル振分け部Ｃ
ＥＬＤが構成される。ＦＭ11〜ＦＭ33はバッファメモリ
で例えばＦＩＦＯ(First-In First-Out)メモリ、ＳＥＬ
1〜ＳＥＬ3はセレクタ、ＡＯＭ1〜ＡＯＭ3は到着順序管
理ＦＩＦＯである。各到着順序管理ＦＩＦＯ（ＡＯＭ1
〜ＡＯＭ3）はそれぞれ制御情報デコード回路ＤＥＣ1〜
ＤＥＣ3の出力端に接続され、対応する３つのバッファ
メモリＦＭ11〜ＦＭ13，ＦＭ21〜ＦＭ23，ＦＭ31〜ＦＭ
33にセルが到来する順序を記憶し、対応するセレクタＳ
ＥＬ1〜ＳＥＬ3を制御してセル到来順に３つのバッファ
メモリからセルを読み出して出線＃１〜＃３に送出す
る。
ル（ＳＲＭ１）の具体例を示す回路図である。Ｉ1〜Ｉ3
は制御情報検出回路、Ｄ1〜Ｄ3は伝送情報遅延回路、Ｄ
Ｍ1〜ＤＭ3はデマルチプレクサ、ＤＥＣ1〜ＤＥＣ3は制
御情報デコード回路であり、以上によりセル振分け部Ｃ
ＥＬＤが構成される。ＦＭ11〜ＦＭ33はバッファメモリ
で例えばＦＩＦＯ(First-In First-Out)メモリ、ＳＥＬ
1〜ＳＥＬ3はセレクタ、ＡＯＭ1〜ＡＯＭ3は到着順序管
理ＦＩＦＯである。各到着順序管理ＦＩＦＯ（ＡＯＭ1
〜ＡＯＭ3）はそれぞれ制御情報デコード回路ＤＥＣ1〜
ＤＥＣ3の出力端に接続され、対応する３つのバッファ
メモリＦＭ11〜ＦＭ13，ＦＭ21〜ＦＭ23，ＦＭ31〜ＦＭ
33にセルが到来する順序を記憶し、対応するセレクタＳ
ＥＬ1〜ＳＥＬ3を制御してセル到来順に３つのバッファ
メモリからセルを読み出して出線＃１〜＃３に送出す
る。
【００１２】入力端＃１〜＃３に入る伝送情報は図１４
に示すフォーマットを有しており、検出回路Ｉi(i=１〜
３）はこの信号に含まれる制御情報を抽出してデコード
回路ＤＥＣi(i=１〜３）に送る。制御情報は入力段用ル
ーチングヘッダＲＨ１、中間段用ルーチングヘッダＲＨ
２、出力段用ルーチングヘッダＲＨ３を有しているか
ら、検出回路Ｉiは当該自己ルーチングスイッチモジュ
ールＳＲＭが第何段目であるかにより、該当するルーチ
ン情報ＲＨ１〜ＲＨ３を検出してデコード回路ＤＥＣi
に入力する。
に示すフォーマットを有しており、検出回路Ｉi(i=１〜
３）はこの信号に含まれる制御情報を抽出してデコード
回路ＤＥＣi(i=１〜３）に送る。制御情報は入力段用ル
ーチングヘッダＲＨ１、中間段用ルーチングヘッダＲＨ
２、出力段用ルーチングヘッダＲＨ３を有しているか
ら、検出回路Ｉiは当該自己ルーチングスイッチモジュ
ールＳＲＭが第何段目であるかにより、該当するルーチ
ン情報ＲＨ１〜ＲＨ３を検出してデコード回路ＤＥＣi
に入力する。
【００１３】デコード回路ＤＥＣiは入力されたルーチ
ングヘッダＲＨｉが出力端＃ｊ（ｊ＝１〜３）を示すも
のであれば、切換信号ＳiによりデマルチプレクサＤＭi
を操作してＦＩＦＯメモリＦＭjiに伝送情報を送る。例
えば、入力端＃１より入力した情報に含まれるルーチン
グヘッダＲＨが出力端＃２を示すものであれば、デコー
ド回路ＤＥＣ1はデマルチプレクサＤＭ1を操作して入力
端＃１からの情報をＦＭ21に入力する。到着順序管理Ｆ
ＩＦＯ（ＡＯＭｉ）は制御情報デコード回路ＤＥＣ1〜
ＤＥＣ3の出力端に接続され、対応する３つのバッファ
メモリＦＭi1〜ＦＭi3にセルが到来する順序を記憶す
る。例えば、セルがバッファメモリＦＭ11→ＦＭ12→Ｆ
Ｍ13→ＦＭ12→・・・の順序で到来すれば、到着順序管
理ＦＩＦＯ（ＡＯＭ1）には１→２→３→２→・・・の
ようにセル到来順にバッファメモリ識別符号が記憶され
る。しかる後、到着順序管理ＦＩＦＯ（ＡＯＭｉ）は対
応するセレクタＳＥＬiを制御してセル到来順に３つの
バッファメモリＦＭi1〜ＦＭi3からセルを読み出して出
線＃iに送出する。
ングヘッダＲＨｉが出力端＃ｊ（ｊ＝１〜３）を示すも
のであれば、切換信号ＳiによりデマルチプレクサＤＭi
を操作してＦＩＦＯメモリＦＭjiに伝送情報を送る。例
えば、入力端＃１より入力した情報に含まれるルーチン
グヘッダＲＨが出力端＃２を示すものであれば、デコー
ド回路ＤＥＣ1はデマルチプレクサＤＭ1を操作して入力
端＃１からの情報をＦＭ21に入力する。到着順序管理Ｆ
ＩＦＯ（ＡＯＭｉ）は制御情報デコード回路ＤＥＣ1〜
ＤＥＣ3の出力端に接続され、対応する３つのバッファ
メモリＦＭi1〜ＦＭi3にセルが到来する順序を記憶す
る。例えば、セルがバッファメモリＦＭ11→ＦＭ12→Ｆ
Ｍ13→ＦＭ12→・・・の順序で到来すれば、到着順序管
理ＦＩＦＯ（ＡＯＭ1）には１→２→３→２→・・・の
ようにセル到来順にバッファメモリ識別符号が記憶され
る。しかる後、到着順序管理ＦＩＦＯ（ＡＯＭｉ）は対
応するセレクタＳＥＬiを制御してセル到来順に３つの
バッファメモリＦＭi1〜ＦＭi3からセルを読み出して出
線＃iに送出する。
【００１４】このように、ＦＩＦＯメモリＦＭijに複数
セル分の容量を持たせておくことにより、バッファ機能
が得られ、一時的に伝送データが増大するような場合に
も十分に対応できる。また、セル到来順にバッファメモ
リＦＭi1〜ＦＭi3からセルを読み出すため各バッファメ
モリＦＭi1〜ＦＭi3に均等数のセルが滞留し、バッファ
メモリよりオーバフローしてセルが廃棄される事態がな
くなる。図１６は自己ルーチングスイッチモジュールの
簡略表現図であり、ｍ本の入力リンクとｍ本の出力リン
クの交差点上にバッファメモリＦＭ11〜ＦＭmmが配置さ
れており、図１５の自己ルーチングスイッチモジュール
は点線で囲まれた部分に対応する。
セル分の容量を持たせておくことにより、バッファ機能
が得られ、一時的に伝送データが増大するような場合に
も十分に対応できる。また、セル到来順にバッファメモ
リＦＭi1〜ＦＭi3からセルを読み出すため各バッファメ
モリＦＭi1〜ＦＭi3に均等数のセルが滞留し、バッファ
メモリよりオーバフローしてセルが廃棄される事態がな
くなる。図１６は自己ルーチングスイッチモジュールの
簡略表現図であり、ｍ本の入力リンクとｍ本の出力リン
クの交差点上にバッファメモリＦＭ11〜ＦＭmmが配置さ
れており、図１５の自己ルーチングスイッチモジュール
は点線で囲まれた部分に対応する。
【００１５】
【発明が解決しようとする課題】以上のように、ＡＴＭ
交換機（ＡＴＭスイッチングシステム）は、セルヘッダ
内のＶＣＩ／ＶＰＩ単位でスイッチングを行うシステム
である。かかるＡＴＭ交換機（Ｎ×Ｎスイッチ）を大規
模化するためには、入線数、出線数Ｎを大きくする方法
（第１の方法）が考えられる。しかし、この方法では、
Ｎを大きくすると、必要なハードウェア（モジュール）
量はＮ2に比例して大きくなりＮが大きくなるほどハー
ドウェア量が増大する問題がある。又、大規模化の方法
としてｎ×ｎのモジュールを多段接続する方法（第２の
方法）が考えられる。図１７は３段のｎ×ｎのＡＴＭス
イッチＳＷi1〜ＳＷi3(i=1〜ｍ）をｍ列並列に設け、全
体的にｍｎ×ｍｎのＡＴＭスイッチを構成した場合であ
る。各段のＡＴＭスイッチの出線はｎ／ｍ本づつｍ組に
分けられ、それぞれ次段のｍ個のＡＴＭスイッチに入力
される構成を備えている。かかる多段構成によれば、ｍ
・（３ｎ2）に応じたハードウェア量が必要になる。例
えば、ｍ＝８として８ｎ×８ｎのＡＴＭスイッチを構成
するとハードウェア量は、２４ｎ2となる。一方、第１
の方法では、６４ｎ2に応じたハードウェア量が必要に
なる。すなわち、第２の方法によれば、第１の方法に比
べてハードウェア量が少なくなる利点がある。
交換機（ＡＴＭスイッチングシステム）は、セルヘッダ
内のＶＣＩ／ＶＰＩ単位でスイッチングを行うシステム
である。かかるＡＴＭ交換機（Ｎ×Ｎスイッチ）を大規
模化するためには、入線数、出線数Ｎを大きくする方法
（第１の方法）が考えられる。しかし、この方法では、
Ｎを大きくすると、必要なハードウェア（モジュール）
量はＮ2に比例して大きくなりＮが大きくなるほどハー
ドウェア量が増大する問題がある。又、大規模化の方法
としてｎ×ｎのモジュールを多段接続する方法（第２の
方法）が考えられる。図１７は３段のｎ×ｎのＡＴＭス
イッチＳＷi1〜ＳＷi3(i=1〜ｍ）をｍ列並列に設け、全
体的にｍｎ×ｍｎのＡＴＭスイッチを構成した場合であ
る。各段のＡＴＭスイッチの出線はｎ／ｍ本づつｍ組に
分けられ、それぞれ次段のｍ個のＡＴＭスイッチに入力
される構成を備えている。かかる多段構成によれば、ｍ
・（３ｎ2）に応じたハードウェア量が必要になる。例
えば、ｍ＝８として８ｎ×８ｎのＡＴＭスイッチを構成
するとハードウェア量は、２４ｎ2となる。一方、第１
の方法では、６４ｎ2に応じたハードウェア量が必要に
なる。すなわち、第２の方法によれば、第１の方法に比
べてハードウェア量が少なくなる利点がある。
【００１６】しかし、第２の方法では、各段のＡＴＭス
イッチの出線をｎ／ｍ本づつｍ組に分け、それぞれ次段
のｍ個のＡＴＭスイッチに入力するように配線しなけれ
ばならない。このため、ＡＴＭスイッチを大規模化する
ためにｍを変更すると配線も変えなくてはならず、増設
が非常に面倒となる問題がある。又、従来はＳＴＭ網
（Synchronous Transfer Mode:同期伝送モード)からＡ
ＴＭ網に乗り入れて、あるいは逆にＡＴＭ網よりＳＴＭ
網に乗り入れてそれぞれの端末間で簡単に通信すること
ができない問題がある。
イッチの出線をｎ／ｍ本づつｍ組に分け、それぞれ次段
のｍ個のＡＴＭスイッチに入力するように配線しなけれ
ばならない。このため、ＡＴＭスイッチを大規模化する
ためにｍを変更すると配線も変えなくてはならず、増設
が非常に面倒となる問題がある。又、従来はＳＴＭ網
（Synchronous Transfer Mode:同期伝送モード)からＡ
ＴＭ網に乗り入れて、あるいは逆にＡＴＭ網よりＳＴＭ
網に乗り入れてそれぞれの端末間で簡単に通信すること
ができない問題がある。
【００１７】以上から本発明の第１の目的は、大規模で
あっても小型のＡＴＭ交換機を提供することである。本
発明の第２の目的は、増設する場合に配線の張替が不要
であり、増設性に優れたＡＴＭ交換機を提供することで
ある。本発明の第３の目的は、ＡＴＭ網とＳＴＭ網を統
合して交換処理できる交換システムを提供することであ
る。
あっても小型のＡＴＭ交換機を提供することである。本
発明の第２の目的は、増設する場合に配線の張替が不要
であり、増設性に優れたＡＴＭ交換機を提供することで
ある。本発明の第３の目的は、ＡＴＭ網とＳＴＭ網を統
合して交換処理できる交換システムを提供することであ
る。
【００１８】
【課題を解決するための手段】図１は本発明の原理説明
図であり、前記第１、第２の目的は交換モジュールを多
段接続した構成を備えると共に、多段接続構成において
中間の交換モジュールとして入線と出線の接続関係が反
固定に切り替え可能なＳＴＭ交換モジュール（回線交換
モジュール）６１を備え、該ＳＴＭ交換モジュールの前
段及び後段における交換モジュールとしてＡＴＭ交換モ
ジュール（自己ルーチング交換モジュール）５１ａ〜５
１ｍ；７１ａ〜７１ｍを備え、しかも、ＳＴＭ交換モジ
ュールの入線と出線の接続関係をソフト的に反固定に設
定する制御部８１を備えたＡＴＭ交換機により達成され
る。又、上記第３の目的は、ＳＴＭ網から入力されたＳ
ＴＭ情報をセル化すると共に、所定フォーマットのセル
フレームに変換し、中間のＳＴＭ交換モジュール６１及
び出力側のＡＴＭ交換モジュール７１ａ〜７１ｍを介し
てＡＴＭ網に送り出すセル化モジュール９１と、所定の
ＡＴＭ交換モジュール５１ａ〜５１ｍ及び中間のＳＴＭ
交換モジュール６１を介して入力されたセルフレームを
セル流にデフォーミングした後、デセル化してＳＴＭ網
に送り出すデセル化モジュール９２を前記ＡＴＭ交換機
に設けることにより達成される。
図であり、前記第１、第２の目的は交換モジュールを多
段接続した構成を備えると共に、多段接続構成において
中間の交換モジュールとして入線と出線の接続関係が反
固定に切り替え可能なＳＴＭ交換モジュール（回線交換
モジュール）６１を備え、該ＳＴＭ交換モジュールの前
段及び後段における交換モジュールとしてＡＴＭ交換モ
ジュール（自己ルーチング交換モジュール）５１ａ〜５
１ｍ；７１ａ〜７１ｍを備え、しかも、ＳＴＭ交換モジ
ュールの入線と出線の接続関係をソフト的に反固定に設
定する制御部８１を備えたＡＴＭ交換機により達成され
る。又、上記第３の目的は、ＳＴＭ網から入力されたＳ
ＴＭ情報をセル化すると共に、所定フォーマットのセル
フレームに変換し、中間のＳＴＭ交換モジュール６１及
び出力側のＡＴＭ交換モジュール７１ａ〜７１ｍを介し
てＡＴＭ網に送り出すセル化モジュール９１と、所定の
ＡＴＭ交換モジュール５１ａ〜５１ｍ及び中間のＳＴＭ
交換モジュール６１を介して入力されたセルフレームを
セル流にデフォーミングした後、デセル化してＳＴＭ網
に送り出すデセル化モジュール９２を前記ＡＴＭ交換機
に設けることにより達成される。
【００１９】
【作用】第１の発明において、制御部８１は前段及び後
段のＡＴＭ交換モジュールの数ｍに応じて、ＳＴＭ交換
モジュール６１が内蔵する各空間スイッチにおける入線
と出線の接続関係をソフト的に設定する。各ＡＴＭ交換
モジュール５１ａ〜５１ｍより入力された総計ｍｎ本の
入線はそれぞれ制御部８１により設定されたｍｎ本の出
線に接続され、所定のＡＴＭ交換モジュール７１ａ〜７
１ｎの入線となる。前段及び後段のＡＴＭ交換モジュー
ルが増設された場合には、これらＡＴＭ交換モジュール
の数ｍ′に応じて制御部８１は、ＳＴＭ交換モジュール
６１内蔵の各空間スイッチにおける入線と出線の接続関
係をソフト的に変更する。以上のように、ＡＴＭ交換モ
ジュールの数に応じて制御部で入線と出線の接続関係を
ソフト的に反固定に設定するだけで良いため、ＡＴＭ交
換モジュールを増設しても配線替えを行う必要はなく、
容易に増設することができる。又、交換モジュールを多
段接続してＡＴＭ交換機を構成し、中間の交換モジュー
ルをＳＴＭ交換モジュールで構成しているため、入線、
出線数を多くして大規模にしても必要なモジュール数を
少なくで小型構成とすることができる。
段のＡＴＭ交換モジュールの数ｍに応じて、ＳＴＭ交換
モジュール６１が内蔵する各空間スイッチにおける入線
と出線の接続関係をソフト的に設定する。各ＡＴＭ交換
モジュール５１ａ〜５１ｍより入力された総計ｍｎ本の
入線はそれぞれ制御部８１により設定されたｍｎ本の出
線に接続され、所定のＡＴＭ交換モジュール７１ａ〜７
１ｎの入線となる。前段及び後段のＡＴＭ交換モジュー
ルが増設された場合には、これらＡＴＭ交換モジュール
の数ｍ′に応じて制御部８１は、ＳＴＭ交換モジュール
６１内蔵の各空間スイッチにおける入線と出線の接続関
係をソフト的に変更する。以上のように、ＡＴＭ交換モ
ジュールの数に応じて制御部で入線と出線の接続関係を
ソフト的に反固定に設定するだけで良いため、ＡＴＭ交
換モジュールを増設しても配線替えを行う必要はなく、
容易に増設することができる。又、交換モジュールを多
段接続してＡＴＭ交換機を構成し、中間の交換モジュー
ルをＳＴＭ交換モジュールで構成しているため、入線、
出線数を多くして大規模にしても必要なモジュール数を
少なくで小型構成とすることができる。
【００２０】更に、第２の発明において、セル化モジュ
ール９１はＳＴＭ網から入力された信号をセル化すると
共に、所定フォーマットのセルフレームに変換して中間
のＳＴＭ交換モジュール６１を介して出力側のＡＴＭ交
換モジュール７１ａ〜７１ｍに入力してＡＴＭ網に送り
出す。又、デセル化モジュール９２は所定のＡＴＭ交換
モジュール５１ａ〜５１ｍよりＳＴＭ交換モジュール６
１を介して入力されたセルフレームをセル流にデフォー
ミングした後、デセル化してＳＴＭ網に送り出す。この
ようにすば、ＳＴＭ網からＡＴＭ網に乗り入れて、ある
いは逆にＡＴＭ網よりＳＴＭ網に乗り入れてそれぞれの
端末間で簡単に通信することができる。
ール９１はＳＴＭ網から入力された信号をセル化すると
共に、所定フォーマットのセルフレームに変換して中間
のＳＴＭ交換モジュール６１を介して出力側のＡＴＭ交
換モジュール７１ａ〜７１ｍに入力してＡＴＭ網に送り
出す。又、デセル化モジュール９２は所定のＡＴＭ交換
モジュール５１ａ〜５１ｍよりＳＴＭ交換モジュール６
１を介して入力されたセルフレームをセル流にデフォー
ミングした後、デセル化してＳＴＭ網に送り出す。この
ようにすば、ＳＴＭ網からＡＴＭ網に乗り入れて、ある
いは逆にＡＴＭ網よりＳＴＭ網に乗り入れてそれぞれの
端末間で簡単に通信することができる。
【００２１】
(a) 本発明の第１の実施例 (a-1) 全体の構成 ＡＴＭ交換機は種々の形態サービスを統合して処理でき
るものである。バースト性の高い情報は多重化してバー
スト性をランダムに近くして処理する方が、交換機の資
源（伝送帯域）の利用効率が上がる。このため、交換機
のスイッチング部はより高速で動作させるのが望まし
い。又、スイッチング方式は種々の方式が考えられてい
るが、セルのバッファリングは高速動作上必ず必要とな
る。このバッファの深さが、バースト情報に対するセル
ロスレート(Cell Loss Rate)を決めるパラメータとな
る。バッファが深いほど、バースト情報に対して交換機
の資源の利用効率が高くなる。しかし、システムは当然
大きくなってしまう。この傾向は、スイッチング部のス
ケールが大きくなる程、顕著である。ところで、ＳＴＭ
(Synchronous Transfer Mode)のスイッチは、スイッチ
ングを行っている情報の形態を意識しないため、スイッ
チング部の大きさはスイッチングを行う情報に依存しな
い。そこで、多段接続構成のＡＴＭ交換機において、中
間段の交換モジュールを高速のＳＴＭ交換モジュールと
する。このようにすると、ＡＴＭ交換機の全体のサイズ
を小さくでき、しかも、バースト性をランダムに処理し
てＡＴＭ交換機の資源の利用効率を高めることができ
る。
るものである。バースト性の高い情報は多重化してバー
スト性をランダムに近くして処理する方が、交換機の資
源（伝送帯域）の利用効率が上がる。このため、交換機
のスイッチング部はより高速で動作させるのが望まし
い。又、スイッチング方式は種々の方式が考えられてい
るが、セルのバッファリングは高速動作上必ず必要とな
る。このバッファの深さが、バースト情報に対するセル
ロスレート(Cell Loss Rate)を決めるパラメータとな
る。バッファが深いほど、バースト情報に対して交換機
の資源の利用効率が高くなる。しかし、システムは当然
大きくなってしまう。この傾向は、スイッチング部のス
ケールが大きくなる程、顕著である。ところで、ＳＴＭ
(Synchronous Transfer Mode)のスイッチは、スイッチ
ングを行っている情報の形態を意識しないため、スイッ
チング部の大きさはスイッチングを行う情報に依存しな
い。そこで、多段接続構成のＡＴＭ交換機において、中
間段の交換モジュールを高速のＳＴＭ交換モジュールと
する。このようにすると、ＡＴＭ交換機の全体のサイズ
を小さくでき、しかも、バースト性をランダムに処理し
てＡＴＭ交換機の資源の利用効率を高めることができ
る。
【００２２】図２は上記の点を考慮した本発明に係るＡ
ＴＭ交換機の全体の構成図である。図中、５０は交換モ
ジュールを多段接続（図では３段接続）した構成を備え
たＡＴＭ交換機である。５１ａ〜５１ｍはＵＮＩ／ＮＮ
Ｉ（USER NETWORK INTERFACE/ NETWORK NODE INTERFAC
E)より入力されたセルをスイッチングする第１段目(上
り方向)のｍ個のＡＴＭ交換モジュール（自己ルーチン
グモジュール）であり、それぞれｎ入力、ｎ出力の構成
を有している。ＡＴＭ交換モジュールにおいて、ｎは62
2Mbps換算で１６程度とする。６１は第２段目（中間）
のＳＴＭ交換モジュール（回線交換モジュール）であ
り、多数の空間スイッチを内蔵し、入線と出線の接続関
係がソフト的に任意に設定可能となっている。この接続
関係は１度設定するとＡＴＭ交換モジュール数が変更し
ない限り半固定される。ＳＴＭ交換モジュール６１は、
ＡＴＭ交換モジュールを１６個結合できる構成でありSO
NETSTS-12を基本にスイッチングを行うスイッチであ
る。SONET(Synchronous Optical Network)は高速データ
を、バッファリングを最小にして伝送できる構成となっ
ており、ＳＴＭ交換モジュール６１においてはその特徴
を生かしてポインタアクション（Pointer Action)で情
報を制御する。このため、大規模で小型のスイッチが実
現可能である。７１ａ〜７１ｍはｎ入力、ｎ出力の構成
を有する第３段目(下り方向)のｍ個のＡＴＭ交換モジュ
ールであり、入力セルをスイッチングして所定のＵＮＩ
／ＮＮＩに送出する。８１はＳＴＭ交換モジュール６１
内の空間スイッチをソフト的に制御して入線と出線の接
続関係を設定する制御部である。
ＴＭ交換機の全体の構成図である。図中、５０は交換モ
ジュールを多段接続（図では３段接続）した構成を備え
たＡＴＭ交換機である。５１ａ〜５１ｍはＵＮＩ／ＮＮ
Ｉ（USER NETWORK INTERFACE/ NETWORK NODE INTERFAC
E)より入力されたセルをスイッチングする第１段目(上
り方向)のｍ個のＡＴＭ交換モジュール（自己ルーチン
グモジュール）であり、それぞれｎ入力、ｎ出力の構成
を有している。ＡＴＭ交換モジュールにおいて、ｎは62
2Mbps換算で１６程度とする。６１は第２段目（中間）
のＳＴＭ交換モジュール（回線交換モジュール）であ
り、多数の空間スイッチを内蔵し、入線と出線の接続関
係がソフト的に任意に設定可能となっている。この接続
関係は１度設定するとＡＴＭ交換モジュール数が変更し
ない限り半固定される。ＳＴＭ交換モジュール６１は、
ＡＴＭ交換モジュールを１６個結合できる構成でありSO
NETSTS-12を基本にスイッチングを行うスイッチであ
る。SONET(Synchronous Optical Network)は高速データ
を、バッファリングを最小にして伝送できる構成となっ
ており、ＳＴＭ交換モジュール６１においてはその特徴
を生かしてポインタアクション（Pointer Action)で情
報を制御する。このため、大規模で小型のスイッチが実
現可能である。７１ａ〜７１ｍはｎ入力、ｎ出力の構成
を有する第３段目(下り方向)のｍ個のＡＴＭ交換モジュ
ールであり、入力セルをスイッチングして所定のＵＮＩ
／ＮＮＩに送出する。８１はＳＴＭ交換モジュール６１
内の空間スイッチをソフト的に制御して入線と出線の接
続関係を設定する制御部である。
【００２３】(a-2) ＡＴＭ交換モジュール 図３は上り、下り方向のＡＴＭ交換モジュールの構成図
である。52-1〜52-4はラインインタフェース（ＬＩ）で
あり、上り方向に関しては、ＵＮＩ／ＮＮＩに応じた
フレーム信号よりＡＴＭセルを分離して出力し、下り
方向に関してはＡＴＭセルをＵＮＩ／ＮＮＩに応じたフ
レーム信号に変換して送り出す。ＵＮＩ／ＮＮＩとして
SONET STS-12C(622Mbps)、SONET STS-3C(156Mbps)、SONET
STS-1(5.1Mbps)、DS3(45Mbps)、DS1（1.5Mbps)等が規定
されており、ラインインタフェースＬＩには例えばSONE
T STS-3C(156Mbps)のＵＮＩ／ＮＮＩが接続されている
ものとする。５３は一次多重分離部（ＭＰＸ／ＤＭＰ
Ｘ）であり、上り方向に関しては４つのラインインタフ
ェースＬＩから入力されたSTS-3C(156Mbps)のＡＴＭセ
ルを多重化してSTS-12C(622Mbps)のＡＴＭセル流にして
出力し、下り方向にはSTS-12C(622Mbps)のＡＴＭセル流
を４分岐してSTS-3C(156Mbps)にしてラインインタフェ
ースＬＩに入力する。５４は二次多重部（ＭＰＸ）であ
り、４つの一次分離多重部から入力されたSTS-12C(622M
bps)のＡＴＭセルを多重化してSTS-48C(2.4Gbps)のＡＴ
Ｍセル流にして出力する。
である。52-1〜52-4はラインインタフェース（ＬＩ）で
あり、上り方向に関しては、ＵＮＩ／ＮＮＩに応じた
フレーム信号よりＡＴＭセルを分離して出力し、下り
方向に関してはＡＴＭセルをＵＮＩ／ＮＮＩに応じたフ
レーム信号に変換して送り出す。ＵＮＩ／ＮＮＩとして
SONET STS-12C(622Mbps)、SONET STS-3C(156Mbps)、SONET
STS-1(5.1Mbps)、DS3(45Mbps)、DS1（1.5Mbps)等が規定
されており、ラインインタフェースＬＩには例えばSONE
T STS-3C(156Mbps)のＵＮＩ／ＮＮＩが接続されている
ものとする。５３は一次多重分離部（ＭＰＸ／ＤＭＰ
Ｘ）であり、上り方向に関しては４つのラインインタフ
ェースＬＩから入力されたSTS-3C(156Mbps)のＡＴＭセ
ルを多重化してSTS-12C(622Mbps)のＡＴＭセル流にして
出力し、下り方向にはSTS-12C(622Mbps)のＡＴＭセル流
を４分岐してSTS-3C(156Mbps)にしてラインインタフェ
ースＬＩに入力する。５４は二次多重部（ＭＰＸ）であ
り、４つの一次分離多重部から入力されたSTS-12C(622M
bps)のＡＴＭセルを多重化してSTS-48C(2.4Gbps)のＡＴ
Ｍセル流にして出力する。
【００２４】５５は４入力、４出力の上り方向のＡＴＭ
スイッチ部であり、STS-48C(2.4Gbps)のＡＴＭセル流の
各ＡＴＭセルに付加されているルーチング情報に基づい
てＡＴＭセルを所定の出線にスイッチングするもの、５
６は２次分離部（ＤＭＰＸ）であり、STS-48C(2.4Gbps)
のＡＴＭセル流を４分岐してSTS-12C(622Mbps)のＡＴＭ
セル流にするもの、５７は折り返し部（ＬＬＰ）であ
り、ＡＴＭセル流を後段のＳＴＭ交換モジュール側に送
出するか、ＳＴＭ交換モジュールを介さず下り方向のＡ
ＴＭ交換モジュールに折り返すかを設定するものであ
る。折り返し部５７は、ＳＴＭ交換モジュール６１が存
在しない小規模のＡＴＭ交換機の場合には、セル流を折
り返して下り方向のＡＴＭ交換モジュールに入力し、Ｓ
ＴＭ交換モジュール６１が存在する大規模のＡＴＭ交換
機の場合には、セル流を後段のＳＴＭ交換モジュール側
に送出する。
スイッチ部であり、STS-48C(2.4Gbps)のＡＴＭセル流の
各ＡＴＭセルに付加されているルーチング情報に基づい
てＡＴＭセルを所定の出線にスイッチングするもの、５
６は２次分離部（ＤＭＰＸ）であり、STS-48C(2.4Gbps)
のＡＴＭセル流を４分岐してSTS-12C(622Mbps)のＡＴＭ
セル流にするもの、５７は折り返し部（ＬＬＰ）であ
り、ＡＴＭセル流を後段のＳＴＭ交換モジュール側に送
出するか、ＳＴＭ交換モジュールを介さず下り方向のＡ
ＴＭ交換モジュールに折り返すかを設定するものであ
る。折り返し部５７は、ＳＴＭ交換モジュール６１が存
在しない小規模のＡＴＭ交換機の場合には、セル流を折
り返して下り方向のＡＴＭ交換モジュールに入力し、Ｓ
ＴＭ交換モジュール６１が存在する大規模のＡＴＭ交換
機の場合には、セル流を後段のＳＴＭ交換モジュール側
に送出する。
【００２５】７２は二次多重化部であり、ＳＴＭ交換モ
ジュール６１より折り返し部を介して入力された４つの
STS-12C(622Mbps)のＡＴＭセル流を多重化し、STS-48C
(2.4Gbps)のＡＴＭセル流にして出力するもの、７３は
４入力、４出力の下り方向のＡＴＭスイッチ部であり、
STS-48C(2.4Gbps)のＡＴＭセル流の各ＡＴＭセルに付加
されているルーチング情報に基づいてＡＴＭセルを所定
の出線にスイッチングするもの、７４は２次分離部（Ｄ
ＭＰＸ）であり、STS-48C(2.4Gbps)のＡＴＭセル流を４
分岐してSTS-12C(622Mbps)のＡＴＭセル流にするもので
ある。尚、ＡＴＭ交換機の１段目（上り方向）の各ＡＴ
Ｍ交換モジュール５１ａ〜５１ｍは、ラインインタフ
ェース（ＬＩ）52-1〜52-4の上り方向回路部分と、一
次多重分離部５３の多重部と、二次多重部５４と、
上り方向のスイッチング部５５と、二次分離部５６
と、折り返し部５７の上り方向部分とにより構成され
ている。又、ＡＴＭ交換機の３段目（下り方向）の各Ａ
ＴＭ交換モジュール７１ａ〜７１ｍは、折り返し部５
７の下り方向部分と、二次多重部７２と、下り方向
のスイッチング部７３と、二次分離部７４と、一次
多重分離部５３の分離部と、ラインインタフェース52
-1〜52-4の下り方向回路部分とにより構成されている。
ジュール６１より折り返し部を介して入力された４つの
STS-12C(622Mbps)のＡＴＭセル流を多重化し、STS-48C
(2.4Gbps)のＡＴＭセル流にして出力するもの、７３は
４入力、４出力の下り方向のＡＴＭスイッチ部であり、
STS-48C(2.4Gbps)のＡＴＭセル流の各ＡＴＭセルに付加
されているルーチング情報に基づいてＡＴＭセルを所定
の出線にスイッチングするもの、７４は２次分離部（Ｄ
ＭＰＸ）であり、STS-48C(2.4Gbps)のＡＴＭセル流を４
分岐してSTS-12C(622Mbps)のＡＴＭセル流にするもので
ある。尚、ＡＴＭ交換機の１段目（上り方向）の各ＡＴ
Ｍ交換モジュール５１ａ〜５１ｍは、ラインインタフ
ェース（ＬＩ）52-1〜52-4の上り方向回路部分と、一
次多重分離部５３の多重部と、二次多重部５４と、
上り方向のスイッチング部５５と、二次分離部５６
と、折り返し部５７の上り方向部分とにより構成され
ている。又、ＡＴＭ交換機の３段目（下り方向）の各Ａ
ＴＭ交換モジュール７１ａ〜７１ｍは、折り返し部５
７の下り方向部分と、二次多重部７２と、下り方向
のスイッチング部７３と、二次分離部７４と、一次
多重分離部５３の分離部と、ラインインタフェース52
-1〜52-4の下り方向回路部分とにより構成されている。
【００２６】(a-3) ラインインタフェース部（ＬＩ） 図４はラインインタフェースＬＩの構成図であり、上り
方向と下り方向の2つの構成を備えている。上り方向に
おいて、５２ａはＳＯＮＥＴ(Synchronous Optical Net
work )終端部、５２ｂはＡＴＭ終端部、５２ｃはＵＰＣ
（Usage Parameter Control )部であり、下り方向にお
いて、５２ｄは課金制御部、５２ｅはＡＴＭ終端部（Ａ
ＴＭフォーミング部）、５２ｆはＳＯＮＥＴ終端部（Ｓ
ＯＮＥＴフォーミング部）である。ＳＯＮＥＴ終端部５
２ａは、ＵＮＩ／ＮＮＩに応じたフレーム信号、例えば
SONET STS-3C（156Mbps)のフォーマットを有するフレー
ム信号よりオーバヘッド(セクションオーバヘッド、パ
スオーバヘッド)を削除するものである。図５はSONET S
TS-3C（156Mbps)のフレームフォーマットの説明図であ
り、１フレーム９×２７０バイトで構成されている。最
初の９×９バイトはセクションオーバヘッド(Section O
verhead)ＳＯＨ、残りはパスオーバヘッド(Path Overhe
ad)ＰＯＨ及びペイロード（payload)ＰＬである。セク
ションオーバヘッドＳＯＨは、フレームの先頭を表わ
す情報（フレーム同期信号）、伝送路固有の情報（伝
送時のエラーをチェックする情報、ネットワークを保守
するための情報等）、パスオーバヘッドＰＯＨの位置
を示すポインタ等を伝送する部分、パスオーバヘッドＰ
ＯＨは網内でのエンド・ツー・エンドの監視情報を伝送
する部分、ペイロードＰＬは150Mbpsnの情報をＡＴＭセ
ルとして送る部分である。
方向と下り方向の2つの構成を備えている。上り方向に
おいて、５２ａはＳＯＮＥＴ(Synchronous Optical Net
work )終端部、５２ｂはＡＴＭ終端部、５２ｃはＵＰＣ
（Usage Parameter Control )部であり、下り方向にお
いて、５２ｄは課金制御部、５２ｅはＡＴＭ終端部（Ａ
ＴＭフォーミング部）、５２ｆはＳＯＮＥＴ終端部（Ｓ
ＯＮＥＴフォーミング部）である。ＳＯＮＥＴ終端部５
２ａは、ＵＮＩ／ＮＮＩに応じたフレーム信号、例えば
SONET STS-3C（156Mbps)のフォーマットを有するフレー
ム信号よりオーバヘッド(セクションオーバヘッド、パ
スオーバヘッド)を削除するものである。図５はSONET S
TS-3C（156Mbps)のフレームフォーマットの説明図であ
り、１フレーム９×２７０バイトで構成されている。最
初の９×９バイトはセクションオーバヘッド(Section O
verhead)ＳＯＨ、残りはパスオーバヘッド(Path Overhe
ad)ＰＯＨ及びペイロード（payload)ＰＬである。セク
ションオーバヘッドＳＯＨは、フレームの先頭を表わ
す情報（フレーム同期信号）、伝送路固有の情報（伝
送時のエラーをチェックする情報、ネットワークを保守
するための情報等）、パスオーバヘッドＰＯＨの位置
を示すポインタ等を伝送する部分、パスオーバヘッドＰ
ＯＨは網内でのエンド・ツー・エンドの監視情報を伝送
する部分、ペイロードＰＬは150Mbpsnの情報をＡＴＭセ
ルとして送る部分である。
【００２７】図６はSONET STS-3C（156Mbps)のフレーム
を多重化して生成されたSONET STS-12C（622Mbps)のフ
レームフォーマット説明図であり、９×９×４バイトの
セクションオーバヘッドＳＯＨと、９×４バイト（実際
には９バイトのみを使い、残りは未使用）のパスオーバ
ヘッドＰＯＨと、９×２６０×４バイトのペイロードＰ
Ｌ（ＶＣ−４コンテナ）で構成されている。ＡＴＭ終端
部５２ｂはＡＴＭセルのヘッダに含まれるＨＥＣ（Head
er Error Control)を用いてセルの先頭を識別すると共
に、ＶＰＩの付け替えを行い、また、ＨＥＣを削除し替
わってルーチング情報を付加する。ＵＰＣ部５２ｃは、
伝送容量の申告値と実際のセル流入量が合っているか監
視し申告値以上のセルが流入した時、規定違反のセルを
廃棄する。課金制御部５２ｄは通過するＡＴＭセル数を
計数して課金データを作成する。ＡＴＭ終端部（ＡＴＭ
フォーミング部）５２ｅは入力されたＡＴＭセルよりル
ーチング情報を削除し、替わってＨＥＣを演算して挿入
する。ＳＯＮＥＴ終端部（ＳＯＮＥＴフォーミング部）
５２ｆは入力されたSTS-12のセル流を図５に示すSONET
STS-3Cフォーマットのフレームに変換してUNI/NNIに送
出する。
を多重化して生成されたSONET STS-12C（622Mbps)のフ
レームフォーマット説明図であり、９×９×４バイトの
セクションオーバヘッドＳＯＨと、９×４バイト（実際
には９バイトのみを使い、残りは未使用）のパスオーバ
ヘッドＰＯＨと、９×２６０×４バイトのペイロードＰ
Ｌ（ＶＣ−４コンテナ）で構成されている。ＡＴＭ終端
部５２ｂはＡＴＭセルのヘッダに含まれるＨＥＣ（Head
er Error Control)を用いてセルの先頭を識別すると共
に、ＶＰＩの付け替えを行い、また、ＨＥＣを削除し替
わってルーチング情報を付加する。ＵＰＣ部５２ｃは、
伝送容量の申告値と実際のセル流入量が合っているか監
視し申告値以上のセルが流入した時、規定違反のセルを
廃棄する。課金制御部５２ｄは通過するＡＴＭセル数を
計数して課金データを作成する。ＡＴＭ終端部（ＡＴＭ
フォーミング部）５２ｅは入力されたＡＴＭセルよりル
ーチング情報を削除し、替わってＨＥＣを演算して挿入
する。ＳＯＮＥＴ終端部（ＳＯＮＥＴフォーミング部）
５２ｆは入力されたSTS-12のセル流を図５に示すSONET
STS-3Cフォーマットのフレームに変換してUNI/NNIに送
出する。
【００２８】(a-4) ＳＴＭ交換モジュール ＳＴＭ交換モジュール６１は、ＡＴＭのＵＮＩ、ＮＮＩ
が最高速度STM-12を規定しているため、STM-12を基本に
している。図７はＳＴＭ交換モジュールの構成図であ
り、６１はＳＴＭ交換モジュール、６２ａ〜６２ｍは第
１インタフェース部、６３は空間スイッチ部、６４ａ〜
６４ｍは第２インタフェース部、８１は制御部である。
空間スイッチ部６３において、ＩＮ1〜ＩＮmnは入力端
子、ＯＵＴ1〜ＯＵＴmnは出力端子である。制御部８１
は、呼処理制御を行うと共に、空間スイッチ部６３の入
線・出線の接続関係をソフト的に制御する呼処理プロセ
ッサ８１ａと、呼処理プロセッサからの指示に従って空
間スイッチ部６３の入線・出線の接続を切り替えるスイ
ッチコントロール部８１ｂを有している。第１インタフ
ェース部６２ａ〜６２ｍはそれぞれ上り方向のＡＴＭ交
換モジュール５１ａ〜５１ｍ（図２参照）に対応して設
けられている。第１のインタフェース部６２ａ〜６２ｍ
は、ＡＴＭ交換モジュール５１ａ〜５１ｍから入力され
たSTS-12Cのセル流にオーバヘッドを付加してSONET STS
-12Cのフォーマットを有するフレームを生成し、該フレ
ームを空間スイッチ部６３に出力する。第２インタフェ
ース部６４ａ〜６４ｍはそれぞれ下り方向のＡＴＭ交換
モジュール７１ａ〜７１ｍ（図２参照）に対応して設け
られ、空間スイッチ部６３から出力されたSONET STS-12
Cのフレームよりオーバヘッドを削除してSTS-12Cのセル
流に変換する。
が最高速度STM-12を規定しているため、STM-12を基本に
している。図７はＳＴＭ交換モジュールの構成図であ
り、６１はＳＴＭ交換モジュール、６２ａ〜６２ｍは第
１インタフェース部、６３は空間スイッチ部、６４ａ〜
６４ｍは第２インタフェース部、８１は制御部である。
空間スイッチ部６３において、ＩＮ1〜ＩＮmnは入力端
子、ＯＵＴ1〜ＯＵＴmnは出力端子である。制御部８１
は、呼処理制御を行うと共に、空間スイッチ部６３の入
線・出線の接続関係をソフト的に制御する呼処理プロセ
ッサ８１ａと、呼処理プロセッサからの指示に従って空
間スイッチ部６３の入線・出線の接続を切り替えるスイ
ッチコントロール部８１ｂを有している。第１インタフ
ェース部６２ａ〜６２ｍはそれぞれ上り方向のＡＴＭ交
換モジュール５１ａ〜５１ｍ（図２参照）に対応して設
けられている。第１のインタフェース部６２ａ〜６２ｍ
は、ＡＴＭ交換モジュール５１ａ〜５１ｍから入力され
たSTS-12Cのセル流にオーバヘッドを付加してSONET STS
-12Cのフォーマットを有するフレームを生成し、該フレ
ームを空間スイッチ部６３に出力する。第２インタフェ
ース部６４ａ〜６４ｍはそれぞれ下り方向のＡＴＭ交換
モジュール７１ａ〜７１ｍ（図２参照）に対応して設け
られ、空間スイッチ部６３から出力されたSONET STS-12
Cのフレームよりオーバヘッドを削除してSTS-12Cのセル
流に変換する。
【００２９】空間スイッチ部６３は、上り方向あるいは
下り方向のＡＴＭ交換モジュール数ｍに対応した数の空
間スイッチモジュール６３ａ〜６３ｍを備えている。例
えば、上り方向及び下り方向に設けられるｎ×ｎのＡＴ
Ｍ交換モジュールの数をそれぞれｍとするとき、空間ス
イッチ部６３はｍ個の空間スイッチモジュール６３ａ〜
６３ｍを備えている。そして、各ＡＴＭ交換モジュール
５１ａ〜５１ｍからのｎ本の出線は全て（総計ｍｎ
本）、各空間スイッチモジュール６３ａ〜６３ｍに接続
されている。尚、実際には、ＡＴＭ交換モジュールの増
設を考慮して、空間スイッチモジュール数Ｍは実際のＡ
ＴＭ交換モジュール数ｍより大きい。そして、各ＡＴＭ
交換モジュールのｎ本の出線がそれぞれ接続される空間
スイッチ部６３の入力端子ＩＮ11〜ＩＮMnはすべてＭ個
の各空間スイッチモジュール６３ａ〜６３Ｍに接続され
るように予め配線されている。
下り方向のＡＴＭ交換モジュール数ｍに対応した数の空
間スイッチモジュール６３ａ〜６３ｍを備えている。例
えば、上り方向及び下り方向に設けられるｎ×ｎのＡＴ
Ｍ交換モジュールの数をそれぞれｍとするとき、空間ス
イッチ部６３はｍ個の空間スイッチモジュール６３ａ〜
６３ｍを備えている。そして、各ＡＴＭ交換モジュール
５１ａ〜５１ｍからのｎ本の出線は全て（総計ｍｎ
本）、各空間スイッチモジュール６３ａ〜６３ｍに接続
されている。尚、実際には、ＡＴＭ交換モジュールの増
設を考慮して、空間スイッチモジュール数Ｍは実際のＡ
ＴＭ交換モジュール数ｍより大きい。そして、各ＡＴＭ
交換モジュールのｎ本の出線がそれぞれ接続される空間
スイッチ部６３の入力端子ＩＮ11〜ＩＮMnはすべてＭ個
の各空間スイッチモジュール６３ａ〜６３Ｍに接続され
るように予め配線されている。
【００３０】空間スイッチモジュールは６３ａ〜６３ｍ
は制御部８１の指示に従って、所定の入線（入力端子）
を所定の出線（出力端子）に接続するようになってい
る。例えば、各ＡＴＭ交換モジュール５１ａ〜５１ｍの
ｎ個の出線（第１インタフェース６２ａ〜６２ｍのｎ個
の出線）をそれぞれｎ／ｍ個づつｍ組に分ける。第１番
目の空間スイッチモジュール６３ａは、各ＡＴＭ交換モ
ジュール５１ａ〜５１ｍからのそれぞれ（ｎ／ｍ）個の
第１組の入線（総計ｎ本）を第２のインタフェース６４
ａを介して下り方向のＡＴＭ交換モジュール７１ａの入
線に接続する。第２番目の空間スイッチモジュール６３
ｂは、同様に各ＡＴＭ交換モジュール５１ａ〜５１ｍか
らのそれぞれ（ｎ／ｍ）個の第２組の入線（総計ｎ本）
を第２インタフェース部６４ｂを介して下り方向のＡＴ
Ｍ交換モジュール７１ｂの入線に接続する。以下同様
に、第ｍ番目の空間スイッチモジュール６３ｍは、各Ａ
ＴＭ交換モジュール５１ａ〜５１ｍからのそれぞれ（ｎ
／ｍ）個の第ｍ組の入線（総計ｎ本）を第２インタフェ
ース部６４ｍを介して下り方向のＡＴＭ交換モジュール
７１ｍの入線に接続する。
は制御部８１の指示に従って、所定の入線（入力端子）
を所定の出線（出力端子）に接続するようになってい
る。例えば、各ＡＴＭ交換モジュール５１ａ〜５１ｍの
ｎ個の出線（第１インタフェース６２ａ〜６２ｍのｎ個
の出線）をそれぞれｎ／ｍ個づつｍ組に分ける。第１番
目の空間スイッチモジュール６３ａは、各ＡＴＭ交換モ
ジュール５１ａ〜５１ｍからのそれぞれ（ｎ／ｍ）個の
第１組の入線（総計ｎ本）を第２のインタフェース６４
ａを介して下り方向のＡＴＭ交換モジュール７１ａの入
線に接続する。第２番目の空間スイッチモジュール６３
ｂは、同様に各ＡＴＭ交換モジュール５１ａ〜５１ｍか
らのそれぞれ（ｎ／ｍ）個の第２組の入線（総計ｎ本）
を第２インタフェース部６４ｂを介して下り方向のＡＴ
Ｍ交換モジュール７１ｂの入線に接続する。以下同様
に、第ｍ番目の空間スイッチモジュール６３ｍは、各Ａ
ＴＭ交換モジュール５１ａ〜５１ｍからのそれぞれ（ｎ
／ｍ）個の第ｍ組の入線（総計ｎ本）を第２インタフェ
ース部６４ｍを介して下り方向のＡＴＭ交換モジュール
７１ｍの入線に接続する。
【００３１】図８はｍ＝２，ｎ＝８の場合における空間
スイッチのスイッチング説明図である。実際の信号ルー
トのみ示しているが、ｍ＝８まで増設できるように空間
スイッチ部６３は配線されている。第１番目の空間スイ
ッチモジュール６３ａは、ＡＴＭ交換モジュール５１
ａ，５１ｂの出線から入力される第１組のそれぞれｎ／
ｍ個（＝４個）のセル流を、ＡＴＭ交換モジュール７１
ａに入力するように固定接続（点線参照）している。
又、第２番目の空間スイッチモジュール６３ｂは、ＡＴ
Ｍ交換モジュール５１ａ，５１ｂから入力される第２組
のそれぞれｎ／ｍ（＝４）個のセル流を、ＡＴＭ交換モ
ジュール７１ｂに入力するように固定接続（点線参照）
している。従って、ＡＴＭ交換モジュール５１ａ，５１
ｂの任意の入線からのＡＴＭセルは、該ＡＴＭセルに付
加するルーチング情報を適当に定めることにより所定の
空間スイッチモジュール６３ａ，６３ｂに入力すること
ができ、ついで、該空間スイッチモジュールに接続され
たＡＴＭ交換モジュール７１ａ，７１ｂでスイッチング
して任意の出線から送出できる。
スイッチのスイッチング説明図である。実際の信号ルー
トのみ示しているが、ｍ＝８まで増設できるように空間
スイッチ部６３は配線されている。第１番目の空間スイ
ッチモジュール６３ａは、ＡＴＭ交換モジュール５１
ａ，５１ｂの出線から入力される第１組のそれぞれｎ／
ｍ個（＝４個）のセル流を、ＡＴＭ交換モジュール７１
ａに入力するように固定接続（点線参照）している。
又、第２番目の空間スイッチモジュール６３ｂは、ＡＴ
Ｍ交換モジュール５１ａ，５１ｂから入力される第２組
のそれぞれｎ／ｍ（＝４）個のセル流を、ＡＴＭ交換モ
ジュール７１ｂに入力するように固定接続（点線参照）
している。従って、ＡＴＭ交換モジュール５１ａ，５１
ｂの任意の入線からのＡＴＭセルは、該ＡＴＭセルに付
加するルーチング情報を適当に定めることにより所定の
空間スイッチモジュール６３ａ，６３ｂに入力すること
ができ、ついで、該空間スイッチモジュールに接続され
たＡＴＭ交換モジュール７１ａ，７１ｂでスイッチング
して任意の出線から送出できる。
【００３２】図９はｍ＝４に増設した場合であり、実際
の信号ルートのみ示している。第１番目の空間スイッチ
モジュール６３ａは、ＡＴＭ交換モジュール５１ａ〜５
１ｄから入力された第１組のそれぞれｎ／ｍ（＝２）個
のセル流を、下り方向のＡＴＭ交換モジュール７１ａに
入力するように入線、出線を固定接続（点線参照）して
いる。又、第２番目の空間スイッチモジュール６３ｂ
は、ＡＴＭ交換モジュール５１ａ〜５１ｄから入力され
た第２組のそれぞれｎ／ｍ（＝２）個のセル流を、下り
方向のＡＴＭ交換モジュール７１ｂに入力するように入
線、出線を固定接続（点線参照）している。第３番目の
空間スイッチモジュール６３ｃは、ＡＴＭ交換モジュー
ル５１ａ〜５１ｄから入力された第３組のそれぞれｎ／
ｍ（＝２）個のセル流を、下り方向のＡＴＭ交換モジュ
ール７１ｃに入力するように入線、出線を固定接続（点
線参照）している。第４番目の空間スイッチモジュール
６３ｄは、ＡＴＭ交換モジュール５１ａ〜５１ｄから入
力された第４組のそれぞれｎ／ｍ（＝２）個のセル流
を、下り方向のＡＴＭ交換モジュール７１ｄに入力する
ように入線、出線を固定接続（点線参照）している。従
って、ＡＴＭ交換モジュール５１ａ〜５１ｄの任意の入
線からのＡＴＭセルは、該ＡＴＭセルに付加するルーチ
ング情報を適当に定めることにより所定の空間スイッチ
モジュール６３ａ〜６３ｄに入力することができ、つい
で、該空間スイッチモジュールに接続されたＡＴＭ交換
モジュール７１ａ〜７１ｄでスイッチングして任意の出
線から送出できる。
の信号ルートのみ示している。第１番目の空間スイッチ
モジュール６３ａは、ＡＴＭ交換モジュール５１ａ〜５
１ｄから入力された第１組のそれぞれｎ／ｍ（＝２）個
のセル流を、下り方向のＡＴＭ交換モジュール７１ａに
入力するように入線、出線を固定接続（点線参照）して
いる。又、第２番目の空間スイッチモジュール６３ｂ
は、ＡＴＭ交換モジュール５１ａ〜５１ｄから入力され
た第２組のそれぞれｎ／ｍ（＝２）個のセル流を、下り
方向のＡＴＭ交換モジュール７１ｂに入力するように入
線、出線を固定接続（点線参照）している。第３番目の
空間スイッチモジュール６３ｃは、ＡＴＭ交換モジュー
ル５１ａ〜５１ｄから入力された第３組のそれぞれｎ／
ｍ（＝２）個のセル流を、下り方向のＡＴＭ交換モジュ
ール７１ｃに入力するように入線、出線を固定接続（点
線参照）している。第４番目の空間スイッチモジュール
６３ｄは、ＡＴＭ交換モジュール５１ａ〜５１ｄから入
力された第４組のそれぞれｎ／ｍ（＝２）個のセル流
を、下り方向のＡＴＭ交換モジュール７１ｄに入力する
ように入線、出線を固定接続（点線参照）している。従
って、ＡＴＭ交換モジュール５１ａ〜５１ｄの任意の入
線からのＡＴＭセルは、該ＡＴＭセルに付加するルーチ
ング情報を適当に定めることにより所定の空間スイッチ
モジュール６３ａ〜６３ｄに入力することができ、つい
で、該空間スイッチモジュールに接続されたＡＴＭ交換
モジュール７１ａ〜７１ｄでスイッチングして任意の出
線から送出できる。
【００３３】(a-5) 交換機の動作 ＡＴＭ交換モジュールが増設されることを考慮し、最大
Ｍ個のＡＴＭ交換モジュールが接続可能なように、ＳＴ
Ｍ交換モジュール６１を構成する。すなわち、ＳＴＭ交
換モジュール６１の空間スイッチ部６３に空間スイッチ
モジュールをＭ個設ける。そして、Ｍ個のＡＴＭ交換モ
ジュールからのｎ本の出線（総計Ｍｎ本）が接続される
空間スイッチ部６３のＭｎ個の入力端子を、各空間スイ
ッチモジュール６３ａ〜６３Ｍに予め配線しておく。
又、Ｍ個の各空間スイッチモジュールから出力されるそ
れぞれｎ個の出線を空間スイッチ部６３の出力端子に予
め配線しておく。
Ｍ個のＡＴＭ交換モジュールが接続可能なように、ＳＴ
Ｍ交換モジュール６１を構成する。すなわち、ＳＴＭ交
換モジュール６１の空間スイッチ部６３に空間スイッチ
モジュールをＭ個設ける。そして、Ｍ個のＡＴＭ交換モ
ジュールからのｎ本の出線（総計Ｍｎ本）が接続される
空間スイッチ部６３のＭｎ個の入力端子を、各空間スイ
ッチモジュール６３ａ〜６３Ｍに予め配線しておく。
又、Ｍ個の各空間スイッチモジュールから出力されるそ
れぞれｎ個の出線を空間スイッチ部６３の出力端子に予
め配線しておく。
【００３４】かかる状況において、実際のｍ（≦Ｍ）個
の上り方向ＡＴＭ交換モジュール５１ａ〜５１ｍのｎ本
の出線を第１インタフェース６２ａ〜６２ｍを介して空
間スイッチ部６３の入力端子に接続する。又、ｍ（≦
Ｍ）個の下り方向ＡＴＭ交換モジュール７１ａ〜７１ｍ
のｎ本の入線を第２インタフェース６２ａ〜６２ｍを介
して空間スイッチ部６３の出力端子に接続する。そし
て、制御部８１により、空間スイッチ部６３の所定の入
力端子が所定の出力端子に接続されるように接続制御す
る。これにより、第１番目の空間スイッチモジュール６
３ａは、各ＡＴＭ交換モジュール５１ａ〜５１ｍからの
それぞれ（ｎ／ｍ）個の第１組の入線（総計ｎ本）を第
２のインタフェース６４ａを介して下り方向のＡＴＭ交
換モジュール７１ａの入線に接続する。又、第２番目の
空間スイッチモジュール６３ｂは、同様に各ＡＴＭ交換
モジュールのそれぞれ（ｎ／ｍ）個の第２組の入線（総
計ｎ本）を第２インタフェース部６４ｂを介して下り方
向のＡＴＭ交換モジュール７１ｂの入線に接続する。以
下同様に、第ｍ番目の空間スイッチモジュール６３ｍ
は、各ＡＴＭ交換モジュールからのそれぞれ（ｎ／ｍ）
個の第ｍ組の入線（総計ｎ本）を第２インタフェース部
６４ｍを介して下り方向のＡＴＭ交換モジュール７１ｍ
の入線に接続する。
の上り方向ＡＴＭ交換モジュール５１ａ〜５１ｍのｎ本
の出線を第１インタフェース６２ａ〜６２ｍを介して空
間スイッチ部６３の入力端子に接続する。又、ｍ（≦
Ｍ）個の下り方向ＡＴＭ交換モジュール７１ａ〜７１ｍ
のｎ本の入線を第２インタフェース６２ａ〜６２ｍを介
して空間スイッチ部６３の出力端子に接続する。そし
て、制御部８１により、空間スイッチ部６３の所定の入
力端子が所定の出力端子に接続されるように接続制御す
る。これにより、第１番目の空間スイッチモジュール６
３ａは、各ＡＴＭ交換モジュール５１ａ〜５１ｍからの
それぞれ（ｎ／ｍ）個の第１組の入線（総計ｎ本）を第
２のインタフェース６４ａを介して下り方向のＡＴＭ交
換モジュール７１ａの入線に接続する。又、第２番目の
空間スイッチモジュール６３ｂは、同様に各ＡＴＭ交換
モジュールのそれぞれ（ｎ／ｍ）個の第２組の入線（総
計ｎ本）を第２インタフェース部６４ｂを介して下り方
向のＡＴＭ交換モジュール７１ｂの入線に接続する。以
下同様に、第ｍ番目の空間スイッチモジュール６３ｍ
は、各ＡＴＭ交換モジュールからのそれぞれ（ｎ／ｍ）
個の第ｍ組の入線（総計ｎ本）を第２インタフェース部
６４ｍを介して下り方向のＡＴＭ交換モジュール７１ｍ
の入線に接続する。
【００３５】以上により、上り、下り方向にＡＴＭ交換
モジュールがｍ個設けられた時の多段接続構成のＡＴＭ
交換機が構成される。Ｂ−ＩＳＤＮのＵＮＩ／ＮＮＩか
らのセルは所定の上り方向のＡＴＭ交換モジュール５１
ａ〜５１ｍに収容され、ＶＣＩ／ＶＰＩ単位で交換され
る。局内の呼の場合には、着加入者が収容される下り方
向のＡＴＭ交換モジュール７１ａ〜７１ｍに、ＳＴＭ交
換網６１を介してセルが転送される。他局の場合には、
ＳＴＭ交換モジュール６１経由で、宛先のＮＮＩのイン
タフェースを収容する下り方向のＡＴＭ交換モジュール
７１ａ〜７１ｍにセルが転送される。
モジュールがｍ個設けられた時の多段接続構成のＡＴＭ
交換機が構成される。Ｂ−ＩＳＤＮのＵＮＩ／ＮＮＩか
らのセルは所定の上り方向のＡＴＭ交換モジュール５１
ａ〜５１ｍに収容され、ＶＣＩ／ＶＰＩ単位で交換され
る。局内の呼の場合には、着加入者が収容される下り方
向のＡＴＭ交換モジュール７１ａ〜７１ｍに、ＳＴＭ交
換網６１を介してセルが転送される。他局の場合には、
ＳＴＭ交換モジュール６１経由で、宛先のＮＮＩのイン
タフェースを収容する下り方向のＡＴＭ交換モジュール
７１ａ〜７１ｍにセルが転送される。
【００３６】ＡＴＭ交換モジュールを増設する場合に
は、増設する上り方向のＡＴＭ交換モジュールのｎ本の
出線を第１インタフェースを介して空間スイッチ部のｎ
個の入力端子に接続し、また、増設する下り方向のＡＴ
Ｍ交換モジュールのｎ本の出線を第２インタフェースを
介して空間スイッチ部のｎ個の出力端子に接続する。増
設により、上り方向及び下り方向のＡＴＭ交換モジュー
ルの数がｍ′になれば、制御部８１により空間スイッチ
部６３の入力端子と出力端子の接続関係を変更する。す
なわち、第１番目の空間スイッチモジュール６３ａは、
各ＡＴＭ交換モジュール５１ａ〜５１ｍ′からのそれぞ
れ（ｎ／ｍ′）本の第１組の入線（総計ｎ本）を第２の
インタフェース６４ａを介して下り方向のＡＴＭ交換モ
ジュール７１ａの入線に接続する。又、第２番目の空間
スイッチモジュール６３ｂは、同様に各ＡＴＭ交換モジ
ュールのそれぞれ（ｎ／ｍ′）本の第２組の入線（総計
ｎ本）を第２インタフェース部６４ｂを介して下り方向
のＡＴＭ交換モジュール７１ｂの入線に接続する。以下
同様に、第ｍ′番目の空間スイッチモジュール６３ｍ′
は、各ＡＴＭ交換モジュールからのそれぞれ（ｎ／
ｍ′）本の第ｍ′組の入線（総計ｎ本）を第２インタフ
ェース部６４ｍ′を介して下り方向のＡＴＭ交換モジュ
ール７１ｍ′の入線に接続する。
は、増設する上り方向のＡＴＭ交換モジュールのｎ本の
出線を第１インタフェースを介して空間スイッチ部のｎ
個の入力端子に接続し、また、増設する下り方向のＡＴ
Ｍ交換モジュールのｎ本の出線を第２インタフェースを
介して空間スイッチ部のｎ個の出力端子に接続する。増
設により、上り方向及び下り方向のＡＴＭ交換モジュー
ルの数がｍ′になれば、制御部８１により空間スイッチ
部６３の入力端子と出力端子の接続関係を変更する。す
なわち、第１番目の空間スイッチモジュール６３ａは、
各ＡＴＭ交換モジュール５１ａ〜５１ｍ′からのそれぞ
れ（ｎ／ｍ′）本の第１組の入線（総計ｎ本）を第２の
インタフェース６４ａを介して下り方向のＡＴＭ交換モ
ジュール７１ａの入線に接続する。又、第２番目の空間
スイッチモジュール６３ｂは、同様に各ＡＴＭ交換モジ
ュールのそれぞれ（ｎ／ｍ′）本の第２組の入線（総計
ｎ本）を第２インタフェース部６４ｂを介して下り方向
のＡＴＭ交換モジュール７１ｂの入線に接続する。以下
同様に、第ｍ′番目の空間スイッチモジュール６３ｍ′
は、各ＡＴＭ交換モジュールからのそれぞれ（ｎ／
ｍ′）本の第ｍ′組の入線（総計ｎ本）を第２インタフ
ェース部６４ｍ′を介して下り方向のＡＴＭ交換モジュ
ール７１ｍ′の入線に接続する。
【００３７】以上により、上り、下り方向にＡＴＭ交換
モジュールがｍ′個設けられた時の多段接続構成のＡＴ
Ｍ交換機が構成される。以上より、第１実施例によれ
ば、ＡＴＭ交換モジュールの数に応じて制御部８１で入
線と出線の接続関係をソフト的に半固定に設定するだけ
で良いため、ＡＴＭ交換モジュールを増設しても配線替
えを行う必要はなく、容易に増設することができる。
又、ＡＴＭ交換機を多段接続構成にし、かつ、中間段の
ＡＴＭ交換モジュールを高速のＳＴＭ交換モジュールで
置き換えているため、ＡＴＭ交換機の全体のサイズを小
さくでき、しかも、バースト性をランダムに処理してＡ
ＴＭ交換機の資源の利用効率を高めることができる。
モジュールがｍ′個設けられた時の多段接続構成のＡＴ
Ｍ交換機が構成される。以上より、第１実施例によれ
ば、ＡＴＭ交換モジュールの数に応じて制御部８１で入
線と出線の接続関係をソフト的に半固定に設定するだけ
で良いため、ＡＴＭ交換モジュールを増設しても配線替
えを行う必要はなく、容易に増設することができる。
又、ＡＴＭ交換機を多段接続構成にし、かつ、中間段の
ＡＴＭ交換モジュールを高速のＳＴＭ交換モジュールで
置き換えているため、ＡＴＭ交換機の全体のサイズを小
さくでき、しかも、バースト性をランダムに処理してＡ
ＴＭ交換機の資源の利用効率を高めることができる。
【００３８】(b) 本発明の第２の実施例 第１実施例においては、上り、下り方向のＡＴＭ交換モ
ジュール間の接続にＳＴＭ交換モジュール６１を用いて
いる。このため、ＡＴＭ交換モジュールの替わりに、あ
るいは新たに、ＳＴＭの交換システム（例えば通常の電
話交換機）を該ＳＴＭ交換モジュールの前段、後段に設
け、ＳＴＭ網のデータをＳＯＮＥＴのフレームに多重し
てＳＴＭ交換モジュール６１に入出力することが加納と
なる。このようにすれば、ＡＴＭ、ＳＴＭを統合したシ
ステムを容易に構築することができる。
ジュール間の接続にＳＴＭ交換モジュール６１を用いて
いる。このため、ＡＴＭ交換モジュールの替わりに、あ
るいは新たに、ＳＴＭの交換システム（例えば通常の電
話交換機）を該ＳＴＭ交換モジュールの前段、後段に設
け、ＳＴＭ網のデータをＳＯＮＥＴのフレームに多重し
てＳＴＭ交換モジュール６１に入出力することが加納と
なる。このようにすれば、ＡＴＭ、ＳＴＭを統合したシ
ステムを容易に構築することができる。
【００３９】図１０は本発明の第２実施例の全体構成図
であり、図２の第１実施例と同一部分には同一符号を付
している。５１ａ〜５１ｍは第１段目(上り方向)のｍ個
のＡＴＭ交換モジュール、６１は第２段目（中間）のＳ
ＴＭ交換モジュールであり、多数の空間スイッチを内蔵
している。７１ａ〜７１ｍは第３段目(下り方向)のｍ個
のＡＴＭ交換モジュールである。９０ａ，９０ｂはＳＴ
Ｍ交換機、９１はセル化モジュール、９２はデセル化モ
ジュールである。セル化モジュール９１は、ＳＴＭ網か
ら入力された信号をセル化するセル化部９１ａと、セル
流をSONET STC-12のフォーマットを有するフレームに変
換するインタフェース(フォーミング部)を有している。
デセル化部９２は、SONET STC-12のフレームをセル流に
変換するインタフェース部(デフォーミング部)９２ａ
と、セル流をデセル化するＳＴＭ網に送り出すデセル化
部９２ｂを有している。
であり、図２の第１実施例と同一部分には同一符号を付
している。５１ａ〜５１ｍは第１段目(上り方向)のｍ個
のＡＴＭ交換モジュール、６１は第２段目（中間）のＳ
ＴＭ交換モジュールであり、多数の空間スイッチを内蔵
している。７１ａ〜７１ｍは第３段目(下り方向)のｍ個
のＡＴＭ交換モジュールである。９０ａ，９０ｂはＳＴ
Ｍ交換機、９１はセル化モジュール、９２はデセル化モ
ジュールである。セル化モジュール９１は、ＳＴＭ網か
ら入力された信号をセル化するセル化部９１ａと、セル
流をSONET STC-12のフォーマットを有するフレームに変
換するインタフェース(フォーミング部)を有している。
デセル化部９２は、SONET STC-12のフレームをセル流に
変換するインタフェース部(デフォーミング部)９２ａ
と、セル流をデセル化するＳＴＭ網に送り出すデセル化
部９２ｂを有している。
【００４０】セル化モジュール９１はＳＴＭ網よりＳＴ
Ｍ交換モジュール６１を介して入力された信号をセル化
すると共に、SONET STC-12のフォーマットを有するフレ
ームに変換する。ついで、セル化モジュールは該フレー
ムを中間のＳＴＭ交換モジュール６１に入力する。ＳＴ
Ｍ交換モジュール６１は入力されたフレームを出力側の
所定のＡＴＭ交換モジュール７１ａ〜７１ｍに入力し、
該ＡＴＭ交換モジュール７１ａ〜７１ｍを介してＡＴＭ
網に送り出す。又、デセル化モジュール９２は所定のＡ
ＴＭ交換モジュール５１ａ〜５１ｍよりＳＴＭ交換モジ
ュール６１を介して入力されたSONET STC-12フォーマッ
トのフレームをセル流にデフォーミングした後、デセル
化してＳＴＭ網に送り出す。以上のようにすれば、ＳＴ
Ｍ網からＡＴＭ網に乗り入れて、あるいは逆にＡＴＭ網
よりＳＴＭ網に乗り入れてそれぞれの端末間で簡単に通
信することができる。すなわち、ＡＴＭ交換機の大規模
化が行え、しかも、ＡＴＭ網とＳＴＭ網を統合して処理
できる交換システムを構築することができる。以上、本
発明を実施例により説明したが、本発明は請求の範囲に
記載した本発明の主旨に従い種々の変形が可能であり、
本発明はこれらを排除するものではない。
Ｍ交換モジュール６１を介して入力された信号をセル化
すると共に、SONET STC-12のフォーマットを有するフレ
ームに変換する。ついで、セル化モジュールは該フレー
ムを中間のＳＴＭ交換モジュール６１に入力する。ＳＴ
Ｍ交換モジュール６１は入力されたフレームを出力側の
所定のＡＴＭ交換モジュール７１ａ〜７１ｍに入力し、
該ＡＴＭ交換モジュール７１ａ〜７１ｍを介してＡＴＭ
網に送り出す。又、デセル化モジュール９２は所定のＡ
ＴＭ交換モジュール５１ａ〜５１ｍよりＳＴＭ交換モジ
ュール６１を介して入力されたSONET STC-12フォーマッ
トのフレームをセル流にデフォーミングした後、デセル
化してＳＴＭ網に送り出す。以上のようにすれば、ＳＴ
Ｍ網からＡＴＭ網に乗り入れて、あるいは逆にＡＴＭ網
よりＳＴＭ網に乗り入れてそれぞれの端末間で簡単に通
信することができる。すなわち、ＡＴＭ交換機の大規模
化が行え、しかも、ＡＴＭ網とＳＴＭ網を統合して処理
できる交換システムを構築することができる。以上、本
発明を実施例により説明したが、本発明は請求の範囲に
記載した本発明の主旨に従い種々の変形が可能であり、
本発明はこれらを排除するものではない。
【００４１】
【発明の効果】以上本発明によれば、ＡＴＭ交換モジュ
ールの数に応じて制御部でＳＴＭ交換モジュールの入線
と出線の接続関係を設定するだけで良いため、ＡＴＭ交
換モジュールを増設しても配線替えを行う必要はなく、
容易に増設することができる。又、本発明によれば、交
換モジュールを多段に接続してＡＴＭ交換機を構成し、
かつ、中間段のＡＴＭ交換モジュールを高速のＳＴＭ交
換モジュールで置き換えているため、ＡＴＭ交換機の全
体のサイズを小さくでき、しかも、バースト性をランダ
ムに処理してＡＴＭ交換機の資源の利用効率を高めるこ
とができる。更に、本発明によれば、中間段のＳＴＭ交
換モジュールにセル化モジュールとデセル化モジュール
を接続したから、ＳＴＭ網からの信号をセル化してＡＴ
Ｍ網に送り出すことができ、又、ＳＴＭ交換モジュール
を介して入力されたＡＴＭ網からのセル流をデセル化し
てＳＴＭ網に送出することができる。すなわち、ＳＴＭ
網からＡＴＭ網に乗り入れて、あるいは逆にＡＴＭ網よ
りＳＴＭ網に乗り入れてそれぞれの端末間で簡単に通信
することができ、ＡＴＭ網とＳＴＭ網を統合して処理で
きる交換システムを構築することができる。
ールの数に応じて制御部でＳＴＭ交換モジュールの入線
と出線の接続関係を設定するだけで良いため、ＡＴＭ交
換モジュールを増設しても配線替えを行う必要はなく、
容易に増設することができる。又、本発明によれば、交
換モジュールを多段に接続してＡＴＭ交換機を構成し、
かつ、中間段のＡＴＭ交換モジュールを高速のＳＴＭ交
換モジュールで置き換えているため、ＡＴＭ交換機の全
体のサイズを小さくでき、しかも、バースト性をランダ
ムに処理してＡＴＭ交換機の資源の利用効率を高めるこ
とができる。更に、本発明によれば、中間段のＳＴＭ交
換モジュールにセル化モジュールとデセル化モジュール
を接続したから、ＳＴＭ網からの信号をセル化してＡＴ
Ｍ網に送り出すことができ、又、ＳＴＭ交換モジュール
を介して入力されたＡＴＭ網からのセル流をデセル化し
てＳＴＭ網に送出することができる。すなわち、ＳＴＭ
網からＡＴＭ網に乗り入れて、あるいは逆にＡＴＭ網よ
りＳＴＭ網に乗り入れてそれぞれの端末間で簡単に通信
することができ、ＡＴＭ網とＳＴＭ網を統合して処理で
きる交換システムを構築することができる。
【図１】本発明の原理説明図である。
【図２】本発明の第１の実施例の全体構成図である。
【図３】ＡＴＭ交換モジュールの構成図である。
【図４】ラインインタフェースＬＩの構成図である。
【図５】SONET STS-3のフレームフォーマットの説明図
である。
である。
【図６】SONET STS-12のフレームフォーマットの説明図
である。
である。
【図７】ＳＴＭ交換モジュールの構成図である。
【図８】空間スイッチのスイッチング説明図（ｍ＝２，
ｎ＝８）である。
ｎ＝８）である。
【図９】空間スイッチのスイッチング説明図（ｍ＝４，
ｎ＝８）である。
ｎ＝８）である。
【図１０】本発明の第２実施例の全体構成図である。
【図１１】ＡＴＭセルの構成図である。
【図１２】ＡＴＭ網の概略説明図である。
【図１３】マルチ経路多段バッファ型ＡＴＭ交換機の構
成図である。
成図である。
【図１４】ＡＴＭセルに付加されるルーチングヘッダ説
明図である。
明図である。
【図１５】自己ルーチングスイッチモジュールの構成図
である。
である。
【図１６】自己ルーチングスイッチモジュールの概略表
現図である。
現図である。
【図１７】従来の多段接続構成のＡＴＭ交換機の構成図
である。
である。
５０・・ＡＴＭ交換機 ５１ａ〜５１ｍ；７１ａ〜７１ｍ・・ＡＴＭ交換モジュ
ール ６１・・ＳＴＭ交換モジュール ８１・・制御部 ９１・・セル化モジュール ９２・・デセル化モジュール
ール ６１・・ＳＴＭ交換モジュール ８１・・制御部 ９１・・セル化モジュール ９２・・デセル化モジュール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｑ 11/04 (72)発明者 村山 雅美 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 福田 直樹 福岡県福岡市博多区博多駅前一丁目４番４ 号 富士通九州通信システム株式会社内
Claims (7)
- 【請求項１】 ルーチング用制御データ部と送信情報部
とからなる固定長セルを所定の出方路にスイッチングす
る自己ルーチング交換機において、 交換モジュールを
多段接続した構成を備えると共に、 中間の交換モジュールとして、入線と出線の接続関係が
切り替え可能な回線交換モジュールを備え、 前記回線交換モジュールの前段及び後段における交換モ
ジュールとして自己ルーチング交換モジュールを備え、 更に、前記回線交換モジュールの入線と出線の接続関係
を設定する制御部を有することを特徴とする自己ルーチ
ング交換機。 - 【請求項２】 前段の自己ルーチングモジュールと回線
交換モジュールの間に設けられ、セル流を所定フォーマ
ットを有するフレームに変換する第１インタフェース部
と、 回線交換モジュールと後段の自己ルーチングモジュール
間に設けられ、所定のフォーマットを有するセルフレー
ムをセル流に変換する第２インタフェース部を有するこ
とを特徴とする請求項１記載の自己ルーチング交換機。 - 【請求項３】 回線交換モジュールを空間スイッチで構
成することを特徴とする請求項１又は請求項２記載の自
己ルーチング交換機。 - 【請求項４】 前段及び後段に設けられるｎ×ｎの自己
ルーチング交換モジュールの数をそれぞれｍとすると
き、回線交換機はＭ（≧ｍ）個の空間スイッチモジュー
ルを備え、 前段の各自己ルーチング交換モジュールからのｎ本の出
線を全て（総計ｍｎ本）、各空間スイッチモジュールに
接続し、 ｍ個の空間スイッチモジュールは制御部の指示に従っ
て、各自己ルーチング交換モジュールからのそれぞれ
（ｎ／ｍ）本づつの総計ｎ本の入線を所定の出線に接続
し、 ｍ個の空間スイッチモジュールのそれぞれのｎ本の出線
を後段の自己ルーチング交換モジュールに接続すること
を特徴とする請求項３記載の自己ルーチング交換機。 - 【請求項５】 前記前段の自己ルーチング交換モジュー
ルは、 ユーザ網インタフェース（ＵＮＩ）あるいはネットワー
クノード網（ＮＮＩ）と接続されたラインインタフェー
ス部と、 複数のラインインタフェースから出力されるセルを多重
化する多重化部と、ｎ個の多重化部と接続されたｎ×ｎ
の自己ルーチングスイッチ部と、 自己ルーチングスイッチ部のｎ本の出線と接続され、そ
れぞれの出線より入力された多重セル流を分離する分離
部を有し、 各分離部により分離されたセル流を前記第１インタフェ
ース部に入力することを特徴とする請求項２記載の自己
ルーチング交換機。 - 【請求項６】 前記後段の自己ルーチングモジュール
は、 前記第２インタフェース部から出力されるセル流を多重
化する多重化部と、 ｎ個の多重化部と接続されたｎ×ｎの自己ルーチングス
イッチング部と、 自己ルーチングスイッチング部のｎ本の出線と接続さ
れ、それぞれの出線より入力された多重セル流を分離す
る分離部と、 各分離部により分離されたセル流をセルフレームに変換
して出力するラインインタフェース部を備えたことを特
徴とする請求項５記載の自己ルーチング交換機。 - 【請求項７】 自己ルーチング網と回線網を統合して交
換する交換システムにおいて、 交換システムは交換モジュールを多段接続した構成を備
えると共に、 中間の交換モジュールとしての回線交換モジュールと、 回線交換モジュールの前段及び後段に設けられた自己ル
ーチング交換モジュールと、 回線交換モジュールの入線と出線の接続関係を切り替え
制御する制御部と、 回線網より回線交換モジュールを介して入力された信号
をセル化すると共に、所定フォーマットのセルフレーム
に変換して回線交換モジュールに入力するセル化モジュ
ールと、 所定の自己ルーチング交換モジュールより回線交換モジ
ュールを介して入力されたセルフレームをセル流に変換
した後、デセル化して回線網に入力するデセル化モジュ
ールとを備えたことを特徴とする交換システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12138694A JP3291122B2 (ja) | 1994-06-02 | 1994-06-02 | 自己ルーチング交換機、ａｔｍ交換機及び交換システム |
| US08/353,499 US5555243A (en) | 1994-06-02 | 1994-12-09 | Self routing exchange and exchange system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12138694A JP3291122B2 (ja) | 1994-06-02 | 1994-06-02 | 自己ルーチング交換機、ａｔｍ交換機及び交換システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07327036A true JPH07327036A (ja) | 1995-12-12 |
| JP3291122B2 JP3291122B2 (ja) | 2002-06-10 |
Family
ID=14809920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12138694A Expired - Fee Related JP3291122B2 (ja) | 1994-06-02 | 1994-06-02 | 自己ルーチング交換機、ａｔｍ交換機及び交換システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5555243A (ja) |
| JP (1) | JP3291122B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6459699B1 (en) | 1998-05-20 | 2002-10-01 | Nec Corporation | ATM switching module which allows system growth with different type of module without cell-loss during cutover |
| US7227861B2 (en) | 2000-08-31 | 2007-06-05 | Fujitsu Limited | Packet switch device |
| JP2013085193A (ja) * | 2011-10-12 | 2013-05-09 | Fujitsu Ltd | 回線切替装置 |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08265328A (ja) * | 1995-03-20 | 1996-10-11 | Fujitsu Ltd | 多段接続スイッチおよびその増設方法 |
| FR2732534B1 (fr) * | 1995-03-27 | 1997-06-06 | Met | Commutateur atm utilisant une commutation synchrone par groupes de lignes |
| US5774067A (en) * | 1995-06-07 | 1998-06-30 | International Business Machines Corporation | Flash-flooding multi-stage interconnection network with parallel path seeking switching elements |
| US6236655B1 (en) | 1995-07-19 | 2001-05-22 | Fujitsu Network Communications, Inc. | Port and link identification |
| WO1997010656A1 (en) | 1995-09-14 | 1997-03-20 | Fujitsu Network Communications, Inc. | Transmitter controlled flow control for buffer allocation in wide area atm networks |
| JP3545110B2 (ja) * | 1995-09-26 | 2004-07-21 | 富士通株式会社 | 通信サービスの品質制御方式 |
| JP2000517488A (ja) | 1996-01-16 | 2000-12-26 | フジツウ ネットワーク コミュニケーションズ，インコーポレイテッド | Ａｔｍ網用の信頼性と柔軟性のあるマルチキャスト機構 |
| JP2795249B2 (ja) * | 1996-02-13 | 1998-09-10 | 日本電気株式会社 | 非同期転送モードスイッチモジュールおよびネットワーク装置 |
| JP3204081B2 (ja) * | 1996-03-22 | 2001-09-04 | 日本電気株式会社 | 交換機におけるａｔｍセル中継方式 |
| JPH1032582A (ja) * | 1996-07-16 | 1998-02-03 | Fujitsu Ltd | セル交換機用回線対応部 |
| US5748905A (en) | 1996-08-30 | 1998-05-05 | Fujitsu Network Communications, Inc. | Frame classification using classification keys |
| US5889773A (en) * | 1996-11-27 | 1999-03-30 | Alcatel Usa Sourcing, L.P. | Method and apparatus for placing time division multiplexed telephony traffic into an asynchronous transfer mode format |
| US5859849A (en) * | 1997-05-06 | 1999-01-12 | Motorola Inc. | Modular switch element for shared memory switch fabric |
| US6157657A (en) | 1997-10-02 | 2000-12-05 | Alcatel Usa Sourcing, L.P. | System and method for data bus interface |
| JP3077647B2 (ja) * | 1997-11-04 | 2000-08-14 | 日本電気株式会社 | コンセントレータ型ａｔｍスイッチシステム |
| JP2000013387A (ja) * | 1998-06-22 | 2000-01-14 | Fujitsu Ltd | 非同期通信網の交換機能を備えた同期通信網伝送装置 |
| JP3071762B2 (ja) * | 1998-07-09 | 2000-07-31 | 日本電気株式会社 | Ａｔｍ装置の無瞬断拡張システム、及びａｔｍスイッチ |
| US6647011B1 (en) * | 1999-02-22 | 2003-11-11 | Marconi Communications, Inc. | Method and system for switching using an arbitrator |
| US6408436B1 (en) * | 1999-03-18 | 2002-06-18 | Next Level Communications | Method and apparatus for cross-connection of video signals |
| US6671271B1 (en) * | 1999-06-03 | 2003-12-30 | Fujitsu Network Communications, Inc. | Sonet synchronous payload envelope pointer control system |
| US6973084B1 (en) | 2000-02-23 | 2005-12-06 | Cypress Semiconductor Corp. | Hybrid data transport scheme over optical networks |
| US7006525B1 (en) | 2000-02-23 | 2006-02-28 | Cypress Semiconductor Corp. | Hybrid data transport scheme over optical networks |
| US6999479B1 (en) | 2000-02-23 | 2006-02-14 | Cypress Semiconductor Corp. | Hybrid data transport scheme over optical networks |
| US6847644B1 (en) | 2000-02-23 | 2005-01-25 | Cypress Semiconductor Corp. | Hybrid data transport scheme over optical networks |
| US6778561B1 (en) | 2000-02-23 | 2004-08-17 | Cypress Semiconductor Corp. | Hybrid data transport scheme over optical networks |
| JP4588259B2 (ja) * | 2000-09-11 | 2010-11-24 | 富士通株式会社 | 通信システム |
| US6791977B1 (en) | 2000-10-17 | 2004-09-14 | Gennum Corporation | Reclocker circuit and router cell |
| US6901070B2 (en) * | 2000-12-04 | 2005-05-31 | Gautam Nag Kavipurapu | Dynamically programmable integrated switching device using an asymmetric 5T1C cell |
| US7158528B2 (en) * | 2000-12-15 | 2007-01-02 | Agere Systems Inc. | Scheduler for a packet routing and switching system |
| US7161906B2 (en) * | 2000-12-15 | 2007-01-09 | Agere Systems Inc. | Three-stage switch fabric with input device features |
| US7023841B2 (en) * | 2000-12-15 | 2006-04-04 | Agere Systems Inc. | Three-stage switch fabric with buffered crossbar devices |
| US20020085567A1 (en) * | 2000-12-28 | 2002-07-04 | Maple Optical Systems, Inc. | Metro switch and method for transporting data configured according to multiple different formats |
| US6553030B2 (en) | 2000-12-28 | 2003-04-22 | Maple Optical Systems Inc. | Technique for forwarding multi-cast data packets |
| US20020191621A1 (en) * | 2001-06-14 | 2002-12-19 | Cypress Semiconductor Corp. | Programmable protocol processing engine for network packet devices |
| US20020194363A1 (en) * | 2001-06-14 | 2002-12-19 | Cypress Semiconductor Corp. | Programmable protocol processing engine for network packet devices |
| US7336622B1 (en) * | 2003-09-08 | 2008-02-26 | Cisco Technology, Inc. | Method and system for resolving switch number conflicts in a stackable switch system |
| EP1596612B1 (en) * | 2004-05-14 | 2006-07-05 | Alcatel | Network element with multistage lower order switching matrix |
| US20060072659A1 (en) * | 2004-10-01 | 2006-04-06 | Samsung Electronics Co., Ltd. | Method for transmitting moving picutres in mobile communication terminal |
| US7640383B2 (en) * | 2004-11-05 | 2009-12-29 | Via Technologies Inc. | Method and related apparatus for configuring lanes to access ports |
| JP5137932B2 (ja) | 2009-11-17 | 2013-02-06 | 株式会社ソニー・コンピュータエンタテインメント | 通信システム、端末装置、通信処理方法、通信処理プログラム、通信処理プログラムが記憶された記憶媒体、拡張機器 |
| JP5441766B2 (ja) * | 2010-03-08 | 2014-03-12 | 三菱電機株式会社 | 光スイッチおよび光スイッチ制御方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4494230A (en) * | 1982-06-25 | 1985-01-15 | At&T Bell Laboratories | Fast packet switching system |
| CA1297567C (en) * | 1987-02-06 | 1992-03-17 | Kazuo Hajikano | Self routing-switching system |
| JPH03230644A (ja) * | 1990-02-05 | 1991-10-14 | Nippon Telegr & Teleph Corp <Ntt> | 非同期転送モード交換方式 |
| US5285444A (en) * | 1990-02-09 | 1994-02-08 | Hitachi, Ltd. | Multi-stage link switch |
| JP2878805B2 (ja) * | 1990-08-20 | 1999-04-05 | 株式会社東芝 | Ａｔｍ交換機 |
| GB9104861D0 (en) * | 1991-03-07 | 1991-04-17 | Univ Strathclyde | Communications switching network |
| US5361255A (en) * | 1991-04-29 | 1994-11-01 | Dsc Communications Corporation | Method and apparatus for a high speed asynchronous transfer mode switch |
-
1994
- 1994-06-02 JP JP12138694A patent/JP3291122B2/ja not_active Expired - Fee Related
- 1994-12-09 US US08/353,499 patent/US5555243A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6459699B1 (en) | 1998-05-20 | 2002-10-01 | Nec Corporation | ATM switching module which allows system growth with different type of module without cell-loss during cutover |
| US7227861B2 (en) | 2000-08-31 | 2007-06-05 | Fujitsu Limited | Packet switch device |
| JP2013085193A (ja) * | 2011-10-12 | 2013-05-09 | Fujitsu Ltd | 回線切替装置 |
| US9277299B2 (en) | 2011-10-12 | 2016-03-01 | Fujitsu Limited | Line switching device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5555243A (en) | 1996-09-10 |
| JP3291122B2 (ja) | 2002-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3291122B2 (ja) | 自己ルーチング交換機、ａｔｍ交換機及び交換システム | |
| US6031838A (en) | ATM switching system | |
| US5872785A (en) | Method for switching narrowband partial line bundles between communications systems via an ATM communication network | |
| KR960003505B1 (ko) | 에이티엠(atm) 다중화 처리 장치 | |
| EP0332197B1 (en) | A ring transmission system | |
| EP0653132B1 (en) | Local or/and transit exchange for a broadband communication network | |
| US6519261B1 (en) | Asynchronous transfer mode adaptation arrangements | |
| CN100373884C (zh) | 电信网络的交换设备、其中使用的部件和交换数据流的方法 | |
| US6151325A (en) | Method and apparatus for high-capacity circuit switching with an ATM second stage switch | |
| EP0168927A2 (en) | Data transmission system | |
| JPH0846640A (ja) | パケット交換網における音声回線エミュレーション・システムおよびその確立方法 | |
| US7349393B2 (en) | Method and system for implementing an improved universal packet switching capability in a data switch | |
| KR0126848B1 (ko) | 다중화기와 역다중화기를 이용한 고정길이 패킷 스위칭 장치 | |
| JP3605731B2 (ja) | 多目的同期スイッチ構造 | |
| Hajikano et al. | Asynchronous transfer mode switching architecture for broadband ISDN-multistage self-routing switching (MSSR) | |
| KR100247837B1 (ko) | 협대역 종합정보통신망의 트래픽 처리가 가능한 에이티엠 스위치장치 및 방법 | |
| KR100364747B1 (ko) | Ａａｌ2/ａａｌ5 변환 장치 및 방법 | |
| US6628659B1 (en) | ATM cell switching system | |
| EP0975187A2 (en) | Switch and switching method for processing communication data of a particular connection | |
| Rahnema | Frame relaying and the fast packet switching concepts and issues | |
| JPH0522403A (ja) | Ｓｔｍ−ａｔｍ相互変換制御方式 | |
| JP4293730B2 (ja) | 通信システム | |
| JP2953647B2 (ja) | Ａｔｍセル送信方法、ａｔｍセル受信方法、及びａｔｍセル中継方法 | |
| CA2130865A1 (en) | Switching system | |
| JP2751832B2 (ja) | Ａｔｍ網および網構成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020312 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080322 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |