JP2874713B2 - Ａｔｍ交換機システムおよびそのトラヒック制御方法 - Google Patents
Ａｔｍ交換機システムおよびそのトラヒック制御方法Info
- Publication number
- JP2874713B2 JP2874713B2 JP21647496A JP21647496A JP2874713B2 JP 2874713 B2 JP2874713 B2 JP 2874713B2 JP 21647496 A JP21647496 A JP 21647496A JP 21647496 A JP21647496 A JP 21647496A JP 2874713 B2 JP2874713 B2 JP 2874713B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- buffer module
- queue
- extended
- output port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＴＭ（Asynchro
nous Transfer Mode：非同期転送モード）セル（以下で
は、単に“セル”と記す場合もある）を入出力回線間で
スイッチングするＡＴＭ交換機システムに関し、特に、
交換容量を容易に増大させることが可能が交換機構成方
法、輻輳発生の抑制、実効スループットの増大、論理チ
ャネル（ＶＣ）間のスループット公平性を実現すること
が可能なＡＴＭ交換機システムのトラヒック制御方法に
関する。
nous Transfer Mode：非同期転送モード）セル（以下で
は、単に“セル”と記す場合もある）を入出力回線間で
スイッチングするＡＴＭ交換機システムに関し、特に、
交換容量を容易に増大させることが可能が交換機構成方
法、輻輳発生の抑制、実効スループットの増大、論理チ
ャネル（ＶＣ）間のスループット公平性を実現すること
が可能なＡＴＭ交換機システムのトラヒック制御方法に
関する。
【０００２】
【従来の技術】従来の交換容量が２．４Ｇｂｐｓ程度の
小規模なＡＴＭ交換機システムにおいては、図２９に示
すように、ユーザ端末が利用可能な低速回線イタフェー
スを高速な時分割多重バスに直接収容する単純入出力バ
ッファ形式が主流である。
小規模なＡＴＭ交換機システムにおいては、図２９に示
すように、ユーザ端末が利用可能な低速回線イタフェー
スを高速な時分割多重バスに直接収容する単純入出力バ
ッファ形式が主流である。
【０００３】図２９に示す第１の従来のＡＴＭ交換機シ
ステムは、中核スイッチ部４０´と、第１乃至第Ｍの入
力バッファモジュール部８０−１，８０−２，８０−
３，…，８０−Ｍとを有する。第１乃至第Ｍの入力バッ
ファモジュール部８０−１〜８０−Ｍは、それぞれ、第
１乃至第Ｍの入力回線９１−１，９１−２，９１−３，
…，９１−Ｍと、第１乃至第Ｍの中間回線９２−１，９
２−２，９２−３，…，９２−Ｍとに接続されている。
中核スイッチ部４０´は、第１乃至第Ｍの中間回線９２
−１〜９２−Ｍと第１乃至第Ｍの出力回線９３−１，９
３−２，９３−３，…，９３−Ｍとに接続されている。
第１乃至第Ｍの入力回線９１−１〜９１−Ｍ，第１乃至
第Ｍの中間回線９２−１〜９２−Ｍ，および第１乃至第
Ｍの出力回線９３−１〜９３−Ｍの各々は、１５５Ｍｂ
ｐｓの伝送速度をもつ。
ステムは、中核スイッチ部４０´と、第１乃至第Ｍの入
力バッファモジュール部８０−１，８０−２，８０−
３，…，８０−Ｍとを有する。第１乃至第Ｍの入力バッ
ファモジュール部８０−１〜８０−Ｍは、それぞれ、第
１乃至第Ｍの入力回線９１−１，９１−２，９１−３，
…，９１−Ｍと、第１乃至第Ｍの中間回線９２−１，９
２−２，９２−３，…，９２−Ｍとに接続されている。
中核スイッチ部４０´は、第１乃至第Ｍの中間回線９２
−１〜９２−Ｍと第１乃至第Ｍの出力回線９３−１，９
３−２，９３−３，…，９３−Ｍとに接続されている。
第１乃至第Ｍの入力回線９１−１〜９１−Ｍ，第１乃至
第Ｍの中間回線９２−１〜９２−Ｍ，および第１乃至第
Ｍの出力回線９３−１〜９３−Ｍの各々は、１５５Ｍｂ
ｐｓの伝送速度をもつ。
【０００４】図３０に示すように、各入力バッファモジ
ュール部８０（添字省略）は、第１乃至第４のサービス
クラスユニット８１−１，８１−２，８１−３，８１−
４と、入力回線９１（添字省略）に接続されたクラス／
回線別分離器８２と、クラス間優先制御部８３と、バッ
クプレッシャー受信部８４とから構成される。第１乃至
第４のサービスクラスユニット８１−１〜８１−４は、
クラス／回線別分離器８２とクラス間優先制御部８３と
の間に配置されている。第１乃至第４のサービスクラス
ユニット８１−１〜８１−４は入力バッファとして働
く。
ュール部８０（添字省略）は、第１乃至第４のサービス
クラスユニット８１−１，８１−２，８１−３，８１−
４と、入力回線９１（添字省略）に接続されたクラス／
回線別分離器８２と、クラス間優先制御部８３と、バッ
クプレッシャー受信部８４とから構成される。第１乃至
第４のサービスクラスユニット８１−１〜８１−４は、
クラス／回線別分離器８２とクラス間優先制御部８３と
の間に配置されている。第１乃至第４のサービスクラス
ユニット８１−１〜８１−４は入力バッファとして働
く。
【０００５】ここで、第１乃至第４のサービスクラスユ
ニット８１−１〜８１−４によって提供される第１乃至
第４のサービス（トラヒッククラス）は、それぞれ、固
定ビットレートサービス（Constant Bit Rate Service
：ＣＢＲ）、可変ビットレートサービス（Variable Bi
t Rate Service ：ＶＢＲ）、アベーラブルビットレー
トサービス（Available Bit Rate Service：ＡＢＲ）、
および無規定ビットレートサービス（Unspecified Bit
Rate Service：ＵＢＲ）である。固定ビットレートサー
ビス（ＣＢＲ）は、リアルタイム形の動画／音声サービ
スや、回線交換エミュレーションサービスに用いられる
もので、一定ビットレートで情報は伝送される。可変ビ
ットレートサービス（ＶＢＲ）は、リアルタイム形の可
変レートビデオや音声を対象とし、公衆網におけるフリ
ーサービスのように、レートがあらかじめ規定できるノ
ンリアルタイム形データ通信サービスもこのクラスでサ
ポートできる。アベーラブルビットレートサービス（Ａ
ＢＲ）は、現在存在するほとんどのＬＡＮアプリケーシ
ョンにあてはまるサービスである。ＴＣＰ／ＩＰ（Tras
mission Control Protocol/Internet Protocol）などの
既存のデータアプリケーションを収容する場合、アベー
ラブルビットレートサービスでは帯域予約を行わずにデ
ータ転送を行う。また、アベーラブルビットレートサー
ビスは、リンクがすいていれば、空いているリンク帯域
全部を１コネクションで使用できるが、込んでくるとレ
ートを自動的に下げて転送する。無規定ビットレートサ
ービス（ＵＢＲ）は、ＡＢＲと同様、ピークレートＰＣ
Ｒしかコネクション設定時に申告しないが、帯域割り当
てもなく、またＰＣＲ以外は何の入力制御は行われな
い。したがって、無規定ビットレートサービスでは品質
保証規定もない。
ニット８１−１〜８１−４によって提供される第１乃至
第４のサービス（トラヒッククラス）は、それぞれ、固
定ビットレートサービス（Constant Bit Rate Service
：ＣＢＲ）、可変ビットレートサービス（Variable Bi
t Rate Service ：ＶＢＲ）、アベーラブルビットレー
トサービス（Available Bit Rate Service：ＡＢＲ）、
および無規定ビットレートサービス（Unspecified Bit
Rate Service：ＵＢＲ）である。固定ビットレートサー
ビス（ＣＢＲ）は、リアルタイム形の動画／音声サービ
スや、回線交換エミュレーションサービスに用いられる
もので、一定ビットレートで情報は伝送される。可変ビ
ットレートサービス（ＶＢＲ）は、リアルタイム形の可
変レートビデオや音声を対象とし、公衆網におけるフリ
ーサービスのように、レートがあらかじめ規定できるノ
ンリアルタイム形データ通信サービスもこのクラスでサ
ポートできる。アベーラブルビットレートサービス（Ａ
ＢＲ）は、現在存在するほとんどのＬＡＮアプリケーシ
ョンにあてはまるサービスである。ＴＣＰ／ＩＰ（Tras
mission Control Protocol/Internet Protocol）などの
既存のデータアプリケーションを収容する場合、アベー
ラブルビットレートサービスでは帯域予約を行わずにデ
ータ転送を行う。また、アベーラブルビットレートサー
ビスは、リンクがすいていれば、空いているリンク帯域
全部を１コネクションで使用できるが、込んでくるとレ
ートを自動的に下げて転送する。無規定ビットレートサ
ービス（ＵＢＲ）は、ＡＢＲと同様、ピークレートＰＣ
Ｒしかコネクション設定時に申告しないが、帯域割り当
てもなく、またＰＣＲ以外は何の入力制御は行われな
い。したがって、無規定ビットレートサービスでは品質
保証規定もない。
【０００６】第１乃至第４のサービスクラスユニット８
１−１〜８１−４は同様の構成を有するので、以下で
は、第１のサービスクラスユニット８１−１についての
み述べる。第１のサービスクラスユニット８１−１は、
第１乃至第Ｍの出力回線９３−１〜９３−Ｍに対応する
Ｍ個の出力回線対応キュー８８と、回転優先制御部８９
とから構成される。各出力回線対応キュー８８の入力端
は、クラス／回線別分離器８２に接続され、その出力端
は回転優先制御部８９の入力端に接続されている。回転
優先制御部８９の出力端はクラス間優先制御部８３の入
力端に接続されている。
１−１〜８１−４は同様の構成を有するので、以下で
は、第１のサービスクラスユニット８１−１についての
み述べる。第１のサービスクラスユニット８１−１は、
第１乃至第Ｍの出力回線９３−１〜９３−Ｍに対応する
Ｍ個の出力回線対応キュー８８と、回転優先制御部８９
とから構成される。各出力回線対応キュー８８の入力端
は、クラス／回線別分離器８２に接続され、その出力端
は回転優先制御部８９の入力端に接続されている。回転
優先制御部８９の出力端はクラス間優先制御部８３の入
力端に接続されている。
【０００７】図３１に示すように、中核スイッチ部４０
´は、第１乃至第Ｍの出力回線９３−１〜９３−Ｍにそ
れぞれ対応する第１乃至第Ｍの中核スイッチキュー４１
−１，４１−２，４１−３，…，４１−Ｍと、時分割多
重バス４２と、バッファ占有量計数部４３と、バックプ
レッシャー発信部４４とを有する。時分割多重バス４２
は、第１乃至第Ｎの中間回線９２−１〜９２−Ｍと第１
乃至第Ｍの中核スイッチキュー４１−１〜４１−Ｍとに
接続されている。第１乃至第Ｍの中核スイッチキュー４
１−１〜４１−Ｍはそれぞれ第１乃至第Ｍの出力回線９
３−１〜９３−Ｍに接続される。第１乃至第Ｍの中核ス
イッチキュー４１−１〜４１−Ｍは出力バッファとして
働く。
´は、第１乃至第Ｍの出力回線９３−１〜９３−Ｍにそ
れぞれ対応する第１乃至第Ｍの中核スイッチキュー４１
−１，４１−２，４１−３，…，４１−Ｍと、時分割多
重バス４２と、バッファ占有量計数部４３と、バックプ
レッシャー発信部４４とを有する。時分割多重バス４２
は、第１乃至第Ｎの中間回線９２−１〜９２−Ｍと第１
乃至第Ｍの中核スイッチキュー４１−１〜４１−Ｍとに
接続されている。第１乃至第Ｍの中核スイッチキュー４
１−１〜４１−Ｍはそれぞれ第１乃至第Ｍの出力回線９
３−１〜９３−Ｍに接続される。第１乃至第Ｍの中核ス
イッチキュー４１−１〜４１−Ｍは出力バッファとして
働く。
【０００８】以下、図２９〜３１を参照して、第１の従
来のＡＴＭ交換機システムのセルスイッチング動作につ
いて説明する。入力回線９１（添字省略）から流入する
ＡＴＭセルは、クラス／回線別分離器８２によりＡＴＭ
セルの宛先出力回線とサービスクラス種別とを識別され
た上で、適切な出力回線対応キュー８８に格納される。
回転優先制御部８９は、同一サービスクラスに属する出
力回線対応キュー８８間でセル送出権を周回的に持ち回
せる。クラス間優先制御部８３は、あらかじめ決められ
た優先制御論理に従って異なるサービスクラス間のセル
送出要求の競合を制御する。回転優先制御部８９とクラ
ス間優先制御部８３との組み合わせ処理により選択され
た出力回線対応キュー８８から取り出されたＡＴＭセル
は、中間回線９２（添字省略）および時分割多重バス４
２を経由してその宛先出力回線に対応した中核スイッチ
キュー４１（添字省略）に格納される。中核スイッチキ
ュー４１では先頭のセルから順に出力回線９３（添字省
略）に送出される。中核スイッチ部４０´内のバッファ
占有量計数部４３は、中核スイッチキュー４１のキュー
長を観測する。バックプレッシャー発信部４４は、バッ
ファ占有量計数部４３の保有する中核スイッチキュー４
１のキュー長情報を参照し、キュー長がしきい値を越え
て輻輳状態になった中核スイッチキュー４１が存在する
ことを検知すると、全ての入力バッファモジュール部８
０に対して輻輳状態にある出力回線を明記したバックプ
レッシャー信号１０１を発信する。入力バッファモジュ
ール部８０内のバックプレッシャー受信部８４は、受信
したバックプレッシャー信号１０１の情報からバックプ
レッシャー信号１０１を発した出力回線を特定し、その
出力回線に対応した出力回線対応キュー８８からのセル
送出を禁止するよう回線優先制御部８９に通知する。
来のＡＴＭ交換機システムのセルスイッチング動作につ
いて説明する。入力回線９１（添字省略）から流入する
ＡＴＭセルは、クラス／回線別分離器８２によりＡＴＭ
セルの宛先出力回線とサービスクラス種別とを識別され
た上で、適切な出力回線対応キュー８８に格納される。
回転優先制御部８９は、同一サービスクラスに属する出
力回線対応キュー８８間でセル送出権を周回的に持ち回
せる。クラス間優先制御部８３は、あらかじめ決められ
た優先制御論理に従って異なるサービスクラス間のセル
送出要求の競合を制御する。回転優先制御部８９とクラ
ス間優先制御部８３との組み合わせ処理により選択され
た出力回線対応キュー８８から取り出されたＡＴＭセル
は、中間回線９２（添字省略）および時分割多重バス４
２を経由してその宛先出力回線に対応した中核スイッチ
キュー４１（添字省略）に格納される。中核スイッチキ
ュー４１では先頭のセルから順に出力回線９３（添字省
略）に送出される。中核スイッチ部４０´内のバッファ
占有量計数部４３は、中核スイッチキュー４１のキュー
長を観測する。バックプレッシャー発信部４４は、バッ
ファ占有量計数部４３の保有する中核スイッチキュー４
１のキュー長情報を参照し、キュー長がしきい値を越え
て輻輳状態になった中核スイッチキュー４１が存在する
ことを検知すると、全ての入力バッファモジュール部８
０に対して輻輳状態にある出力回線を明記したバックプ
レッシャー信号１０１を発信する。入力バッファモジュ
ール部８０内のバックプレッシャー受信部８４は、受信
したバックプレッシャー信号１０１の情報からバックプ
レッシャー信号１０１を発した出力回線を特定し、その
出力回線に対応した出力回線対応キュー８８からのセル
送出を禁止するよう回線優先制御部８９に通知する。
【０００９】このように、第１の従来のＡＴＭ交換機シ
ステムにおける入出力バッファ間のトラヒック制御とし
ては、特定の出力回線が輻輳した場合にその出力バッフ
ァでのＡＴＭセルの損失を防ぐために、その出力回線へ
のセル出力を停止させることを命じるバックプレッシャ
ー信号１０１を全ての入力バッファに対して発生すると
いうような、単純なバックプレッシャー制御が存在する
だけである。
ステムにおける入出力バッファ間のトラヒック制御とし
ては、特定の出力回線が輻輳した場合にその出力バッフ
ァでのＡＴＭセルの損失を防ぐために、その出力回線へ
のセル出力を停止させることを命じるバックプレッシャ
ー信号１０１を全ての入力バッファに対して発生すると
いうような、単純なバックプレッシャー制御が存在する
だけである。
【００１０】上述した第１の従来のＡＴＭ交換機システ
ムには次に述べるような問題点がある。交換容量を増大
させるためには、より高速な時分割多重バスにより多く
の低速回線インタフェースを収容させる形式となるが、
時分割多重バス上での入出力信号数の増大にともないピ
ン数が足りなくなるなどＬＳＩ実装の観点から実現性に
困難をともなう。
ムには次に述べるような問題点がある。交換容量を増大
させるためには、より高速な時分割多重バスにより多く
の低速回線インタフェースを収容させる形式となるが、
時分割多重バス上での入出力信号数の増大にともないピ
ン数が足りなくなるなどＬＳＩ実装の観点から実現性に
困難をともなう。
【００１１】図３２に、交換容量の増大化が容易な、第
２の従来のＡＴＭ交換機システムを示す。図示のＡＴＭ
交換機システムは、中核スイッチ部４０”と、第１乃至
第Ｎの拡張入力バッファモジュール部５０´−１，５０
´−２，５０´−３，…，５０´−Ｎと、第１乃至第Ｎ
の拡張出力バッファモジュール部６０´−１，６０´−
２，６０´−３，…，６０´−Ｎとを有する。図示の例
では、複数の拡張入力バッファモジュール部および複数
の拡張出力バッファモジュール部を有しているが、それ
ぞれ、１つでも良い。
２の従来のＡＴＭ交換機システムを示す。図示のＡＴＭ
交換機システムは、中核スイッチ部４０”と、第１乃至
第Ｎの拡張入力バッファモジュール部５０´−１，５０
´−２，５０´−３，…，５０´−Ｎと、第１乃至第Ｎ
の拡張出力バッファモジュール部６０´−１，６０´−
２，６０´−３，…，６０´−Ｎとを有する。図示の例
では、複数の拡張入力バッファモジュール部および複数
の拡張出力バッファモジュール部を有しているが、それ
ぞれ、１つでも良い。
【００１２】第１乃至第Ｎの拡張入力バッファモジュー
ル部５０´−１〜５０´−Ｎの各々は４本の入力回線９
１に接続されると共に、第１乃至第Ｎの拡張入力バッフ
ァモジュール部５０´−１〜５０´−Ｎは、それぞれ、
第１乃至第Ｎの入力ポート７１−１，７１−２，７１−
３，…，７１−Ｎに接続されている。中核スイッチ部４
０”は、第１乃至第Ｎの入力ポート７１−１〜７１−Ｎ
と第１乃至第Ｎの出力ポート７２−１，７２−２，７２
−３，…，７２−Ｎとに接続されている。第１乃至第Ｎ
の拡張出力バッファモジュール部６０´−１〜６０´−
Ｎの各々は４本の出力回線９３に接続されると共に、第
１乃至第Ｎの拡張出力バッファモジュール部６０´−１
〜６０´−Ｎは、それぞれ、第１乃至第Ｎの出力ポート
７２−１〜７２−Ｎに接続されている。入力回線９１お
よび出力回線９３の各々は１５５Ｍｂｐｓの伝送速度を
もち、入力ポート７１（添字省略）および出力ポート７
２（添字省略）の各々は６２０Ｍｂｐｓの伝送速度をも
つ。
ル部５０´−１〜５０´−Ｎの各々は４本の入力回線９
１に接続されると共に、第１乃至第Ｎの拡張入力バッフ
ァモジュール部５０´−１〜５０´−Ｎは、それぞれ、
第１乃至第Ｎの入力ポート７１−１，７１−２，７１−
３，…，７１−Ｎに接続されている。中核スイッチ部４
０”は、第１乃至第Ｎの入力ポート７１−１〜７１−Ｎ
と第１乃至第Ｎの出力ポート７２−１，７２−２，７２
−３，…，７２−Ｎとに接続されている。第１乃至第Ｎ
の拡張出力バッファモジュール部６０´−１〜６０´−
Ｎの各々は４本の出力回線９３に接続されると共に、第
１乃至第Ｎの拡張出力バッファモジュール部６０´−１
〜６０´−Ｎは、それぞれ、第１乃至第Ｎの出力ポート
７２−１〜７２−Ｎに接続されている。入力回線９１お
よび出力回線９３の各々は１５５Ｍｂｐｓの伝送速度を
もち、入力ポート７１（添字省略）および出力ポート７
２（添字省略）の各々は６２０Ｍｂｐｓの伝送速度をも
つ。
【００１３】中核スイッチ部４０”は高速な入出力ポー
ト間のＡＴＭ交換機能を有する。各拡張入力バッファモ
ジュール部５０´（添字省略）は、複数本（この例では
４本）の低速な入力回線９１を多重して中核スイッチ部
４０”の高速な入力ポート７１（添字省略）への接続を
仲介し、出力ポート毎にキューイング可能としている。
各拡張出力バッファモジュール部６０´（添字省略）
は、中核スイッチ部４０”の高速な出力ポート７２（添
字省略）からの出力を複数本（この例では４本）の低速
な出力回線９３に分離する役目を担い、出力回線毎のキ
ューイングを可能としている。各拡張入力バッファモジ
ュール部５０´では、ＡＴＭセルを宛先出力回線毎にか
つサービスクラス毎にキューイングを可能とする。各拡
張出力バッファモジュール部６０´でも、ＡＴＭセルを
宛先出力回線毎かつサービスクラス毎にキューイングを
可能とする。
ト間のＡＴＭ交換機能を有する。各拡張入力バッファモ
ジュール部５０´（添字省略）は、複数本（この例では
４本）の低速な入力回線９１を多重して中核スイッチ部
４０”の高速な入力ポート７１（添字省略）への接続を
仲介し、出力ポート毎にキューイング可能としている。
各拡張出力バッファモジュール部６０´（添字省略）
は、中核スイッチ部４０”の高速な出力ポート７２（添
字省略）からの出力を複数本（この例では４本）の低速
な出力回線９３に分離する役目を担い、出力回線毎のキ
ューイングを可能としている。各拡張入力バッファモジ
ュール部５０´では、ＡＴＭセルを宛先出力回線毎にか
つサービスクラス毎にキューイングを可能とする。各拡
張出力バッファモジュール部６０´でも、ＡＴＭセルを
宛先出力回線毎かつサービスクラス毎にキューイングを
可能とする。
【００１４】図３３に示される様に、各拡張入力バッフ
ァモジュール部５０´（添字省略）は、第１乃至第４の
サービスクラスユニット５１−１，５１−２，５１−
３，５１−４と、４本の入力回線９１に接続されたクラ
ス／ポート別分離器５２と、クラス間優先制御部５３
と、バックプレッシャー受信部５４´と、バッファ占有
量計数部５５と、パケット受付制御部５６と、リソース
管理（以下、ＲＭと略称する）セル処理部５７とから構
成される。第１乃至第４のサービスクラスユニット５１
−１〜５１−４は、クラス／ポート別分離器５２とクラ
ス間優先制御部５３との間に配置されている。第１乃至
第４のサービスクラスユニット５１−１〜５１−４は、
それぞれ、固定ビットレートサービス（ＣＢＲ）、可変
ビットレートサービス（ＶＢＲ）、アベーラブルビット
レートサービス（ＡＢＲ）、および無規定ビットレート
サービス（ＵＢＲ）を提供する第１乃至第４のサービス
クラス用である。第１乃至第４のサービスクラスユニッ
ト５１−１〜５１−４は入力バッファとして働く。
ァモジュール部５０´（添字省略）は、第１乃至第４の
サービスクラスユニット５１−１，５１−２，５１−
３，５１−４と、４本の入力回線９１に接続されたクラ
ス／ポート別分離器５２と、クラス間優先制御部５３
と、バックプレッシャー受信部５４´と、バッファ占有
量計数部５５と、パケット受付制御部５６と、リソース
管理（以下、ＲＭと略称する）セル処理部５７とから構
成される。第１乃至第４のサービスクラスユニット５１
−１〜５１−４は、クラス／ポート別分離器５２とクラ
ス間優先制御部５３との間に配置されている。第１乃至
第４のサービスクラスユニット５１−１〜５１−４は、
それぞれ、固定ビットレートサービス（ＣＢＲ）、可変
ビットレートサービス（ＶＢＲ）、アベーラブルビット
レートサービス（ＡＢＲ）、および無規定ビットレート
サービス（ＵＢＲ）を提供する第１乃至第４のサービス
クラス用である。第１乃至第４のサービスクラスユニッ
ト５１−１〜５１−４は入力バッファとして働く。
【００１５】第１乃至第４のサービスクラスユニット５
１−１〜５１−４は同様の構成を有するので、以下で
は、第１のサービスクラスユニット５１−１についての
み述べる。第１のサービスクラスユニット５１−１は、
第１乃至第Ｎの出力ポート７２−１〜７２−Ｎに対応す
るＮ個の出力ポート対応キュー５８と、回転優先制御部
５９とから構成される。各出力ポート対応キュー５８
は、仮想ソースキュー５８−１と、レート制御部５８−
２と、仮想スイッチ内部キュー５８−３とから構成され
る。各仮想ソースキュー５８−１の入力端は、クラス／
ポート別分離器５２に接続され、その出力端はレート制
御部５８−２を介して仮想スイッチ内部キュー５８−３
の入力端に接続されている。仮想スイッチ内部キュー５
８−３の出力端は回転優先制御部５９の入力端に接続さ
れている。すなわち、出力ポート対応キュー５８は、レ
ート制御部５８−２を間にはさむ仮想ソースキュー５８
−１と仮想スイッチ内部キュー５８−３の二重構成であ
る。回転優先制御部５９の出力端はクラス間優先制御部
５３の入力端に接続されている。
１−１〜５１−４は同様の構成を有するので、以下で
は、第１のサービスクラスユニット５１−１についての
み述べる。第１のサービスクラスユニット５１−１は、
第１乃至第Ｎの出力ポート７２−１〜７２−Ｎに対応す
るＮ個の出力ポート対応キュー５８と、回転優先制御部
５９とから構成される。各出力ポート対応キュー５８
は、仮想ソースキュー５８−１と、レート制御部５８−
２と、仮想スイッチ内部キュー５８−３とから構成され
る。各仮想ソースキュー５８−１の入力端は、クラス／
ポート別分離器５２に接続され、その出力端はレート制
御部５８−２を介して仮想スイッチ内部キュー５８−３
の入力端に接続されている。仮想スイッチ内部キュー５
８−３の出力端は回転優先制御部５９の入力端に接続さ
れている。すなわち、出力ポート対応キュー５８は、レ
ート制御部５８−２を間にはさむ仮想ソースキュー５８
−１と仮想スイッチ内部キュー５８−３の二重構成であ
る。回転優先制御部５９の出力端はクラス間優先制御部
５３の入力端に接続されている。
【００１６】出力ポート対応キュー５８をサービスクラ
ス毎に用意することによって、容易にマルチサービスク
ラス環境を提供することができる。バッファ占有量計数
部５５は、各出力ポート対応キュー５８において対応す
る出力ポートが収容する出力回線毎と論理チャネル（Ｖ
Ｃ）毎のバッファ占有量を観測する。パケット受付制御
部５６は、計測されたバッファ占有量に基づいてパケッ
ト選択廃棄を制御する。ＲＭセル処理部５７は、ＡＢＲ
クラスのバックワードＲＭセルへのＥＲ（Explicit Rat
e ）値の書き込みを行う。
ス毎に用意することによって、容易にマルチサービスク
ラス環境を提供することができる。バッファ占有量計数
部５５は、各出力ポート対応キュー５８において対応す
る出力ポートが収容する出力回線毎と論理チャネル（Ｖ
Ｃ）毎のバッファ占有量を観測する。パケット受付制御
部５６は、計測されたバッファ占有量に基づいてパケッ
ト選択廃棄を制御する。ＲＭセル処理部５７は、ＡＢＲ
クラスのバックワードＲＭセルへのＥＲ（Explicit Rat
e ）値の書き込みを行う。
【００１７】図３４に示されるように、中核スイッチ部
４０”は、第１乃至第Ｎの出力ポート７２−１〜７２−
Ｎにそれぞれ対応する第１乃至第Ｎの中核スイッチキュ
ー４１−１，４１−２，４１−３，…，４１−Ｎと、時
分割多重バス４２と、バッファ占有量計数部４３と、バ
ックプレッシャー発信部４４とを有する。時分割多重バ
ス４２は、第１乃至第Ｎの入力ポート７１−１〜７１−
Ｎと第１乃至第Ｎの中核スイッチキュー４１−１〜４１
−Ｎとに接続されている。第１乃至第Ｎの中核スイッチ
キュー４１−１〜４１−Ｎはそれぞれ第１乃至第Ｎの出
力ポート７２−１〜７２−Ｎに接続されている。第１乃
至第Ｎの中核スイッチキュー４１−１〜４１−Ｎは中間
バッファとして働く。
４０”は、第１乃至第Ｎの出力ポート７２−１〜７２−
Ｎにそれぞれ対応する第１乃至第Ｎの中核スイッチキュ
ー４１−１，４１−２，４１−３，…，４１−Ｎと、時
分割多重バス４２と、バッファ占有量計数部４３と、バ
ックプレッシャー発信部４４とを有する。時分割多重バ
ス４２は、第１乃至第Ｎの入力ポート７１−１〜７１−
Ｎと第１乃至第Ｎの中核スイッチキュー４１−１〜４１
−Ｎとに接続されている。第１乃至第Ｎの中核スイッチ
キュー４１−１〜４１−Ｎはそれぞれ第１乃至第Ｎの出
力ポート７２−１〜７２−Ｎに接続されている。第１乃
至第Ｎの中核スイッチキュー４１−１〜４１−Ｎは中間
バッファとして働く。
【００１８】図３５に示されるように、各拡張出力バッ
ファモジュール部６０´（添字省略）は、第１乃至第４
のサービスクラスユニット６１−１，６１−２，６１−
３，６１−４と、入力ポート７２（添字省略）に接続さ
れたクラス／回線別分離器６２と、４本の出力回線９３
に対応する４つのクラス間優先制御部６３と、バッファ
占有量計測部６５と、受付可能レート計算部６６と、Ｒ
Ｍセル処理部６７とから構成される。第１乃至第４のサ
ービスクラスユニット６１−１〜６１−４は、クラス／
回線別分離器６２とクラス間優先制御部６３との間に配
置されている。第１乃至第４のサービスクラスユニット
６１−１〜６１−４は、それぞれ、固定ビットレートサ
ービス（ＣＢＲ）、可変ビットレートサービス（ＶＢ
Ｒ）、アベーラブルビットレートサービス（ＡＢＲ）、
および無規定ビットレートサービス（ＵＢＲ）を提供す
る第１乃至第４のサービスクラス用である。第１乃至第
４のサービスクラスユニット６１−１〜６１−４は出力
バッファとして働く。
ファモジュール部６０´（添字省略）は、第１乃至第４
のサービスクラスユニット６１−１，６１−２，６１−
３，６１−４と、入力ポート７２（添字省略）に接続さ
れたクラス／回線別分離器６２と、４本の出力回線９３
に対応する４つのクラス間優先制御部６３と、バッファ
占有量計測部６５と、受付可能レート計算部６６と、Ｒ
Ｍセル処理部６７とから構成される。第１乃至第４のサ
ービスクラスユニット６１−１〜６１−４は、クラス／
回線別分離器６２とクラス間優先制御部６３との間に配
置されている。第１乃至第４のサービスクラスユニット
６１−１〜６１−４は、それぞれ、固定ビットレートサ
ービス（ＣＢＲ）、可変ビットレートサービス（ＶＢ
Ｒ）、アベーラブルビットレートサービス（ＡＢＲ）、
および無規定ビットレートサービス（ＵＢＲ）を提供す
る第１乃至第４のサービスクラス用である。第１乃至第
４のサービスクラスユニット６１−１〜６１−４は出力
バッファとして働く。
【００１９】第１乃至第４のサービスクラスユニット６
１−１〜６１−４は同様の構成を有するので、以下で
は、第１のサービスクラスユニット６１−１についての
み述べる。第１のサービスクラスユニット６１−１は、
４本の出力回線９３に対応する４個の出力回線対応キュ
ー６８から構成される。各出力回線対応キュー６８の入
力端は、クラス／回線別分離器６２に接続され、その出
力端は対応のクラス間優先制御部６３の入力端に接続さ
れている。
１−１〜６１−４は同様の構成を有するので、以下で
は、第１のサービスクラスユニット６１−１についての
み述べる。第１のサービスクラスユニット６１−１は、
４本の出力回線９３に対応する４個の出力回線対応キュ
ー６８から構成される。各出力回線対応キュー６８の入
力端は、クラス／回線別分離器６２に接続され、その出
力端は対応のクラス間優先制御部６３の入力端に接続さ
れている。
【００２０】拡張入力バッファモジュール部５０´と同
様に、拡張出力バッファモジュール部６０´は、出力回
線対応キュー６８をサービスクラス毎に用意することに
よって、容易にマルチサービスクラス環境を提供するこ
とができる。受付可能レート計算部６６は、全ての拡張
入力バッファモジュール部５０´に存在する出力ポート
対応キュー５８のうち、同一ポート宛の出力ポート対応
キュー５８の集合からなる仮想キュー（グローバルキュ
ー）における第１の受付可能レートと、拡張出力バッフ
ァモジュール部６０´内に存在する出力回線対応キュー
６８における第２の受付可能レートとを計算する。
様に、拡張出力バッファモジュール部６０´は、出力回
線対応キュー６８をサービスクラス毎に用意することに
よって、容易にマルチサービスクラス環境を提供するこ
とができる。受付可能レート計算部６６は、全ての拡張
入力バッファモジュール部５０´に存在する出力ポート
対応キュー５８のうち、同一ポート宛の出力ポート対応
キュー５８の集合からなる仮想キュー（グローバルキュ
ー）における第１の受付可能レートと、拡張出力バッフ
ァモジュール部６０´内に存在する出力回線対応キュー
６８における第２の受付可能レートとを計算する。
【００２１】拡張出力バッファモジュール部６０´で
は、各論理キューがモジュール毎に用意された全バッフ
ァ容量を自由に使用できる完全共有バッファ方式を用い
る。拡張入力バッファモジュール部５０´では、論理キ
ュー毎に上限値を設定して特定の論理キューが全て全バ
ッファ量を独占できない構成とする。
は、各論理キューがモジュール毎に用意された全バッフ
ァ容量を自由に使用できる完全共有バッファ方式を用い
る。拡張入力バッファモジュール部５０´では、論理キ
ュー毎に上限値を設定して特定の論理キューが全て全バ
ッファ量を独占できない構成とする。
【００２２】以下に、図３２乃至図３５を参照して、第
２の従来のＡＴＭ交換機システムのセルスイッチング動
作について説明する。複数の入力回線９１を収容する拡
張入力バッファモジュール部５０´（添字省略）では、
入力回線９１から流入するＡＴＭセルをクラス／ポート
別分離器５２によりＡＴＭセルの宛先出力ポートとサー
ビスクラス種別とを識別した上で、適切な出力ポート対
応キュー５８に格納する。出力ポート対応キュー５８
は、前述したように、仮想ソースキュー５８−１とレー
ト制御部５８−２と仮想スイッチ内部キュー５８−３と
により構成される。ＡＴＭセルは最初に仮想ソースキュ
ー５８−１に格納されるが、レート制御部５８−２によ
り提供される転送速度で仮想ソースキュー５８−１から
仮想スイッチ内部キュー５８−３へ移動する。回転優先
制御部５９は、同一サービスクラスに属する仮想スイッ
チ内部キュー５８−３間でセル送出権を周回的に持ち回
られる。クラス間優先制御部５３は、あらかじめ決めれ
た優先制御論理に従って異なるサービスクラス間のセル
送出要求の競合を制御する。回転優先制御部５９とクラ
ス間優先制御部５３との組み合わせ処理により、その宛
先出力ポート７２（添字省略）に対応した中核スイッチ
キュー４１（添字省略）に格納される。
２の従来のＡＴＭ交換機システムのセルスイッチング動
作について説明する。複数の入力回線９１を収容する拡
張入力バッファモジュール部５０´（添字省略）では、
入力回線９１から流入するＡＴＭセルをクラス／ポート
別分離器５２によりＡＴＭセルの宛先出力ポートとサー
ビスクラス種別とを識別した上で、適切な出力ポート対
応キュー５８に格納する。出力ポート対応キュー５８
は、前述したように、仮想ソースキュー５８−１とレー
ト制御部５８−２と仮想スイッチ内部キュー５８−３と
により構成される。ＡＴＭセルは最初に仮想ソースキュ
ー５８−１に格納されるが、レート制御部５８−２によ
り提供される転送速度で仮想ソースキュー５８−１から
仮想スイッチ内部キュー５８−３へ移動する。回転優先
制御部５９は、同一サービスクラスに属する仮想スイッ
チ内部キュー５８−３間でセル送出権を周回的に持ち回
られる。クラス間優先制御部５３は、あらかじめ決めれ
た優先制御論理に従って異なるサービスクラス間のセル
送出要求の競合を制御する。回転優先制御部５９とクラ
ス間優先制御部５３との組み合わせ処理により、その宛
先出力ポート７２（添字省略）に対応した中核スイッチ
キュー４１（添字省略）に格納される。
【００２３】中核スイッチキュー４１ではＡＴＭセルが
先頭のセルから順に出力ポート７２に送出され、後続の
拡張出力バッファモジュール部６０´（添字省略）に送
られる。
先頭のセルから順に出力ポート７２に送出され、後続の
拡張出力バッファモジュール部６０´（添字省略）に送
られる。
【００２４】拡張出力バッファモジュール部６０´で
は、クラス／回線別分離器６２によりＡＴＭセルの宛先
出力回線とサービスクラス種別とを識別した上で、適切
な出力回線対応キュー６８に格納する。出力回線毎に用
意されるクラス間優先制御部６３は、同一出力回線行き
のセルを格納する各サービスクラスの出力回線対応キュ
ー６８の中から、次にセルを送出すべきサービスクラス
をあらかじめ決められた優先制御論理に従って選択し、
その先頭セルを出力回線９３に送出する。
は、クラス／回線別分離器６２によりＡＴＭセルの宛先
出力回線とサービスクラス種別とを識別した上で、適切
な出力回線対応キュー６８に格納する。出力回線毎に用
意されるクラス間優先制御部６３は、同一出力回線行き
のセルを格納する各サービスクラスの出力回線対応キュ
ー６８の中から、次にセルを送出すべきサービスクラス
をあらかじめ決められた優先制御論理に従って選択し、
その先頭セルを出力回線９３に送出する。
【００２５】このような構成の第２の従来のＡＴＭ交換
機システムにおいては、中核スイッチ部４０”で出力ポ
ート７２（添字省略）毎に用意される中核スイッチキュ
ー４１（添字省略）のキュー長がしきい値を越えた時
に、バックプレッシャー発信部４４がバックプレッシャ
ー信号１０１を全ての拡張入力バッファモジュール部５
０´（添字省略）へ発生するだけである。また、各拡張
出力バッファモジュール部６０´（添字省略）では、バ
ックプレッシャー制御を行わず、セル廃棄を行うのみで
ある。
機システムにおいては、中核スイッチ部４０”で出力ポ
ート７２（添字省略）毎に用意される中核スイッチキュ
ー４１（添字省略）のキュー長がしきい値を越えた時
に、バックプレッシャー発信部４４がバックプレッシャ
ー信号１０１を全ての拡張入力バッファモジュール部５
０´（添字省略）へ発生するだけである。また、各拡張
出力バッファモジュール部６０´（添字省略）では、バ
ックプレッシャー制御を行わず、セル廃棄を行うのみで
ある。
【００２６】このような第２の従来のＡＴＭ交換機シス
テムの構成では、拡張出力バッファモジュール部６０´
の出力バッファを有効に利用することができない。ま
た、このような構成の第２の従来のＡＴＭ交換機システ
ムにおける入出力バッファ間のトラヒック制御として
は、特定の出力回線が輻輳した場合にその出力バッファ
でのセル損失を防ぐために、その出力回線へのセル出力
を停止させることを命じるバックプレッシャー信号を全
ての入力バッファに対して発生するというような、単純
なバックプレッシャー制御が存在するだけである。
テムの構成では、拡張出力バッファモジュール部６０´
の出力バッファを有効に利用することができない。ま
た、このような構成の第２の従来のＡＴＭ交換機システ
ムにおける入出力バッファ間のトラヒック制御として
は、特定の出力回線が輻輳した場合にその出力バッファ
でのセル損失を防ぐために、その出力回線へのセル出力
を停止させることを命じるバックプレッシャー信号を全
ての入力バッファに対して発生するというような、単純
なバックプレッシャー制御が存在するだけである。
【００２７】
【発明が解決しようとする課題】上記第１および第２の
従来のＡＴＭ交換機システムには次に述べるような共通
の問題点がある。複数の入力回線からのＡＴＭセルが同
一出力回線に同時到着することによる輻輳が頻繁に発生
し、それにともなって出力バッファでのセル損失を防ぐ
ためのバックプレッシャー信号が頻繁に発信される。基
本的に、バックプレッシャー制御は各入力回線からの同
一出力回線へのスループットを均一化させる作用があ
り、同一出力回線へ向かう論理チャネル（ＶＣ）の本数
に入力回線間でばらつきがある場合、同一出力回線を使
用するＶＣ間でのスループット公平性を全く保証できな
いなど、第１および第２の従来のＡＴＭ交換機システム
では頻繁なバックプレッシャー信号発生によってこのよ
うなスループット非公平性の問題が生じている。
従来のＡＴＭ交換機システムには次に述べるような共通
の問題点がある。複数の入力回線からのＡＴＭセルが同
一出力回線に同時到着することによる輻輳が頻繁に発生
し、それにともなって出力バッファでのセル損失を防ぐ
ためのバックプレッシャー信号が頻繁に発信される。基
本的に、バックプレッシャー制御は各入力回線からの同
一出力回線へのスループットを均一化させる作用があ
り、同一出力回線へ向かう論理チャネル（ＶＣ）の本数
に入力回線間でばらつきがある場合、同一出力回線を使
用するＶＣ間でのスループット公平性を全く保証できな
いなど、第１および第２の従来のＡＴＭ交換機システム
では頻繁なバックプレッシャー信号発生によってこのよ
うなスループット非公平性の問題が生じている。
【００２８】本発明の目的は、ＡＴＭ交換機システム内
部での輻輳発生を抑制して実効スループットを増大さ
せ、かつ同一出力回線を使用するＶＣ間でのスループッ
ト公平性を保証するＡＴＭ交換機システムおよびそのト
ラヒック制御方法を提供することにある。
部での輻輳発生を抑制して実効スループットを増大さ
せ、かつ同一出力回線を使用するＶＣ間でのスループッ
ト公平性を保証するＡＴＭ交換機システムおよびそのト
ラヒック制御方法を提供することにある。
【００２９】
【課題を解決するための手段】本発明が適用されるＡＴ
Ｍ交換機システムは、高速な入力ポートと高速な出力ポ
ートとの間のＡＴＭ交換機能を有する出力バッファ型構
成の中核スイッチ部と、複数の低速な入力回線からのＡ
ＴＭセルを高速な入力ポートへ多重する少なくとも１つ
の拡張入力バッファモジュール部と、高速な出力ポート
からの出力を複数の低速な出力回線に分離する、少なく
とも１つの拡張出力バッファモジュール部とを有する。
拡張入力バッファモジュール部では中核スイッチ部の出
力ポート毎かつサービスクラス毎にキューイングを可能
とし、拡張出力バッファモジュール部では自らが収容す
る出力回線毎かつサービスクラス毎にキューイングを可
能とする構成を有する。
Ｍ交換機システムは、高速な入力ポートと高速な出力ポ
ートとの間のＡＴＭ交換機能を有する出力バッファ型構
成の中核スイッチ部と、複数の低速な入力回線からのＡ
ＴＭセルを高速な入力ポートへ多重する少なくとも１つ
の拡張入力バッファモジュール部と、高速な出力ポート
からの出力を複数の低速な出力回線に分離する、少なく
とも１つの拡張出力バッファモジュール部とを有する。
拡張入力バッファモジュール部では中核スイッチ部の出
力ポート毎かつサービスクラス毎にキューイングを可能
とし、拡張出力バッファモジュール部では自らが収容す
る出力回線毎かつサービスクラス毎にキューイングを可
能とする構成を有する。
【００３０】本発明では、上記構成を有するＡＴＭ交換
機システムにおいて、中核スイッチ部と拡張出力バッフ
ァモジュール部でのセル損失を防ぐための、バックプレ
ッシャー制御を行う。すなわち、中核スイッチ部は、そ
の出力ポート毎に用意される中核スイッチキューのキュ
ー長が予め定められた第１のしきい値を越えたときに、
第１のバックプレッシャー信号を全ての拡張入力バッフ
ァモジュール部へ発生する。また、拡張出力バッファモ
ジュール部は、その総バッファ占有量が予め定められた
第２のしきい値を越えたときに、第２のバックプレッシ
ャー信号を拡張入力バッファモジュール部へ発生し、お
よび／または、その総バッファ占有量が予め定められた
第３のしきい値を越えたときに、第３のバックプレッシ
ャー信号を中核スイッチ部へ発生する。拡張入力バッフ
ァモジュール部は、受信した第１のバックプレッシャー
信号または第２のバックプレッシャー信号を発生する出
力ポートへのセル出力を停止する。中核スイッチ部は、
受信した第３のバッファプレッシャー信号を発生する拡
張出力バッファモジュール部へのセル出力を停止する。
機システムにおいて、中核スイッチ部と拡張出力バッフ
ァモジュール部でのセル損失を防ぐための、バックプレ
ッシャー制御を行う。すなわち、中核スイッチ部は、そ
の出力ポート毎に用意される中核スイッチキューのキュ
ー長が予め定められた第１のしきい値を越えたときに、
第１のバックプレッシャー信号を全ての拡張入力バッフ
ァモジュール部へ発生する。また、拡張出力バッファモ
ジュール部は、その総バッファ占有量が予め定められた
第２のしきい値を越えたときに、第２のバックプレッシ
ャー信号を拡張入力バッファモジュール部へ発生し、お
よび／または、その総バッファ占有量が予め定められた
第３のしきい値を越えたときに、第３のバックプレッシ
ャー信号を中核スイッチ部へ発生する。拡張入力バッフ
ァモジュール部は、受信した第１のバックプレッシャー
信号または第２のバックプレッシャー信号を発生する出
力ポートへのセル出力を停止する。中核スイッチ部は、
受信した第３のバッファプレッシャー信号を発生する拡
張出力バッファモジュール部へのセル出力を停止する。
【００３１】また、本発明では、上記構成を有するＡＴ
Ｍ交換機システムにおいて、内部輻輳が頻繁に発生する
のを抑えて出力回線毎のスループットを増大させるとと
もに、同一出力回線を使用するＶＣ間でのスループット
公平性の改善や拡張出力バッファモジュール部のバッフ
ァの有効利用を計るための制御を行う。そのために、全
ての拡張入力バッファモジュール部内の出力ポート対応
キューのうち、同一ポート行きの出力ポート対応キュー
の集合からなる仮想キュー（グローバルキュー）におけ
る第１の受付可能ルートと、拡張出力バッファモジュー
ル部内の出力回線対応キューにおける第２の受付可能ル
ートとを定期的に計算するレート計算手段を備える構成
としている。拡張入力バッファモジュール部内の出力ポ
ート対応キューを仮想ソースキューと仮想スイッチ内部
キューの二重構成としている。そして、仮想ソースキュ
ーから仮想スイッチ内部キューのセル転送を、グローバ
ルキューあるいは出力回線対応キューで計算される受付
可能レートに基づいて、仮想ソースキューと仮想スイッ
チ内部キューとの間に設けられたレート制御部により制
御する。
Ｍ交換機システムにおいて、内部輻輳が頻繁に発生する
のを抑えて出力回線毎のスループットを増大させるとと
もに、同一出力回線を使用するＶＣ間でのスループット
公平性の改善や拡張出力バッファモジュール部のバッフ
ァの有効利用を計るための制御を行う。そのために、全
ての拡張入力バッファモジュール部内の出力ポート対応
キューのうち、同一ポート行きの出力ポート対応キュー
の集合からなる仮想キュー（グローバルキュー）におけ
る第１の受付可能ルートと、拡張出力バッファモジュー
ル部内の出力回線対応キューにおける第２の受付可能ル
ートとを定期的に計算するレート計算手段を備える構成
としている。拡張入力バッファモジュール部内の出力ポ
ート対応キューを仮想ソースキューと仮想スイッチ内部
キューの二重構成としている。そして、仮想ソースキュ
ーから仮想スイッチ内部キューのセル転送を、グローバ
ルキューあるいは出力回線対応キューで計算される受付
可能レートに基づいて、仮想ソースキューと仮想スイッ
チ内部キューとの間に設けられたレート制御部により制
御する。
【００３２】また、本発明では、上記構成を有するＡＴ
Ｍ交換機システムにおいて、拡張入力バッファモジュー
ル部内のレート制御部でのレート制御を出力回線対応と
させるべく、拡張入力バッファモジュール部内の出力ポ
ート対応キューのバッファ占有量を出力回線毎と論理チ
ャネル（ＶＣ）毎の両方で観測しておき、パケットの先
頭セルが拡張入力バッファモジュール部内の出力ポート
対応キューに到着したとき、パケットの宛先出力回線に
よるバッファ占有量と論理チャネル（ＶＣ）によるバッ
ファ占有量がそれぞれのしきい値を越えているときに該
パケットを廃棄することとし、出力回線毎のバッファ占
有量と比較するしきい値を、拡張出力バッファモジュー
ル部内の出力回線対応キューで計算される受付可能レー
トと出力ポート対応キューにおけるアクティブＶＣ数と
を考慮に入れて、動的に決定する。
Ｍ交換機システムにおいて、拡張入力バッファモジュー
ル部内のレート制御部でのレート制御を出力回線対応と
させるべく、拡張入力バッファモジュール部内の出力ポ
ート対応キューのバッファ占有量を出力回線毎と論理チ
ャネル（ＶＣ）毎の両方で観測しておき、パケットの先
頭セルが拡張入力バッファモジュール部内の出力ポート
対応キューに到着したとき、パケットの宛先出力回線に
よるバッファ占有量と論理チャネル（ＶＣ）によるバッ
ファ占有量がそれぞれのしきい値を越えているときに該
パケットを廃棄することとし、出力回線毎のバッファ占
有量と比較するしきい値を、拡張出力バッファモジュー
ル部内の出力回線対応キューで計算される受付可能レー
トと出力ポート対応キューにおけるアクティブＶＣ数と
を考慮に入れて、動的に決定する。
【００３３】さらに、本発明では、上記構成を有するＡ
ＴＭ交換機システムにおいて、ネットワークの輻輳度に
応じて適応的に送信レートを変えることが可能なＡＢＲ
クラスのためのＡＢＲレート制御として、ＡＢＲクラス
のグローバルキューと拡張出力バッファモジュール部内
の出力回線対応キューで受付可能レートを計算し、ＡＢ
ＲクラスのＶＣが経由するグローバルキューと出力回線
対応キューの受付可能レートのうちどちらか小さいほう
の値をそのＶＣの受信端末から送信端末の方向へ送られ
るバックワードＲＭセルに記述する。
ＴＭ交換機システムにおいて、ネットワークの輻輳度に
応じて適応的に送信レートを変えることが可能なＡＢＲ
クラスのためのＡＢＲレート制御として、ＡＢＲクラス
のグローバルキューと拡張出力バッファモジュール部内
の出力回線対応キューで受付可能レートを計算し、ＡＢ
ＲクラスのＶＣが経由するグローバルキューと出力回線
対応キューの受付可能レートのうちどちらか小さいほう
の値をそのＶＣの受信端末から送信端末の方向へ送られ
るバックワードＲＭセルに記述する。
【００３４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００３５】図１を参照すると、本発明の一実施の形態
に係るＡＴＭ交換機システムは、拡張入力バッファモジ
ュール部、中核スイッチ部、および拡張出力バッファモ
ジュール部が図３２に示すそれらのものから後述するよ
うに変更されている。したがって、拡張入力バッファモ
ジュール部、中核スイッチ部、および拡張出力バッファ
モジュール部に、それぞれ、５０（添字省略）、４０、
および６０（添字省略）の参照符号を付してある。
に係るＡＴＭ交換機システムは、拡張入力バッファモジ
ュール部、中核スイッチ部、および拡張出力バッファモ
ジュール部が図３２に示すそれらのものから後述するよ
うに変更されている。したがって、拡張入力バッファモ
ジュール部、中核スイッチ部、および拡張出力バッファ
モジュール部に、それぞれ、５０（添字省略）、４０、
および６０（添字省略）の参照符号を付してある。
【００３６】図３２に示すＡＴＭ交換機システムでは、
中核スイッチ部４０”が第１のバックプレッシャー信号
１０１を全ての拡張入力バッファモジュール部５０´
（添字省略）へ送出するだけである。これに対して、図
１に示すＡＴＭ交換機システムでは、中核スイッチ部４
０が第１のバックプレッシャー信号１０１を全ての拡張
入力バッファモジュール部５０へ送出するだけでなく、
拡張出力バッファモジュール部６０が第２および第３の
バックプレッシャー信号１０２および１０３をそれぞれ
全ての拡張入力バッファモジュール部５０および中核ス
イッチ部４０へ送出している。尚、本実施の形態では、
拡張出力バッファモジュール部６０が第２および第３の
バックプレッシャー信号１０２および１０３をそれぞれ
全ての拡張入力バッファモジュール部５０および中核ス
イッチ部４０へ送出しているが、拡張出力バッファモジ
ュール部６０は、第２のバックプレッシャー信号１０２
のみを全ての拡張入力バッファモジュール部５０へ送出
するようにしても良いし、または、第３のバックプレッ
シャー信号１０３のみを中核スイッチ部４０へ送出する
ようにしても良い。
中核スイッチ部４０”が第１のバックプレッシャー信号
１０１を全ての拡張入力バッファモジュール部５０´
（添字省略）へ送出するだけである。これに対して、図
１に示すＡＴＭ交換機システムでは、中核スイッチ部４
０が第１のバックプレッシャー信号１０１を全ての拡張
入力バッファモジュール部５０へ送出するだけでなく、
拡張出力バッファモジュール部６０が第２および第３の
バックプレッシャー信号１０２および１０３をそれぞれ
全ての拡張入力バッファモジュール部５０および中核ス
イッチ部４０へ送出している。尚、本実施の形態では、
拡張出力バッファモジュール部６０が第２および第３の
バックプレッシャー信号１０２および１０３をそれぞれ
全ての拡張入力バッファモジュール部５０および中核ス
イッチ部４０へ送出しているが、拡張出力バッファモジ
ュール部６０は、第２のバックプレッシャー信号１０２
のみを全ての拡張入力バッファモジュール部５０へ送出
するようにしても良いし、または、第３のバックプレッ
シャー信号１０３のみを中核スイッチ部４０へ送出する
ようにしても良い。
【００３７】図２を参照すると、拡張入力バッファモジ
ュール部５０（添字省略）は、バックプレッシャー受信
部が図３３に示すものから変更されている点を除いて、
図３３に示すものと同様の構成を有する。したがって、
バックプレッシャー受信部に５４の参照符号を付すと共
に、図３３に示すものと同様の機能を有するものには同
一の参照符号を付して、それらの説明を省略する。
ュール部５０（添字省略）は、バックプレッシャー受信
部が図３３に示すものから変更されている点を除いて、
図３３に示すものと同様の構成を有する。したがって、
バックプレッシャー受信部に５４の参照符号を付すと共
に、図３３に示すものと同様の機能を有するものには同
一の参照符号を付して、それらの説明を省略する。
【００３８】バックプレッシャー受信部５４は、第１の
パックプレッシャー信号１０１を中核スイッチ部４０
（図１）から受信するばかりでなく、第２のバックプレ
ッシャー信号１０２を拡張出力バッファモジュール部６
０（添字省略）から受信して、後述するように回転優先
制御部５９を制御する。
パックプレッシャー信号１０１を中核スイッチ部４０
（図１）から受信するばかりでなく、第２のバックプレ
ッシャー信号１０２を拡張出力バッファモジュール部６
０（添字省略）から受信して、後述するように回転優先
制御部５９を制御する。
【００３９】図３を参照すると、中核スイッチ部４０
は、バックプレッシャー受信部４５を有する点を除い
て、図３４に示す中核スイッチ部４０”と同様の構成を
有する。したがって、図３４に示すものと同様の機能を
有するものには同一の参照符号を付して、それらの説明
を省略する。
は、バックプレッシャー受信部４５を有する点を除い
て、図３４に示す中核スイッチ部４０”と同様の構成を
有する。したがって、図３４に示すものと同様の機能を
有するものには同一の参照符号を付して、それらの説明
を省略する。
【００４０】バックプレッシャー受信部４５は、拡張出
力バッファモジュール部６０（添字省略）（図１）から
第３のバックプレッシャー信号１０３を受信して、後述
するように中核スイッチキュー４１（添字省略）を制御
する。
力バッファモジュール部６０（添字省略）（図１）から
第３のバックプレッシャー信号１０３を受信して、後述
するように中核スイッチキュー４１（添字省略）を制御
する。
【００４１】図４を参照すると、拡張出力バッファモジ
ュール部６０（添字省略）は、バックプレッシャー発信
部６４を有する点を除いて、図３５に示す拡張出力バッ
ファモジュール部６０´と同様の構成を有する。したが
って、図３５に示すものと同様の機能を有するものには
同一の参照符号を付して、それらの説明を省略する。
ュール部６０（添字省略）は、バックプレッシャー発信
部６４を有する点を除いて、図３５に示す拡張出力バッ
ファモジュール部６０´と同様の構成を有する。したが
って、図３５に示すものと同様の機能を有するものには
同一の参照符号を付して、それらの説明を省略する。
【００４２】バッファプレッシャー発信部６４は、後述
するようにバッファ占有量計数部６５の内容を参照し
て、第２および第３のパックプレッシャー信号１０２お
よび１０３をそれぞれ全ての拡張入力バッファモジュー
ル部５０（添字省略）（図１）および中核スイッチ部４
０へ送出する。
するようにバッファ占有量計数部６５の内容を参照し
て、第２および第３のパックプレッシャー信号１０２お
よび１０３をそれぞれ全ての拡張入力バッファモジュー
ル部５０（添字省略）（図１）および中核スイッチ部４
０へ送出する。
【００４３】図５に拡張入力バッファモジュール部５０
内のバッファ占有量計数部５５が保有する情報内容（バ
ッファ占有量情報テーブル）２００の一例を示す。拡張
入力バッファモジュール部５０内のバッファ占有量計数
部５５は、各サービスクラスの出力ポート対応キュー５
８における仮想ソースキュー５８−１と仮想スイッチ内
部キュー５８−３を含む全キュー長、仮想スイッチ内部
キュー５８−３のキュー長、全キュー長の出力回線毎／
ＶＣ毎のバッファ占有量等を保有する。
内のバッファ占有量計数部５５が保有する情報内容（バ
ッファ占有量情報テーブル）２００の一例を示す。拡張
入力バッファモジュール部５０内のバッファ占有量計数
部５５は、各サービスクラスの出力ポート対応キュー５
８における仮想ソースキュー５８−１と仮想スイッチ内
部キュー５８−３を含む全キュー長、仮想スイッチ内部
キュー５８−３のキュー長、全キュー長の出力回線毎／
ＶＣ毎のバッファ占有量等を保有する。
【００４４】図６に中核スイッチ部４０内のバッファ占
有量計数部４３が保有する情報内容（バッファ占有量情
報テーブル）２０１の一例を示す。中核スイッチ部４０
内のバッファ占有量計数部４３は、各中核スイッチ部４
１（添字省略）のキュー長を保有する。
有量計数部４３が保有する情報内容（バッファ占有量情
報テーブル）２０１の一例を示す。中核スイッチ部４０
内のバッファ占有量計数部４３は、各中核スイッチ部４
１（添字省略）のキュー長を保有する。
【００４５】図７に拡張出力バッファモジュール部６０
内のバッファ占有量計数部６５が保有する情報内容（バ
ッファ占有量情報テーブル）２０２および２０３の一例
を示す。拡張出力バッファモジュール部６０内のバッフ
ァ占有量計数部６５は、各サービスクラスの出力回線対
応キュー６１（添字省略）におけるバッファ占有量およ
び拡張出力バッファモジュール部６０宛のグローバルキ
ューを構成する各出力ポート対応キュー長を保存する。
内のバッファ占有量計数部６５が保有する情報内容（バ
ッファ占有量情報テーブル）２０２および２０３の一例
を示す。拡張出力バッファモジュール部６０内のバッフ
ァ占有量計数部６５は、各サービスクラスの出力回線対
応キュー６１（添字省略）におけるバッファ占有量およ
び拡張出力バッファモジュール部６０宛のグローバルキ
ューを構成する各出力ポート対応キュー長を保存する。
【００４６】
【実施例】図８は本発明によるＡＴＭ交換機システムに
おけるバックプレッシャー制御の模式図である。図８で
は第１の拡張入力バッファモジュール部５０−１および
第１の拡張出力バッファモジュール部６０−１のみを図
示し、第２乃至第Ｎの拡張入力バッファモジュール部５
０−２〜５０−Ｎおよび第２乃至第Ｎの拡張出力バッフ
ァモジュール部６０−２〜６０−Ｎの図示を省略してい
る。また、説明の簡略化のため、一つのサービスクラス
しか存在しない場合についての構成を示す。したがっ
て、第１の拡張入力バッファモジュール部５０−１は１
つのサービスクラスユニット５１のみを含み、第１の拡
張出力バッファモジュール部６０−１は１つのサービス
クラスユニット６１のみを含む。
おけるバックプレッシャー制御の模式図である。図８で
は第１の拡張入力バッファモジュール部５０−１および
第１の拡張出力バッファモジュール部６０−１のみを図
示し、第２乃至第Ｎの拡張入力バッファモジュール部５
０−２〜５０−Ｎおよび第２乃至第Ｎの拡張出力バッフ
ァモジュール部６０−２〜６０−Ｎの図示を省略してい
る。また、説明の簡略化のため、一つのサービスクラス
しか存在しない場合についての構成を示す。したがっ
て、第１の拡張入力バッファモジュール部５０−１は１
つのサービスクラスユニット５１のみを含み、第１の拡
張出力バッファモジュール部６０−１は１つのサービス
クラスユニット６１のみを含む。
【００４７】中核スイッチ部４０内において、出力ポー
ト７２（添字省略）毎に用意される中核スイッチキュー
４１（添字省略）のキュー長Ｑcsが第１のしきい値Ｑ
th(bpcs)を越えると、バッファプレッシャー発信部４４
は全ての拡張入力バッファモジュール部５０（添字省
略）に対して第１のバックプレッシャー信号（ＢＰ Ｃ
Ｓ）１０１を発信する。各拡張入力バッファモジュール
部５０では、第１のバックプレッシャー信号（ＢＰ Ｃ
Ｓ）１０１を受けたバックプレッシャー受信部５４は、
第１のバックプレッシャー信号（ＢＰ ＣＳ）１０１を
発信した出力ポート行きのセル送出を停止させる。尚、
複数のサービスクラスが混在する環境では、サービスク
ラス毎に第１のしきい値Ｑth(bpcs)を用意するか、ある
いは一つのバックプレッシャー信号（ＢＰ ＣＳ）１０
１を複数のサービスクラスに適用することで、多様なサ
ービスクラス品質要求に応じた制御が可能となる。
ト７２（添字省略）毎に用意される中核スイッチキュー
４１（添字省略）のキュー長Ｑcsが第１のしきい値Ｑ
th(bpcs)を越えると、バッファプレッシャー発信部４４
は全ての拡張入力バッファモジュール部５０（添字省
略）に対して第１のバックプレッシャー信号（ＢＰ Ｃ
Ｓ）１０１を発信する。各拡張入力バッファモジュール
部５０では、第１のバックプレッシャー信号（ＢＰ Ｃ
Ｓ）１０１を受けたバックプレッシャー受信部５４は、
第１のバックプレッシャー信号（ＢＰ ＣＳ）１０１を
発信した出力ポート行きのセル送出を停止させる。尚、
複数のサービスクラスが混在する環境では、サービスク
ラス毎に第１のしきい値Ｑth(bpcs)を用意するか、ある
いは一つのバックプレッシャー信号（ＢＰ ＣＳ）１０
１を複数のサービスクラスに適用することで、多様なサ
ービスクラス品質要求に応じた制御が可能となる。
【００４８】一方、拡張出力バッファモジュール部６０
（添字省略）において、全バッファ使用量Ｑoxb が第２
のしきい値Ｑth(bpoxb low) を越えた場合、バックプレ
ッシャー発信部６４は全ての拡張入力バッファモジュー
ル部５０に対して第２のバックプレッシャー信号（ＢＰ
ＯＸＢ ＬＯＷ）１０２を発信する。各拡張入力バッ
ファモジュール部５０では、第２のバックプレッシャー
信号（ＢＰ ＯＸＢ ＬＯＷ）１０２をバックプレッシャ
ー受信部５４は、第２のバックプレッシャー信号（ＢＰ
ＯＸＢ ＬＯＷ）１０２を発信した出力ポート行きの
セル送出を停止する。サービスクラス毎に第２のしきい
値Ｑth(bpoxb low) を用意するか、あるいは第２のバッ
クプレッシャー信号（ＢＰ ＯＸＢ ＬＯＷ）１０２を
適用させるサービスクラスを限定することで、多様なサ
ービスクラス品質要求に応じた制御が可能となる。
（添字省略）において、全バッファ使用量Ｑoxb が第２
のしきい値Ｑth(bpoxb low) を越えた場合、バックプレ
ッシャー発信部６４は全ての拡張入力バッファモジュー
ル部５０に対して第２のバックプレッシャー信号（ＢＰ
ＯＸＢ ＬＯＷ）１０２を発信する。各拡張入力バッ
ファモジュール部５０では、第２のバックプレッシャー
信号（ＢＰ ＯＸＢ ＬＯＷ）１０２をバックプレッシャ
ー受信部５４は、第２のバックプレッシャー信号（ＢＰ
ＯＸＢ ＬＯＷ）１０２を発信した出力ポート行きの
セル送出を停止する。サービスクラス毎に第２のしきい
値Ｑth(bpoxb low) を用意するか、あるいは第２のバッ
クプレッシャー信号（ＢＰ ＯＸＢ ＬＯＷ）１０２を
適用させるサービスクラスを限定することで、多様なサ
ービスクラス品質要求に応じた制御が可能となる。
【００４９】また、拡張出力バッファモジュール部６０
（添字省略）において、全バッファ使用量Ｑoxb が第３
のしきい値Ｑth(bpoxb high)を越えた場合、バックプレ
ッシャー発信部６４は前段に位置する中核スイッチ部４
０に対して第３のバックプレッシャー信号（ＢＰ ＯＸ
Ｂ ＨＩＧＨ）１０３を発信する。中核スイッチ部４０
では、第３のバックプレッシャー信号（ＢＰ ＯＸＢ
ＨＩＧＨ）１０３を受信したバックプレッシャー受信部
４５は、第３のバックプレッシャー信号（ＢＰ ＯＸＢ
ＨＩＧＨ）１０３を発信した後続の拡張出力バッファモ
ジュール部６０へのセル出力を停止させる。
（添字省略）において、全バッファ使用量Ｑoxb が第３
のしきい値Ｑth(bpoxb high)を越えた場合、バックプレ
ッシャー発信部６４は前段に位置する中核スイッチ部４
０に対して第３のバックプレッシャー信号（ＢＰ ＯＸ
Ｂ ＨＩＧＨ）１０３を発信する。中核スイッチ部４０
では、第３のバックプレッシャー信号（ＢＰ ＯＸＢ
ＨＩＧＨ）１０３を受信したバックプレッシャー受信部
４５は、第３のバックプレッシャー信号（ＢＰ ＯＸＢ
ＨＩＧＨ）１０３を発信した後続の拡張出力バッファモ
ジュール部６０へのセル出力を停止させる。
【００５０】以上説明したように、上記実施例によれ
ば、大容量の交換容量を保有するＡＴＭ交換機システム
を実現するために、低速回線インタフェースを時分割多
重バスに直接収容させる第１の従来のＡＴＭ交換機シス
テム（図２９）と、より高速なポートインタフェースを
直接収容させる本発明によるＡＴＭ交換機システムとで
は、明らかに本発明によるＡＴＭ交換機システムの方が
時分割多重バスに収容するインタフェース数が少ない。
その結果、ＬＳＩ実装上のピン数不足などの問題発生を
抑えることが可能である。
ば、大容量の交換容量を保有するＡＴＭ交換機システム
を実現するために、低速回線インタフェースを時分割多
重バスに直接収容させる第１の従来のＡＴＭ交換機シス
テム（図２９）と、より高速なポートインタフェースを
直接収容させる本発明によるＡＴＭ交換機システムとで
は、明らかに本発明によるＡＴＭ交換機システムの方が
時分割多重バスに収容するインタフェース数が少ない。
その結果、ＬＳＩ実装上のピン数不足などの問題発生を
抑えることが可能である。
【００５１】また、拡張入力バッファモジュール部５０
内の出力ポート対応キュー５８をサビースクラス毎に用
意し、セル廃棄を防ぐために中核スイッチ部４０や拡張
出力バッファモジュール部６０から発信される第１およ
び第２のバックプレッシャー信号１０１および１０３の
適用をサービスクラス対応に細分化することにより、セ
ル廃棄率や遅延に関して多様なサービスクラス品質を提
供することが可能となる。
内の出力ポート対応キュー５８をサビースクラス毎に用
意し、セル廃棄を防ぐために中核スイッチ部４０や拡張
出力バッファモジュール部６０から発信される第１およ
び第２のバックプレッシャー信号１０１および１０３の
適用をサービスクラス対応に細分化することにより、セ
ル廃棄率や遅延に関して多様なサービスクラス品質を提
供することが可能となる。
【００５２】図９は受付可能レートの計算環境を示す。
図９でも図８と同様に、第１の拡張入力バッファモジュ
ール部５０−１および第１の拡張出力バッファモジュー
ル部６０−１のみを図示し、説明の簡略化のため、一つ
のサービスクラスしか存在しない場合についての構成を
示す。
図９でも図８と同様に、第１の拡張入力バッファモジュ
ール部５０−１および第１の拡張出力バッファモジュー
ル部６０−１のみを図示し、説明の簡略化のため、一つ
のサービスクラスしか存在しない場合についての構成を
示す。
【００５３】各拡張出力バッファモジュール部６０（添
字省略）に設置される受付可能レート計算部６６は、全
ての拡張入力バッファモジュール部５０（添字省略）内
の出力ポート対応キュー５８のうち自らの収容されてい
る出力ポート行きの出力ポート対応キュー５８の仮想ス
イッチ内部キュー５８−３部分の集合体であるグローバ
ルキュー９０やその拡張出力バッファモジュール部６０
に収容している回線出力対応キュー６８のキュー長の時
間変化をサービスクラス別に観察し、その変化傾向に基
づいてキュー長が時間的に安定するような受付可能レー
トを定期的に算出する。各拡張出力バッファモジュール
部６０（添字省略）に設置される受付可能レート計算部
６６がグローバルキュー長を把握できるように、スイッ
チ内部だけで往来するスイッチ内部制御用セルを用意す
る。各拡張入力バッファモジュール部５０は出力ポート
対応キュー長を記述してスイッチ内部制御用セルを定期
的に送信する。スイッチ内部制御用セルを受信する拡張
出力バッファモジュール部６０では、スイッチ内部制御
用セルの内容から出力ポート宛てのグローバルキュー長
を復元する。
字省略）に設置される受付可能レート計算部６６は、全
ての拡張入力バッファモジュール部５０（添字省略）内
の出力ポート対応キュー５８のうち自らの収容されてい
る出力ポート行きの出力ポート対応キュー５８の仮想ス
イッチ内部キュー５８−３部分の集合体であるグローバ
ルキュー９０やその拡張出力バッファモジュール部６０
に収容している回線出力対応キュー６８のキュー長の時
間変化をサービスクラス別に観察し、その変化傾向に基
づいてキュー長が時間的に安定するような受付可能レー
トを定期的に算出する。各拡張出力バッファモジュール
部６０（添字省略）に設置される受付可能レート計算部
６６がグローバルキュー長を把握できるように、スイッ
チ内部だけで往来するスイッチ内部制御用セルを用意す
る。各拡張入力バッファモジュール部５０は出力ポート
対応キュー長を記述してスイッチ内部制御用セルを定期
的に送信する。スイッチ内部制御用セルを受信する拡張
出力バッファモジュール部６０では、スイッチ内部制御
用セルの内容から出力ポート宛てのグローバルキュー長
を復元する。
【００５４】拡張入力バッファモジュール部５０内の出
力ポート対応キュー５８のレート制御部５８−２への送
信レート設定は、受付可能レート計算部６６が受付可能
レートを計算する度に実行される。ある拡張入力バッフ
ァモジュール部５０内のポート番号ｉの出力ポートに対
応した出力ポート対応キュー５８のレート制御部５８−
２に設定される送信レートＲ［ｉ］は、ポート番号ｉの
出力ポートのグローバルキュー９０で計算される受付可
能レートＥＲg ［ｉ］とその出力ポート対応キュー５８
における現時点の総アクティブＶＣ数Ｎvc［ｉ］の積、
あるいはポート番号ｉの出力ポートが収容する各出力回
線対応キュー６８で計算される受付可能レートＥＲline
［ｉ，ｊ］（ｊは出力回線番号）とその出力ポート対応
キュー５８における出力回線毎のアクティブＶＣ数Ｎvc
［ｉ，ｊ］（ここでＮvc＝ΣＮvc［ｉ，ｊ］）の各積の
総和のうち、どちらか小さい方を設定する。すなわち、
送信レートＲ［ｉ］は下記の数式１で求められる。
力ポート対応キュー５８のレート制御部５８−２への送
信レート設定は、受付可能レート計算部６６が受付可能
レートを計算する度に実行される。ある拡張入力バッフ
ァモジュール部５０内のポート番号ｉの出力ポートに対
応した出力ポート対応キュー５８のレート制御部５８−
２に設定される送信レートＲ［ｉ］は、ポート番号ｉの
出力ポートのグローバルキュー９０で計算される受付可
能レートＥＲg ［ｉ］とその出力ポート対応キュー５８
における現時点の総アクティブＶＣ数Ｎvc［ｉ］の積、
あるいはポート番号ｉの出力ポートが収容する各出力回
線対応キュー６８で計算される受付可能レートＥＲline
［ｉ，ｊ］（ｊは出力回線番号）とその出力ポート対応
キュー５８における出力回線毎のアクティブＶＣ数Ｎvc
［ｉ，ｊ］（ここでＮvc＝ΣＮvc［ｉ，ｊ］）の各積の
総和のうち、どちらか小さい方を設定する。すなわち、
送信レートＲ［ｉ］は下記の数式１で求められる。
【００５５】
【数１】 アクティブＶＣ数は、バッファ占有量計数部５５が保有
する各出力ポート対応キュー５８におけるＶＣ毎のバッ
ファ占有量情報を参照して算出される。
する各出力ポート対応キュー５８におけるＶＣ毎のバッ
ファ占有量情報を参照して算出される。
【００５６】以上説明したように、上記実施例によれ
ば、入力レートが出力レートよりも大きく輻輳の発生す
る箇所であるグローバルキュー９０や拡張出力バッファ
モジュール部６０内の出力回線対応キュー６８におい
て、輻輳を発生することなく利用率を大きくとることが
可能な受付可能レートを計算し、拡張入力バッファモジ
ュール部５０内の出力ポート対応キュー５８を仮想ソー
スキュー５８−１と仮想スイッチ内部キュー５８−３の
二重構成として、仮想ソースキュー５８−１から仮想ス
イッチ内部キュー５８−３へのセル転送レートを、ＡＴ
Ｍ交換機システムの後方配置モジュールで計算される受
付可能レートに基づいて制御している。このことによ
り、ＡＴＭ交換機システムの内部輻輳を引き起こす大き
な要因であるトラヒック特性を明示しない不明瞭な入力
トラヒックに対して、それらを仮想ソースキュー５８−
１に一時保存してＡＴＭ交換機内部への実質的な流入を
制限することが可能である。また、内部輻輳の発生頻度
を抑えて内部輻輳によるサービスクラス間の干渉を取り
除くことが可能である。
ば、入力レートが出力レートよりも大きく輻輳の発生す
る箇所であるグローバルキュー９０や拡張出力バッファ
モジュール部６０内の出力回線対応キュー６８におい
て、輻輳を発生することなく利用率を大きくとることが
可能な受付可能レートを計算し、拡張入力バッファモジ
ュール部５０内の出力ポート対応キュー５８を仮想ソー
スキュー５８−１と仮想スイッチ内部キュー５８−３の
二重構成として、仮想ソースキュー５８−１から仮想ス
イッチ内部キュー５８−３へのセル転送レートを、ＡＴ
Ｍ交換機システムの後方配置モジュールで計算される受
付可能レートに基づいて制御している。このことによ
り、ＡＴＭ交換機システムの内部輻輳を引き起こす大き
な要因であるトラヒック特性を明示しない不明瞭な入力
トラヒックに対して、それらを仮想ソースキュー５８−
１に一時保存してＡＴＭ交換機内部への実質的な流入を
制限することが可能である。また、内部輻輳の発生頻度
を抑えて内部輻輳によるサービスクラス間の干渉を取り
除くことが可能である。
【００５７】また、出力ポート７２（添字省略）全体へ
のセル転送を制御することはできるが、その出力ポート
７２が収容する出力回線９３毎には制御できない拡張入
力バッファモジュール部５０の出力ポート対応キュー５
８に対して、対応する宛先出力ポートが収容する出力回
線対応キュー６８で計算される受付可能レートに、その
出力ポート対応キュー５８における出力回線毎のアクテ
ィブＶＣ数を乗じたものの総和をレート制御部５８−２
に設定することを全ての拡張入力バッファモジュール部
５０で行っている。このことにより、拡張入力バッファ
モジュール部５０間で同一出力回線行きのＶＣ数にばら
つきがある場合でも、各拡張入力バッファモジュール部
５０が出力回線毎ＶＣ数を考慮して送信レートを自律的
に決定するので、同一出力回線行きのＶＣ間で均等なス
ループットを保証することが可能である。
のセル転送を制御することはできるが、その出力ポート
７２が収容する出力回線９３毎には制御できない拡張入
力バッファモジュール部５０の出力ポート対応キュー５
８に対して、対応する宛先出力ポートが収容する出力回
線対応キュー６８で計算される受付可能レートに、その
出力ポート対応キュー５８における出力回線毎のアクテ
ィブＶＣ数を乗じたものの総和をレート制御部５８−２
に設定することを全ての拡張入力バッファモジュール部
５０で行っている。このことにより、拡張入力バッファ
モジュール部５０間で同一出力回線行きのＶＣ数にばら
つきがある場合でも、各拡張入力バッファモジュール部
５０が出力回線毎ＶＣ数を考慮して送信レートを自律的
に決定するので、同一出力回線行きのＶＣ間で均等なス
ループットを保証することが可能である。
【００５８】次に、ＡＴＭセルとパケットとの関係につ
いて説明する。周知のように、通信プロトコルは階層的
になっていて、各層はそれぞれが識別可能な情報ブロッ
クを下層に落としこみ、伝達を依頼する。一番上位のプ
ロトコル層がアプリケーション層であり、下位側のプロ
トコル層にＡＴＭ層があって、アプリケーション層とＡ
ＴＭ層との間の種々の中間プロトコル層が存在する。
いて説明する。周知のように、通信プロトコルは階層的
になっていて、各層はそれぞれが識別可能な情報ブロッ
クを下層に落としこみ、伝達を依頼する。一番上位のプ
ロトコル層がアプリケーション層であり、下位側のプロ
トコル層にＡＴＭ層があって、アプリケーション層とＡ
ＴＭ層との間の種々の中間プロトコル層が存在する。
【００５９】まず、アプリケーション層が伝達要求を発
生し、そのデータを下層の中間プロトコル層に渡す。中
間プロトコル層は、その層における特殊処理（セグメン
トヘッダ／トレーラ付加）した後、それをＡＴＭ層に渡
す。ＡＴＭ層は、落ちてきた中間プロトコル層の情報ブ
ロックをＡＴＭセルと呼ばれる固定長（５３バイト）に
分割して、それぞれのＡＴＭセルの伝送を試みる。ここ
で、中間プロトコル層の情報ブロックがパケットに相当
する。したがって、パケットは複数個のＡＴＭセルに分
割される。換言すれば、パケットは複数個のＡＴＭセル
から構成される。
生し、そのデータを下層の中間プロトコル層に渡す。中
間プロトコル層は、その層における特殊処理（セグメン
トヘッダ／トレーラ付加）した後、それをＡＴＭ層に渡
す。ＡＴＭ層は、落ちてきた中間プロトコル層の情報ブ
ロックをＡＴＭセルと呼ばれる固定長（５３バイト）に
分割して、それぞれのＡＴＭセルの伝送を試みる。ここ
で、中間プロトコル層の情報ブロックがパケットに相当
する。したがって、パケットは複数個のＡＴＭセルに分
割される。換言すれば、パケットは複数個のＡＴＭセル
から構成される。
【００６０】上位のプロトコル層にしてみれば、パケッ
ト単位で処理を行うので、それを構成するＡＴＭセルの
内何個落ちたとかには無関心である。要は、パケット丸
ごと伝達されるかされないかが、上位のプロトコル層に
とって重要である。パケット選択廃棄は、個々のセル情
報から同一のパケットに所属するセル群を識別し、パケ
ット単位でセル廃棄を行なう手法である。
ト単位で処理を行うので、それを構成するＡＴＭセルの
内何個落ちたとかには無関心である。要は、パケット丸
ごと伝達されるかされないかが、上位のプロトコル層に
とって重要である。パケット選択廃棄は、個々のセル情
報から同一のパケットに所属するセル群を識別し、パケ
ット単位でセル廃棄を行なう手法である。
【００６１】次に、図１０を参照して、拡張入力バッフ
ァモジュール部５０（添字省略）内のパケット受付制御
部５６によるパケット選択廃棄の処理について説明す
る。パケット受付制御部５６は、パケットの先頭セル
が、ある拡張入力バッファモジュール部５０内のポート
番号ｉの出力ポートに対応した出力ポート対応キュー５
８に到着する（ステップＦ１）と、キュー全体に対して
設定された固定しきい値Ｑth、ポート番号ｉの出力ポー
ト７２−ｉに収容される各出力回線毎の受付可能レート
ＥＲline［ｉ，ｊ］（ｊは出力回線番号）、およびその
出力ポート対応キュー５８における出力回線毎のアクテ
ィブＶＣ数Ｎvc［ｉ，ｊ］から、下記の数式２のよう
に、しきい値Ｑth(line)を計算する（ステップＦ２）。
ァモジュール部５０（添字省略）内のパケット受付制御
部５６によるパケット選択廃棄の処理について説明す
る。パケット受付制御部５６は、パケットの先頭セル
が、ある拡張入力バッファモジュール部５０内のポート
番号ｉの出力ポートに対応した出力ポート対応キュー５
８に到着する（ステップＦ１）と、キュー全体に対して
設定された固定しきい値Ｑth、ポート番号ｉの出力ポー
ト７２−ｉに収容される各出力回線毎の受付可能レート
ＥＲline［ｉ，ｊ］（ｊは出力回線番号）、およびその
出力ポート対応キュー５８における出力回線毎のアクテ
ィブＶＣ数Ｎvc［ｉ，ｊ］から、下記の数式２のよう
に、しきい値Ｑth(line)を計算する（ステップＦ２）。
【００６２】
【数２】 ここで、Ａはパケットの宛先出力回線番号である。パケ
ット受付制御部５６は、バッファ占有量計数部５５にポ
ート番号ｉに出力ポートに対応して出力ポート対応キュ
ー５８における出力回線毎の占有量Ｑline［ｉ，ｊ］
（ｊは出力回線番号）を計数させておき（ステップＦ
３）、パケットの宛先出力回線Ａによる占有量Ｑ
line［ｉ，Ａ］としきい値Ｑth(line)とを比較する（ス
テップＦ４）。もし占有量Ｑline［ｉ，Ａ］がしきい値
Ｑth(line)よりも小さいならば（Ｑline［ｉ，Ａ］＜Ｑ
th(line)）、パケット受付制御部５６はそのままパケッ
トを受信する（ステップＦ９）。一方、もし占有量Ｑ
line［ｉ，Ａ］がしきい値Ｑth(line)以上ならば（Ｑ
line［ｉ，Ａ］≧Ｑth(line)）、パケット受付制御部５
６は、しきい値Ｑth(line)とポート番号ｉの出力ポート
７２−ｉに対応した出力ポート対応キュー５８における
出力回線Ａ行きのアクティブＶＣ数ＶＣ数Ｎvc［ｉ，
Ａ］と所定の係数Ｋとから、下記の数式３のように、し
きい値Ｑth(vc)を計算する（ステップＦ５）。
ット受付制御部５６は、バッファ占有量計数部５５にポ
ート番号ｉに出力ポートに対応して出力ポート対応キュ
ー５８における出力回線毎の占有量Ｑline［ｉ，ｊ］
（ｊは出力回線番号）を計数させておき（ステップＦ
３）、パケットの宛先出力回線Ａによる占有量Ｑ
line［ｉ，Ａ］としきい値Ｑth(line)とを比較する（ス
テップＦ４）。もし占有量Ｑline［ｉ，Ａ］がしきい値
Ｑth(line)よりも小さいならば（Ｑline［ｉ，Ａ］＜Ｑ
th(line)）、パケット受付制御部５６はそのままパケッ
トを受信する（ステップＦ９）。一方、もし占有量Ｑ
line［ｉ，Ａ］がしきい値Ｑth(line)以上ならば（Ｑ
line［ｉ，Ａ］≧Ｑth(line)）、パケット受付制御部５
６は、しきい値Ｑth(line)とポート番号ｉの出力ポート
７２−ｉに対応した出力ポート対応キュー５８における
出力回線Ａ行きのアクティブＶＣ数ＶＣ数Ｎvc［ｉ，
Ａ］と所定の係数Ｋとから、下記の数式３のように、し
きい値Ｑth(vc)を計算する（ステップＦ５）。
【００６３】
【数３】 ここで、Ｋは制御パラメータで、交換機管理者が自由に
設定できるものである。パケット受付制御部５６は、バ
ッファ占有量計数部５５にそのパケットの所属ＶＣによ
る占有量Ｑvcを計数させ（ステップＦ６）、占有量Ｑvc
としきい値Ｑth(vc)とを比較する（ステップＦ７）。も
し占有量Ｑvcがしきい値Ｑth(vc)よりも小さいならば
（Ｑvc＜Ｑth(vc)）、パケット受付制御部５６はそのま
まパケットを受信する（ステップＦ９）。一方、もし占
有量Ｑvcがしきい値Ｑth(vc)以上ならば（Ｑvc≧Ｑ
th(vc)）、パケット受付制御部５６はそのパケットを廃
棄する（ステップＦ８）。
設定できるものである。パケット受付制御部５６は、バ
ッファ占有量計数部５５にそのパケットの所属ＶＣによ
る占有量Ｑvcを計数させ（ステップＦ６）、占有量Ｑvc
としきい値Ｑth(vc)とを比較する（ステップＦ７）。も
し占有量Ｑvcがしきい値Ｑth(vc)よりも小さいならば
（Ｑvc＜Ｑth(vc)）、パケット受付制御部５６はそのま
まパケットを受信する（ステップＦ９）。一方、もし占
有量Ｑvcがしきい値Ｑth(vc)以上ならば（Ｑvc≧Ｑ
th(vc)）、パケット受付制御部５６はそのパケットを廃
棄する（ステップＦ８）。
【００６４】以上説明したように、上記実施例では、拡
張入力バッファモジュール部５０内の出力ポート対応キ
ュー５８に到着するパケットの受信可否を、出力ポート
対応キュー５８の対応する出力ポートが収容する出力回
線対応キュー６８で計算される受付可能レートに、その
出力ポート対応キュー５８における出力回線毎のアクテ
ィブＶＣ数を乗じたものの総和のうちパケットの宛先出
力回線相当分が占める割合を考慮して算出するしきい値
と宛先出力回線によるバッファ占有量とを比較して決め
ている。このことにより、出力ポート対応キュー５８内
部の出力回線毎のバッファ占有量をレート制御部５８−
２に割り当てるレートの出力回線毎の比率と同一にする
ことが可能である。これは、出力回線９３を一切区別で
きない出力ポート対応キュー５８において、指定された
転送レートの出力回線比に応じて転送レートを制御する
のと同等の効果をもたらす。
張入力バッファモジュール部５０内の出力ポート対応キ
ュー５８に到着するパケットの受信可否を、出力ポート
対応キュー５８の対応する出力ポートが収容する出力回
線対応キュー６８で計算される受付可能レートに、その
出力ポート対応キュー５８における出力回線毎のアクテ
ィブＶＣ数を乗じたものの総和のうちパケットの宛先出
力回線相当分が占める割合を考慮して算出するしきい値
と宛先出力回線によるバッファ占有量とを比較して決め
ている。このことにより、出力ポート対応キュー５８内
部の出力回線毎のバッファ占有量をレート制御部５８−
２に割り当てるレートの出力回線毎の比率と同一にする
ことが可能である。これは、出力回線９３を一切区別で
きない出力ポート対応キュー５８において、指定された
転送レートの出力回線比に応じて転送レートを制御する
のと同等の効果をもたらす。
【００６５】さらに、パケットの受信可否を決定するさ
らなる条件として、パケットの所属するＶＣによるバッ
ファ占有量と比較するしきい値として、宛先出力回線用
に算出されたしきい値をその出力回線宛のアクティブＶ
Ｃ数で除算した値を用いることにより、同一出力回線を
経由する複数のＶＣ間で公平なスループットを達成する
ことが可能である。
らなる条件として、パケットの所属するＶＣによるバッ
ファ占有量と比較するしきい値として、宛先出力回線用
に算出されたしきい値をその出力回線宛のアクティブＶ
Ｃ数で除算した値を用いることにより、同一出力回線を
経由する複数のＶＣ間で公平なスループットを達成する
ことが可能である。
【００６６】次に、拡張入力バッファモジュール部５０
内のＲＭセル処理部５７および拡張出力バッファモジュ
ール部６０内のＲＭセル処理部６７におけるＲＭセル処
理について説明する。
内のＲＭセル処理部５７および拡張出力バッファモジュ
ール部６０内のＲＭセル処理部６７におけるＲＭセル処
理について説明する。
【００６７】バックワードＲＭセルが拡張入力バッファ
モジュール部５０に到着すると、そのバックワードＲＭ
セルに対するフォワードＲＭセルはその拡張入力バッフ
ァモジュール部５０と対をなす拡張出力バッファモジュ
ール部６０を通過するはずなので、ＲＭセル処理部５７
は、対の拡張出力バッファモジュール部６０の受付可能
レート計算部６６から、その拡張出力バッファモジュー
ル部６０宛のグローバルキュー９０で計算される受付可
能レートとフォワードＲＭセルが経由する出力回線対応
キュー６８で計算される受付可能レートとをもらいう
け、このうち小さいほうの値をバックワードＲＭセルに
書き込む。また、フォワートＲＭセルが拡張入力バッフ
ァモジュール部５０に到着すると、ＲＭセル処理部５７
は、そのフォワードＲＭセルが格納されるＡＢＲクラス
の出力ポート対応キュー５８の仮想スイッチ内部キュー
５８−３の仮想スイッチ内部キュー長をフォワードＲＭ
セルに書き込む。フォワードＲＭセルが拡張出力バッフ
ァモジュール部６０に到着するときには、ＲＭセル処理
部６７がフォワードＲＭセル内に書き込まれた仮想スイ
ッチ内部キュー長を読み取り、その出力ポート宛のグロ
ーバルキュー長を復元する。
モジュール部５０に到着すると、そのバックワードＲＭ
セルに対するフォワードＲＭセルはその拡張入力バッフ
ァモジュール部５０と対をなす拡張出力バッファモジュ
ール部６０を通過するはずなので、ＲＭセル処理部５７
は、対の拡張出力バッファモジュール部６０の受付可能
レート計算部６６から、その拡張出力バッファモジュー
ル部６０宛のグローバルキュー９０で計算される受付可
能レートとフォワードＲＭセルが経由する出力回線対応
キュー６８で計算される受付可能レートとをもらいう
け、このうち小さいほうの値をバックワードＲＭセルに
書き込む。また、フォワートＲＭセルが拡張入力バッフ
ァモジュール部５０に到着すると、ＲＭセル処理部５７
は、そのフォワードＲＭセルが格納されるＡＢＲクラス
の出力ポート対応キュー５８の仮想スイッチ内部キュー
５８−３の仮想スイッチ内部キュー長をフォワードＲＭ
セルに書き込む。フォワードＲＭセルが拡張出力バッフ
ァモジュール部６０に到着するときには、ＲＭセル処理
部６７がフォワードＲＭセル内に書き込まれた仮想スイ
ッチ内部キュー長を読み取り、その出力ポート宛のグロ
ーバルキュー長を復元する。
【００６８】以上説明したように、上記実施例では、入
力レートが出力レートより大きいために輻輳の発生する
中核スイッチ部４０内の中核スイッチキュー４１（添字
省略）のキュー長と拡張出力バッファモジュール部６０
内の出力回線対応キュー６８のキュー長とから受付可能
レート計算部６６が受付可能レートを計算して、それを
ＡＢＲクラスのトラヒックを発生する送信端末に通知／
反映させる。このことにより、ＡＴＭ交換機システム内
部でＡＢＲクラスのトラヒックによる輻輳が発生するの
を抑えることが可能である。また、受付可能レート計算
部６６は、グローバルキュー９０における受付可能レー
トを計算するために、グローバルキュー長の時間変化を
把握しなければならず、各拡張入力バッファモジュール
部５０は仮想スイッチ内部キュー５８−３の仮想スイッ
チ内部キュー長を拡張出力バッファモジュール部６０内
の受付可能レート計算部６６に知らせる必要がある。Ａ
ＢＲクラスのグローバルキューに限っては、各拡張入力
バッファモジュール部５０を通過するフォワードＲＭセ
ルに仮想スイッチ内部キュー長を書き込み、それを拡張
出力バッファモジュール部６０側で読み取ってグローバ
ルキュー長を復元するようにすることにより、余計な信
号線や情報運搬セルを用意しなくてすむ。
力レートが出力レートより大きいために輻輳の発生する
中核スイッチ部４０内の中核スイッチキュー４１（添字
省略）のキュー長と拡張出力バッファモジュール部６０
内の出力回線対応キュー６８のキュー長とから受付可能
レート計算部６６が受付可能レートを計算して、それを
ＡＢＲクラスのトラヒックを発生する送信端末に通知／
反映させる。このことにより、ＡＴＭ交換機システム内
部でＡＢＲクラスのトラヒックによる輻輳が発生するの
を抑えることが可能である。また、受付可能レート計算
部６６は、グローバルキュー９０における受付可能レー
トを計算するために、グローバルキュー長の時間変化を
把握しなければならず、各拡張入力バッファモジュール
部５０は仮想スイッチ内部キュー５８−３の仮想スイッ
チ内部キュー長を拡張出力バッファモジュール部６０内
の受付可能レート計算部６６に知らせる必要がある。Ａ
ＢＲクラスのグローバルキューに限っては、各拡張入力
バッファモジュール部５０を通過するフォワードＲＭセ
ルに仮想スイッチ内部キュー長を書き込み、それを拡張
出力バッファモジュール部６０側で読み取ってグローバ
ルキュー長を復元するようにすることにより、余計な信
号線や情報運搬セルを用意しなくてすむ。
【００６９】次に具体的なケースについて、図１１乃至
図２８を参照して説明する。図１１乃至図２８において
はＮが２の場合を図示している。
図２８を参照して説明する。図１１乃至図２８において
はＮが２の場合を図示している。
【００７０】図１１乃至図２２においては、ポート／回
線数が２／８で、ＣＢＲ／ＶＢＲ／ＡＢＲ／ＵＢＲクラ
スの４サービスクラスを提供可能な本発明によるＡＴＭ
交換機システムにおいて、中核スイッチ部４０からＣＢ
Ｒ／ＶＢＲ／ＡＢＲ／ＵＢＲクラスを停止させるための
第１のバックプレッシャー信号（ＢＰ ＣＳ）を発信す
るための第１のしきい値Ｑth(bpcs)は、それぞれ８０／
６０／４０／２０セルとし、拡張出力バッファモジュー
ル部６０（添字省略）から第２のバックプレッシャー信
号（ＢＰ ＯＸＢ ＬＯＷ）および第３のバックプレッ
シャー信号（ＢＰ ＯＸＢ ＨＩＧＨ）を発信させるた
めの第２および第３のしきい値Ｑth(bpo xb low) および
Ｑth(bpoxb high)はそれぞれ８０００セルおよび８１０
０セルとする。なお、第２のバックプレッシャー信号
（ＢＰ ＯＸＢ ＬＯＷ）により送出を止められるサー
ビスクラスはＵＢＲのみとする。
線数が２／８で、ＣＢＲ／ＶＢＲ／ＡＢＲ／ＵＢＲクラ
スの４サービスクラスを提供可能な本発明によるＡＴＭ
交換機システムにおいて、中核スイッチ部４０からＣＢ
Ｒ／ＶＢＲ／ＡＢＲ／ＵＢＲクラスを停止させるための
第１のバックプレッシャー信号（ＢＰ ＣＳ）を発信す
るための第１のしきい値Ｑth(bpcs)は、それぞれ８０／
６０／４０／２０セルとし、拡張出力バッファモジュー
ル部６０（添字省略）から第２のバックプレッシャー信
号（ＢＰ ＯＸＢ ＬＯＷ）および第３のバックプレッ
シャー信号（ＢＰ ＯＸＢ ＨＩＧＨ）を発信させるた
めの第２および第３のしきい値Ｑth(bpo xb low) および
Ｑth(bpoxb high)はそれぞれ８０００セルおよび８１０
０セルとする。なお、第２のバックプレッシャー信号
（ＢＰ ＯＸＢ ＬＯＷ）により送出を止められるサー
ビスクラスはＵＢＲのみとする。
【００７１】最初に、図１１乃至図１６を参照して、入
出力回線間でＡＴＭセルをスイッチングするときの処理
手順について説明する。図１１乃至図１６は、本発明に
よるＡＴＭ交換機システムにおいて、第１の拡張入力バ
ッファモジュール部５０−１の第１の入力回線９１（＃
１）と第２の拡張出力バッファモジュール部６０−２の
第４の出力回線９３（＃４）との間にＵＢＲクラスのＶ
Ｃが張られている状態を示している。第１の拡張入力バ
ッファモジュール部５０−１の第１の入力回線９１（＃
１）と第２の拡張出力バッファモジュール部６０−２の
第４の出力回線９３（＃４）との間に設定されたＵＢＲ
クラスのＶＣ１に属するＡＴＭセル３００に対して入出
力回線間スイッチングする様子を説明する。
出力回線間でＡＴＭセルをスイッチングするときの処理
手順について説明する。図１１乃至図１６は、本発明に
よるＡＴＭ交換機システムにおいて、第１の拡張入力バ
ッファモジュール部５０−１の第１の入力回線９１（＃
１）と第２の拡張出力バッファモジュール部６０−２の
第４の出力回線９３（＃４）との間にＵＢＲクラスのＶ
Ｃが張られている状態を示している。第１の拡張入力バ
ッファモジュール部５０−１の第１の入力回線９１（＃
１）と第２の拡張出力バッファモジュール部６０−２の
第４の出力回線９３（＃４）との間に設定されたＵＢＲ
クラスのＶＣ１に属するＡＴＭセル３００に対して入出
力回線間スイッチングする様子を説明する。
【００７２】図１１は上記ＶＣ１がＡＴＭセル＃ＶＣ１
が第１の拡張入力バッファモジュール部５０−１に到着
したときの状態を示す。
が第１の拡張入力バッファモジュール部５０−１に到着
したときの状態を示す。
【００７３】まず、図１２に示すように、クラス／ポー
ト別分離器５２は、そのＡＴＭセル３００のコネクショ
ン情報を参照して宛先出力ポートおよびサービスクラス
種別がそれぞれ第２の出力ポート７２−２およびＵＢＲ
クラスであることを認識し、そのＡＴＭセル３００をＵ
ＢＲクラス用の出力ポート７２−２宛の出力ポート対応
キュー５８の仮想ソースキュー５８−１に格納する。
ト別分離器５２は、そのＡＴＭセル３００のコネクショ
ン情報を参照して宛先出力ポートおよびサービスクラス
種別がそれぞれ第２の出力ポート７２−２およびＵＢＲ
クラスであることを認識し、そのＡＴＭセル３００をＵ
ＢＲクラス用の出力ポート７２−２宛の出力ポート対応
キュー５８の仮想ソースキュー５８−１に格納する。
【００７４】次に、図１３に示すように、現時点でレー
ト制御部５８−２に設定されている転送レート値は１０
０Ｍｂｐｓであるので、仮想ソースキュー５８−１から
仮想スイッチ内部キュー５８−３へのセル転送が１００
Ｍｂｐｓ程度になるように制御された上でＡＴＭセル３
００は仮想スイッチ内部キュー５８−３に送られる。Ａ
ＴＭセル３００よりも前に格納されたＡＴＭセルから順
に仮想スイッチ内部キュー５８−３から送出されてい
き、ＡＴＭセル３００が仮想スイッチ内部キュー５８−
３の先頭に達する。
ト制御部５８−２に設定されている転送レート値は１０
０Ｍｂｐｓであるので、仮想ソースキュー５８−１から
仮想スイッチ内部キュー５８−３へのセル転送が１００
Ｍｂｐｓ程度になるように制御された上でＡＴＭセル３
００は仮想スイッチ内部キュー５８−３に送られる。Ａ
ＴＭセル３００よりも前に格納されたＡＴＭセルから順
に仮想スイッチ内部キュー５８−３から送出されてい
き、ＡＴＭセル３００が仮想スイッチ内部キュー５８−
３の先頭に達する。
【００７５】ここで、図１４に示すように、パックプレ
ッシャー受信部５４の保有するバックプレッシャー状況
３０１を参照すると、第２の出力ポート７２−２の第２
の中核スイッチキュー４１−２からのＵＢＲクラスに適
用される第１のバックプレッシャー信号（ＢＰ ＣＳ）
１０１や第２の拡張出力バッファモジュール部６０−２
からの第２のバックプレッシャー信号（ＢＰ ＯＸＢ
ＬＯＷ）１０２を受けていないので（バックプレッシャ
ー状況３０１中の“ＯＮ”は受信していることを、“Ｏ
ＦＦ”は受信してないことを表わす）、ＵＢＲクラス用
の回転優先制御部５９が第２の出力ポート７２−２宛の
出力ポート対応キュー５８を選択し、かつクラス間優先
制御部５３がＵＢＲクラスを選択したとき、ＡＴＭセル
３００は仮想スイッチ内部キュー５８−３から取り出さ
れて、第１の入力ポート７１−１および時分割多重バス
４２を経由して第２の出力ポート７２−２に対応した第
２の中核スイッチキュー４１−２に格納される。ＡＴＭ
セル３００よりも前に格納されたＡＴＭセルから順に第
２の中核スイッチキュー４１−２から送出されていき、
ＡＴＭセル３００が第２の中核スイッチキュー４１−２
の先頭に達する。
ッシャー受信部５４の保有するバックプレッシャー状況
３０１を参照すると、第２の出力ポート７２−２の第２
の中核スイッチキュー４１−２からのＵＢＲクラスに適
用される第１のバックプレッシャー信号（ＢＰ ＣＳ）
１０１や第２の拡張出力バッファモジュール部６０−２
からの第２のバックプレッシャー信号（ＢＰ ＯＸＢ
ＬＯＷ）１０２を受けていないので（バックプレッシャ
ー状況３０１中の“ＯＮ”は受信していることを、“Ｏ
ＦＦ”は受信してないことを表わす）、ＵＢＲクラス用
の回転優先制御部５９が第２の出力ポート７２−２宛の
出力ポート対応キュー５８を選択し、かつクラス間優先
制御部５３がＵＢＲクラスを選択したとき、ＡＴＭセル
３００は仮想スイッチ内部キュー５８−３から取り出さ
れて、第１の入力ポート７１−１および時分割多重バス
４２を経由して第２の出力ポート７２−２に対応した第
２の中核スイッチキュー４１−２に格納される。ＡＴＭ
セル３００よりも前に格納されたＡＴＭセルから順に第
２の中核スイッチキュー４１−２から送出されていき、
ＡＴＭセル３００が第２の中核スイッチキュー４１−２
の先頭に達する。
【００７６】ここで、図１５に示すように、バックプレ
ッシャー受信部４５の保有するバックプレッシャー受信
状況３０２を参照すると、第２の出力ポート７２−２の
第２の拡張出力バッファモジュール部６０−２からの第
３のバックプレッシャー信号（ＢＰ ＯＸＢ ＨＩＧ
Ｈ）を受けていないので、ＡＴＭセル３００は第２の中
核スイッチキュー４１−２から第２の出力ポート７２−
２に送出され、後続の第２の拡張出力バッファモジュー
ル部６０−２に送られる。第２の拡張出力バッファモジ
ュール部６０−２では、クラス／回線別分離器６２はそ
のＡＴＭセル３００のコネクション情報を参照して、宛
先出力回線とサービスクラス種別がそれぞれ第４の出力
回線９３（＃４）、ＵＢＲクラスであること認識し、そ
のＡＴＭセル３００をＵＢＲクラス用の第４の出力回線
９３（＃４）宛の出力回線対応キュー６８に格納する。
ＡＴＭセル３００よりも前に格納されたＡＴＭセルから
順に出力回線対応キュー６８から送出されていき、ＡＴ
Ｍセル３００が出力回線対応キュー６８の先頭に達す
る。
ッシャー受信部４５の保有するバックプレッシャー受信
状況３０２を参照すると、第２の出力ポート７２−２の
第２の拡張出力バッファモジュール部６０−２からの第
３のバックプレッシャー信号（ＢＰ ＯＸＢ ＨＩＧ
Ｈ）を受けていないので、ＡＴＭセル３００は第２の中
核スイッチキュー４１−２から第２の出力ポート７２−
２に送出され、後続の第２の拡張出力バッファモジュー
ル部６０−２に送られる。第２の拡張出力バッファモジ
ュール部６０−２では、クラス／回線別分離器６２はそ
のＡＴＭセル３００のコネクション情報を参照して、宛
先出力回線とサービスクラス種別がそれぞれ第４の出力
回線９３（＃４）、ＵＢＲクラスであること認識し、そ
のＡＴＭセル３００をＵＢＲクラス用の第４の出力回線
９３（＃４）宛の出力回線対応キュー６８に格納する。
ＡＴＭセル３００よりも前に格納されたＡＴＭセルから
順に出力回線対応キュー６８から送出されていき、ＡＴ
Ｍセル３００が出力回線対応キュー６８の先頭に達す
る。
【００７７】ここで、図１６に示すように、第４の出力
回線９３（＃４）用のクラス間優先制御部６３がＵＢＲ
クラスを選択すると、その先頭セルは第４の出力回線９
３（＃４）に送出される。
回線９３（＃４）用のクラス間優先制御部６３がＵＢＲ
クラスを選択すると、その先頭セルは第４の出力回線９
３（＃４）に送出される。
【００７８】次に、図１７および図１８を参照して、中
核スイッチキュー長が第１のパックプレッシャー信号
（ＢＰ ＣＳ）発生用しきい値以下である時に、複数の
ＡＴＭセルが同時に到着したときの処理手順について説
明する。図１７は、第２の出力ポート７２−２用の第２
の中核スイッチキュー４１−２の中核スイッチキュー長
ＱcsがＵＢＲクラス停止用の第１のバックプレッシャー
信号（ＢＰ ＣＳ）１０１を発信するための第１のしき
い値Ｑth(bpcs)（＝２０セル）以下である時に、複数の
ＡＴＭセル３００が第２の出力ポート７２−２用の第２
の中核スイッチキュー４１−２に同時に到着したときの
状態を示している。このＡＴＭセル３００を格納するこ
とで、第２の中核スイッチキュー４１−２の中核スイッ
チキュー長Ｑcsが第１のしきい値Ｑth(bpcs)を越えてし
まう。そこで、図１８に示すように、バックプレッシャ
ー発信部４４は、このポート行きのＵＢＲクラスセルを
送信停止させるための第１のバックプレッシャー信号
（ＢＰ ＣＳ）１０１を全ての拡張入力バッファモジュ
ール部５０−１および５０−２に対して発信する。各拡
張入力バッファモジュール部５０−１および５０−２で
は、バックプレッシャー受信部５４がこの第１のバック
プレッシャー信号（ＢＰ ＣＳ）１０１を受信すると、
第２の出力ポート７２−２行きのＵＢＲララスセルの送
信を停止する。
核スイッチキュー長が第１のパックプレッシャー信号
（ＢＰ ＣＳ）発生用しきい値以下である時に、複数の
ＡＴＭセルが同時に到着したときの処理手順について説
明する。図１７は、第２の出力ポート７２−２用の第２
の中核スイッチキュー４１−２の中核スイッチキュー長
ＱcsがＵＢＲクラス停止用の第１のバックプレッシャー
信号（ＢＰ ＣＳ）１０１を発信するための第１のしき
い値Ｑth(bpcs)（＝２０セル）以下である時に、複数の
ＡＴＭセル３００が第２の出力ポート７２−２用の第２
の中核スイッチキュー４１−２に同時に到着したときの
状態を示している。このＡＴＭセル３００を格納するこ
とで、第２の中核スイッチキュー４１−２の中核スイッ
チキュー長Ｑcsが第１のしきい値Ｑth(bpcs)を越えてし
まう。そこで、図１８に示すように、バックプレッシャ
ー発信部４４は、このポート行きのＵＢＲクラスセルを
送信停止させるための第１のバックプレッシャー信号
（ＢＰ ＣＳ）１０１を全ての拡張入力バッファモジュ
ール部５０−１および５０−２に対して発信する。各拡
張入力バッファモジュール部５０−１および５０−２で
は、バックプレッシャー受信部５４がこの第１のバック
プレッシャー信号（ＢＰ ＣＳ）１０１を受信すると、
第２の出力ポート７２−２行きのＵＢＲララスセルの送
信を停止する。
【００７９】同様に、中核スイッチキュー長Ｑcsが各サ
ービスクラス対応のしきい値Ｑth(bpcs)を越える場合に
は、その中核スイッチキュー宛の該当するサービスクラ
スのセル送信を停止するための第１のバックプレッシャ
ー信号（ＢＰ ＣＳ）１０１を全ての拡張入力バッファ
モジュール部５０−１および５０−２に対して発信す
る。本実施例では、各サービスクラス毎に適用する個別
のバックプレッシャー信号（ＢＰ ＣＳ）を用意した
が、一本の第１のバックプレッシャー信号（ＢＰ ＣＳ）
を複数のサービスクラスに適用させるように構成するこ
とも可能である。
ービスクラス対応のしきい値Ｑth(bpcs)を越える場合に
は、その中核スイッチキュー宛の該当するサービスクラ
スのセル送信を停止するための第１のバックプレッシャ
ー信号（ＢＰ ＣＳ）１０１を全ての拡張入力バッファ
モジュール部５０−１および５０−２に対して発信す
る。本実施例では、各サービスクラス毎に適用する個別
のバックプレッシャー信号（ＢＰ ＣＳ）を用意した
が、一本の第１のバックプレッシャー信号（ＢＰ ＣＳ）
を複数のサービスクラスに適用させるように構成するこ
とも可能である。
【００８０】図１９および図２０を参照して、拡張出力
バッファモジュール部６０のバッファ占有量が第２のバ
ックプレッシャー信号（ＢＰ ＯＸＢ ＬＯＷ）発生用
しきい値以下である時に、ＡＴＭセルが到着したときの
処理手順について説明する。図１９は第２の拡張出力バ
ッファモジュール部６０−２のバッファ占有量Ｑobxが
７９９９セルである時に、ＡＴＭセル３００が第２の拡
張出力バッファモジュール部６０−２に到着したときの
状態を示している。このＡＴＭセル３００を格納するこ
とで、バッファ占有量Ｑobx が第２のバックプレッシャ
ー信号（ＢＰ ＯＸＢ ＬＯＷ）１０２を発信するための
第２のしきい値Ｑth(bpoxb low) （＝８０００セル）以
上になってしまう。そこで、図２０に示すように、第２
の拡張出力バッファモジュール部６０−２では、バック
プレッシャー発信部６４は第２のバックプレッシャー信
号（ＢＰ ＯＸＢ ＬＯＷ）１０２を全ての拡張入力バ
ッファモジュール部５０−１および５０−２に対して発
信する。各拡張入力バッファモジュール部５０−１およ
び５０−２では、バックプレッシャ−受信部５４はこの
第２のバックプレッシャー信号（ＢＰ ＯＸＢ ＬＯ
Ｗ）１０２を受信すると、第２の出力ポート７２−２行
きＵＢＲクラスセルの送信を停止する。
バッファモジュール部６０のバッファ占有量が第２のバ
ックプレッシャー信号（ＢＰ ＯＸＢ ＬＯＷ）発生用
しきい値以下である時に、ＡＴＭセルが到着したときの
処理手順について説明する。図１９は第２の拡張出力バ
ッファモジュール部６０−２のバッファ占有量Ｑobxが
７９９９セルである時に、ＡＴＭセル３００が第２の拡
張出力バッファモジュール部６０−２に到着したときの
状態を示している。このＡＴＭセル３００を格納するこ
とで、バッファ占有量Ｑobx が第２のバックプレッシャ
ー信号（ＢＰ ＯＸＢ ＬＯＷ）１０２を発信するための
第２のしきい値Ｑth(bpoxb low) （＝８０００セル）以
上になってしまう。そこで、図２０に示すように、第２
の拡張出力バッファモジュール部６０−２では、バック
プレッシャー発信部６４は第２のバックプレッシャー信
号（ＢＰ ＯＸＢ ＬＯＷ）１０２を全ての拡張入力バ
ッファモジュール部５０−１および５０−２に対して発
信する。各拡張入力バッファモジュール部５０−１およ
び５０−２では、バックプレッシャ−受信部５４はこの
第２のバックプレッシャー信号（ＢＰ ＯＸＢ ＬＯ
Ｗ）１０２を受信すると、第２の出力ポート７２−２行
きＵＢＲクラスセルの送信を停止する。
【００８１】本実施例では、第２のバックプレッシャー
信号（ＢＰ ＯＸＢ ＬＯＷ）１０２を適用するサービ
スクラスをＵＢＲクラスだけとしたが、複数のサービス
クラスに適用するように構成することも可能である。
信号（ＢＰ ＯＸＢ ＬＯＷ）１０２を適用するサービ
スクラスをＵＢＲクラスだけとしたが、複数のサービス
クラスに適用するように構成することも可能である。
【００８２】図２１および図２２を参照して、拡張出力
バッファモジュール部６０のバッファ占有量が第３のバ
ックプレッシャー信号（ＢＰ ＯＸＢ ＨＩＧＨ）発生
用しきい値以下である時に、ＡＴＭセルが到着したとき
の処理手順について説明する。図２１は第２の拡張バッ
ファモジュール部６０−２のバッファ占有量Ｑobx が８
０９９セルである時に、ＡＴＭセル３００が第２の拡張
出力バッファモジュール部６０−２に到着したときの状
態を示している。このＡＴＭセル３００を格納すること
で、第３のバックプレッシャー信号（ＢＰ ＯＸＢ Ｈ
ＩＧＨ）１０３を発信するための第３のしきい値Ｑ
th(bpoxb high)（＝８１００）以上になってしまう。そ
こで、図２２に示すように、第２の拡張バッファモジュ
ール部６０−２では、バックプレッシャー発信部６４が
第３のバックプレッシャー信号（ＢＰ ＯＸＢ ＨＩＧ
Ｈ）１０３を直前の中核スイッチ部４０に対して発信す
る。中核スイッチ部４０では、バックプレッシャー受信
部４５はこの第３のバックプレッシャー信号（ＢＰ Ｏ
ＸＢ ＨＩＧＨ）１０３を受信すると、第２の中核スイ
ッチキュー４１−２に対して一切のセル送信を停止させ
る。
バッファモジュール部６０のバッファ占有量が第３のバ
ックプレッシャー信号（ＢＰ ＯＸＢ ＨＩＧＨ）発生
用しきい値以下である時に、ＡＴＭセルが到着したとき
の処理手順について説明する。図２１は第２の拡張バッ
ファモジュール部６０−２のバッファ占有量Ｑobx が８
０９９セルである時に、ＡＴＭセル３００が第２の拡張
出力バッファモジュール部６０−２に到着したときの状
態を示している。このＡＴＭセル３００を格納すること
で、第３のバックプレッシャー信号（ＢＰ ＯＸＢ Ｈ
ＩＧＨ）１０３を発信するための第３のしきい値Ｑ
th(bpoxb high)（＝８１００）以上になってしまう。そ
こで、図２２に示すように、第２の拡張バッファモジュ
ール部６０−２では、バックプレッシャー発信部６４が
第３のバックプレッシャー信号（ＢＰ ＯＸＢ ＨＩＧ
Ｈ）１０３を直前の中核スイッチ部４０に対して発信す
る。中核スイッチ部４０では、バックプレッシャー受信
部４５はこの第３のバックプレッシャー信号（ＢＰ Ｏ
ＸＢ ＨＩＧＨ）１０３を受信すると、第２の中核スイ
ッチキュー４１−２に対して一切のセル送信を停止させ
る。
【００８３】図２３乃至図２６は、本発明によるＡＴＭ
交換機システムにおいて、第１の拡張入力バッファモジ
ュール部５０−１の第１の入力回線９１（＃１）と第２
の拡張出力バッファモジュール部６０−２の第４の出力
回線９３（＃４）との間にＡＢＲクラスのＶＣが張られ
ている状態を示している。第２の拡張出力バッファモジ
ュール部６０−２の第４の出力回線９３（＃４）と対を
なす入力回線は、第２の拡張入力バッファモジュール部
５０−２の第４の入力回線９１（＃４）であるので、Ｖ
Ｃ２のバックワードＲＭセルは第２の拡張入力バッファ
モジュール５０−２の第４の入力回線９１（＃４）に到
着することになる。そして、第１の拡張出力バッファモ
ジュール部６０−１の第１の出力回線９３（＃１）へと
流れていく。
交換機システムにおいて、第１の拡張入力バッファモジ
ュール部５０−１の第１の入力回線９１（＃１）と第２
の拡張出力バッファモジュール部６０−２の第４の出力
回線９３（＃４）との間にＡＢＲクラスのＶＣが張られ
ている状態を示している。第２の拡張出力バッファモジ
ュール部６０−２の第４の出力回線９３（＃４）と対を
なす入力回線は、第２の拡張入力バッファモジュール部
５０−２の第４の入力回線９１（＃４）であるので、Ｖ
Ｃ２のバックワードＲＭセルは第２の拡張入力バッファ
モジュール５０−２の第４の入力回線９１（＃４）に到
着することになる。そして、第１の拡張出力バッファモ
ジュール部６０−１の第１の出力回線９３（＃１）へと
流れていく。
【００８４】図２３および図２４を参照して、フォワー
ドＲＭセルが拡張入力バッファモジュール部５０内の出
力ポート対応キュー長を運搬して、拡張出力バッファモ
ジュール部６０内のバッファ占有量計数部６５がグロー
バルキュー長を認識する処理手順について説明する。図
２３に示すように、第１の拡張入力バッファモジュール
部５０−１の第１の入力回線９１（＃１）と第２の拡張
出力バッファモジュール部６０−２の第４の出力回線９
３（＃４）との間に設定されたＡＢＲクラスのＶＣ２に
属するフォワードＲＭセル３０３が第１の拡張入力バッ
ファモジュール部５０−１に到着すると、クラス／ポー
ト別分離器５２は、そのフォワードＲＭセル３０３のコ
ネクション情報を参照して、宛先出力ポートとサービス
クラス種別がそれぞれ第２の出力ポート７２−２、ＡＢ
Ｒクラスであることを認識し、そのフォワードＲＭセル
３０３をＡＢＲクラス用の第２の出力ポート７２−２宛
の出力ポート対応キュー５８の仮想ソースキュー５８−
１に格納する。と同時に、ＲＭセル処理部５７はそのフ
ォワードＲＭセル３０３が格納されるＡＢＲクラス用キ
ューの仮想スイッチ内部キュー５８−３の仮想スイッチ
内部キュー長をフォワードＲＭセル３０３内に書き込
む。このとき、格納されるＡＢＲクラス用キューの仮想
スイッチ内部キュー長は４０セルであるので、フォワー
ドＲＭセル３０３内に４０セルを記述する。
ドＲＭセルが拡張入力バッファモジュール部５０内の出
力ポート対応キュー長を運搬して、拡張出力バッファモ
ジュール部６０内のバッファ占有量計数部６５がグロー
バルキュー長を認識する処理手順について説明する。図
２３に示すように、第１の拡張入力バッファモジュール
部５０−１の第１の入力回線９１（＃１）と第２の拡張
出力バッファモジュール部６０−２の第４の出力回線９
３（＃４）との間に設定されたＡＢＲクラスのＶＣ２に
属するフォワードＲＭセル３０３が第１の拡張入力バッ
ファモジュール部５０−１に到着すると、クラス／ポー
ト別分離器５２は、そのフォワードＲＭセル３０３のコ
ネクション情報を参照して、宛先出力ポートとサービス
クラス種別がそれぞれ第２の出力ポート７２−２、ＡＢ
Ｒクラスであることを認識し、そのフォワードＲＭセル
３０３をＡＢＲクラス用の第２の出力ポート７２−２宛
の出力ポート対応キュー５８の仮想ソースキュー５８−
１に格納する。と同時に、ＲＭセル処理部５７はそのフ
ォワードＲＭセル３０３が格納されるＡＢＲクラス用キ
ューの仮想スイッチ内部キュー５８−３の仮想スイッチ
内部キュー長をフォワードＲＭセル３０３内に書き込
む。このとき、格納されるＡＢＲクラス用キューの仮想
スイッチ内部キュー長は４０セルであるので、フォワー
ドＲＭセル３０３内に４０セルを記述する。
【００８５】図２４はＶＣ２のフォワードＲＭセル３０
３が第２の拡張出力バッファモジュール部６０−２に到
着したときの状態を示している。クラス／回線別分離器
６２はそのフォワードＲＭセル３０３のコネクション情
報を参照して、宛先出力回線とサービスクラス種別がそ
れぞれ第４の出力回線９３（＃４）、ＡＢＲクラスであ
ることを認識し、そのフォワードＲＭセル３０３をＡＢ
Ｒクラス用の第４の出力回線９３（＃４）宛の出力回線
対応キュー６３に格納する。と同時に、ＲＭセル処理部
６７は、そのフォワードＲＭセル内に記述されている第
１の拡張入力バッファモジュール部５０−１におけるＡ
ＢＲクラス用出力ポート対応キュー長を取り出し、バッ
ファ占有量計数部６５に通知する。第２の拡張出力バッ
ファモジュール６０−２のバッファ占有量計数部６５で
は、グローバルキュー長をサービスクラス毎に認識する
ために、各拡張入力バッファモジュール部５０に存在す
る同一出力ポート行きの出力ポート対応キュー長をサー
ビスクラス毎に保存しており、ＲＭセル処理部６７から
の通知により、そのフォワードＲＭセル３０３が通過し
てきた第１の拡張入力バッファモジュール５０−１のＡ
ＢＲクラス用の出力ポート対応キュー長をフォワードＲ
Ｍセル３０３の内容と置き換える。
３が第２の拡張出力バッファモジュール部６０−２に到
着したときの状態を示している。クラス／回線別分離器
６２はそのフォワードＲＭセル３０３のコネクション情
報を参照して、宛先出力回線とサービスクラス種別がそ
れぞれ第４の出力回線９３（＃４）、ＡＢＲクラスであ
ることを認識し、そのフォワードＲＭセル３０３をＡＢ
Ｒクラス用の第４の出力回線９３（＃４）宛の出力回線
対応キュー６３に格納する。と同時に、ＲＭセル処理部
６７は、そのフォワードＲＭセル内に記述されている第
１の拡張入力バッファモジュール部５０−１におけるＡ
ＢＲクラス用出力ポート対応キュー長を取り出し、バッ
ファ占有量計数部６５に通知する。第２の拡張出力バッ
ファモジュール６０−２のバッファ占有量計数部６５で
は、グローバルキュー長をサービスクラス毎に認識する
ために、各拡張入力バッファモジュール部５０に存在す
る同一出力ポート行きの出力ポート対応キュー長をサー
ビスクラス毎に保存しており、ＲＭセル処理部６７から
の通知により、そのフォワードＲＭセル３０３が通過し
てきた第１の拡張入力バッファモジュール５０−１のＡ
ＢＲクラス用の出力ポート対応キュー長をフォワードＲ
Ｍセル３０３の内容と置き換える。
【００８６】本実施例では、第２の拡張出力バッファモ
ジュール６０−２のバッファ占有量計数部６５ははじ
め、第１の拡張入力バッファモジュール部５０−１の第
２の出力ポート７２−２宛のＡＢＲクラス用キューは１
０セルであると認識していたが、第１の拡張入力バッフ
ァモジュール部５０−１からのフォワードＲＭセル３０
３の到着により、これを４０セルに変更している。本来
は、拡張入力バッファモジュール部５０の出力ポート対
応キュー長を拡張出力バッファモジュール部６０のバッ
ファ占有量計数部６５に知らせるために、ＡＴＭ交換機
システム内部でのみ使用する特別な情報運搬用セルを用
意する必要があるが、ＡＢＲクラスに限ってはフォワー
ドＲＭセルを利用することにより、余計な情報運搬用セ
ルや信号線を用意しなくてもすみ、その分だけハードウ
ェア実装量を軽減させることが可能である。また、ユー
ザのデータセルではないＡＴＭ交換機システム制御のた
めの情報運搬用セルが引き起こす内部輻輳の発生頻度を
緩和させる効果をもたらす。
ジュール６０−２のバッファ占有量計数部６５ははじ
め、第１の拡張入力バッファモジュール部５０−１の第
２の出力ポート７２−２宛のＡＢＲクラス用キューは１
０セルであると認識していたが、第１の拡張入力バッフ
ァモジュール部５０−１からのフォワードＲＭセル３０
３の到着により、これを４０セルに変更している。本来
は、拡張入力バッファモジュール部５０の出力ポート対
応キュー長を拡張出力バッファモジュール部６０のバッ
ファ占有量計数部６５に知らせるために、ＡＴＭ交換機
システム内部でのみ使用する特別な情報運搬用セルを用
意する必要があるが、ＡＢＲクラスに限ってはフォワー
ドＲＭセルを利用することにより、余計な情報運搬用セ
ルや信号線を用意しなくてもすみ、その分だけハードウ
ェア実装量を軽減させることが可能である。また、ユー
ザのデータセルではないＡＴＭ交換機システム制御のた
めの情報運搬用セルが引き起こす内部輻輳の発生頻度を
緩和させる効果をもたらす。
【００８７】次に、図２５および図２６を参照して、グ
ローバルキューと拡張出力バッファモジュール部６０内
の出力回線対応キュー６８で計算するＡＢＲクラス用の
受付可能レートをバックワードＲＭセルに記述する処理
手順について説明する。図２５に示すように、ＶＣ２の
バックワードＲＭセル３０４が第２の拡張入力バッファ
モジュール部５０−２の第４の入力回線９１（＃４）に
到着すると、クラス／ポート別分離器５２が宛先出力ポ
ートとセービスクラス種別を認識して、該当する仮想ソ
ースキュー５８−１に格納する前に、ＲＭセル処理部５
７はそのＶＣ２が経由する第２の出力ポート７２−２に
対応したグローバルキュー９０と第２の拡張出力バッフ
ァモジュール部６０−２の第４の出力回線９３（＃４）
に対応した出力回線対応キュー６８における受付可能レ
ートを参照する。
ローバルキューと拡張出力バッファモジュール部６０内
の出力回線対応キュー６８で計算するＡＢＲクラス用の
受付可能レートをバックワードＲＭセルに記述する処理
手順について説明する。図２５に示すように、ＶＣ２の
バックワードＲＭセル３０４が第２の拡張入力バッファ
モジュール部５０−２の第４の入力回線９１（＃４）に
到着すると、クラス／ポート別分離器５２が宛先出力ポ
ートとセービスクラス種別を認識して、該当する仮想ソ
ースキュー５８−１に格納する前に、ＲＭセル処理部５
７はそのＶＣ２が経由する第２の出力ポート７２−２に
対応したグローバルキュー９０と第２の拡張出力バッフ
ァモジュール部６０−２の第４の出力回線９３（＃４）
に対応した出力回線対応キュー６８における受付可能レ
ートを参照する。
【００８８】図２６に示すように、第２の出力ポート７
２−２に対応したグローバルキューにおける受付可能レ
ートは、４０Ｍｂｐｓ、一方第２の拡張出力バッファモ
ジュール部６０−２の第４の出力回線９３（＃４）に対
応した出力回線対応キュー６８における受付可能レート
は２０Ｍｂｐｓであるので、このうち小さいほうの値で
ある２０ＭｂｐｓのバックワードＲＭセル３０４の中に
書き込む。
２−２に対応したグローバルキューにおける受付可能レ
ートは、４０Ｍｂｐｓ、一方第２の拡張出力バッファモ
ジュール部６０−２の第４の出力回線９３（＃４）に対
応した出力回線対応キュー６８における受付可能レート
は２０Ｍｂｐｓであるので、このうち小さいほうの値で
ある２０ＭｂｐｓのバックワードＲＭセル３０４の中に
書き込む。
【００８９】図２７を参照して、拡張入力バッファモジ
ュール部５０内のレート制御部５８−２に受付可能レー
トを設定する処理手順について説明する。図２７は第１
の拡張入力バッファモジュール部５０−１の第２の出力
ポート７２−２に対応したあるサービスクラスの出力ポ
ート対応キュー５８のレート制御部５８−２に転送レー
トＲ［２］を設定するところを示している。受付可能レ
ート計算部６６は、定期的に各キューでの受付可能レー
トを計算するが、計算実行の度にレート制御部５８−２
にレートを設定する。最近のレート計算処理により、第
２の出力ポート７２−２のグローバルキューにおける受
付可能レートＥＲg ［２｝は８０Ｍｂｐｓ、第２の拡張
出力バッファモジュール部６０−２に収容されている第
１乃至第４の出力回線９３（＃１，＃２，＃３，＃４）
に対応して出力回線対応キューにおける受付可能レート
ＥＲline［２，ｊ］（ｊ＝１，２，３，４）はそれぞれ
５Ｍｂｐｓ，１０Ｍｂｐｓ，１５Ｍｂｐｓ，２０Ｍｂｐ
ｓである。この時点で、第１の拡張入力バッファモジュ
ール部５０−１の第２の出力ポート７２−２に対応した
出力ポート対応キュー５８における総アクティブＶＣ数
Ｎvc［２］は４、第２の拡張出力バッファモジュール部
６０−２の第１乃至第４の出力回線９３（＃１，＃２，
＃３，＃４）宛の総アクティブＶＣ数Ｎvc［２，ｊ］
（ｊ＝１，２，３，４）はそれぞれ２，１，０，１であ
り、出力ポート対応キュー５８に設定する転送レートＲ
［２］は、下記の数式４で表わされる。
ュール部５０内のレート制御部５８−２に受付可能レー
トを設定する処理手順について説明する。図２７は第１
の拡張入力バッファモジュール部５０−１の第２の出力
ポート７２−２に対応したあるサービスクラスの出力ポ
ート対応キュー５８のレート制御部５８−２に転送レー
トＲ［２］を設定するところを示している。受付可能レ
ート計算部６６は、定期的に各キューでの受付可能レー
トを計算するが、計算実行の度にレート制御部５８−２
にレートを設定する。最近のレート計算処理により、第
２の出力ポート７２−２のグローバルキューにおける受
付可能レートＥＲg ［２｝は８０Ｍｂｐｓ、第２の拡張
出力バッファモジュール部６０−２に収容されている第
１乃至第４の出力回線９３（＃１，＃２，＃３，＃４）
に対応して出力回線対応キューにおける受付可能レート
ＥＲline［２，ｊ］（ｊ＝１，２，３，４）はそれぞれ
５Ｍｂｐｓ，１０Ｍｂｐｓ，１５Ｍｂｐｓ，２０Ｍｂｐ
ｓである。この時点で、第１の拡張入力バッファモジュ
ール部５０−１の第２の出力ポート７２−２に対応した
出力ポート対応キュー５８における総アクティブＶＣ数
Ｎvc［２］は４、第２の拡張出力バッファモジュール部
６０−２の第１乃至第４の出力回線９３（＃１，＃２，
＃３，＃４）宛の総アクティブＶＣ数Ｎvc［２，ｊ］
（ｊ＝１，２，３，４）はそれぞれ２，１，０，１であ
り、出力ポート対応キュー５８に設定する転送レートＲ
［２］は、下記の数式４で表わされる。
【００９０】
【数４】 第１の拡張入力バッファモジュール部５０−１の第２の
出力ポート７２−２に対応した出力ポート対応キュー５
８のレート制御部５８−２に４０Ｍｂｐｓを設定する。
このレート設定処理は、各サービスクラス毎にそのサー
ビスクラス用の受付可能レートを用いて実施する。
出力ポート７２−２に対応した出力ポート対応キュー５
８のレート制御部５８−２に４０Ｍｂｐｓを設定する。
このレート設定処理は、各サービスクラス毎にそのサー
ビスクラス用の受付可能レートを用いて実施する。
【００９１】次に、図２８を参照して、パケットの先頭
セルが拡張入力バッファモジュール部５０に到着したと
きのパケット受信可否判断の処理手順について説明す
る。図２８は、本発明によるＡＴＭ交換機システムにお
いて、第１の拡張入力バッファモジュール部５０−１の
第１の入力回線９１（＃１）と第２の拡張出力バッファ
モジュール部６０−２の第４の出力回線９３（＃４）と
の間にＵＢＲクラスのＶＣ７が張られており、そのＶＣ
７に属するパケットの先頭セルが到着したときの状態を
示している。キューに設定される固定しきい値Ｑthは５
００セルである。
セルが拡張入力バッファモジュール部５０に到着したと
きのパケット受信可否判断の処理手順について説明す
る。図２８は、本発明によるＡＴＭ交換機システムにお
いて、第１の拡張入力バッファモジュール部５０−１の
第１の入力回線９１（＃１）と第２の拡張出力バッファ
モジュール部６０−２の第４の出力回線９３（＃４）と
の間にＵＢＲクラスのＶＣ７が張られており、そのＶＣ
７に属するパケットの先頭セルが到着したときの状態を
示している。キューに設定される固定しきい値Ｑthは５
００セルである。
【００９２】図２８において、第２の拡張バッファモジ
ュール部６０−２に収容されている第１乃至第４の出力
回線９３（＃１，＃２，＃３，＃４）に対応した出力回
線対応キュー６８における受付可能レートＥＲ
line［２，ｊ］はそれぞれ５Ｍｂｐｓ，１０Ｍｂｐｓ，
１５Ｍｂｐｓ，２０Ｍｂｐｓである。第１の拡張入力バ
ッファモジュール部５０−１の第２の出力ポート７２−
２に対応した出力ポート対応キュー５８における、第２
の拡張出力バッファモジュール部６０−２の第１乃至第
４の出力回線９３（＃１，＃２，＃３，＃４）宛の総ア
クティブＶＣ数Ｎvc［２，ｊ］（ｊ＝１，２，３，４）
はそれぞれ２，１，０，１であり、出力回線毎のバッフ
ァ占有量と比較するしきい値Ｑth(line)は、下記の数式
５で表わされる。
ュール部６０−２に収容されている第１乃至第４の出力
回線９３（＃１，＃２，＃３，＃４）に対応した出力回
線対応キュー６８における受付可能レートＥＲ
line［２，ｊ］はそれぞれ５Ｍｂｐｓ，１０Ｍｂｐｓ，
１５Ｍｂｐｓ，２０Ｍｂｐｓである。第１の拡張入力バ
ッファモジュール部５０−１の第２の出力ポート７２−
２に対応した出力ポート対応キュー５８における、第２
の拡張出力バッファモジュール部６０−２の第１乃至第
４の出力回線９３（＃１，＃２，＃３，＃４）宛の総ア
クティブＶＣ数Ｎvc［２，ｊ］（ｊ＝１，２，３，４）
はそれぞれ２，１，０，１であり、出力回線毎のバッフ
ァ占有量と比較するしきい値Ｑth(line)は、下記の数式
５で表わされる。
【００９３】
【数５】 この時点で、第１の拡張入力バッファモジュール部５０
−１の第２の出力ポート７２−２に対応した出力ポート
対応キュー５８におけるＶＣ７の宛先出力回線（第４の
出力回線９３（＃４））によるバッファ占有量は３００
セルで上記しきい値Ｑth(line)を越えているので、ＶＣ
毎の占有量と比較するしきい値Ｑth(vc)を下記の数式６
にしたがって計算する。
−１の第２の出力ポート７２−２に対応した出力ポート
対応キュー５８におけるＶＣ７の宛先出力回線（第４の
出力回線９３（＃４））によるバッファ占有量は３００
セルで上記しきい値Ｑth(line)を越えているので、ＶＣ
毎の占有量と比較するしきい値Ｑth(vc)を下記の数式６
にしたがって計算する。
【００９４】
【数６】 ここで、制御パラメータＫの値として１．０を用いた
が、これは交換機管理者が自由に設定できる値である。
ＶＣ７によるバッファ占有量は３００セルで上記しきい
値Ｑth(vc)を越えているので、このセルを先頭とするパ
ケットを廃棄すると決定し、パケット受付制御部５６は
この先頭セルおよびこのパケットの最終セルが到着する
までに到着するＶＣ７の全てのセルを廃棄するように制
御する。ここで、もし宛先出力回線によるバッファ占有
量もしくはＶＣ７によるバッファ占有量のどちらかが上
記しきい値よりも小さいのであれば、このセルを先頭と
するパケットを受信すると決定する。
が、これは交換機管理者が自由に設定できる値である。
ＶＣ７によるバッファ占有量は３００セルで上記しきい
値Ｑth(vc)を越えているので、このセルを先頭とするパ
ケットを廃棄すると決定し、パケット受付制御部５６は
この先頭セルおよびこのパケットの最終セルが到着する
までに到着するＶＣ７の全てのセルを廃棄するように制
御する。ここで、もし宛先出力回線によるバッファ占有
量もしくはＶＣ７によるバッファ占有量のどちらかが上
記しきい値よりも小さいのであれば、このセルを先頭と
するパケットを受信すると決定する。
【００９５】以上、本明細書および図面で詳細に示した
実施例は本発明を限定するものではない。本発明の主旨
および特許請求の範囲内での種々の変形は本発明の範囲
内である。
実施例は本発明を限定するものではない。本発明の主旨
および特許請求の範囲内での種々の変形は本発明の範囲
内である。
【００９６】
【発明の効果】本発明には次に述べるような効果があ
る。大容量の交換容量を保有するＡＴＭ交換機システム
を実現するために、低速回線インタフェースを時分割多
重バスに直接収容させる従来方式と、より高速なポート
インタフェースを直接収容させる本発明のスイッチ構成
とでは、明らかに本発明によるスイッチ構成の方が時分
割多重バスに収容するインタフェース数が少なく、ＬＳ
Ｉ実装上のピン数不足などの問題発生を抑えることが可
能である。また、拡張入力バッファモジュール部内の出
力ポート対応キューをサービスクラス毎に用意し、セル
廃棄を防ぐために中核スイッチ部や拡張出力バッファモ
ジュール部から発信されたバックプレッシャー信号の適
用をサービスクラス対応に細分化することにより、セル
廃棄率や遅延に関して多様なサービスクラス品質を提供
することが容易に可能となる。
る。大容量の交換容量を保有するＡＴＭ交換機システム
を実現するために、低速回線インタフェースを時分割多
重バスに直接収容させる従来方式と、より高速なポート
インタフェースを直接収容させる本発明のスイッチ構成
とでは、明らかに本発明によるスイッチ構成の方が時分
割多重バスに収容するインタフェース数が少なく、ＬＳ
Ｉ実装上のピン数不足などの問題発生を抑えることが可
能である。また、拡張入力バッファモジュール部内の出
力ポート対応キューをサービスクラス毎に用意し、セル
廃棄を防ぐために中核スイッチ部や拡張出力バッファモ
ジュール部から発信されたバックプレッシャー信号の適
用をサービスクラス対応に細分化することにより、セル
廃棄率や遅延に関して多様なサービスクラス品質を提供
することが容易に可能となる。
【００９７】また、本発明では、入力レートが出力レー
トよりも大きく輻輳の発生する箇所であるグローバルキ
ューや拡張出力バッファモジュール部内の出力回線対応
キューにおいて、輻輳を発生することなく利用率を大き
くとることが可能な受付可能レートを計算し、拡張入力
バッファモジュール部内の出力ポート対応キューを仮想
ソースキューと仮想スイッチ内部キューとの二重構成と
して、仮想ソースキューから仮想スイッチ内部キューへ
のセル転送レートを、ＡＴＭ交換機システムの後方配置
モジュールで計算される受付可能レートに基づいて制御
することにより、ＡＴＭ交換機システムの内部輻輳を引
き起こす大きな要因であるトラヒック特性を明示しない
不明瞭な入力トラヒックに対して、それらを仮想ソース
キューに一時保存してＡＴＭ交換機内部への実質的な流
入を制限して内部輻輳の発生頻度を抑えることが可能で
あり、内部輻輳によるサービスクラス間の干渉を取り除
くことが可能である。
トよりも大きく輻輳の発生する箇所であるグローバルキ
ューや拡張出力バッファモジュール部内の出力回線対応
キューにおいて、輻輳を発生することなく利用率を大き
くとることが可能な受付可能レートを計算し、拡張入力
バッファモジュール部内の出力ポート対応キューを仮想
ソースキューと仮想スイッチ内部キューとの二重構成と
して、仮想ソースキューから仮想スイッチ内部キューへ
のセル転送レートを、ＡＴＭ交換機システムの後方配置
モジュールで計算される受付可能レートに基づいて制御
することにより、ＡＴＭ交換機システムの内部輻輳を引
き起こす大きな要因であるトラヒック特性を明示しない
不明瞭な入力トラヒックに対して、それらを仮想ソース
キューに一時保存してＡＴＭ交換機内部への実質的な流
入を制限して内部輻輳の発生頻度を抑えることが可能で
あり、内部輻輳によるサービスクラス間の干渉を取り除
くことが可能である。
【００９８】また、出力ポート全体へのセル転送を制御
することはできるがその出力ポートが収容する出力回線
毎には制御できな拡張入力バッファモジュール部の出力
ポート対応キューに対して、対応する宛先出力ポートが
収容する出力回線対応キューで計算される受付可能レー
トに、その出力ポート対応キューにおける出力回線毎の
アクティブＶＣ数を乗じたものの総和をレート制御部に
設定することを全ての拡張入力バッファモジュール部で
行うことにより、拡張入力バッファモジュール部間で同
一出力回線行きのＶＣ数にばらつきがある場合でも、各
拡張入力バッファモジュール部が出力回線毎ＶＣ数を考
慮して送信レートを自律的に決定するので、同一出力回
線行きのＶＣ間で均等なスループットを保証することが
可能である。
することはできるがその出力ポートが収容する出力回線
毎には制御できな拡張入力バッファモジュール部の出力
ポート対応キューに対して、対応する宛先出力ポートが
収容する出力回線対応キューで計算される受付可能レー
トに、その出力ポート対応キューにおける出力回線毎の
アクティブＶＣ数を乗じたものの総和をレート制御部に
設定することを全ての拡張入力バッファモジュール部で
行うことにより、拡張入力バッファモジュール部間で同
一出力回線行きのＶＣ数にばらつきがある場合でも、各
拡張入力バッファモジュール部が出力回線毎ＶＣ数を考
慮して送信レートを自律的に決定するので、同一出力回
線行きのＶＣ間で均等なスループットを保証することが
可能である。
【００９９】拡張入力バッファモジュール部内の出力ポ
ート対応キューに到着するパケットの受信可否を、出力
ポート対応キューの対応する出力ポートが収容する出力
回線対応キューで計算される受付可能レートに、その出
力ポート対応キューにおける出力回線毎のアクティブＶ
Ｃ数を乗じたものの総和のうちパケットの宛先出力回線
相当分が占める割合を考慮して算出するしきい値と宛先
出力回線によるバッファ占有量とを比較して決めること
により、出力ポート対応キュー内部の出力回線毎のバッ
ファ占有量をレート制御部に割り当てるレートの出力回
線毎の比率と同一にすることが可能であり、出力回線を
一切区別できない出力ポート対応キューにおいて、これ
は指定された転送レートの出力回線比に応じて転送レー
トを制御すると同等の効果をもたらす。
ート対応キューに到着するパケットの受信可否を、出力
ポート対応キューの対応する出力ポートが収容する出力
回線対応キューで計算される受付可能レートに、その出
力ポート対応キューにおける出力回線毎のアクティブＶ
Ｃ数を乗じたものの総和のうちパケットの宛先出力回線
相当分が占める割合を考慮して算出するしきい値と宛先
出力回線によるバッファ占有量とを比較して決めること
により、出力ポート対応キュー内部の出力回線毎のバッ
ファ占有量をレート制御部に割り当てるレートの出力回
線毎の比率と同一にすることが可能であり、出力回線を
一切区別できない出力ポート対応キューにおいて、これ
は指定された転送レートの出力回線比に応じて転送レー
トを制御すると同等の効果をもたらす。
【０１００】さらに、パケットの受信可否を決定するさ
らなる条件として、パケットの所属するＶＣによるバッ
ファ占有量と比較するしきい値を、宛先出力回線用に算
出されたしきい値をその出力回線宛のアクティブＶＣ数
で除算して求めることにより、同一出力回線を経由する
複数のＶＣ間で公平なスループットを達成することが可
能である。
らなる条件として、パケットの所属するＶＣによるバッ
ファ占有量と比較するしきい値を、宛先出力回線用に算
出されたしきい値をその出力回線宛のアクティブＶＣ数
で除算して求めることにより、同一出力回線を経由する
複数のＶＣ間で公平なスループットを達成することが可
能である。
【０１０１】入力レートが出力レートより大きいために
輻輳の発生する中核スイッチキューと拡張出力バッファ
モジュール部内の出力回線対応キューで受付可能レート
を計算して、それをＡＢＲクラスのトラヒックを発生す
る送信端末に通知／反映させることにより、ＡＴＭ交換
機システム内部でＡＢＲクラスのトラヒックによる輻輳
が発生するのを抑えることが可能である。また、受付可
能レート計算部は、グローバルキューにおける受付可能
レートを計算するためにグローバルキュー長の時間変化
を把握しなければならず、各拡張入力バッファモジュー
ル部は仮想スイッチ内部キュー長を拡張出力バッファモ
ジュール部内の受付可能計算部に知らせる必要がある。
ＡＢＲクラスのグローバルキューに限っては、各拡張入
力バッファモジュール部を通過するフォワードＲＭセル
に仮想スイッチ内部キュー長を書き込み、それを拡張出
力バッファモジュール部側で読み取ってグローバルキュ
ー長を復元するようにすることにより、余計が信号線や
情報運搬セルを用意しなくてすむ。
輻輳の発生する中核スイッチキューと拡張出力バッファ
モジュール部内の出力回線対応キューで受付可能レート
を計算して、それをＡＢＲクラスのトラヒックを発生す
る送信端末に通知／反映させることにより、ＡＴＭ交換
機システム内部でＡＢＲクラスのトラヒックによる輻輳
が発生するのを抑えることが可能である。また、受付可
能レート計算部は、グローバルキューにおける受付可能
レートを計算するためにグローバルキュー長の時間変化
を把握しなければならず、各拡張入力バッファモジュー
ル部は仮想スイッチ内部キュー長を拡張出力バッファモ
ジュール部内の受付可能計算部に知らせる必要がある。
ＡＢＲクラスのグローバルキューに限っては、各拡張入
力バッファモジュール部を通過するフォワードＲＭセル
に仮想スイッチ内部キュー長を書き込み、それを拡張出
力バッファモジュール部側で読み取ってグローバルキュ
ー長を復元するようにすることにより、余計が信号線や
情報運搬セルを用意しなくてすむ。
【図１】本発明の一実施の形態によるＡＴＭ交換機シス
テムの構成を示すブロック図である。
テムの構成を示すブロック図である。
【図２】図１に示したＡＴＭ交換機システムに使用され
る拡張入力バッファモジュール部の構成を示すブロック
図である。
る拡張入力バッファモジュール部の構成を示すブロック
図である。
【図３】図１に示したＡＴＭ交換機システムに使用され
る中核スイッチ部の構成を示すブロック図である。
る中核スイッチ部の構成を示すブロック図である。
【図４】図１に示したＡＴＭ交換機システムに使用され
る拡張出力バッファモジュール部の構成を示すブロック
図である。
る拡張出力バッファモジュール部の構成を示すブロック
図である。
【図５】図１に示したＡＴＭ交換機システムの拡張入力
バッファモジュール部のバッファ占有量計数部が保存す
るバッファ占有量情報テーブルの構成を示す図である。
バッファモジュール部のバッファ占有量計数部が保存す
るバッファ占有量情報テーブルの構成を示す図である。
【図６】図１に示したＡＴＭ交換機システムの中核スイ
ッチ部のバッファ占有量計数部が保存するバッファ占有
量情報テーブルの構成を示す図である。
ッチ部のバッファ占有量計数部が保存するバッファ占有
量情報テーブルの構成を示す図である。
【図７】図１に示したＡＴＭ交換機システムの拡張出力
バッファモジュール部のバッファ占有量計数部が保存す
るバッファ占有量情報テーブルの構成を示す図である。
バッファモジュール部のバッファ占有量計数部が保存す
るバッファ占有量情報テーブルの構成を示す図である。
【図８】図１に示したＡＴＭ交換機システムにおけるバ
ックプレシャー制御の形態図である。
ックプレシャー制御の形態図である。
【図９】図１に示したＡＴＭ交換機システムにおける受
付可能レート計算環境の形態図である。
付可能レート計算環境の形態図である。
【図１０】図１に示したＡＴＭ交換機システムにおける
ペケット選択廃棄の処理流れ図である。
ペケット選択廃棄の処理流れ図である。
【図１１】図１に示したＡＴＭ交換機システムにおい
て、入出力回線間でＡＴＭセルをスイッチングするとき
の処理手順の最初（第１）の段階を説明する状態図であ
る。
て、入出力回線間でＡＴＭセルをスイッチングするとき
の処理手順の最初（第１）の段階を説明する状態図であ
る。
【図１２】同処理手順の第２の段階を説明する状態図で
ある。
ある。
【図１３】同処理手順の第３の段階を説明する状態図で
ある。
ある。
【図１４】同処理手順の第４の段階を説明する状態図で
ある。
ある。
【図１５】同処理手順の第５の段階を説明する状態図で
ある。
ある。
【図１６】同処理手順の第６（最後）の段階を説明する
状態図である。
状態図である。
【図１７】図１に示したＡＴＭ交換機システムにおい
て、中核スイッチキュー長が第１のパックプレッシャー
信号発生用しきい値以下である時に、複数のＡＴＭセル
が同時に到着したときの処理手順の前半部を説明するた
めの状態図である。
て、中核スイッチキュー長が第１のパックプレッシャー
信号発生用しきい値以下である時に、複数のＡＴＭセル
が同時に到着したときの処理手順の前半部を説明するた
めの状態図である。
【図１８】同処理手順の後半部を説明するための状態図
である。
である。
【図１９】図１に示したＡＴＭ交換機システムにおい
て、拡張出力バッファモジュール部のバッファ占有量が
第２のバックプレッシャー信号発生用しきい値以下であ
る時に、ＡＴＭセルが到着したときの処理手順の前半部
を説明するための図である。
て、拡張出力バッファモジュール部のバッファ占有量が
第２のバックプレッシャー信号発生用しきい値以下であ
る時に、ＡＴＭセルが到着したときの処理手順の前半部
を説明するための図である。
【図２０】同処理手順の後半部を説明するための図であ
る。
る。
【図２１】図１に示したＡＴＭ交換機システムにおい
て、拡張出力バッファモジュール部のバッファ占有量が
第３のバックプレッシャー信号発生用しきい値以下であ
る時に、ＡＴＭセルが到着したときの処理手順の前半部
を説明するための図である。
て、拡張出力バッファモジュール部のバッファ占有量が
第３のバックプレッシャー信号発生用しきい値以下であ
る時に、ＡＴＭセルが到着したときの処理手順の前半部
を説明するための図である。
【図２２】同処理手順の後半部を説明するための図であ
る。
る。
【図２３】図１に示したＡＴＭ交換機システムにおい
て、フォワードＲＭセルが拡張入力バッファモジュール
部内の出力ポート対応キュー長を運搬して、拡張出力バ
ッファモジュール部内のバッファ占有量計数部がグロー
バルキュー長を認識する処理手順の前半部を説明するた
めの図である。
て、フォワードＲＭセルが拡張入力バッファモジュール
部内の出力ポート対応キュー長を運搬して、拡張出力バ
ッファモジュール部内のバッファ占有量計数部がグロー
バルキュー長を認識する処理手順の前半部を説明するた
めの図である。
【図２４】同処理手順の後半部を説明するための図であ
る。
る。
【図２５】図１に示したＡＴＭ交換機システムにおい
て、グローバルキューと拡張出力バッファモジュール部
内の出力回線対応キューで計算するＡＢＲクラス用の受
付可能レートをバックワードＲＭセルに記述する処理手
順の前半部を説明する状態図である。
て、グローバルキューと拡張出力バッファモジュール部
内の出力回線対応キューで計算するＡＢＲクラス用の受
付可能レートをバックワードＲＭセルに記述する処理手
順の前半部を説明する状態図である。
【図２６】同処理手順の後半部を説明するための図であ
る。
る。
【図２７】図１に示したＡＴＭ交換機システムにおい
て、拡張入力バッファモジュール部内のレート制御部に
受付可能レートを設定する処理手順を説明するための状
態図である。
て、拡張入力バッファモジュール部内のレート制御部に
受付可能レートを設定する処理手順を説明するための状
態図である。
【図２８】図１に示したＡＴＭ交換機システムにおい
て、パケットの先頭セルが拡張入力バッファモジュール
部に到着したときのパケット受信可否判断の処理手順を
説明するための状態図である。
て、パケットの先頭セルが拡張入力バッファモジュール
部に到着したときのパケット受信可否判断の処理手順を
説明するための状態図である。
【図２９】第１の従来のＡＴＭ交換機システムの構成を
示すブロック図である。
示すブロック図である。
【図３０】図２９に示したＡＴＭ交換機システムに使用
される入力バッファモジュール部の構成を示すブロック
図である。
される入力バッファモジュール部の構成を示すブロック
図である。
【図３１】図２９に示したＡＴＭ交換機システムに使用
される中核スイッチ部の構成を示すブロック図である。
される中核スイッチ部の構成を示すブロック図である。
【図３２】第２の従来のＡＴＭ交換機システムの構成を
示すブロック図である。
示すブロック図である。
【図３３】図３２に示したＡＴＭ交換機システムに使用
される拡張入力バッファモジュール部の構成を示すブロ
ック図である。
される拡張入力バッファモジュール部の構成を示すブロ
ック図である。
【図３４】図３２に示したＡＴＭ交換機システムに使用
される中核スイッチ部の構成を示すブロック図である。
される中核スイッチ部の構成を示すブロック図である。
【図３５】図３２に示したＡＴＭ交換機システムに使用
される拡張出力バッファモジュール部の構成を示すブロ
ック図である。
される拡張出力バッファモジュール部の構成を示すブロ
ック図である。
４０ 中核スイッチ部 ５０−１〜５０−Ｎ 拡張入力バッファモジュール部 ６０−１〜６０−Ｎ 拡張出力バッファモジュール部 ７１−１〜７１−Ｎ 入力ポート ７２−１〜７２−Ｎ 出力ポート ９１ 入力回線 ９３ 出力回線 １０１〜１０３ バックプレッシャー信号
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/56 H04L 12/28
Claims (24)
- 【請求項１】 複数の低速な入力回線と複数の低速な出
力回線間でＡＴＭセルを交換するＡＴＭ交換システムで
あって、高速な入力ポートと高速な出力ポートとの間の
ＡＴＭ交換機能を有する出力バッファ型構成の中核スイ
ッチ部と、前記複数の低速な入力回線からのＡＴＭセル
を前記高速な入力ポートへ多重する少なくとも１つの拡
張入力バッファモジュール部と、前記高速な出力ポート
からの出力を前記複数の低速な出力回線に分離する少な
くとも１つの拡張出力バッファモジュール部と有し、前
記拡張入力バッファモジュール部ではＡＴＭセルを宛先
出力ポート毎にかつサービスクラス毎にキューイングを
可能とし、前記拡張出力バッファモジュール部では宛先
出力回線毎にかつサービスクラス毎にキューイングを可
能とするＡＴＭ交換機システムにおいて、 前記中核スイッチ部は、出力ポート毎に用意される中核
スイッチキューのキュー長が第１のしきい値を越えた時
に、第１のバックプレッシャー信号を全ての前記拡張入
力バッファモジュール部へ発生する手段を含み、 前記拡張出力バッファモジュール部は、その総バッファ
占有量が第２のしきい値を越えた時に、第２のバックプ
レッシャー信号を全ての前記拡張入力バッファモジュー
ル部へ発生する手段を含み、 前記拡張入力バッファモジュール部は、前記第１のバッ
クプレッシャー信号に応答してそれを発信する出力ポー
トへのセル出力を停止する手段と、前記第２のバックプ
レッシャー信号に応答してそれを発信する出力ポートへ
のセル出力を停止する手段とを含むことを特徴とするＡ
ＴＭ交換機システム。 - 【請求項２】 複数の低速な入力回線と複数の低速な出
力回線間でＡＴＭセルを交換するＡＴＭ交換システムで
あって、高速な入力ポートと高速な出力ポートとの間の
ＡＴＭ交換機能を有する出力バッファ型構成の中核スイ
ッチ部と、前記複数の低速な入力回線からのＡＴＭセル
を前記高速な入力ポートへ多重する少なくとも１つの拡
張入力バッファモジュール部と、前記高速な出力ポート
からの出力を前記複数の低速な出力回線に分離する少な
くとも１つの拡張出力バッファモジュール部と有し、前
記拡張入力バッファモジュール部ではＡＴＭセルを宛先
出力ポート毎にかつサービスクラス毎にキューイングを
可能とし、前記拡張出力バッファモジュール部では宛先
出力回線毎にかつサービスクラス毎にキューイングを可
能とするＡＴＭ交換システムにおいて、 前記中核スイッチ部は、出力ポート毎に用意される中核
スイッチキューのキュー長が第１のしきい値を越えた時
に、第１のバックプレッシャー信号を全ての前記拡張入
力バッファモジュール部へ発生する手段を含み、 前記拡張出力バッファモジュール部は、その総バッファ
占有量が第２のしきい値を越えた時に、第２のバックプ
レッシャー信号を前記中核スイッチ部へ発生する手段を
含み、 前記拡張入力バッファモジュール部は、前記第１のバッ
クプレッシャー信号に応答してそれを発信する出力ポー
トへのセル出力を停止する手段を含み、 前記中核スイッチ部は、前記第２のバックプレッシャー
信号に応答してそれを発信する該拡張出力バッファモジ
ュール部へのセル出力を停止する手段を含むことを特徴
とするＡＴＭ交換機システム。 - 【請求項３】 複数の低速な入力回線と複数の低速な出
力回線間でＡＴＭセルを交換するＡＴＭ交換システムで
あって、高速な入力ポートと高速な出力ポートとの間の
ＡＴＭ交換機能を有する出力バッファ型構成の中核スイ
ッチ部と、前記複数の低速な入力回線からのＡＴＭセル
を前記高速な入力ポートへ多重する少なくとも１つの拡
張入力バッファモジュール部と、前記高速な出力ポート
からの出力を前記複数の低速な出力回線に分離する少な
くとも１つの拡張出力バッファモジュール部と有し、前
記拡張入力バッファモジュール部ではＡＴＭセルを宛先
出力ポート毎にかつサービスクラス毎にキューイングを
可能とし、前記拡張出力バッファモジュール部では宛先
出力回線毎にかつサービスクラス毎にキューイングを可
能とするＡＴＭ交換機システムにおいて、 前記中核スイッチ部は、出力ポート毎に用意される中核
スイッチキューのキュー長が第１のしきい値を越えた時
に、第１のバックプレッシャー信号を全ての前記拡張入
力バッファモジュール部へ発生する手段を含み、 前記拡張出力バッファモジュール部は、その総バッファ
占有量が第２のしきい値を越えた時に、第２のバックプ
レッシャー信号を全ての前記拡張入力バッファモジュー
ル部へ発生する手段と、前記総バッファ占有量が第３の
しきい値を越えた時に、第３のバックプレッシャー信号
を前記中核スイッチ部へ発生する手段とを含み、 前記拡張入力バッファモジュール部は、前記第１のバッ
クプレッシャー信号に応答してそれを発信する出力ポー
トへのセル出力を停止する手段と、前記第２のバックプ
レッシャー信号に応答してそれを発信する出力ポートへ
のセル出力を停止する手段とを含み、 前記中核スイッチ部は、第３のバックプレッシャー信号
に応答してそれを発信する該拡張出力バッファモジュー
ル部へのセル出力を停止する手段を含むことを特徴とす
るＡＴＭ交換機システム。 - 【請求項４】 前記拡張出力バッファモジュール部は、
全ての前記拡張入力バッファモジュール部内に存在する
出力ポート対応キューのうち同一出力宛のキューの集合
からなる仮想キュー（グローバルキュー）における第１
の受付可能レートと、前記拡張出力バッファモジュール
部内に存在する出力回線対応キューにおける第２の受付
可能レートとを定期的に計算するレート計算手段を備え
たこと、を特徴とする請求項１乃至３のいずれか１つに
記載のＡＴＭ交換機システム。 - 【請求項５】 各拡張入力バッファモジュール部は、出
力ポート対応キュー長を記述した特別なスイッチ内部制
御用セルを定期的に送信する手段を有し、各拡張出力バ
ッファモジュール部は、到達する前記スイッチ内部制御
用セルの内容を元にグローバルキュー長を復元する手段
を有し、これによって前記レート計算手段がグローバル
キュー長を把握することを可能としたこと、を特徴とす
る請求項４に記載のＡＴＭ交換機システム。 - 【請求項６】 前記サービスクラスの１つとしてネット
ワークの輻輳度に応じて適応的に送信レートを変えるこ
とが可能なアベーラブルビットレートサービス（ＡＢ
Ｒ）クラスを有し、該ＡＢＲクラスに対しては、送信端
末からの受信端末の方向に送られるフォワードＲＭセル
が前記拡張入力バッファモジュール部を通過する際にＡ
ＢＲクラスの出力ポート対応キュー長を記述し、前記拡
張出力バッファモジュール部が前記フォワードＲＭセル
を受信する際に前記フォワードＲＭセル内に記述された
出力ポート対応キュー長からＡＢＲクラスのグローバル
キューの全体キュー長を復元すること、を特徴とする請
求項５に記載のＡＴＭ交換システム。 - 【請求項７】 前記サービスクラスの１つとしてネット
ワークの輻輳度に応じて適応的に送信レートを変えるこ
とが可能なアベーラブルビットレートサービス（ＡＢ
Ｒ）クラスを有し、 前記拡張出力バッファモジュール部は、前記ＡＢＲクラ
ス用のグローバルキューあるいは前記拡張出力バッファ
モジュール部の出力回線対応キューの状態時間変化から
定期的に受付可能レートを計算する手段を有し、 前記拡張入力バッファモジュール部は、前記ＡＢＲクラ
スの論理チャネル（ＶＣ）に対して、それが経由するグ
ローバルキューと出力回線対応キューの提示する受付可
能レートとのうち小さいほうの値を該論理チャネル（Ｖ
Ｃ）の受付端末から送信端末の方向に送られるバックワ
ードＲＭセルの中に記述する手段を有すること、を特徴
とする請求項１乃至３のいずれか１つに記載のＡＴＭ交
換機システム。 - 【請求項８】 前記拡張出力バッファモジュール部は、
サービスクラス別のグローバルキューあるいは出力回線
対応キューの状態時間変化から定期的にサービスクラス
毎の受付可能レートを計算する手段を有し、 前記拡張入力バッファモジュール部は、その受付可能レ
ートに基づいて各出力ポート宛てのセル出力を制御する
内部レート制御手段を備えたこと、を特徴する請求項１
乃至３のいずれか１つに記載のＡＴＭ交換機システム。 - 【請求項９】 前記拡張入力バッファモジュール部に設
置される出力ポート対応キューは、仮想ソースキュー
と、仮想スイッチ内部キューと、前記仮想ソールキュー
と前記仮想スイッチ内部キューとの間に設けられたレー
ト制御部とから構成され、前記レート制御部は、前記仮
想ソースキューからのセル転送を、グローバルキューあ
るいは出力回線対応キューで計算される受付可能レート
に基づいて制御すること、を特徴とする請求項１乃至３
のいずれか１つに記載のＡＴＭ交換機システム。 - 【請求項１０】 前記レート制御部に設定される転送レ
ートとして、前記出力ポート対応キューが対応している
出力ポート宛のグローバルキューで計算される受付可能
レートと現時点で該出力ポート対応キューにセルが蓄積
されている論理チャネル数（アクティブ論理チャネル
数）の積、あるいは前記出力ポート対応キューが対応し
ている出力ポートが収容する各出力回線対応キューで計
算される出力回線毎の受付可能レートと前記出力ポート
対応キューにおける出力回線毎のアクティブ論理チャネ
ル数の各積の総和のうち、どちらか小さい方を用いるこ
と、を特徴とする請求項９に記載のＡＴＭ交換機システ
ム。 - 【請求項１１】 前記拡張入力バッファモジュール部
は、その内の出力ポート対応キューのバッファ占有量を
出力回線毎と論理チャネル（ＶＣ）毎の両方で観測して
おき、パケットの先頭セルが前記出力ポート対応キュー
に到着したときに、前記出力ポート対応キューにおける
前記パケットの宛先出力回線によるバッファ占有量とそ
の論理チャネル（ＶＣ）によるバッファ占有量がそれぞ
れのしきい値を越えているときに該パケットを廃棄する
手段を含むこと、を特徴とする請求項１乃至３のいずれ
か１つに記載のＡＴＭ交換機システム。 - 【請求項１２】 前記出力ポート対応キューにおける該
パケットの宛先出力回線によるバッファ占有量と比較す
るしきい値として、該パケットの宛先出力ポートの拡張
出力バッファモジュール部内の出力回線対応キュー毎に
計算された受付可能レートと該出力ポート対応キューに
おける出力回線毎のアクティブ論理チャネル数の総和の
うち、該パケットの宛先出力回線相当分が占める割合を
該出力ポート対応キュー全体に設定された固定しきい値
に乗じた値を用い、 該出力ポート対応キューにおける該パケットの論理チャ
ネル（ＶＣ）によるバッファ占有量と比較する値とし
て、上記により計算した値を該出力ポート対応キューに
おける該パケットの宛先出力回線行きのアクティブ論理
チャネル数で除算して値を用いること、を特徴とする請
求項１１に記載のＡＴＭ交換機システム。 - 【請求項１３】 複数の低速な入力回線と複数の低速な
出力回線間でＡＴＭセルを交換するＡＴＭ交換システム
におけるトラヒック制御方法であって、前記ＡＴＭ交換
システムは高速な入力ポートと高速な出力ポートとの間
のＡＴＭ交換機能を有する出力バッファ型構成の中核ス
イッチ部と、前記複数の低速な入力回線からのＡＴＭセ
ルを前記高速な入力ポートへ多重する少なくとも１つの
拡張入力バッファモジュール部と、前記高速な出力ポー
トからの出力を前記複数の低速な出力回線に分離する少
なくとも１つの拡張出力バッファモジュール部と有し、
前記拡張入力バッファモジュール部ではＡＴＭセルを宛
先出力ポート毎にかつサービスクラス毎にキューイング
を可能とし、前記拡張出力バッファモジュール部では宛
先出力回線毎にかつサービスクラス毎にキューイングを
可能とするＡＴＭ交換機システムのトラヒック制御方法
において、 前記中核スイッチ部で、出力ポート毎に用意される中核
スイッチキューのキュー長が第１のしきい値を越えた時
に、第１のバックプレッシャー信号を全ての前記拡張入
力バッファモジュール部へ発生し、 前記拡張入力バッファモジュール部で、前記第１のバッ
クプレッシャー信号を受信したときに、それを発信する
出力ポートへのセル出力を停止し、 前記拡張出力バッファモジュール部で、その総バッファ
占有量が第２のしきい値を越えた時に、第２のバックプ
レッシャー信号を全ての前記拡張入力バッファモジュー
ル部へ発生し、 前記拡張入力バッファモジュール部で、前記第２のバッ
クプレッシャー信号を受信したときに、それを発信する
出力ポートへのセル出力を停止するステップを含むこと
を特徴とするＡＴＭ交換機システムのトラヒック制御方
法。 - 【請求項１４】 複数の低速な入力回線と複数の低速な
出力回線間でＡＴＭセルを交換するＡＴＭ交換システム
におけるトラヒック制御方法であって、前記ＡＴＭ交換
システムは、高速な入力ポートと高速な出力ポートとの
間のＡＴＭ交換機能を有する出力バッファ型構成の中核
スイッチ部と、前記複数の低速な入力回線からのＡＴＭ
セルを前記高速な入力ポートへ多重する拡張入力バッフ
ァモジュール部と、前記高速な出力ポートからの出力を
前記複数の低速な出力回線に分離する拡張出力バッファ
モジュール部と有し、前記拡張入力バッファモジュール
部ではＡＴＭセルを宛先出力ポート毎にかつサービスク
ラス毎にキューイングを可能とし、前記拡張出力バッフ
ァモジュール部では宛先出力回線毎にかつサービスクラ
ス毎にキューイングを可能とするＡＴＭ交換システムの
トラヒック制御方法において、 前記中核スイッチ部で、出力ポート毎に用意される中核
スイッチキューのキュー長が第１のしきい値を越えた時
に、第１のバックプレッシャー信号を全ての前記拡張入
力バッファモジュール部へ発生し、 前記拡張入力バッファモジュール部で、前記第１のバッ
クプレッシャー信号を受信したときに、それを発信する
出力ポートへのセル出力を停止し、 前記拡張出力バッファモジュール部で、その総バッファ
占有量が第２のしきい値を越えた時に、第２のバックプ
レッシャー信号を前記中核スイッチ部へ発生し、 前記中核スイッチ部で、前記第２のバックプレッシャー
信号を受信したときに、それを発信する該拡張出力バッ
ファモジュール部へのセル出力を停止するステップを含
むことを特徴とするＡＴＭ交換機システムのトラヒック
制御方法。 - 【請求項１５】 複数の低速な入力回線と複数の低速な
出力回線間でＡＴＭセルを交換するＡＴＭ交換システム
におけるトラヒック制御方法であって、前記ＡＴＭ交換
システムは、高速な入力ポートと高速な出力ポートとの
間のＡＴＭ交換機能を有する出力バッファ型構成の中核
スイッチ部と、前記複数の低速な入力回線からのＡＴＭ
セルを前記高速な入力ポートへ多重する少なくとも１つ
の拡張入力バッファモジュール部と、前記高速な出力ポ
ートからの出力を前記複数の低速な出力回線に分離する
少なくとも１つの拡張出力バッファモジュール部と有
し、前記拡張入力バッファモジュール部ではＡＴＭセル
を宛先出力ポート毎にかつサービスクラス毎にキューイ
ングを可能とし、前記拡張出力バッファモジュール部で
は宛先出力回線毎にかつサービスクラス毎にキューイン
グを可能とするＡＴＭ交換機システムのトラヒック制御
方法において、 前記中核スイッチ部で、出力ポート毎に用意される中核
スイッチキューのキュー長が第１のしきい値を越えた時
に、第１のバックプレッシャー信号を全ての前記拡張入
力バッファモジュール部へ発生し、 前記拡張入力バッファモジュール部で、前記第１のバッ
クプレッシャー信号を受信したときに、それを発信する
出力ポートへのセル出力を停止し、 前記拡張出力バッファモジュール部で、その総バッファ
占有量が第２のしきい値を越えた時に、第２のバックプ
レッシャー信号を全ての前記拡張入力バッファモジュー
ル部へ発生し、 前記拡張入力バッファモジュール部で、前記第２のバッ
クプレッシャー信号を受信したときに、それを発信する
出力ポートへのセル出力を停止し、 前記拡張出力バッファモジュール部で、前記総バッファ
占有量が第３のしきい値を越えた時に、第３のバックプ
レッシャー信号を前記中核スイッチ部へ発生し、 前記中核スイッチ部で、前記第３のバックプレッシャー
信号を受信してときに、それを発信する該拡張出力バッ
ファモジュール部へのセル出力を停止するステップを含
むことを特徴とするＡＴＭ交換機システムのトラヒック
制御方法。 - 【請求項１６】 前記拡張出力バッファモジュール部
で、全ての前記拡張入力バッファモジュール部内に存在
する出力ポート対応キューのうち同一出力宛のキューの
集合からなる仮想キュー（グローバルキュー）における
第１の受付可能レートと、前記拡張出力バッファモジュ
ール部内に存在する出力回線対応キューにおける第２の
受付可能レートとを定期的に計算するステップをさらに
含むこと、を特徴とする請求項１３乃至１５のいずれか
１つに記載のＡＴＭ交換機システムのトラヒック制御方
法。 - 【請求項１７】 各拡張入力バッファモジュール部で、
出力ポート対応キュー長を記述した特別なスイッチ内部
制御用セルを定期的に送信し、 各拡張出力バッファモジュール部で、到達する前記スイ
ッチ内部制御用セルの内容を元にグローバルキュー長を
復元するステップとをさらに含むこと、を特徴とする請
求項１６に記載のＡＴＭ交換機システムのトラヒック制
御方法。 - 【請求項１８】 前記サービスクラスの１つとしてネッ
トワークの輻輳度に応じて適応的に送信レートを変える
ことが可能なアベーラブルビットレートサービス（ＡＢ
Ｒ）クラスを有し、 該ＡＢＲクラスに対して、送信端末からの受信端末の方
向に送られるフォワードＲＭセルが前記拡張入力バッフ
ァモジュール部を通過する際にＡＢＲクラスの出力ポー
ト対応キュー長を記述し、 前記拡張出力バッファモジュール部が前記フォワードＲ
Ｍセルを受信する際に前記フォワードＲＭセル内に記述
された出力ポート対応キュー長からＡＢＲクラスのグロ
ーバルキューの全体キュー長を復元するステップをさら
に含むこと、を特徴とする請求項１７に記載のＡＴＭ交
換システムのトラヒック制御方法。 - 【請求項１９】 前記サービスクラスの１つとしてネッ
トワークの輻輳度に応じて適応的に送信レートを変える
ことが可能なアベーラブルビットレートサービス（ＡＢ
Ｒ）クラスを有し、 前記拡張出力バッファモジュール部で、前記ＡＢＲクラ
ス用のグローバルキューあるいは前記拡張出力バッファ
モジュール部の出力回線対応キューの状態時間変化から
定期的に受付可能レートを計算し、 前記拡張入力バッファモジュール部で、前記ＡＢＲクラ
スの論理チャネル（ＶＣ）に対して、それが経由するグ
ローバルキューと出力回線対応キューの提示する受付可
能レートとのうち小さいほうの値を該論理チャネル（Ｖ
Ｃ）の受付端末から送信端末の方向に送られるバックワ
ードＲＭセルの中に記述するステップをさらに含むこ
と、を特徴とする請求項１３乃至１５のいずれか１つに
記載のＡＴＭ交換機システムのトラヒック制御方法。 - 【請求項２０】 前記拡張出力バッファモジュール部
で、サービスクラス別のグローバルキューあるいは出力
回線対応キューの状態時間変化から定期的にサービスク
ラス毎の受付可能レートを計算し、 前記拡張入力バッファモジュール部で、その受付可能レ
ートに基づいて各出力ポート宛てのセル出力を制御する
ステップとをさらに含むこと、を特徴とする請求項１３
乃至１５のいずれか１つに記載のＡＴＭ交換機システム
のトラヒック制御方法。 - 【請求項２１】 前記拡張入力バッファモジュール部に
設置される出力ポート対応キューを仮想ソースキューと
仮想スイッチ内部キューとの二重構成とし、 前記仮想ソースキューからのセル転送を、グローバルキ
ューあるいは出力回線対応キューで計算される受付可能
レートに基づいて、前記仮想ソールキューと前記仮想ス
イッチ内部キューとの間に設けられたレート制御部によ
り制御するステップをさらに含むこと、を特徴とする請
求項１３乃至１５のいずれか１つに記載のＡＴＭ交換機
システムのトラヒック制御方法。 - 【請求項２２】 前記レート制御部に設定される転送レ
ートとして、前記出力ポート対応キューが対応している
出力ポート宛のグローバルキューで計算される受付可能
レートと現時点で該出力ポート対応キューにセルが蓄積
されている論理チャネル数（アクティブ論理チャネル
数）の積、あるいは前記出力ポート対応キューが対応し
ている出力ポートが収容する各出力回線対応キューで計
算される出力回線毎の受付可能レートと前記出力ポート
対応キューにおける出力回線毎のアクティブ論理チャネ
ル数の各積の総和のうち、どちらか小さい方を用いるこ
と、を特徴とする請求項２１に記載のＡＴＭ交換機シス
テムのトラヒック制御方法。 - 【請求項２３】 前記拡張入力バッファモジュール部
で、その内の出力ポート対応キューのバッファ占有量を
出力回線毎と論理チャネル（ＶＣ）毎の両方で観測して
おき、パケットの先頭セルが前記出力ポート対応キュー
に到着したときに、前記出力ポート対応キューにおける
前記パケットの宛先出力回線によるバッファ占有量とそ
の論理チャネル（ＶＣ）によるバッファ占有量がそれぞ
れのしきい値を越えているときに該パケットを廃棄する
ステップをさらに含むこと、を特徴とする請求項１３乃
至１５のいずれか１つに記載のＡＴＭ交換機システムの
トラヒック制御方法。 - 【請求項２４】 前記出力ポート対応キューにおける該
パケットの宛先出力回線によるバッファ占有量と比較す
るしきい値として、該パケットの宛先出力ポートの拡張
出力バッファモジュール部内の出力回線対応キュー毎に
計算された受付可能レートと該出力ポート対応キューに
おける出力回線毎のアクティブ論理チャネル数の総和の
うち、該パケットの宛先出力回線相当分が占める割合を
該出力ポート対応キュー全体に設定された固定しきい値
に乗じた値を用い、 該出力ポート対応キューにおける該パケットの論理チャ
ネル（ＶＣ）によるバッファ占有量と比較する値とし
て、上記により計算した値を該出力ポート対応キューに
おける該パケットの宛先出力回線行きのアクティブ論理
チャネル数で除算して値を用いること、を特徴とする請
求項２３に記載のＡＴＭ交換機システムのトラヒック制
御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21647496A JP2874713B2 (ja) | 1996-08-16 | 1996-08-16 | Ａｔｍ交換機システムおよびそのトラヒック制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21647496A JP2874713B2 (ja) | 1996-08-16 | 1996-08-16 | Ａｔｍ交換機システムおよびそのトラヒック制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1065678A JPH1065678A (ja) | 1998-03-06 |
| JP2874713B2 true JP2874713B2 (ja) | 1999-03-24 |
Family
ID=16689019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21647496A Expired - Fee Related JP2874713B2 (ja) | 1996-08-16 | 1996-08-16 | Ａｔｍ交換機システムおよびそのトラヒック制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2874713B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990075871A (ko) * | 1998-03-25 | 1999-10-15 | 김영환 | 비대칭 디지털 가입자 라인 시스템의 비동기 전송 모드핸들러의 셀 데이터 처리방법 |
| US7848341B2 (en) | 2001-02-28 | 2010-12-07 | International Business Machines Corporation | Switching arrangement and method with separated output buffers |
| JP3908483B2 (ja) | 2001-06-28 | 2007-04-25 | 富士通株式会社 | 通信装置 |
| CN117713799B (zh) * | 2024-02-05 | 2024-04-30 | 此芯科技(北京)有限公司 | 一种流水线反压逻辑电路及电子设备 |
-
1996
- 1996-08-16 JP JP21647496A patent/JP2874713B2/ja not_active Expired - Fee Related
Non-Patent Citations (3)
| Title |
|---|
| １９９６年電子通信学会総合全国大会Ｂ−７４１ |
| 信学技報 ＩＮ９６−１４８ |
| 信学技報 ＳＳＥ９５−５９ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1065678A (ja) | 1998-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU752671B2 (en) | Asynchronous transfer mode switching system | |
| JP3211833B2 (ja) | Ａｔｍ交換機 | |
| JP3354689B2 (ja) | Ａｔｍ交換機、交換機及びそのスイッチングパス設定方法 | |
| KR100328642B1 (ko) | 패킷흐름제어에관한장치및방법 | |
| EP0763915B1 (en) | Packet transfer device and method adaptive to a large number of input ports | |
| CA2291049C (en) | Fair and efficient cell scheduling in input-buffered multipoint switch | |
| US5572523A (en) | Method of controlling communication network incorporating virtual channels exchange nodes and virtual paths exchange nodes | |
| JP3525656B2 (ja) | パケット交換機、および輻輳通知方式 | |
| JP3814393B2 (ja) | セルスケジューリング方法及びその装置 | |
| JP3123447B2 (ja) | Ａｔｍ交換機のスイッチ制御回路 | |
| JP3128654B2 (ja) | 監視制御方法、監視制御装置及び交換システム | |
| EP0898855A1 (en) | Method and apparatus for per traffic flow buffer management | |
| JPH0846590A (ja) | データ伝送システム | |
| JPH08331154A (ja) | 最大−最小公平割当を行うパケット交換ネットワーク用混雑制御システムおよび方法 | |
| CA2144227A1 (en) | Apparatus and method of processing bandwidth requirements in an atm switch | |
| JP2000501260A (ja) | 情報パケット交換機のためのスケジューラ | |
| JP3908483B2 (ja) | 通信装置 | |
| JPH1141255A (ja) | セル伝送交換機の呼接続制御装置 | |
| JP2002543740A (ja) | Ａｔｍネットワークのトラフィックを管理する方法および装置 | |
| JP2874713B2 (ja) | Ａｔｍ交換機システムおよびそのトラヒック制御方法 | |
| JP3227133B2 (ja) | Ａｔｍ交換機 | |
| JP3454230B2 (ja) | Ａｔｍ交換機のスイッチ制御回路 | |
| KR0151917B1 (ko) | 제한적 공유메모리 비동기 전달모드 스위치 장치에서의 우선순위제어 장치 | |
| JP3649981B2 (ja) | 通信装置およびシェーピング処理方法 | |
| JP3112008B2 (ja) | Ａｔｍ通信装置及びそのトラヒック制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981216 |
|
| LAPS | Cancellation because of no payment of annual fees |