JP3454230B2 - Ａｔｍ交換機のスイッチ制御回路 - Google Patents
Ａｔｍ交換機のスイッチ制御回路Info
- Publication number
- JP3454230B2 JP3454230B2 JP2000174618A JP2000174618A JP3454230B2 JP 3454230 B2 JP3454230 B2 JP 3454230B2 JP 2000174618 A JP2000174618 A JP 2000174618A JP 2000174618 A JP2000174618 A JP 2000174618A JP 3454230 B2 JP3454230 B2 JP 3454230B2
- Authority
- JP
- Japan
- Prior art keywords
- output port
- transmission
- cell
- signal
- back pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＡＴＭ交換機のスイ
ッチ制御回路に関し、特にＡＴＭ（Ａｓｙｎｃｈｒｏｎ
ｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）セルを入出力ポ
ート間でスイッチングするＡＴＭ交換機のスイッチ制御
方式に関する。
ッチ制御回路に関し、特にＡＴＭ（Ａｓｙｎｃｈｒｏｎ
ｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）セルを入出力ポ
ート間でスイッチングするＡＴＭ交換機のスイッチ制御
方式に関する。
【０００２】
【従来の技術】従来、この種のＡＴＭ交換機において
は、図１６に示すように、入力ポートバッファ５と、出
力ポートバッファ２−１〜２−ｎ（出力ポートバッファ
２−４〜２−ｎは図示せず）と、バッファ占有量計数部
３と、バックプレッシャ発信部６とを備えている。ま
た、入力ポートバッファ５はポート別分離器５０と、出
力ポート対応論理キュー５１−１〜５１−ｎと、セル送
出制御部５２と、バックプレッシャ受信部５３とを備え
ている。尚、上記のＡＴＭ交換機では、説明の簡単化の
ためにトラヒッククラスが一つである場合を想定してい
る。
は、図１６に示すように、入力ポートバッファ５と、出
力ポートバッファ２−１〜２−ｎ（出力ポートバッファ
２−４〜２−ｎは図示せず）と、バッファ占有量計数部
３と、バックプレッシャ発信部６とを備えている。ま
た、入力ポートバッファ５はポート別分離器５０と、出
力ポート対応論理キュー５１−１〜５１−ｎと、セル送
出制御部５２と、バックプレッシャ受信部５３とを備え
ている。尚、上記のＡＴＭ交換機では、説明の簡単化の
ためにトラヒッククラスが一つである場合を想定してい
る。
【０００３】図１７は図１６のバックプレッシャ発信部
６によるバックプレッシャ制御を示すフローチャートで
ある。これら図１６及び図１７を参照して従来のＡＴＭ
交換機におけるセルスイッチング動作について説明す
る。
６によるバックプレッシャ制御を示すフローチャートで
ある。これら図１６及び図１７を参照して従来のＡＴＭ
交換機におけるセルスイッチング動作について説明す
る。
【０００４】入力ポート１００から流入するＡＴＭセル
は入力ポートバッファ５はポート別分離器５０によって
ＡＴＭセルの宛先出力ポートが識別された後に、その識
別結果を基に適切な出力ポート対応論理キュー５１−１
〜５１−ｎに格納される。セル送出制御部５２は出力ポ
ート対応論理キュー５１−１〜５１−ｎ間でセル送出権
を周回的に持ち回らせる回転優先制御によってＡＴＭセ
ルの送出を制御する。
は入力ポートバッファ５はポート別分離器５０によって
ＡＴＭセルの宛先出力ポートが識別された後に、その識
別結果を基に適切な出力ポート対応論理キュー５１−１
〜５１−ｎに格納される。セル送出制御部５２は出力ポ
ート対応論理キュー５１−１〜５１−ｎ間でセル送出権
を周回的に持ち回らせる回転優先制御によってＡＴＭセ
ルの送出を制御する。
【０００５】このセル送出制御部５２の処理によって選
択された出力ポート対応論理キュー５１−１〜５１−ｎ
から取り出されたＡＴＭセルは、入力ポート信号線１０
１及び時分割多重バス１０２を経由してその宛先出力ポ
ートに対応した出力ポートバッファ２−１〜２−ｎに格
納される。
択された出力ポート対応論理キュー５１−１〜５１−ｎ
から取り出されたＡＴＭセルは、入力ポート信号線１０
１及び時分割多重バス１０２を経由してその宛先出力ポ
ートに対応した出力ポートバッファ２−１〜２−ｎに格
納される。
【０００６】出力ポートバッファ２−１〜２−ｎでは先
頭のセルから順に出力ポート１０３−１〜１０３−ｎ
（出力ポート１０３−４〜１０３−ｎは図示せず）に送
出される。バッファ占有量計数部３は出力ポートバッフ
ァ２−１〜２−ｎ各々のキュー長を観測する。
頭のセルから順に出力ポート１０３−１〜１０３−ｎ
（出力ポート１０３−４〜１０３−ｎは図示せず）に送
出される。バッファ占有量計数部３は出力ポートバッフ
ァ２−１〜２−ｎ各々のキュー長を観測する。
【０００７】バックプレッシャ発信部６はバッファ占有
量計数部３の保有する出力ポートバッファ２−１〜２−
ｎ各々のキュー長情報を参照し（図１７ステップＳ３
１）、キュー長が予め設定されたしきい値を超えて輻輳
状態になった出力ポートバッファ２−１〜２−ｎが存在
することを検知すると（図１７ステップＳ３２）、全て
の入力ポートバッファ５に対して輻輳状態にある出力ポ
ートを明記した送信停止（ＳＴＯＰ）信号１１３とそれ
以外の出力ポートを明記した送信再開（ＧＯ）信号１１
１とを発信する（図１７ステップＳ３３，Ｓ３５）。
量計数部３の保有する出力ポートバッファ２−１〜２−
ｎ各々のキュー長情報を参照し（図１７ステップＳ３
１）、キュー長が予め設定されたしきい値を超えて輻輳
状態になった出力ポートバッファ２−１〜２−ｎが存在
することを検知すると（図１７ステップＳ３２）、全て
の入力ポートバッファ５に対して輻輳状態にある出力ポ
ートを明記した送信停止（ＳＴＯＰ）信号１１３とそれ
以外の出力ポートを明記した送信再開（ＧＯ）信号１１
１とを発信する（図１７ステップＳ３３，Ｓ３５）。
【０００８】また、バックプレッシャ発信部６はキュー
長がしきい値を超えて輻輳状態になった出力ポートバッ
ファ２−１〜２−ｎが存在することを検知しなければ
（図１７ステップＳ３２）、全ての入力ポートバッファ
５に対して全ての出力ポートを明記した送信再開（Ｇ
Ｏ）信号１１１を発信する（図１７ステップＳ３４，Ｓ
３５）。
長がしきい値を超えて輻輳状態になった出力ポートバッ
ファ２−１〜２−ｎが存在することを検知しなければ
（図１７ステップＳ３２）、全ての入力ポートバッファ
５に対して全ての出力ポートを明記した送信再開（Ｇ
Ｏ）信号１１１を発信する（図１７ステップＳ３４，Ｓ
３５）。
【０００９】送信停止（ＳＴＯＰ）信号１１３を受信し
たバックプレッシャ受信部５３は受信したバックプレッ
シャ信号情報からバックプレッシャ信号を発した出力ポ
ートを特定し、その出力ポートに対応した出力ポート対
応論理キュー５１−１〜５１−ｎからのセル送出を禁止
するようセル送出制御部５２に通知する。
たバックプレッシャ受信部５３は受信したバックプレッ
シャ信号情報からバックプレッシャ信号を発した出力ポ
ートを特定し、その出力ポートに対応した出力ポート対
応論理キュー５１−１〜５１−ｎからのセル送出を禁止
するようセル送出制御部５２に通知する。
【００１０】出力ポートバッファ２−１〜２−ｎの輻輳
が解除されると、その出力ポートを明記した送信再開
（ＧＯ）信号１１１を送信し、それまで送信が止められ
ていた出力ポート行きのセル転送を再開させる。
が解除されると、その出力ポートを明記した送信再開
（ＧＯ）信号１１１を送信し、それまで送信が止められ
ていた出力ポート行きのセル転送を再開させる。
【００１１】このように、従来のＡＴＭ交換機における
入力ポートと出力ポートとの間のトラヒック制御として
は、特定の出力ポートが輻輳した場合にその出力ポート
バッファでのセル損失を防ぐために、その出力ポートへ
のセル出力を停止／再開させることを命じるバックプレ
ッシャ信号を全ての入力ポートバッファ５に対して発生
する単純なバックプレッシャ制御が存在するだけであ
る。
入力ポートと出力ポートとの間のトラヒック制御として
は、特定の出力ポートが輻輳した場合にその出力ポート
バッファでのセル損失を防ぐために、その出力ポートへ
のセル出力を停止／再開させることを命じるバックプレ
ッシャ信号を全ての入力ポートバッファ５に対して発生
する単純なバックプレッシャ制御が存在するだけであ
る。
【００１２】また、入力ポートバッファ５において、回
転優先制御ではなく、各論理キューからセルを送出した
後に次回のセル送出時刻を算出してセル送出を厳密に制
御する手法が考えられている。しかしながら、従来では
この送出時刻を現在時刻と常に比較し、送出時刻が現在
時刻以前であるならばセルを送出する、あるいは現在時
刻と全く比較することなしに、送出時刻順に従ってやみ
くもに送出するのみのどちらかである。
転優先制御ではなく、各論理キューからセルを送出した
後に次回のセル送出時刻を算出してセル送出を厳密に制
御する手法が考えられている。しかしながら、従来では
この送出時刻を現在時刻と常に比較し、送出時刻が現在
時刻以前であるならばセルを送出する、あるいは現在時
刻と全く比較することなしに、送出時刻順に従ってやみ
くもに送出するのみのどちらかである。
【００１３】
【発明が解決しようとする課題】上述した従来のバック
プレッシャ制御では、複数の入力ポートからのＡＴＭセ
ルが同一出力ポートに同時到着することによる輻輳が一
度発生すると、出力ポートバッファでのセル損失を防ぐ
ための送出停止信号が発信される。やがて、輻輳が解除
されて送出再開信号が発信されると、各入力ポートバッ
ファが同時にセル送出を再開するものの、同時到着によ
る輻輳が再び発生するので、送出停止信号が発信され
る。
プレッシャ制御では、複数の入力ポートからのＡＴＭセ
ルが同一出力ポートに同時到着することによる輻輳が一
度発生すると、出力ポートバッファでのセル損失を防ぐ
ための送出停止信号が発信される。やがて、輻輳が解除
されて送出再開信号が発信されると、各入力ポートバッ
ファが同時にセル送出を再開するものの、同時到着によ
る輻輳が再び発生するので、送出停止信号が発信され
る。
【００１４】上記のように、従来のバックプレッシャ制
御では各入力ポートバッファが送出再開、送出停止を同
期的に繰り返すため、各入力ポートからの同一出力ポー
トへのスループットが均一化してしまう。特に、同一出
力ポートヘ向かう元々のトラヒック量に入力ポート間で
ばらつきがある場合、同一出力ポートを使用するＶＣ
（Ｖｉｒｔｕａｌ Ｃｈａｎｎｅｌ）は帯域予約をして
いるにもかかわらず、スループットを全く保証できなく
なるおそれがある。
御では各入力ポートバッファが送出再開、送出停止を同
期的に繰り返すため、各入力ポートからの同一出力ポー
トへのスループットが均一化してしまう。特に、同一出
力ポートヘ向かう元々のトラヒック量に入力ポート間で
ばらつきがある場合、同一出力ポートを使用するＶＣ
（Ｖｉｒｔｕａｌ Ｃｈａｎｎｅｌ）は帯域予約をして
いるにもかかわらず、スループットを全く保証できなく
なるおそれがある。
【００１５】入力ポートバッファで行われるセル送出制
御については、セル送出の度に次回の送出時刻を算出す
るものの、送出時刻と現在時刻とを常に比較し、送出時
刻が現在時刻以前であるならばセルを送出するという制
御を行う場合、出力ポートバッファが全く輻輳していな
いにもかかわらず、入力ポートバッファからセルを送出
できない状態が発生し、出力ポートバッファの非効率利
用が問題となる。
御については、セル送出の度に次回の送出時刻を算出す
るものの、送出時刻と現在時刻とを常に比較し、送出時
刻が現在時刻以前であるならばセルを送出するという制
御を行う場合、出力ポートバッファが全く輻輳していな
いにもかかわらず、入力ポートバッファからセルを送出
できない状態が発生し、出力ポートバッファの非効率利
用が問題となる。
【００１６】また、送出時刻と現在時刻とを常に比較し
ない制御を行う場合には、出力ポートバッファの非効率
利用が解決されるものの、入力ポートバッファからセル
がやみくもに送られて輻輳が頻繁に発生し、従来のバッ
クプレッシャ制御による問題が影響を及ぼすようにな
る。
ない制御を行う場合には、出力ポートバッファの非効率
利用が解決されるものの、入力ポートバッファからセル
がやみくもに送られて輻輳が頻繁に発生し、従来のバッ
クプレッシャ制御による問題が影響を及ぼすようにな
る。
【００１７】そこで、本発明の目的は上記の問題点を解
消し、ＡＴＭ交換機内部での輻輳発生を抑制して同一出
力ポートを使用するＶＣのスループットを保証するトラ
ヒック制御が可能なＡＴＭ交換機のスイッチ制御回路を
提供することにある。
消し、ＡＴＭ交換機内部での輻輳発生を抑制して同一出
力ポートを使用するＶＣのスループットを保証するトラ
ヒック制御が可能なＡＴＭ交換機のスイッチ制御回路を
提供することにある。
【００１８】
【課題を解決するための手段】本発明によるＡＴＭ交換
機のスイッチ制御回路は、非同期転送モードで転送され
るＡＴＭセルを入力ポートと出力ポートとの間でスイッ
チングするＡＴＭ交換機のスイッチ制御回路であって、
前記入力ポート及び前記出力ポート各々に対応して設け
られかつ前記入力ポートと前記出力ポートとの間でＡＴ
Ｍセル交換を行うための入力ポートバッファ及び出力ポ
ートバッファと、前記出力ポートバッファでのセル廃棄
を防止するために前記出力ポートバッファの占有量に応
じて送出再開信号と送出停止信号と送出制御信号とのう
ちいずれかを出力するバックプレッシャ機能と、前記Ａ
ＴＭセルを送出する出力ポートに対応して前記バックプ
レッシャ機能から前記送出再開信号が入力された時に当
該出力ポートに対して予め設定された第１のレートで前
記ＡＴＭセルを送出するよう制御しかつ前記ＡＴＭセル
を送出する出力ポートに対応して前記バックプレッシャ
機能から前記送出制御信号が入力された時に当該出力ポ
ートに対して予め設定された第２のレートで前記ＡＴＭ
セルを送出するよう制御するセル送出制御手段とを備え
ている。
機のスイッチ制御回路は、非同期転送モードで転送され
るＡＴＭセルを入力ポートと出力ポートとの間でスイッ
チングするＡＴＭ交換機のスイッチ制御回路であって、
前記入力ポート及び前記出力ポート各々に対応して設け
られかつ前記入力ポートと前記出力ポートとの間でＡＴ
Ｍセル交換を行うための入力ポートバッファ及び出力ポ
ートバッファと、前記出力ポートバッファでのセル廃棄
を防止するために前記出力ポートバッファの占有量に応
じて送出再開信号と送出停止信号と送出制御信号とのう
ちいずれかを出力するバックプレッシャ機能と、前記Ａ
ＴＭセルを送出する出力ポートに対応して前記バックプ
レッシャ機能から前記送出再開信号が入力された時に当
該出力ポートに対して予め設定された第１のレートで前
記ＡＴＭセルを送出するよう制御しかつ前記ＡＴＭセル
を送出する出力ポートに対応して前記バックプレッシャ
機能から前記送出制御信号が入力された時に当該出力ポ
ートに対して予め設定された第２のレートで前記ＡＴＭ
セルを送出するよう制御するセル送出制御手段とを備え
ている。
【００１９】本発明による他のＡＴＭ交換機のスイッチ
制御回路は、上記の構成において、前記バックプレッシ
ャ機能が、前記出力ポートバッファの占有量が予め設定
された第１のしきい値未満の時に前記送出再開信号を出
力し、前記出力ポートバッファの占有量が前記第１のし
きい値と予め設定された第２のしきい値との間にある時
に前記送出制御信号を出力し、前記出力ポートバッファ
の占有量が前記第２のしきい値以上の時に前記送出停止
信号を出力するよう構成されている。
制御回路は、上記の構成において、前記バックプレッシ
ャ機能が、前記出力ポートバッファの占有量が予め設定
された第１のしきい値未満の時に前記送出再開信号を出
力し、前記出力ポートバッファの占有量が前記第１のし
きい値と予め設定された第２のしきい値との間にある時
に前記送出制御信号を出力し、前記出力ポートバッファ
の占有量が前記第２のしきい値以上の時に前記送出停止
信号を出力するよう構成されている。
【００２０】すなわち、上記課題を解決するために、本
発明においては、入力ポートバッファと出力ポートバッ
ファとの間でのバックプレッシャ信号を、送出再開（Ｇ
Ｏ）信号と送出停止（ＳＴＯＰ）信号と送出制御（ＳＨ
ＡＰＥ）信号との三種類とする構成としている。
発明においては、入力ポートバッファと出力ポートバッ
ファとの間でのバックプレッシャ信号を、送出再開（Ｇ
Ｏ）信号と送出停止（ＳＴＯＰ）信号と送出制御（ＳＨ
ＡＰＥ）信号との三種類とする構成としている。
【００２１】上記の構成を有するバックプレッシャ制御
を備えた入出力バッファ型ＡＴＭ交換機において、入力
ポートバッファでは送出再開信号を発信している出力ポ
ートに対して第１のレート（Ｒ１）でセルを送出するこ
ととし、送出制御信号を発信している出力ポートに対し
て第２のレート（Ｒ２）でセルを送出する。
を備えた入出力バッファ型ＡＴＭ交換機において、入力
ポートバッファでは送出再開信号を発信している出力ポ
ートに対して第１のレート（Ｒ１）でセルを送出するこ
ととし、送出制御信号を発信している出力ポートに対し
て第２のレート（Ｒ２）でセルを送出する。
【００２２】第１のレート（Ｒ１）としてポート最大レ
ートを選ぶ場合には、入力ポートバッファで各論理キュ
ーからセルを送出する度に次回のセル送出時刻を第２の
レート（Ｒ２）から計算することとし、送出再開信号を
受信している時には単純に送出時刻順に従ってセルを送
出するだけとし、送出制御信号を受信している時には、
上記と同様に、送出時刻順に従ってセルを送出するが、
送出時刻を必ず現在時刻と比較して送出時刻が現在時刻
よりも以前であるときに限ってセルを送出するようにし
ている。
ートを選ぶ場合には、入力ポートバッファで各論理キュ
ーからセルを送出する度に次回のセル送出時刻を第２の
レート（Ｒ２）から計算することとし、送出再開信号を
受信している時には単純に送出時刻順に従ってセルを送
出するだけとし、送出制御信号を受信している時には、
上記と同様に、送出時刻順に従ってセルを送出するが、
送出時刻を必ず現在時刻と比較して送出時刻が現在時刻
よりも以前であるときに限ってセルを送出するようにし
ている。
【００２３】これによって、ＡＴＭ交換機内部での輻輳
発生を抑制して同一出力ポートを使用するＶＣのスルー
プットを保証するトラヒック制御が可能となる。
発生を抑制して同一出力ポートを使用するＶＣのスルー
プットを保証するトラヒック制御が可能となる。
【００２４】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図１は本発明の一実施例の構
成を示すブロック図である。図において、本発明の一実
施例によるＡＴＭ交換機は入力ポートバッファ１と、出
力ポートバッファ２−１〜２−ｎ（出力ポートバッファ
２−４〜２−ｎは図示せず）と、バッファ占有量計数部
３と、バックプレッシャ発信部４とを備えている。ま
た、入力ポートバッファ１はポート別分離器１０と、出
力ポート対応論理キュー１１−１〜１１−ｎと、セル送
出制御部１２と、バックプレッシャ受信部１３とを備え
ている。
図面を参照して説明する。図１は本発明の一実施例の構
成を示すブロック図である。図において、本発明の一実
施例によるＡＴＭ交換機は入力ポートバッファ１と、出
力ポートバッファ２−１〜２−ｎ（出力ポートバッファ
２−４〜２−ｎは図示せず）と、バッファ占有量計数部
３と、バックプレッシャ発信部４とを備えている。ま
た、入力ポートバッファ１はポート別分離器１０と、出
力ポート対応論理キュー１１−１〜１１−ｎと、セル送
出制御部１２と、バックプレッシャ受信部１３とを備え
ている。
【００２５】入力ポートバッファ１はその内部に出力ポ
ート１０３−１〜１０３−ｎ（出力ポート１０３−４〜
１０３−ｎは図示せず）毎に対応した出力ポート対応論
理キュー１１−１〜１１−ｎを設け、出力ポート１０３
−１〜１０３−ｎ毎にキューイング可能としている。
ート１０３−１〜１０３−ｎ（出力ポート１０３−４〜
１０３−ｎは図示せず）毎に対応した出力ポート対応論
理キュー１１−１〜１１−ｎを設け、出力ポート１０３
−１〜１０３−ｎ毎にキューイング可能としている。
【００２６】この出力ポート対応論理キュー１１−１〜
１１−ｎをトラヒッククラス毎に用意することによっ
て、容易にマルチトラヒッククラス環境を提供すること
ができる。本発明の一実施例では説明の簡単化のため
に、トラヒッククラスが一つである場合を想定している
が、所望のサービスクラスの分だけいくらでも用意可能
である。
１１−ｎをトラヒッククラス毎に用意することによっ
て、容易にマルチトラヒッククラス環境を提供すること
ができる。本発明の一実施例では説明の簡単化のため
に、トラヒッククラスが一つである場合を想定している
が、所望のサービスクラスの分だけいくらでも用意可能
である。
【００２７】図２は図１のセル送出制御部１２の構成を
示すブロック図である。図において、セル送出制御部１
２は送出制御部１２ａと、論理キューリスト１２ｂと、
論理キューリスト管理部１２ｃと、セル送出部１２ｄ
と、次回送出時刻算出部１２ｅと、帯域テーブル１２ｆ
と、計時部１２ｇとから構成されている。
示すブロック図である。図において、セル送出制御部１
２は送出制御部１２ａと、論理キューリスト１２ｂと、
論理キューリスト管理部１２ｃと、セル送出部１２ｄ
と、次回送出時刻算出部１２ｅと、帯域テーブル１２ｆ
と、計時部１２ｇとから構成されている。
【００２８】これら図１及び図２を参照して本発明の一
実施例によるＡＴＭ交換機のセルスイッチング動作につ
いて説明する。入力ポートバッファ１では入力ポート１
００から流入するＡＴＭセルをポート別分離器１０によ
ってＡＴＭセルの宛先出力ポートを識別し、その識別結
果に応じて適切な出力ポート対応論理キュー１１−１〜
１１−ｎに格納する。
実施例によるＡＴＭ交換機のセルスイッチング動作につ
いて説明する。入力ポートバッファ１では入力ポート１
００から流入するＡＴＭセルをポート別分離器１０によ
ってＡＴＭセルの宛先出力ポートを識別し、その識別結
果に応じて適切な出力ポート対応論理キュー１１−１〜
１１−ｎに格納する。
【００２９】セル送出制御部１２は各出力ポート対応論
理キュー１１−１〜１１−ｎからＡＴＭセルを送出した
後、その同じ論理キューからＡＴＭセルを送出する次回
の時刻を次回送出時刻算出部１２ｅで算出するととも
に、どの論理キューから送出すべきかを時刻順に並べた
論理キューリスト１２ｂを保有する。
理キュー１１−１〜１１−ｎからＡＴＭセルを送出した
後、その同じ論理キューからＡＴＭセルを送出する次回
の時刻を次回送出時刻算出部１２ｅで算出するととも
に、どの論理キューから送出すべきかを時刻順に並べた
論理キューリスト１２ｂを保有する。
【００３０】論理キューリスト１２ｂの先頭に位置する
出力ポート対応論理キュー１１−１〜１１−ｎから取り
出されたＡＴＭセルはセル送出制御部１２のセル送出部
１２ｄから入力ポート信号線１０１及び時分割多重バス
１０２を経由してその宛先出力ポートに対応した出力ポ
ートバッファ２−１〜２−ｎに格納される。出力ポート
バッファ２−１〜２−ｎは先頭のＡＴＭセルから順に出
力ポート１０３−１〜１０３−ｎに送出する。
出力ポート対応論理キュー１１−１〜１１−ｎから取り
出されたＡＴＭセルはセル送出制御部１２のセル送出部
１２ｄから入力ポート信号線１０１及び時分割多重バス
１０２を経由してその宛先出力ポートに対応した出力ポ
ートバッファ２−１〜２−ｎに格納される。出力ポート
バッファ２−１〜２−ｎは先頭のＡＴＭセルから順に出
力ポート１０３−１〜１０３−ｎに送出する。
【００３１】図３は図１のセル送出制御部１２が保有す
る論理キューリスト１２ｂの一例を示す図である。図に
おいて、論理キューリスト１２ｂにはその論理キューの
リスト上での位置（先頭，２番目，３番目）と、送出時
刻と、クラスと、宛先ポートとが保持されている。
る論理キューリスト１２ｂの一例を示す図である。図に
おいて、論理キューリスト１２ｂにはその論理キューの
リスト上での位置（先頭，２番目，３番目）と、送出時
刻と、クラスと、宛先ポートとが保持されている。
【００３２】セル送出制御部１２の次回送出時刻算出部
１２ｅは出力ポート対応論理キュー１１−１〜１１−ｎ
各々からＡＴＭセルを送出した後、その同じ出力ポート
対応論理キュー１１−１〜１１−ｎからＡＴＭセルを送
出する次回の送出時刻を算出するが、その計算方式の一
例を以下に示す。
１２ｅは出力ポート対応論理キュー１１−１〜１１−ｎ
各々からＡＴＭセルを送出した後、その同じ出力ポート
対応論理キュー１１−１〜１１−ｎからＡＴＭセルを送
出する次回の送出時刻を算出するが、その計算方式の一
例を以下に示す。
【００３３】例えば、論理キューからＡＴＭセルを送出
する前回の計算時刻をＴｐｒｅｖ、論理キューに収容さ
れた個々のコネクションに割り当てられた宛先出力ポー
ト上の帯域をＢＷｉとすると、次回の送出時刻Ｔｎｅｘ
ｔは、 Ｔｎｅｘｔ＝Ｔｐｒｅｖ＋１／Σ
ＢＷｉ ……（１）から計算される。
する前回の計算時刻をＴｐｒｅｖ、論理キューに収容さ
れた個々のコネクションに割り当てられた宛先出力ポー
ト上の帯域をＢＷｉとすると、次回の送出時刻Ｔｎｅｘ
ｔは、 Ｔｎｅｘｔ＝Ｔｐｒｅｖ＋１／Σ
ＢＷｉ ……（１）から計算される。
【００３４】ここで、各コネクションに割り当てる帯域
ＢＷｉは、コネクション設定前に呼受付制御によって決
定されるものであり、宛先出力ポートを経由する全ての
コネクションの割り当て帯域の総和がその最大帯域を超
えないようにしている。
ＢＷｉは、コネクション設定前に呼受付制御によって決
定されるものであり、宛先出力ポートを経由する全ての
コネクションの割り当て帯域の総和がその最大帯域を超
えないようにしている。
【００３５】送出間隔（＝Ｔｎｅｘｔ−Ｔｐｒｅｖ）
を、宛先出力ポートが輻輳しないように割り当てた帯域
の逆数に等しくすることによって、送出時刻を厳密に現
在時刻と比較して送出制御した場合、その宛先出力ポー
トは絶対に輻輳しない。
を、宛先出力ポートが輻輳しないように割り当てた帯域
の逆数に等しくすることによって、送出時刻を厳密に現
在時刻と比較して送出制御した場合、その宛先出力ポー
トは絶対に輻輳しない。
【００３６】図４は図１のバッファ占有量計数部３が保
有する情報内容（バッファ占有量テーブル）の一例を示
す図である。図において、バッファ占有量テーブル３ａ
にはバッファ占有量計数部３が計数した出力ポートバッ
ファ２−１〜２−ｎ各々の占有量（キュー長）を出力ポ
ートバッファ２−１〜２−ｎ各々に対応して格納されて
いる。
有する情報内容（バッファ占有量テーブル）の一例を示
す図である。図において、バッファ占有量テーブル３ａ
にはバッファ占有量計数部３が計数した出力ポートバッ
ファ２−１〜２−ｎ各々の占有量（キュー長）を出力ポ
ートバッファ２−１〜２−ｎ各々に対応して格納されて
いる。
【００３７】図５は図１の出力ポートバッファ２−１に
おけるしきい値設定の一例を示す図である。図におい
て、出力ポートバッファ２−１にはバックプレッシャ発
信部４が送出制御（ＳＨＡＰＥ）信号１１２を発信する
ためのしきい値Ｑｔｈ＿ｓｈａｐｅと、バックプレッシ
ャ発信部４が送出停止（ＳＴＯＰ）信号１１３を発信す
るためのしきい値Ｑｔｈ＿ｓｔｏｐとが設定されてい
る。
おけるしきい値設定の一例を示す図である。図におい
て、出力ポートバッファ２−１にはバックプレッシャ発
信部４が送出制御（ＳＨＡＰＥ）信号１１２を発信する
ためのしきい値Ｑｔｈ＿ｓｈａｐｅと、バックプレッシ
ャ発信部４が送出停止（ＳＴＯＰ）信号１１３を発信す
るためのしきい値Ｑｔｈ＿ｓｔｏｐとが設定されてい
る。
【００３８】図６は図１のバックプレッシャ発信部４に
よるバックプレッシャ制御を示すフローチャートであ
り、図７は図１のセル送出制御部１２によるセル送出制
御を示すフローチャートである。これら図１〜図７を用
いて本発明の一実施例によるセル送出制御について説明
する。尚、説明の簡略化のため、一つのトラヒッククラ
スしか存在しないものとする。
よるバックプレッシャ制御を示すフローチャートであ
り、図７は図１のセル送出制御部１２によるセル送出制
御を示すフローチャートである。これら図１〜図７を用
いて本発明の一実施例によるセル送出制御について説明
する。尚、説明の簡略化のため、一つのトラヒッククラ
スしか存在しないものとする。
【００３９】入力ポートバッファ１では入力ポート１０
０から流入するＡＴＭセルをポート別分離器１０によっ
てＡＴＭセルの宛先出力ポートを識別し、その識別結果
に応じて適切な出力ポート対応論理キュー１１−１〜１
１−ｎに格納する。
０から流入するＡＴＭセルをポート別分離器１０によっ
てＡＴＭセルの宛先出力ポートを識別し、その識別結果
に応じて適切な出力ポート対応論理キュー１１−１〜１
１−ｎに格納する。
【００４０】セル送出制御部１２は各出力ポート対応論
理キュー１１−１〜１１−ｎからＡＴＭセルを送出した
後、その同じ論理キューからＡＴＭセルを送出する次回
の時刻を次回送出時刻算出部１２ｅで算出するととも
に、どの論理キューから送出すべきかを時刻順に並べた
論理キューリスト１２ｂを保有する。
理キュー１１−１〜１１−ｎからＡＴＭセルを送出した
後、その同じ論理キューからＡＴＭセルを送出する次回
の時刻を次回送出時刻算出部１２ｅで算出するととも
に、どの論理キューから送出すべきかを時刻順に並べた
論理キューリスト１２ｂを保有する。
【００４１】論理キューリスト１２ｂの先頭に位置する
出力ポート対応論理キュー１１−１〜１１−ｎから取り
出されたＡＴＭセルはセル送出制御部１２のセル送出部
１２ｄから入力ポート信号線１０１及び時分割多重バス
１０２を経由してその宛先出力ポートに対応した出力ポ
ートバッファ２−１〜２−ｎに格納される。出力ポート
バッファ２−１〜２−ｎは先頭のＡＴＭセルから順に出
力ポート１０３−１〜１０３−ｎに送出する。
出力ポート対応論理キュー１１−１〜１１−ｎから取り
出されたＡＴＭセルはセル送出制御部１２のセル送出部
１２ｄから入力ポート信号線１０１及び時分割多重バス
１０２を経由してその宛先出力ポートに対応した出力ポ
ートバッファ２−１〜２−ｎに格納される。出力ポート
バッファ２−１〜２−ｎは先頭のＡＴＭセルから順に出
力ポート１０３−１〜１０３−ｎに送出する。
【００４２】バッファ占有量計数部３は出力ポートバッ
ファ２−１〜２−ｎ各々の占有量（キュー長）を計数
し、計数したキュー長を出力ポートバッファ２−１〜２
−ｎ各々に対応してバッファ占有量テーブル３ａに格納
する。
ファ２−１〜２−ｎ各々の占有量（キュー長）を計数
し、計数したキュー長を出力ポートバッファ２−１〜２
−ｎ各々に対応してバッファ占有量テーブル３ａに格納
する。
【００４３】バックプレッシャ発信部４はバッファ占有
量計数部３のバッファ占有量テーブル３ａ内のキュー長
Ｑｏｕｔを参照し（図６ステップＳ１）、出力ポート１
０３−１〜１０３−ｎ毎に用意される出力ポートバッフ
ァ２−１〜２−ｎのキュー長Ｑｏｕｔがしきい値Ｑｔｈ
＿ｓｈａｐｅ以下の出力ポートバッファ２−１〜２−ｎ
が存在するか否かを判定する（図６ステップＳ２）。
量計数部３のバッファ占有量テーブル３ａ内のキュー長
Ｑｏｕｔを参照し（図６ステップＳ１）、出力ポート１
０３−１〜１０３−ｎ毎に用意される出力ポートバッフ
ァ２−１〜２−ｎのキュー長Ｑｏｕｔがしきい値Ｑｔｈ
＿ｓｈａｐｅ以下の出力ポートバッファ２−１〜２−ｎ
が存在するか否かを判定する（図６ステップＳ２）。
【００４４】バックプレッシャ発信部４はキュー長Ｑｏ
ｕｔがしきい値Ｑｔｈ＿ｓｈａｐｅ以下の出力ポートバ
ッファ２−１〜２−ｎがあれば、対応する出力ポート１
０３−１〜１０３−ｎのバックプレッシャ信号を送出再
開（ＧＯ）信号１１１とする（図６ステップＳ３）。
ｕｔがしきい値Ｑｔｈ＿ｓｈａｐｅ以下の出力ポートバ
ッファ２−１〜２−ｎがあれば、対応する出力ポート１
０３−１〜１０３−ｎのバックプレッシャ信号を送出再
開（ＧＯ）信号１１１とする（図６ステップＳ３）。
【００４５】バックプレッシャ発信部４はキュー長Ｑｏ
ｕｔがしきい値Ｑｔｈ＿ｓｈａｐｅ以下の出力ポートバ
ッファ２−１〜２−ｎがなければ、キュー長Ｑｏｕｔが
しきい値Ｑｔｈ＿ｓｈａｐｅとしきい値Ｑｔｈ＿ｓｔｏ
ｐとの間にある出力ポートバッファ２−１〜２−ｎが存
在するか否かを判定する（図６ステップＳ４）。
ｕｔがしきい値Ｑｔｈ＿ｓｈａｐｅ以下の出力ポートバ
ッファ２−１〜２−ｎがなければ、キュー長Ｑｏｕｔが
しきい値Ｑｔｈ＿ｓｈａｐｅとしきい値Ｑｔｈ＿ｓｔｏ
ｐとの間にある出力ポートバッファ２−１〜２−ｎが存
在するか否かを判定する（図６ステップＳ４）。
【００４６】バックプレッシャ発信部４はキュー長Ｑｏ
ｕｔがしきい値Ｑｔｈ＿ｓｈａｐｅとしきい値Ｑｔｈ＿
ｓｔｏｐとの間にある出力ポートバッファ２−１〜２−
ｎが存在すれば、対応する出力ポート１０３−１〜１０
３−ｎのバックプレッシャ信号を送出制御（ＳＨＡＰ
Ｅ）信号１１２とする（図６ステップＳ５）。
ｕｔがしきい値Ｑｔｈ＿ｓｈａｐｅとしきい値Ｑｔｈ＿
ｓｔｏｐとの間にある出力ポートバッファ２−１〜２−
ｎが存在すれば、対応する出力ポート１０３−１〜１０
３−ｎのバックプレッシャ信号を送出制御（ＳＨＡＰ
Ｅ）信号１１２とする（図６ステップＳ５）。
【００４７】バックプレッシャ発信部４はキュー長Ｑｏ
ｕｔがしきい値Ｑｔｈ＿ｓｈａｐｅとしきい値Ｑｔｈ＿
ｓｔｏｐとの間にある出力ポートバッファ２−１〜２−
ｎが存在しければ、キュー長Ｑｏｕｔがしきい値Ｑｔｈ
＿ｓｔｏｐ以上の出力ポートバッファ２−１〜２−ｎが
存在するか否かを判定する（図６ステップＳ６）。
ｕｔがしきい値Ｑｔｈ＿ｓｈａｐｅとしきい値Ｑｔｈ＿
ｓｔｏｐとの間にある出力ポートバッファ２−１〜２−
ｎが存在しければ、キュー長Ｑｏｕｔがしきい値Ｑｔｈ
＿ｓｔｏｐ以上の出力ポートバッファ２−１〜２−ｎが
存在するか否かを判定する（図６ステップＳ６）。
【００４８】バックプレッシャ発信部４はキュー長Ｑｏ
ｕｔがしきい値Ｑｔｈ＿ｓｔｏｐ以上の出力ポートバッ
ファ２−１〜２−ｎがあれば、対応する出力ポート１０
３−１〜１０３−ｎのバックプレッシャ信号を送出停止
（ＳＴＯＰ）信号１１３とする（図６ステップＳ７）。
ｕｔがしきい値Ｑｔｈ＿ｓｔｏｐ以上の出力ポートバッ
ファ２−１〜２−ｎがあれば、対応する出力ポート１０
３−１〜１０３−ｎのバックプレッシャ信号を送出停止
（ＳＴＯＰ）信号１１３とする（図６ステップＳ７）。
【００４９】バックプレッシャ発信部４はキュー長Ｑｏ
ｕｔがしきい値Ｑｔｈ＿ｓｔｏｐ以上の出力ポートバッ
ファ２−１〜２−ｎがない場合、あるいは対応する出力
ポート１０３−１〜１０３−ｎのバックプレッシャ信号
を送出停止（ＳＴＯＰ）信号１１３とすると、各出力ポ
ート１０３−１〜１０３−ｎに対応するバックプレッシ
ャ信号を全ての入力ポートバッファ１に対して発信する
（図６ステップＳ８）。
ｕｔがしきい値Ｑｔｈ＿ｓｔｏｐ以上の出力ポートバッ
ファ２−１〜２−ｎがない場合、あるいは対応する出力
ポート１０３−１〜１０３−ｎのバックプレッシャ信号
を送出停止（ＳＴＯＰ）信号１１３とすると、各出力ポ
ート１０３−１〜１０３−ｎに対応するバックプレッシ
ャ信号を全ての入力ポートバッファ１に対して発信する
（図６ステップＳ８）。
【００５０】入力ポートバッファ１のバックプレッシャ
受信部１３はバックプレッシャ発信部４からのバックプ
レッシャ信号を受信すると、そのバックプレッシャ信号
を各出力ポート１０３−１〜１０３−ｎに対応付けてバ
ックプレッシャ信号受信状況（図示せず）に格納し、そ
のバックプレッシャ信号に対応する指示（再開、制御、
停止）をセル送出制御部１２に通知する。
受信部１３はバックプレッシャ発信部４からのバックプ
レッシャ信号を受信すると、そのバックプレッシャ信号
を各出力ポート１０３−１〜１０３−ｎに対応付けてバ
ックプレッシャ信号受信状況（図示せず）に格納し、そ
のバックプレッシャ信号に対応する指示（再開、制御、
停止）をセル送出制御部１２に通知する。
【００５１】セル送出制御部１２は論理キューリスト１
２ｂの先頭を参照し（図７ステップＳ１１）、論理キュ
ーリスト１２ｂの先頭にエントリされた論理キューの宛
先ポートに対応するバックプレッシャ受信部１３からの
指示を参照する（図７ステップＳ１２）。
２ｂの先頭を参照し（図７ステップＳ１１）、論理キュ
ーリスト１２ｂの先頭にエントリされた論理キューの宛
先ポートに対応するバックプレッシャ受信部１３からの
指示を参照する（図７ステップＳ１２）。
【００５２】セル送出制御部１２は論理キューリスト１
２ｂの先頭にエントリされた論理キューの宛先ポートに
対応するバックプレッシャ受信部１３からの指示が再開
指示であれば（図７ステップＳ１３）、論理キューリス
ト１２ｂの先頭にエントリされた論理キューのＡＴＭセ
ルを送出する（図７ステップＳ１４）。その際、セル送
出制御部１２はその送出時刻と現在時刻とを比較するこ
とはしない。
２ｂの先頭にエントリされた論理キューの宛先ポートに
対応するバックプレッシャ受信部１３からの指示が再開
指示であれば（図７ステップＳ１３）、論理キューリス
ト１２ｂの先頭にエントリされた論理キューのＡＴＭセ
ルを送出する（図７ステップＳ１４）。その際、セル送
出制御部１２はその送出時刻と現在時刻とを比較するこ
とはしない。
【００５３】セル送出制御部１２は論理キューリスト１
２ｂの先頭にエントリされた論理キューの宛先ポートに
対応するバックプレッシャ受信部１３からの指示が停止
指示であれば（図７ステップＳ１５）、あるいは制御指
示でなければ（図７ステップＳ１７）、論理キューリス
ト１２ｂの次を参照する（図７ステップＳ１６）。
２ｂの先頭にエントリされた論理キューの宛先ポートに
対応するバックプレッシャ受信部１３からの指示が停止
指示であれば（図７ステップＳ１５）、あるいは制御指
示でなければ（図７ステップＳ１７）、論理キューリス
ト１２ｂの次を参照する（図７ステップＳ１６）。
【００５４】すなわち、セル送出制御部１２はバックプ
レッシャ受信部１３からの指示が停止指示であれば、そ
の宛先ポートへのＡＴＭセルの送出を完全停止させ、論
理キューリスト１２ｂの次を参照する。また、セル送出
制御部１２はバックプレッシャ受信部１３からの指示が
再開指示、停止指示、制御指示のいずれでもなければエ
ラーと判定し、論理キューリスト１２ｂの次を参照す
る。
レッシャ受信部１３からの指示が停止指示であれば、そ
の宛先ポートへのＡＴＭセルの送出を完全停止させ、論
理キューリスト１２ｂの次を参照する。また、セル送出
制御部１２はバックプレッシャ受信部１３からの指示が
再開指示、停止指示、制御指示のいずれでもなければエ
ラーと判定し、論理キューリスト１２ｂの次を参照す
る。
【００５５】セル送出制御部１２は論理キューリスト１
２ｂの先頭にエントリされた論理キューの宛先ポートに
対応するバックプレッシャ受信部１３からの指示が制御
指示であれば（図７ステップＳ１７）、論理キューリス
ト１２ｂの先頭にエントリされた論理キューの送出時刻
を参照し（図７ステップＳ１８）、送出時刻が計時部１
２ｇからの現在時刻以前である場合に限りそのＡＴＭセ
ルを送出する（図７ステップＳ１９，Ｓ２０）。送出時
刻が現在時刻以前でない場合、セル送出制御部１２は論
理キューリスト１２ｂの次を参照する（図７ステップＳ
１６）。
２ｂの先頭にエントリされた論理キューの宛先ポートに
対応するバックプレッシャ受信部１３からの指示が制御
指示であれば（図７ステップＳ１７）、論理キューリス
ト１２ｂの先頭にエントリされた論理キューの送出時刻
を参照し（図７ステップＳ１８）、送出時刻が計時部１
２ｇからの現在時刻以前である場合に限りそのＡＴＭセ
ルを送出する（図７ステップＳ１９，Ｓ２０）。送出時
刻が現在時刻以前でない場合、セル送出制御部１２は論
理キューリスト１２ｂの次を参照する（図７ステップＳ
１６）。
【００５６】複数のトラヒッククラスが混在する環境で
は、トラヒッククラス毎に独立した出力ポートバッファ
を用意する、あるいはトラヒッククラス毎に各バックプ
レッシャ信号のしきい値を用意することで、多様なトラ
ヒッククラス品質要求に応じた制御が可能となる。
は、トラヒッククラス毎に独立した出力ポートバッファ
を用意する、あるいはトラヒッククラス毎に各バックプ
レッシャ信号のしきい値を用意することで、多様なトラ
ヒッククラス品質要求に応じた制御が可能となる。
【００５７】以上説明したように、本発明の一実施例の
ＡＴＭ交換機によれば、出力ポートバッファ２−１〜２
−ｎが輻輳していない場合には、各入力ポートバッファ
１でのセル送出制御を現在時刻と無関係にしてＡＴＭセ
ルを過剰的に送り出すことによって、出力ポートバッフ
ァ２−１〜２−ｎの利用効率を上げることが可能であ
る。
ＡＴＭ交換機によれば、出力ポートバッファ２−１〜２
−ｎが輻輳していない場合には、各入力ポートバッファ
１でのセル送出制御を現在時刻と無関係にしてＡＴＭセ
ルを過剰的に送り出すことによって、出力ポートバッフ
ァ２−１〜２−ｎの利用効率を上げることが可能であ
る。
【００５８】また、輻輳した出力ポートバッファ２−１
〜２−ｎに対してはまず送出制御（ＳＨＡＰＥ）信号１
１２を発信し、各入力ポートバッファ１でのセル送出制
御を厳密に現在時刻と比較するようにして、その出力ポ
ート１０３−１〜１０３−ｎ宛ての総セル流が最大帯域
を超えないようにすることによって、呼受付制御で割り
当てた最低限の帯域を保証した上で出力ポートバッファ
２−１〜２−ｎがそれ以上輻輳しなくなり、送出停止
（ＳＴＯＰ）信号１１３の発信頻度を大幅に低下させる
ことが可能となる。これによって、従来の送出再開（Ｇ
Ｏ）信号１１１及び送出停止（ＳＴＯＰ）信号１１３の
みによるバックプレッシャ制御で深刻であった入力ポー
トバッファ１間でのスループット平均化に基づく帯域非
保証問題を防ぐことが可能となる。
〜２−ｎに対してはまず送出制御（ＳＨＡＰＥ）信号１
１２を発信し、各入力ポートバッファ１でのセル送出制
御を厳密に現在時刻と比較するようにして、その出力ポ
ート１０３−１〜１０３−ｎ宛ての総セル流が最大帯域
を超えないようにすることによって、呼受付制御で割り
当てた最低限の帯域を保証した上で出力ポートバッファ
２−１〜２−ｎがそれ以上輻輳しなくなり、送出停止
（ＳＴＯＰ）信号１１３の発信頻度を大幅に低下させる
ことが可能となる。これによって、従来の送出再開（Ｇ
Ｏ）信号１１１及び送出停止（ＳＴＯＰ）信号１１３の
みによるバックプレッシャ制御で深刻であった入力ポー
トバッファ１間でのスループット平均化に基づく帯域非
保証問題を防ぐことが可能となる。
【００５９】図８及び図９は図１に示すＡＴＭ交換機に
おいて、出力ポート＃４のキュー長Ｑｏｕｔが送出制御
（ＳＨＡＰＥ）信号発生用のしきい値Ｑｔｈ＿ｓｈａｐ
ｅ以下である時の処理手順を説明する状態図であり、図
１０及び図１１は図１に示すＡＴＭ交換機において、出
力ポート＃４のキュー長Ｑｏｕｔが送出制御（ＳＨＡＰ
Ｅ）信号発生用のしきい値Ｑｔｈ＿ｓｈａｐｅ以上でか
つ送出停止（ＳＴＯＰ）信号発生用のしきい値Ｑｔｈ＿
ｓｔｏｐ以下である時の処理手順を説明する状態図であ
る。
おいて、出力ポート＃４のキュー長Ｑｏｕｔが送出制御
（ＳＨＡＰＥ）信号発生用のしきい値Ｑｔｈ＿ｓｈａｐ
ｅ以下である時の処理手順を説明する状態図であり、図
１０及び図１１は図１に示すＡＴＭ交換機において、出
力ポート＃４のキュー長Ｑｏｕｔが送出制御（ＳＨＡＰ
Ｅ）信号発生用のしきい値Ｑｔｈ＿ｓｈａｐｅ以上でか
つ送出停止（ＳＴＯＰ）信号発生用のしきい値Ｑｔｈ＿
ｓｔｏｐ以下である時の処理手順を説明する状態図であ
る。
【００６０】また、図１２及び図１３は図１に示すＡＴ
Ｍ交換機において、出力ポート＃４のキュー長Ｑｏｕｔ
が送出制御（ＳＨＡＰＥ）信号発生用のしきい値Ｑｔｈ
＿ｓｈａｐｅ以上でかつ送出停止（ＳＴＯＰ）信号発生
用のしきい値Ｑｔｈ＿ｓｔｏｐ以下である時の処理手順
を説明する状態図であり、図１４及び図１５は図１示す
ＡＴＭ交換機において、出力ポート＃４のキュー長Ｑｏ
ｕｔが送出停止（ＳＴＯＰ）信号発生用のしきい値Ｑｔ
ｈ＿ｓｔｏｐ以上である時の処埋手順を説明する状態図
である。
Ｍ交換機において、出力ポート＃４のキュー長Ｑｏｕｔ
が送出制御（ＳＨＡＰＥ）信号発生用のしきい値Ｑｔｈ
＿ｓｈａｐｅ以上でかつ送出停止（ＳＴＯＰ）信号発生
用のしきい値Ｑｔｈ＿ｓｔｏｐ以下である時の処理手順
を説明する状態図であり、図１４及び図１５は図１示す
ＡＴＭ交換機において、出力ポート＃４のキュー長Ｑｏ
ｕｔが送出停止（ＳＴＯＰ）信号発生用のしきい値Ｑｔ
ｈ＿ｓｔｏｐ以上である時の処埋手順を説明する状態図
である。
【００６１】これら図８〜図１５を参照して本発明の一
実施例によるセル送出制御について具体的に説明する。
これら図８〜図１５では１５５Ｍｂｐｓの回線速度を有
する入力ポート１００−１〜１００−４及び出力ポート
１０３−１〜１０３−４を４本収容した本発明の一実施
例によるＡＴＭ交換機システムにおいて、出力ポートバ
ッファ２−１〜２−４から送出制御（ＳＨＡＰＥ）信号
１１２を発信するためのしきい値Ｑｔｈ＿ｓｈａｐｅを
４０セル、送出停止（ＳＴＯＰ）信号１１３を発信させ
るためのしきい値Ｑｔｈ＿ｓｔｏｐを８０セルとしてい
る。
実施例によるセル送出制御について具体的に説明する。
これら図８〜図１５では１５５Ｍｂｐｓの回線速度を有
する入力ポート１００−１〜１００−４及び出力ポート
１０３−１〜１０３−４を４本収容した本発明の一実施
例によるＡＴＭ交換機システムにおいて、出力ポートバ
ッファ２−１〜２−４から送出制御（ＳＨＡＰＥ）信号
１１２を発信するためのしきい値Ｑｔｈ＿ｓｈａｐｅを
４０セル、送出停止（ＳＴＯＰ）信号１１３を発信させ
るためのしきい値Ｑｔｈ＿ｓｔｏｐを８０セルとしてい
る。
【００６２】また、各入力ポート（＃１〜＃４）１００
−１〜１００−４から出力ポート（＃４）１０３−４へ
は各１本づつのコネクションがあり、夫々の予約帯域は
入力ポート（＃１）→出力ポート（＃４）（ＶＣＩ）は
８０Ｍｂｐｓ（＝１８８．４ｃｅ１１ｓ／ｍｓｅｃ）、
入力ポート（＃２）→出力ポート（＃４）（ＶＣ２）は
４０Ｍｂｐｓ（＝９４．２ ｃｅ１１ｓ／ｍｓｅｃ）、
入力ポート（＃３）→出力ポート（＃４）（ＶＣ３）は
２０Ｍｂｐｓ（＝４７．１ ｃｅｌｌｓ／ｍｓｅｃ）、
入力ポート（＃４）→出力ポート（＃４）（ＶＣ４）は
１０Ｍｂｐｓ（＝２３．６ ｃｅｌｌｓ／ｍｓｅｃ）と
する。尚、入力ポート１−２〜１−４は入力ポート１−
１と同様の構成となっており、また上記の帯域情報はセ
ル送出制御部１２の帯域テーブル１２ｆに予め格納され
ている。
−１〜１００−４から出力ポート（＃４）１０３−４へ
は各１本づつのコネクションがあり、夫々の予約帯域は
入力ポート（＃１）→出力ポート（＃４）（ＶＣＩ）は
８０Ｍｂｐｓ（＝１８８．４ｃｅ１１ｓ／ｍｓｅｃ）、
入力ポート（＃２）→出力ポート（＃４）（ＶＣ２）は
４０Ｍｂｐｓ（＝９４．２ ｃｅ１１ｓ／ｍｓｅｃ）、
入力ポート（＃３）→出力ポート（＃４）（ＶＣ３）は
２０Ｍｂｐｓ（＝４７．１ ｃｅｌｌｓ／ｍｓｅｃ）、
入力ポート（＃４）→出力ポート（＃４）（ＶＣ４）は
１０Ｍｂｐｓ（＝２３．６ ｃｅｌｌｓ／ｍｓｅｃ）と
する。尚、入力ポート１−２〜１−４は入力ポート１−
１と同様の構成となっており、また上記の帯域情報はセ
ル送出制御部１２の帯域テーブル１２ｆに予め格納され
ている。
【００６３】図８及び図９は現在時刻（ｔ＝５００．０
０００ｍｓｅｃ）に、入力ポート（＃ｌ）と出力ポート
（＃４）との間に設定されたコネクションＶＣ１が収容
された出力ポート（＃４）宛ての論理キュー（送出時刻
ｔ＝５５０．００００ｍｓｅｃ）が、入力ポート（＃
１）のセル送出制御部１２が保有する論理キューリスト
１２ｂの先頭に達した時の状態である。
０００ｍｓｅｃ）に、入力ポート（＃ｌ）と出力ポート
（＃４）との間に設定されたコネクションＶＣ１が収容
された出力ポート（＃４）宛ての論理キュー（送出時刻
ｔ＝５５０．００００ｍｓｅｃ）が、入力ポート（＃
１）のセル送出制御部１２が保有する論理キューリスト
１２ｂの先頭に達した時の状態である。
【００６４】ここで、入力ポート（＃１）から出力ポー
ト（＃４）に行くコネクションは他になく、この論理キ
ューにはＶＣ１以外のコネクションは収容されていな
い。バックプレッシャ受信部１３の保有するバックプレ
ッシャ受信状況１３ａを参照すると、出力ポート（＃
４）からは送出制御（ＳＨＡＰＥ）信号１１２も送出停
止（ＳＴＯＰ）信号１１３も受けていないので［出力ポ
ート（＃４）のキュー長は１０セル］、セル送出制御部
１２は送出時刻を現在時刻と比較することなしにＶＣ１
が収容された論理キューからＡＴＭセルを取り出し、時
分割バス１０２を経由させて宛先出力ポートバッファ２
−４に収容する。
ト（＃４）に行くコネクションは他になく、この論理キ
ューにはＶＣ１以外のコネクションは収容されていな
い。バックプレッシャ受信部１３の保有するバックプレ
ッシャ受信状況１３ａを参照すると、出力ポート（＃
４）からは送出制御（ＳＨＡＰＥ）信号１１２も送出停
止（ＳＴＯＰ）信号１１３も受けていないので［出力ポ
ート（＃４）のキュー長は１０セル］、セル送出制御部
１２は送出時刻を現在時刻と比較することなしにＶＣ１
が収容された論理キューからＡＴＭセルを取り出し、時
分割バス１０２を経由させて宛先出力ポートバッファ２
−４に収容する。
【００６５】論理キューリスト１２ｂの先頭にある出力
ポート（＃４）宛ての論理キューの次回送出時刻Ｔｎｅ
ｘｔは次回送出時刻算出部１２ｅで（１）式によって算
出される。つまり次回送出時刻Ｔｎｅｘｔは、 Ｔｎｅ
ｘｔ ＝５５０．００００ｍｓｅｃ＋１／１８
８．４ｃｅｌｌｓ／ｍｓｅｃ ＝５５０．００５
３ｍｓｅｃとなる。セル送出制御部１２は次回送出時刻
算出部１２ｅで算出された次回送出時刻Ｔｎｅｘｔを基
に論理キューリスト１２ｂを送出時刻順にソートし直す
よう論理キューリスト管理部１２ｃに指示する。
ポート（＃４）宛ての論理キューの次回送出時刻Ｔｎｅ
ｘｔは次回送出時刻算出部１２ｅで（１）式によって算
出される。つまり次回送出時刻Ｔｎｅｘｔは、 Ｔｎｅ
ｘｔ ＝５５０．００００ｍｓｅｃ＋１／１８
８．４ｃｅｌｌｓ／ｍｓｅｃ ＝５５０．００５
３ｍｓｅｃとなる。セル送出制御部１２は次回送出時刻
算出部１２ｅで算出された次回送出時刻Ｔｎｅｘｔを基
に論理キューリスト１２ｂを送出時刻順にソートし直す
よう論理キューリスト管理部１２ｃに指示する。
【００６６】図１０及び図１１は現在時刻（ｔ＝５０
０．００００ｍｓｅｃ）に、入力ポート（＃１）と出力
ポート（＃４）との間に設定されたコネクションＶＣ１
が収容された出力ポート（＃４）宛ての論理キュー（送
出時刻ｔ＝５５０．００００ｍｓｅｃ）が、入力ポート
（＃１）のセル送出制御部１２が保有する論理キューリ
スト１２ｂの先頭に達した時の状態である。
０．００００ｍｓｅｃ）に、入力ポート（＃１）と出力
ポート（＃４）との間に設定されたコネクションＶＣ１
が収容された出力ポート（＃４）宛ての論理キュー（送
出時刻ｔ＝５５０．００００ｍｓｅｃ）が、入力ポート
（＃１）のセル送出制御部１２が保有する論理キューリ
スト１２ｂの先頭に達した時の状態である。
【００６７】ここで、入力ポート（＃１）から出力ポー
ト（＃４）に行くコネクションは他になく、この論理キ
ューにはＶＣ１以外のコネクションは収容されていな
い。バックプレッシャ受信部１３の保有するバックプレ
ッシャ受信状況１３ａを参照すると、出力ポート（＃
４）からは送出制御（ＳＨＡＰＥ）信号１１２を受けて
いるので［出力ポート（＃４）のキュー長は５０セ
ル］、セル送出制御部１２は送出時刻を現在時刻と比較
する。
ト（＃４）に行くコネクションは他になく、この論理キ
ューにはＶＣ１以外のコネクションは収容されていな
い。バックプレッシャ受信部１３の保有するバックプレ
ッシャ受信状況１３ａを参照すると、出力ポート（＃
４）からは送出制御（ＳＨＡＰＥ）信号１１２を受けて
いるので［出力ポート（＃４）のキュー長は５０セ
ル］、セル送出制御部１２は送出時刻を現在時刻と比較
する。
【００６８】この場合、送出時刻（ｔ＝５５０．０００
０ｍｓｅｃ）は現在時刻（ｔ＝５００．００００ｍｓｅ
ｃ）よりも後なので、セル送出制御部１２はこの論理キ
ューからＡＴＭセルを出力ポート（＃４）に送出せず
に、論理キューリスト１２ｂの次のエントリを調べる。
０ｍｓｅｃ）は現在時刻（ｔ＝５００．００００ｍｓｅ
ｃ）よりも後なので、セル送出制御部１２はこの論理キ
ューからＡＴＭセルを出力ポート（＃４）に送出せず
に、論理キューリスト１２ｂの次のエントリを調べる。
【００６９】図１２及び図１３は現在時刻（ｔ＝５６
０．００００ｍｓｅｃ）に、入力ポート（＃１）と出力
ポート（＃４）との間に設定されたコネクションＶＣ１
が収容された出力ポート（＃４）宛ての論理キュー（送
出時刻ｔ＝５５０．００００ｍｓｅｃ）が、入力ポート
（＃１）のセル送出制御部１２が保有する論理キューリ
スト１２ｂの先頭に達した時の状態である。
０．００００ｍｓｅｃ）に、入力ポート（＃１）と出力
ポート（＃４）との間に設定されたコネクションＶＣ１
が収容された出力ポート（＃４）宛ての論理キュー（送
出時刻ｔ＝５５０．００００ｍｓｅｃ）が、入力ポート
（＃１）のセル送出制御部１２が保有する論理キューリ
スト１２ｂの先頭に達した時の状態である。
【００７０】ここで、入力ポート（＃１）から出力ポー
ト（＃４）に行くコネクションは他になく、この論理キ
ューにはＶＣ１以外のコネクションは収容されていな
い。バックプレッシャ受信部１３の保有するバックプレ
ッシャ受信状況１３ａを参照すると、出力ポート（＃
４）からは送出制御（ＳＨＡＰＥ）信号１１２を受けて
いるので［出力ポート（＃４）のキュー長は５０セ
ル］、セル送出制御部１２は送出時刻を現在時刻と比較
する。
ト（＃４）に行くコネクションは他になく、この論理キ
ューにはＶＣ１以外のコネクションは収容されていな
い。バックプレッシャ受信部１３の保有するバックプレ
ッシャ受信状況１３ａを参照すると、出力ポート（＃
４）からは送出制御（ＳＨＡＰＥ）信号１１２を受けて
いるので［出力ポート（＃４）のキュー長は５０セ
ル］、セル送出制御部１２は送出時刻を現在時刻と比較
する。
【００７１】この場合、送出時刻（ｔ＝５５０．０００
０ｍｓｅｃ）は現在時刻（ｔ＝５６０．００００ｍｓｅ
ｃ）以前なので、セル送出制御部１２はこの論理キュー
からＡＴＭセルを出力ポート（＃４）に送出した後、次
回の送出時刻を計算して論理キューリスト１２ｂを送出
時刻順にソートし直す。
０ｍｓｅｃ）は現在時刻（ｔ＝５６０．００００ｍｓｅ
ｃ）以前なので、セル送出制御部１２はこの論理キュー
からＡＴＭセルを出力ポート（＃４）に送出した後、次
回の送出時刻を計算して論理キューリスト１２ｂを送出
時刻順にソートし直す。
【００７２】図１４及び図１５は現在時刻（ｔ＝５６
０．００００ｍｓｅｃ）に、入力ポート（＃１）と出力
ポート（＃４）との間に設定されたコネクションＶＣ１
が収容された出力ポート（＃４）宛ての論理キュー（送
出時刻ｔ＝５５０．００００ｍｓｅｃ）が、入力ポート
（＃１）のセル送出制御部１２が保有する論理キューリ
スト１２ｂの先頭に達した時の状態である。
０．００００ｍｓｅｃ）に、入力ポート（＃１）と出力
ポート（＃４）との間に設定されたコネクションＶＣ１
が収容された出力ポート（＃４）宛ての論理キュー（送
出時刻ｔ＝５５０．００００ｍｓｅｃ）が、入力ポート
（＃１）のセル送出制御部１２が保有する論理キューリ
スト１２ｂの先頭に達した時の状態である。
【００７３】ここで、入力ポート（＃１）から出力ポー
ト（＃４）に行くコネクションは他になく、この論理キ
ューにはＶＣ１以外のコネクションは収容されていな
い。バックプレッシャ受信部１３の保有するバックプレ
ッシャ受信状況１３ａを参照すると、出力ポート（＃
４）からは制御停止（ＳＴＯＰ）信号１１３を受けてい
るので［出力ポート（＃４）のキュー長は９０セル］、
セル送出制御部１２はこの論理キューからＡＴＭセルを
出力ポート（＃４）に送出せずに、論理キューリスト１
２ｂの次のエントリを調べる。
ト（＃４）に行くコネクションは他になく、この論理キ
ューにはＶＣ１以外のコネクションは収容されていな
い。バックプレッシャ受信部１３の保有するバックプレ
ッシャ受信状況１３ａを参照すると、出力ポート（＃
４）からは制御停止（ＳＴＯＰ）信号１１３を受けてい
るので［出力ポート（＃４）のキュー長は９０セル］、
セル送出制御部１２はこの論理キューからＡＴＭセルを
出力ポート（＃４）に送出せずに、論理キューリスト１
２ｂの次のエントリを調べる。
【００７４】このように、出力ポートバッファ２−１〜
２−ｎが輻輳していない場合には各入力ポートバッファ
１，１−１〜１−４でのセル送出制御を現在時刻とは無
関係にしてＡＴＭセルを過剰的に送り出すことによっ
て、出力ポートバッファ２−１〜２−ｎの利用効率を上
げることが可能となる。
２−ｎが輻輳していない場合には各入力ポートバッファ
１，１−１〜１−４でのセル送出制御を現在時刻とは無
関係にしてＡＴＭセルを過剰的に送り出すことによっ
て、出力ポートバッファ２−１〜２−ｎの利用効率を上
げることが可能となる。
【００７５】また、出力ポートバッファ２−１〜２−ｎ
が輻輳すると、まず送出制御（ＳＨＡＰＥ）信号１１２
を発信し、各入力ポートバッファ１，１−１〜１−４で
のセル送出制御を厳密に現在時刻と比較するようにし、
輻輳した出力ポートバッファ２−１〜２−ｎに対応する
出力ポート１０３−１〜１０３−ｎ宛ての総セル流が最
大帯域を超えないようにすることによって、呼受付制御
で割り当てた最低限の帯域を保証した上で出力ポートバ
ッファ２−１〜２−ｎがそれ以上輻輳しなくなり、送出
停止（ＳＴＯＰ）信号１１３の発信頻度を大輻に低下さ
せることが可能となる。
が輻輳すると、まず送出制御（ＳＨＡＰＥ）信号１１２
を発信し、各入力ポートバッファ１，１−１〜１−４で
のセル送出制御を厳密に現在時刻と比較するようにし、
輻輳した出力ポートバッファ２−１〜２−ｎに対応する
出力ポート１０３−１〜１０３−ｎ宛ての総セル流が最
大帯域を超えないようにすることによって、呼受付制御
で割り当てた最低限の帯域を保証した上で出力ポートバ
ッファ２−１〜２−ｎがそれ以上輻輳しなくなり、送出
停止（ＳＴＯＰ）信号１１３の発信頻度を大輻に低下さ
せることが可能となる。
【００７６】これによって、従来の送出再開（ＧＯ）信
号１１１及び送出停止（ＳＴＯＰ）信号１１３のみによ
るバックプレッシャ制御で深刻であった入力ポートバッ
ファ１，１−１〜１−４間でのスループット平均化に基
づく帯域非保証問題を防ぐことが可能となる。
号１１１及び送出停止（ＳＴＯＰ）信号１１３のみによ
るバックプレッシャ制御で深刻であった入力ポートバッ
ファ１，１−１〜１−４間でのスループット平均化に基
づく帯域非保証問題を防ぐことが可能となる。
【００７７】
【発明の効果】以上説明したように本発明によれば、非
同期転送モードで転送されるＡＴＭセルを入力ポートと
出力ポートとの間でスイッチングするＡＴＭ交換機のス
イッチ制御回路において、入力ポートと出力ポートとの
間でＡＴＭセル交換を行うための入力ポートバッファ及
び出力ポートバッファを設け、出力ポートバッファでの
セル廃棄を防止するためにバックプレッシャ機能から出
力ポートバッファの占有量に応じて送出再開信号と送出
停止信号と送出制御信号とのうちいずれかを出力し、Ａ
ＴＭセルを送出する出力ポートに対応してバックプレッ
シャ機能から送出再開信号が入力された時に当該出力ポ
ートに対して予め設定された第１のレートでＡＴＭセル
を送出するよう制御するとともに、ＡＴＭセルを送出す
る出力ポートに対応してバックプレッシャ機能から送出
制御信号が入力された時に当該出力ポートに対して予め
設定された第２のレートでＡＴＭセルを送出するよう制
御することによって、ＡＴＭ交換機内部での輻輳発生を
抑制して同一出力ポートを使用するＶＣのスループット
を保証するトラヒック制御を可能とすることができると
いう効果がある。
同期転送モードで転送されるＡＴＭセルを入力ポートと
出力ポートとの間でスイッチングするＡＴＭ交換機のス
イッチ制御回路において、入力ポートと出力ポートとの
間でＡＴＭセル交換を行うための入力ポートバッファ及
び出力ポートバッファを設け、出力ポートバッファでの
セル廃棄を防止するためにバックプレッシャ機能から出
力ポートバッファの占有量に応じて送出再開信号と送出
停止信号と送出制御信号とのうちいずれかを出力し、Ａ
ＴＭセルを送出する出力ポートに対応してバックプレッ
シャ機能から送出再開信号が入力された時に当該出力ポ
ートに対して予め設定された第１のレートでＡＴＭセル
を送出するよう制御するとともに、ＡＴＭセルを送出す
る出力ポートに対応してバックプレッシャ機能から送出
制御信号が入力された時に当該出力ポートに対して予め
設定された第２のレートでＡＴＭセルを送出するよう制
御することによって、ＡＴＭ交換機内部での輻輳発生を
抑制して同一出力ポートを使用するＶＣのスループット
を保証するトラヒック制御を可能とすることができると
いう効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】図１のセル送出制御部１２の構成を示すブロッ
ク図である。
ク図である。
【図３】図１のセル送出制御部が保有する論理キューリ
ストの一例を示す図である。
ストの一例を示す図である。
【図４】図１のバッファ占有量計数部が保有する情報内
容の一例を示す図である。
容の一例を示す図である。
【図５】図１の出力ポートバッファにおけるしきい値設
定の一例を示す図である。
定の一例を示す図である。
【図６】図１のバックプレッシャ発信部によるバックプ
レッシャ制御を示すフローチャートである。
レッシャ制御を示すフローチャートである。
【図７】図１のセル送出制御部によるセル送出制御を示
すフローチャートである。
すフローチャートである。
【図８】図１に示すＡＴＭ交換機において出力ポートの
キュー長が送出制御（ＳＨＡＰＥ）信号発生用のしきい
値以下である時の処理手順を説明する状態図である。
キュー長が送出制御（ＳＨＡＰＥ）信号発生用のしきい
値以下である時の処理手順を説明する状態図である。
【図９】図１に示すＡＴＭ交換機において出力ポートの
キュー長が送出制御（ＳＨＡＰＥ）信号発生用のしきい
値以下である時の処理手順を説明する状態図である。
キュー長が送出制御（ＳＨＡＰＥ）信号発生用のしきい
値以下である時の処理手順を説明する状態図である。
【図１０】図１に示すＡＴＭ交換機において出力ポート
のキュー長が送出制御（ＳＨＡＰＥ）信号発生用のしき
い値以上でかつ送出停止（ＳＴＯＰ）信号発生用のしき
い値以下である時の処理手順を説明する状態図である。
のキュー長が送出制御（ＳＨＡＰＥ）信号発生用のしき
い値以上でかつ送出停止（ＳＴＯＰ）信号発生用のしき
い値以下である時の処理手順を説明する状態図である。
【図１１】図１に示すＡＴＭ交換機において出力ポート
のキュー長が送出制御（ＳＨＡＰＥ）信号発生用のしき
い値以上でかつ送出停止（ＳＴＯＰ）信号発生用のしき
い値以下である時の処理手順を説明する状態図である。
のキュー長が送出制御（ＳＨＡＰＥ）信号発生用のしき
い値以上でかつ送出停止（ＳＴＯＰ）信号発生用のしき
い値以下である時の処理手順を説明する状態図である。
【図１２】図１に示すＡＴＭ交換機において出力ポート
のキュー長が送出制御（ＳＨＡＰＥ）信号発生用のしき
い値以上でかつ送出停止（ＳＴＯＰ）信号発生用のしき
い値以下である時の処理手順を説明する状態図である。
のキュー長が送出制御（ＳＨＡＰＥ）信号発生用のしき
い値以上でかつ送出停止（ＳＴＯＰ）信号発生用のしき
い値以下である時の処理手順を説明する状態図である。
【図１３】図１に示すＡＴＭ交換機において出力ポート
のキュー長が送出制御（ＳＨＡＰＥ）信号発生用のしき
い値以上でかつ送出停止（ＳＴＯＰ）信号発生用のしき
い値以下である時の処理手順を説明する状態図である。
のキュー長が送出制御（ＳＨＡＰＥ）信号発生用のしき
い値以上でかつ送出停止（ＳＴＯＰ）信号発生用のしき
い値以下である時の処理手順を説明する状態図である。
【図１４】図１示すＡＴＭ交換機において出力ポートの
キュー長が送出停止（ＳＴＯＰ）信号発生用のしきい値
以上である時の処埋手順を説明する状態図である。
キュー長が送出停止（ＳＴＯＰ）信号発生用のしきい値
以上である時の処埋手順を説明する状態図である。
【図１５】図１示すＡＴＭ交換機において出力ポートの
キュー長が送出停止（ＳＴＯＰ）信号発生用のしきい値
以上である時の処埋手順を説明する状態図である。
キュー長が送出停止（ＳＴＯＰ）信号発生用のしきい値
以上である時の処埋手順を説明する状態図である。
【図１６】従来例の構成を示すブロック図である。
【図１７】図１６のバックプレッシャ発信部によるバッ
クプレッシャ制御を示すフローチャートである。
クプレッシャ制御を示すフローチャートである。
１，１−１〜１−４ 入力ポートバッファ
２−１〜２−４ 出力ポートバッファ
３ バッファ占有量計数部
４ バックプレッシャ発信部
１０ ポート別分離器
１１−１〜１１−ｎ 出力ポート対応論理キュー
１２ セル送出制御部
１２ａ 送出制御部
１２ｂ 論理キューリスト
１２ｃ 論理キューリスト管理部
１２ｄ セル送出部
１２ｅ 次回送出時刻算出部
１２ｆ 帯域テーブル
１２ｇ 計時部
１３ バックプレッシャ受信部
１３ａ バックプレッシャ受信状況
１１１ 送出再開（ＧＯ）信号
１１２ 送出制御（ＳＨＡＰＥ）信号
１１３ 送出停止（ＳＴＯＰ）信号
フロントページの続き
(56)参考文献 特開 平３−198552（ＪＰ，Ａ)
特開 平３−230641（ＪＰ，Ａ)
特開 平４−269040（ＪＰ，Ａ)
特開 平６−197128（ＪＰ，Ａ)
特開 平６−318955（ＪＰ，Ａ)
特開 平７−177179（ＪＰ，Ａ)
特開 平７−183886（ＪＰ，Ａ)
特開 平７−240767（ＪＰ，Ａ)
特開 平８−32586（ＪＰ，Ａ)
特開 平８−288953（ＪＰ，Ａ)
特開 平８−335945（ＪＰ，Ａ)
篠原ほか，大規模スイッチにおける内
部輻輳制御の検討，信学技報，日本,
（社）電子情報通信学会，1996年12月13
日，ＳＳＥ96−131，ｐ13−18
篠原ほか，大規模マルチＱｏＳスイッ
チアーキテクチャの提案，信学技報，日
本，（社）電子情報通信学会，1996年
８月20日，ＳＳＥ96−55，ｐ73−78
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 12/28
Claims (5)
- 【請求項１】非同期転送モードで転送されるＡＴＭセル
を入力ポートと出力ポートとの間でスイッチングするＡ
ＴＭ交換機のスイッチ制御回路であって、 前記入力ポート及び前記出力ポート各々に対応して設け
られかつ前記入力ポートと前記出力ポートとの間でＡＴ
Ｍセル交換を行うための入力ポートバッファ及び出力ポ
ートバッファと、前記出力ポートバッファでのセル廃棄
を防止するために前記出力ポートバッファの占有量に応
じて送出再開信号と送出停止信号と送出制御信号とのう
ちいずれかを出力するバックプレッシャ機能と、前記Ａ
ＴＭセルを送出する出力ポートに対応して前記バックプ
レッシャ機能から前記送出再開信号が入力された時に当
該出力ポートに対して予め設定された第１のレートで前
記ＡＴＭセルを送出するよう制御しかつ前記ＡＴＭセル
を送出する出力ポートに対応して前記バックプレッシャ
機能から前記送出制御信号が入力された時に当該出力ポ
ートに対して予め設定された第２のレートで前記ＡＴＭ
セルを送出するよう制御するセル送出制御手段とを有す
ることを特徴とするスイッチ制御回路。 - 【請求項２】前記バックプレッシャ機能は、前記出力ポ
ートに対応して前記送出再開信号と前記送出停止信号と
前記送出制御信号とのうちいずれかを出力するよう構成
したことを特徴とする請求項１記載のスイッチ制御回
路。 - 【請求項３】前記バックプレッシャ機能は、前記出力ポ
ートバッファの占有量が予め設定された第１のしきい値
未満の時に前記送出再開信号を出力し、前記出力ポート
バッファの占有量が前記第１のしきい値と予め設定され
た第２のしきい値との間にある時に前記送出制御信号を
出力し、前記出力ポートバッファの占有量が前記第２の
しきい値以上の時に前記送出停止信号を出力するよう構
成したことを特徴とする請求項１または請求項２記載の
スイッチ制御回路。 - 【請求項４】前記セル送出制御手段は、前記第２のレー
トで前記ＡＴＭセルを送出する際に現在の時刻と前記第
２のレートを基に算出した送出予定時刻とを比較する比
較手段と、前記比較手段で前記送出予定時刻が前記現在
の時刻以前である時に当該ＡＴＭセルを送出するよう制
御する手段とを含むことを特徴とする請求項３に記載の
スイッチ制御回路。 - 【請求項５】前記セル送出制御手段は、前記第１のレー
トで前記ＡＴＭセルを送出する際に現在の時刻に関係な
くかつ前記第２のレートを基に算出した送出予定時刻順
に最大レートで前記ＡＴＭセルを送出するよう制御する
手段とを含むことを特徴とする請求項３又は請求項４に
記載のスイッチ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000174618A JP3454230B2 (ja) | 1996-11-13 | 2000-06-12 | Ａｔｍ交換機のスイッチ制御回路 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30074496A JP3123447B2 (ja) | 1996-11-13 | 1996-11-13 | Ａｔｍ交換機のスイッチ制御回路 |
| JP2000174618A JP3454230B2 (ja) | 1996-11-13 | 2000-06-12 | Ａｔｍ交換機のスイッチ制御回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30074496A Division JP3123447B2 (ja) | 1996-11-13 | 1996-11-13 | Ａｔｍ交換機のスイッチ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001016208A JP2001016208A (ja) | 2001-01-19 |
| JP3454230B2 true JP3454230B2 (ja) | 2003-10-06 |
Family
ID=29272177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000174618A Expired - Fee Related JP3454230B2 (ja) | 1996-11-13 | 2000-06-12 | Ａｔｍ交換機のスイッチ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3454230B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100414882C (zh) * | 2005-03-31 | 2008-08-27 | 华为技术有限公司 | 无线网络控制器存储资源监控方法及系统 |
-
2000
- 2000-06-12 JP JP2000174618A patent/JP3454230B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| 篠原ほか，大規模スイッチにおける内部輻輳制御の検討，信学技報，日本，（社）電子情報通信学会，１９９６年１２月１３日，ＳＳＥ９６−１３１，ｐ１３−１８ |
| 篠原ほか，大規模マルチＱｏＳスイッチアーキテクチャの提案，信学技報，日本，（社）電子情報通信学会，１９９６年 ８月２０日，ＳＳＥ９６−５５，ｐ７３−７８ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001016208A (ja) | 2001-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3123447B2 (ja) | Ａｔｍ交換機のスイッチ制御回路 | |
| US6067298A (en) | ATM switching system which separates services classes and uses a code switching section and back pressure signals | |
| EP0981878B1 (en) | Fair and efficient scheduling of variable-size data packets in an input-buffered multipoint switch | |
| US5983278A (en) | Low-loss, fair bandwidth allocation flow control in a packet switch | |
| CA2224753C (en) | An atm switch queuing system | |
| KR100328642B1 (ko) | 패킷흐름제어에관한장치및방법 | |
| US5787072A (en) | Flow control apparatus and flow control method | |
| JP3927714B2 (ja) | 予想型／保障型サービスを提供するためのトラフィック制御方法 | |
| US6587437B1 (en) | ER information acceleration in ABR traffic | |
| EP0706298A2 (en) | Dynamic queue length thresholds in a shared memory ATM switch | |
| JPH0846590A (ja) | データ伝送システム | |
| WO2002098064A1 (en) | Distributed control of data flow in a network switch | |
| JPH10200550A (ja) | セルスケジューリング方法及びその装置 | |
| CA2239133C (en) | Multicast methodology and apparatus for backpressure - based switching fabric | |
| JPH10173661A (ja) | パケット交換機、および輻輳通知方式 | |
| US5862127A (en) | Method of controlling the peak cell rate spacing of multiplexed ATM traffic | |
| US20020150047A1 (en) | System and method for scheduling transmission of asynchronous transfer mode cells | |
| JP3454230B2 (ja) | Ａｔｍ交換機のスイッチ制御回路 | |
| EP0481447B1 (en) | Method of controlling communication network incorporating virtual channels exchange nodes and virtual paths exchange nodes, and the said communication network | |
| Cisco | ATM Connections | |
| Cisco | ATM Connections | |
| JP3227133B2 (ja) | Ａｔｍ交換機 | |
| JP2874713B2 (ja) | Ａｔｍ交換機システムおよびそのトラヒック制御方法 | |
| JPH09181740A (ja) | ネットワークノード内フロー制御方法、並びにパケットスイッチングシステム | |
| Katevenis et al. | ATLAS I: A Single-Chip ATM Switch with HIC Links and Multi-Lane Back-Pressure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030624 |
|
| LAPS | Cancellation because of no payment of annual fees |