CN117713799B - 一种流水线反压逻辑电路及电子设备 - Google Patents

Abstract

本申请提出一种流水线反压逻辑电路及电子设备，流水线反压逻辑电路包括：反压信号生成模块和M个流水线模块，M个流水线模块依次级联，相邻的两个流水线模块之间嵌入有功能寄存器，2≤M；反压信号生成模块的第一端连接于第i+1个流水线模块，反压信号生成模块的第二端连接于第i+2个流水线模块，反压信号生成模块的输出端连接于目标流水线模块，其中，0≤i≤M‑2，目标流水线模块包括第1个流水线模块到第i+2个流水线模块。反压信号生成模块可以快速确定目标反压信号，降低了反压信号的逻辑延迟，有助于实现时序收敛。

Description

一种流水线反压逻辑电路及电子设备

技术领域

本申请涉及芯片设计领域，具体而言，涉及一种流水线反压逻辑电路及电子设备。

背景技术

基于时序逻辑电路的流水线技术是计算机系统的基础要素，其中逐级反压的流水线由于它的健壮性和灵活性而被广泛应用。

对于计算机系统中的处理器核心而言，性能要求越来越高，处理器核的更高性能意味着对应的逻辑电路更复杂，即更大的逻辑复杂度，而在特定工艺下更高的逻辑复杂度就会导致很多时序收敛的问题。在此情况下，如何保障流水线反压逻辑信号满足处理器时序收敛，成为了本领域技术人员所关注的难题。

发明内容

本申请的目的在于提供一种流水线反压逻辑电路及电子设备，以至少部分改善上述问题。

为了实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供一种流水线反压逻辑电路，所述流水线反压逻辑电路包括：反压信号生成模块和M个流水线模块，所述M个流水线模块依次级联，相邻的两个所述流水线模块之间嵌入有功能寄存器，2≤M；

所述反压信号生成模块的第一端连接于第i+1个流水线模块，所述反压信号生成模块的第二端连接于第i+2个流水线模块，所述反压信号生成模块的输出端连接于目标流水线模块，其中，0≤i≤M-2，所述目标流水线模块包括第1个流水线模块到第i+2个流水线模块。

可选地，所述反压信号生成模块用于根据第一数量、第一可用资源量、第二数量以及第二可用资源量生成目标反压信号，并向所述目标流水线模块广播所述目标反压信号；

其中，所述第一数量为所述第i+1个流水线模块对应的数据通路有效信号的数量，第一可用资源量为所述第i+1个流水线模块对应的当前时钟周期处理器内部的可用资源量，所述第二数量为所述第i+2个流水线模块对应的数据通路有效信号的数量，第二可用资源量为所述第i+2个流水线模块对应的当前时钟周期处理器内部的可用资源量。

可选地，所述反压信号生成模块用于根据所述第一数量和所述第一可用资源量生成第一反压信号；

所述反压信号生成模块用于根据所述第二数量和所述第二可用资源量生成第二反压信号；

所述反压信号生成模块用于根据上一个时钟周期的目标反压信号，从所述第一反压信号和所述第二反压信号中选择一个作为所述目标反压信号。

可选地，所述反压信号生成模块包括第一反压逻辑单元、第二反压逻辑单元、选择器以及目标寄存器；

所述第一反压逻辑单元的输入端作为所述反压信号生成模块的第一端，所述第二反压逻辑单元的输入端作为所述反压信号生成模块的第二端；

所述第一反压逻辑单元的输出端连接于所述选择器的第一端，所述第二反压逻辑单元的输出端连接于所述选择器的第二端，所述选择器的第三端连接于所述目标寄存器的输入端，所述选择器的第四端连接于所述目标寄存器的输出端。

可选地，所述第一反压逻辑单元用于根据所述第一数量和所述第一可用资源量生成第一反压信号；

所述第二反压逻辑单元用于根据所述第二数量和所述第二可用资源量生成第二反压信号；

所述选择器用于读取所述目标寄存器中存储的上一个时钟周期的目标反压信号，基于上一个时钟周期的目标反压信号从所述第一反压信号和所述第二反压信号中选择一个作为所述目标反压信号，并切换所述目标反压信号的端口与所述选择器的第三端导通，然后将所述目标反压信号写入所述目标寄存器；

所述目标寄存器用于向所述目标流水线模块广播所述目标反压信号。

可选地，所述选择器用于在上一个时钟周期的目标反压信号为低电平信号时，将所述第一反压信号作为所述目标反压信号，并所述选择器的第一端与所述选择器的第三端导通；

所述选择器用于在上一个时钟周期的目标反压信号为高电平信号时，将所述第二反压信号作为所述目标反压信号，并所述选择器的第二端与所述选择器的第三端导通。

可选地，当所述第一数量大于所述第一可用资源量时，所述第一反压信号为高电平信号，当所述第一数量小于或等于所述第一可用资源量时，所述第一反压信号为低电平信号。

可选地，当所述第二数量大于所述第二可用资源量时，所述第二反压信号为高电平信号，当所述第二数量小于或等于所述第二可用资源量时，所述第二反压信号为低电平信号。

可选地，所述流水线模块为分支预测模块、取指模块、译码模块、重命名模块、分发模块、发射模块、运算模块、访存模块以及重排序模块中的任意一个。

第二方面，本申请实施例提供一种电子设备，包括：上述的流水线反压逻辑电路。

相对于现有技术，本申请实施例所提供的一种流水线反压逻辑电路及电子设备，流水线反压逻辑电路包括：反压信号生成模块和M个流水线模块，M个流水线模块依次级联，相邻的两个流水线模块之间嵌入有功能寄存器，2≤M；反压信号生成模块的第一端连接于第i+1个流水线模块，反压信号生成模块的第二端连接于第i+2个流水线模块，反压信号生成模块的输出端连接于目标流水线模块，其中，0≤i≤M-2，目标流水线模块包括第1个流水线模块到第i+2个流水线模块。反压信号生成模块可以快速确定目标反压信号，降低了反压信号的逻辑延迟，有助于实现时序收敛。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。

图1为本申请实施例提供的一种处理器核心的组成结构示意图；

图2为本申请实施例提供的流水线反压逻辑电路的结构示意图之一；

图3为本申请实施例提供的流水线反压逻辑电路的结构示意图之二。

图中：10-反压信号生成模块；20-流水线模块；30-功能寄存器；101-第一反压逻辑单元；102-第二反压逻辑单元；103-选择器；104-目标寄存器。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

需要说明的是，高扇出流水线的反压信号（又称为，反压逻辑信号）是高性能的处理器时序收敛的挑战，高扇出流水线的反压信号有较大的线延迟，但是线延迟是物理设计层面问题，只有从物理设计层面进行优化。在线延迟难以优化的情况下，需要考虑如何从逻辑上优化逻辑延迟，来改善时序收敛。

请参考图1，图1为本申请实施例提供的一种处理器核心的组成结构示意图。如图1所示，处理器核心中包括：分支预测模块、取指模块、译码模块、重命名模块、分发模块、发射模块、运算模块、访存模块和以及重排序模块。其中，运算模块又包括：运算指令、分支指令以及系统指令等单元，访存模块又包括：载入指令和存储指令等单元。可选地，根据图1中箭头所示方向，以上模块可以组成多条流水线，关于每一条流水线中的模块在此不做限定。

在一些高性能处理器核心还可以包括浮点和向量执行模块，可选地，高性能处理器的运行频率都在2gHz以上。

为了解决优化逻辑延迟，改善高扇出流水线的反压信号有较大的线延迟所导致在较高频率下难以实现时序收敛的问题，本申请实施例提供了一种流水线反压逻辑电路，请参考图2，图2为本申请实施例提供的流水线反压逻辑电路的结构示意图之一。

如图2所示，流水线反压逻辑电路包括：反压信号生成模块10和M个流水线模块20，M个流水线模块20依次级联，相邻的两个流水线模块20之间嵌入有功能寄存器30，2≤M。

可选地，功能寄存器30的一端连接于上一级流水线模块20的输出端，功能寄存器30的令一端连接于下一级流水线模块20的输入端，从而在邻的两个流水线模块20之间嵌入功能寄存器30。

可选地，功能寄存器30为分割流水线的寄存器，用于存储每个时钟周期相应流水线模块20的状态。

可选地，流水线模块20为分支预测模块、取指模块、译码模块、重命名模块、分发模块、发射模块、运算模块、访存模块以及重排序模块中的任意一个。

反压信号生成模块10的第一端连接于第i+1个流水线模块20，反压信号生成模块10的第二端连接于第i+2个流水线模块20，反压信号生成模块10的输出端连接于目标流水线模块20，其中，0≤i≤M-2，目标流水线模块20包括第1个流水线模块20到第i+2个流水线模块20。

需要说明的是，当i=0时，流水线共有两个流水线模块20，分别为第1个流水线模块20（i+1）和第2个流水线模块20（i+2）。

可选地，第i+1个流水线模块20和第i+2个流水线模块20可以向反压信号生成模块10传输对应的数据通路有效信号的数量。

可选地，反压信号生成模块10用于根据第一数量、第一可用资源量、第二数量以及第二可用资源量生成目标反压信号，并向目标流水线模块20广播目标反压信号。

其中，第一数量为第i+1个流水线模块20对应的数据通路有效信号的数量，第一可用资源量为第i+1个流水线模块20对应的当前时钟周期处理器内部的可用资源量，第二数量为第i+2个流水线模块20对应的数据通路有效信号的数量，第二可用资源量为第i+2个流水线模块20对应的当前时钟周期处理器内部的可用资源量。

可选地，取指模块对应的资源为指令缓存器，其对应的可用资源量为指令缓存器的剩余容量，译码模块对应的资源为重命名映射表的读写口，其对应的可用资源量为重命名映射表的读写口数量，重命名模块对应的资源为物理寄存器，其对应的可用资源量为剩余物理寄存器的数量，分发模块对应的资源为发射队列，其对应的可用资源量为发射队列剩余数量。反压信号生成模块10可以快速确定目标反压信号，降低了反压信号的逻辑延迟，有助于实现时序收敛。

关于如何确定目标反压信号，本申请实施例还提供了一种可选的实施方式，请参考下文。

反压信号生成模块10用于根据第一数量和第一可用资源量生成第一反压信号。

可选地，当第一数量大于第一可用资源量时，第一反压信号为高电平信号，当第一数量小于或等于第一可用资源量时，第一反压信号为低电平信号。

反压信号生成模块10用于根据第二数量和第二可用资源量生成第二反压信号。

可选地，当第二数量大于第二可用资源量时，第二反压信号为高电平信号，当第二数量小于或等于第二可用资源量时，第二反压信号为低电平信号。

反压信号生成模块10用于根据上一个时钟周期的目标反压信号，从第一反压信号和第二反压信号中选择一个作为目标反压信号。

可选地，上一个时钟周期的目标反压信号为低电平信号时，将第一反压信号作为目标反压信号，在上一个时钟周期的目标反压信号为高电平信号时，将第二反压信号作为目标反压信号。

在图2的基础上，关于反压信号生成模块的结构本申请实施例还提供了一种可选的实施方式，请参考图3，图3为本申请实施例提供的流水线反压逻辑电路的结构示意图之二。

反压信号生成模块10包括第一反压逻辑单元101、第二反压逻辑单元102、选择器103以及目标寄存器104。

第一反压逻辑单元101的输入端作为反压信号生成模块10的第一端，连接于第i+1个流水线模块20；第二反压逻辑单元102的输入端作为反压信号生成模块10的第二端，连接于第i+2个流水线模块20。

第一反压逻辑单元101的输出端连接于选择器103的第一端，第二反压逻辑单元102的输出端连接于选择器103的第二端，选择器103的第三端连接于目标寄存器104的输入端，选择器103的第四端连接于目标寄存器104的输出端。

可选地，第一反压逻辑单元101用于根据第一数量和第一可用资源量生成第一反压信号。当第一数量大于第一可用资源量时，第一反压信号为高电平信号，当第一数量小于或等于第一可用资源量时，第一反压信号为低电平信号。

第二反压逻辑单元102用于根据第二数量和第二可用资源量生成第二反压信号。当第二数量大于第二可用资源量时，第二反压信号为高电平信号，当第二数量小于或等于第二可用资源量时，第二反压信号为低电平信号。

选择器103用于读取目标寄存器104中存储的上一个时钟周期的目标反压信号，基于上一个时钟周期的目标反压信号从第一反压信号和第二反压信号中选择一个作为目标反压信号，并切换目标反压信号的端口与选择器103的第三端导通，然后将目标反压信号写入目标寄存器104。

目标寄存器104用于向目标流水线模块20广播目标反压信号。

可选地，选择器103用于在上一个时钟周期的目标反压信号为低电平信号时，将第一反压信号作为目标反压信号，并选择器103的第一端与选择器103的第三端导通。

可选地，选择器103用于在上一个时钟周期的目标反压信号为高电平信号时，将第二反压信号作为目标反压信号，并选择器103的第二端与选择器103的第三端导通。

在本申请方案提供的流水线反压逻辑电路中，反压信号生成模块10（第一反压逻辑单元101）可以利用第i+1个流水线模块的数据（第一数量和第一可用资源量），提前算出下个时钟周期的反压信号；进而可以通过第二反压逻辑单元102和选择器103保障在在流水线已经被反压停止的情况下，下个时钟周期的反压信号准确性，因为如果流水线已经停止那么当前时钟周期的数据就是下个时钟周期的数据；最后将得到的流水线反压信号通过目标寄存器104寄存后输出，就可以得到一个准确干净的流水线反压信号，然后将此信号广播到处理器中的各个流水线模块20。

本申请实施例还提供了一种电子设备，该电子设备包括：上述的流水线反压逻辑电路。该电子设备可以但不限定为处理器、片上系统、智能终端等。智能终端可以但不限定为手机、电脑、电视以及服务器等等设备。

综上所述，本申请实施例提供的一种流水线反压逻辑电路及电子设备，流水线反压逻辑电路包括：反压信号生成模块和M个流水线模块，M个流水线模块依次级联，相邻的两个流水线模块之间嵌入有功能寄存器，2≤M；反压信号生成模块的第一端连接于第i+1个流水线模块，反压信号生成模块的第二端连接于第i+2个流水线模块，反压信号生成模块的输出端连接于目标流水线模块，其中，0≤i≤M-2，目标流水线模块包括第1个流水线模块到第i+2个流水线模块。反压信号生成模块可以快速确定目标反压信号，降低了反压信号的逻辑延迟，有助于实现时序收敛。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (9)

1.一种流水线反压逻辑电路，其特征在于，所述流水线反压逻辑电路包括：反压信号生成模块和M个流水线模块，所述M个流水线模块依次级联，相邻的两个所述流水线模块之间嵌入有功能寄存器，2≤M；

所述反压信号生成模块的第一端连接于第i+1个流水线模块，所述反压信号生成模块的第二端连接于第i+2个流水线模块，所述反压信号生成模块的输出端连接于目标流水线模块，其中，0≤i≤M-2，所述目标流水线模块包括第1个流水线模块到第i+2个流水线模块；

所述反压信号生成模块用于根据第一数量、第一可用资源量、第二数量以及第二可用资源量生成目标反压信号，并向所述目标流水线模块广播所述目标反压信号；

其中，所述第一数量为所述第i+1个流水线模块对应的数据通路有效信号的数量，第一可用资源量为所述第i+1个流水线模块对应的当前时钟周期处理器内部的可用资源量，所述第二数量为所述第i+2个流水线模块对应的数据通路有效信号的数量，第二可用资源量为所述第i+2个流水线模块对应的当前时钟周期处理器内部的可用资源量。

2.如权利要求1所述的流水线反压逻辑电路，其特征在于，

所述反压信号生成模块用于根据所述第一数量和所述第一可用资源量生成第一反压信号；

所述反压信号生成模块用于根据所述第二数量和所述第二可用资源量生成第二反压信号；

所述反压信号生成模块用于根据上一个时钟周期的目标反压信号，从所述第一反压信号和所述第二反压信号中选择一个作为所述目标反压信号。

3.如权利要求1所述的流水线反压逻辑电路，其特征在于，所述反压信号生成模块包括第一反压逻辑单元、第二反压逻辑单元、选择器以及目标寄存器；

所述第一反压逻辑单元的输入端作为所述反压信号生成模块的第一端，所述第二反压逻辑单元的输入端作为所述反压信号生成模块的第二端；

所述第一反压逻辑单元的输出端连接于所述选择器的第一端，所述第二反压逻辑单元的输出端连接于所述选择器的第二端，所述选择器的第三端连接于所述目标寄存器的输入端，所述选择器的第四端连接于所述目标寄存器的输出端。

4.如权利要求3所述的流水线反压逻辑电路，其特征在于，

所述第一反压逻辑单元用于根据所述第一数量和所述第一可用资源量生成第一反压信号；

所述第二反压逻辑单元用于根据所述第二数量和所述第二可用资源量生成第二反压信号；

所述选择器用于读取所述目标寄存器中存储的上一个时钟周期的目标反压信号，基于上一个时钟周期的目标反压信号从所述第一反压信号和所述第二反压信号中选择一个作为所述目标反压信号，并切换所述目标反压信号的端口与所述选择器的第三端导通，然后将所述目标反压信号写入所述目标寄存器；

所述目标寄存器用于向所述目标流水线模块广播所述目标反压信号。

5.如权利要求4所述的流水线反压逻辑电路，其特征在于，

所述选择器用于在上一个时钟周期的目标反压信号为低电平信号时，将所述第一反压信号作为所述目标反压信号，并所述选择器的第一端与所述选择器的第三端导通；

所述选择器用于在上一个时钟周期的目标反压信号为高电平信号时，将所述第二反压信号作为所述目标反压信号，并所述选择器的第二端与所述选择器的第三端导通。

6.如权利要求4所述的流水线反压逻辑电路，其特征在于，

当所述第一数量大于所述第一可用资源量时，所述第一反压信号为高电平信号，当所述第一数量小于或等于所述第一可用资源量时，所述第一反压信号为低电平信号。

7.如权利要求4所述的流水线反压逻辑电路，其特征在于，

当所述第二数量大于所述第二可用资源量时，所述第二反压信号为高电平信号，当所述第二数量小于或等于所述第二可用资源量时，所述第二反压信号为低电平信号。

8.如权利要求1所述的流水线反压逻辑电路，其特征在于，所述流水线模块为分支预测模块、取指模块、译码模块、重命名模块、分发模块、发射模块、运算模块、访存模块以及重排序模块中的任意一个。

9.一种电子设备，其特征在于，包括：权利要求1-8中任一项所述的流水线反压逻辑电路。