KR0151917B1 - 제한적 공유메모리 비동기 전달모드 스위치 장치에서의 우선순위제어 장치 - Google Patents

제한적 공유메모리 비동기 전달모드 스위치 장치에서의 우선순위제어 장치 Download PDF

Info

Publication number
KR0151917B1
KR0151917B1 KR1019950047925A KR19950047925A KR0151917B1 KR 0151917 B1 KR0151917 B1 KR 0151917B1 KR 1019950047925 A KR1019950047925 A KR 1019950047925A KR 19950047925 A KR19950047925 A KR 19950047925A KR 0151917 B1 KR0151917 B1 KR 0151917B1
Authority
KR
South Korea
Prior art keywords
cell
fifo
signal
enable signal
address
Prior art date
Application number
KR1019950047925A
Other languages
English (en)
Other versions
KR970056321A (ko
Inventor
이정희
나지하
박권철
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019950047925A priority Critical patent/KR0151917B1/ko
Publication of KR970056321A publication Critical patent/KR970056321A/ko
Application granted granted Critical
Publication of KR0151917B1 publication Critical patent/KR0151917B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/24Traffic characterised by specific attributes, e.g. priority or QoS
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/103Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 제한적 공유메모리 비동기 전달모드 스위치 장치에서의 우선순위제어 장치에 관한 것으로, 제1 내지 제N 분리 어드레스 선입선출수단(SAFFIO); 상기 어드레스 선입선출수단은 셀 저장어드레스 및 시간 지연셀 FIFO 인에이블신호를 입력으로하여 상태 플래그 신호와 저장된 어드레스를 출력하는 시간 지연셀 선입선출부; 및 셀 저장 어드레스 및 손실셀 FIFO 인에이블 신호를 입력으로하여 임계치 상태 발생 플래그와 저장된 어드레스를 출력하는 손실셀 선입선출부; 및 플래그에 따라 저장된 어드레스를 선택적으로 출력하는 선택기를 구비하여 새로운 우선순위 제어 수단 및 라우팅 수단을 구성하여 부분 버퍼 공유 방식에 의한 셀 손실 및 시간 지연에 대한 우선순위 제어를 하는 것을 특징으로 한다.

Description

제한적 공유메모리 비동기 전달모드 스위치 장치에서의 우선순위제어 장치
제1도는 종래의 제한적 공유메모리 ATM 스위치의 구조도.
제2도는 본 발명의 제한적공유메모리 ATM 스위치의 구조도.
제3도는 SAFIFO의 내부 구성도.
제4도는 셀 헤드부의 구조도.
제5도는 우선순위제어부의 내부 구성도.
제6도는 라우팅부의 내부구성도.
* 도면의 주요부분에 대한 부호의 설명
100,109,200,209 : 다중화부 101,201 : 공통메모리
102,202 : 역다중화부 103,203 : 우선 순위 제어기
104,204 : 라우팅부 105,106,107 : 어드레스 FIFO
108,208 : 휴지어드레스버퍼 205,206,207 : 분리어드레스 FIFO
300 : 시간지연셀 FIFO 301 : 손실셀 FIFO
302 : 선택기 500 : 공통메모리 임계치상태 확인부
501 : 공통메모리 셀저장상태 기록부 502,503 : 임계치발생신호 선택부
504,505 : 만 신호 선택부 506,507 : 임계치발생조사부
514 : 만 상태 확인부 600,601 : 디코더
본 발명은 제한적 공유메모리 비동기 전달모드 스위치 장치에서의 우선순위제어 장치에 관한 것이다.
일반적으로 B-ISDN은 컴퓨터용 데이타는 물론 비디오 신호와 같은 대역폭이 큰 신호를 수용하면서 특성이 서로 다른 트래픽을 종합적으로 서비스할 수 있는 기능을 가진다. B-ISDN 트래픽으로는 상호교신성 데이타, 비디오 신호와 같이 특성이 버스트(burst) 한 트래픽과 큰 화일정보와 같이 연속적인 특성을 가진 트래픽이 있다. 또한 비디오 또는 음성신호와 같이 손실에는 둔감하지만 실시간 전송이 요구되는 트래픽과 실시간 전송은 요구되지 않더라도 손실에는 아주 민감한 데이타와 같은 트래픽으로 구분할 수 있다. 대역폭의 측면에서 보면 음성과 같이 수십 Kbps 정보에서부터 수백 Mbps의 동화상정보에 이르기까지 다양하다. 따라서 망내에서는 모든 트래픽에 대해 요구되는 서비스 품질을 만족하도록 우선순위제어를 해주는 것이 필요하다.
일반적으로 QoS(Quality of Service)요소로는 전송지연, 셀손실 및 코딩속도등이 있으며 그 중에서 전송지연과 셀손실률은 중요한 요소이다. 전송지연에는 전파지연시간, 전송시간, 셀 처리시간 및 큐잉시간등으로 이루어져 있으며 큐잉시간은 전송시간과 처리시간에 비해 매우 적다. 따라서 시간우선순위에 따라 셀을 제어하는방법은 별로 효과적이지 못하다. 그러나 ATM 셀에서 셀의 시간 지터(time jitter) 문제를 해결하고 또 시간지연에 민감한 트래픽도 수용하기 위해서는 필요하다. 특히 ATM 스위치네트워크의 구성이 다단으로 이루어지는 경우 셀 지연은 더욱 치명적인 영향을 미치게 된다. 그리고 셀의 시퀀스(sequence) 유지를 위하여 호단위로 시간 우선순위제어가 이루어져야 한다.
셀의 지연에 따라 우선순위를부여하는 방법에는고정 우선순위를 갖는 HOL(He
ad Of Line) 우선순위제어 기법과 이것의 단점을 보완한 유연 우선순위제어기법 HOL-PJ(HOL with Priority Jump)가 있다. HOL 우선순위제어기법은 트래픽을 K개의 그룹을 분리하여 입력 버퍼는 K개의 영역으로 나뉘어져 있어서 새로이 도착하는 트래픽은 자신의 우선 순위와 동일한 우선순위 그룹의 맨 뒤에 위치하게 되어 동일한 우선순위 내에서는 FIFO 방식으로 서비스가 된다. 이 방법은 우선순위가 높은 그룹에게는 유연하지만 우선순위가 낮은 그룹의 트래픽에게는 시간지연이 상당히 커서 QOS가 많이 나빠질 수가 있다.
HOL 우선순위제어 방법의 단점을 약간 보완한 방법으로 HOL-PJ는 HOL 우선순위제어기법에서 높은 우선순위트래픽에게 너무 높게 우선순위를 주는 단점을 해결한 것으로 우선순위가 높은 트래픽이 버퍼에 존재할 지라도 낮은 우선순위의 트래픽에게도 전송될 수 있는 기회를 주는 방식이다. 즉 지연 우선순위가 낮은 트래픽들이 버퍼에서 기다린 시간이 일정한 지연시간을 초과하게 되면 서비스 순서를 우선순위가 높은 트래픽이 버퍼에 존재할 지라도 낮은 우선순위의 트래픽에게도 전송될 수 있는 기회를 주는 방식이다.
셀손실에는 복구될 수 없는 비트 에러에 의해 셀손실, 버퍼의 오버플로우에 의한 손실, 처리방법에 의한 손실등이 있는데 버퍼의 오버플로우에 의한 손실은 다른 것에 비해 큰 비중을 차지하며 특히 실시간 서비스에 대해서는 손실에 의한 재전송이 거의 불가능하므로 손실우선순위제어(Loss priority 혹은 Space priority)는 매우 중요하다. 셀의 손실율에 따라 우선순위를 부여하여 큐에서의 우선순위가 높은 셀의 손실률을 줄이는 방법에는 축출(PO:Push Out) 방법, 부분버퍼공유(PBS:Partial Buffer Sharing)방법, 경로분리(RS:Route Separate) 방법 등이 있다.
경로분리(Route Separate) 방법은 입력셀의 CLP(셀 손실 우선순위 이하 CLP라 함) 비트에 따라 손실에 민감한 서비스와 덜 민감한 서비스를 분리하여 저장하는 방법이다. 이 방법은 쉽게 구현할 수 있으나 하드웨어에 대한 사용이 비효율적이다.
축출방법으로 이는 버퍼가 찰 때까지 셀을 모두 받아들이다가 버퍼가 차고 난 뒤, 도착하는 우선순위가 낮은 셀은 버리고, 도착하는 우선순위가 높은 셀은 버퍼 내에 우선순위가 낮은 셀이 있는 경우에는 이것을 밀어내고 들어가는 방법이다. 이 방법은 버퍼 전체를 공유하기 때문에 뒤에 설명하는 부분버퍼공유방법에 비해 효율은 좋지만 버퍼관리가 상대적으로 복잡하여 ATM과 같은 고속전송에는 적용하기에 문제가 있다.
부분버퍼공유방법은 임계치까지는 버퍼를 공유하다가 임계치를 넘어서면 우선순위가 높은 셀만을 받아들이는 방법이다. 이 방법은 축추랑법에 비해 효율은 떨어지지만 구현하기가 쉽고 하드웨어적인 처리가 가능하다.
한편, CCITT 에서는 B-ISDN 실현을 위한 최적의 모드로 ATM을 채택하고 있다. ATM에서는 모든 정보는 셀에 의해 전송되며 셀은 4바이트의 헤드필드와 48바이트의 정보필드로 구성이 되어 있다. CCITT에서는 5바이트의 헤드필드중에 1비트를 CLP 비트로 할당하여 사용자 혹은 망에 의해서 각 셀의 우선순위가 결정된다.
공유메모리형 ATM스위치 구조에서 우선순위방법을 구현하는 종래의 기술로 HITACHI 시스템의 우선순위제어기법과 제한적 공유메모리 스위치에서 손실우선 순위제어 기법 등이 있다.
일본의 HITACHI 시스템은 경로분리방법을 이용하였으며, 이의 실현을 위하여 드롭퍼(Dropper)수단, 비교기수단, FIFO 수단, 카운터수단과 선택기수단을 두고서, 트래픽을 네 개의 클래스로 구분하여 낮은 손실률을 가져야 하고 지연시간에 민감한 트래픽은 CO 클래스에, 낮은 셀손실율을 가져야 하지만 지연시간에는 민감하지 않는 트래픽은 C1 클래스에, 셀손실율은 커도 되지만 지연시간에 민감한 C2 클래스, 그리고 지연시간 및 손실에 민감하지 않은 C3 클래스로 구분하여서 우선순위제어를 하였다. 이 방법은 시간지연에 민감한, 입력셀이 모두 서비스되기까지 손실에 민감한 셀은 서비스되지 않으므로 손실에 민감한 셀의 지연이 무한히 커질 가능성이 있으며 상기와 같이 버퍼의 사용 효율이 떨어진다. 그리고 공통메모리 셀 저장 어드레스 기록을 위한 메모리 이외에 별도의 FIFO를 두고 각 클래스 별 FIFO의 크기는 임계치값과 동일한 크기여야 하는 단점을 가지고 있다. 다음으로 제한적 공유메모리 ATM 스위치에서의 우선순위 제어 기법은 부분버퍼 공유방법에 의한 손실우선순위제어만을 구현하고 있으며 이 방법은 다수의 버스트성 트래픽이 입력시 성능저하를 가져올 수 있다(종래의 기술은 특허 출원번호 제 95-12424에 상세하게 기술되어 있다).
상기 종래 기술에 대한 문제점을 해결하기 위하여 안출된 본 발명은, 제한적 공유메모리 스위치 장치에서 별도의 시간지연셀 FIFO를 두어 우선순위제어를 수행하여 낮은 셀 손실율 및 우수한 성능개선 효과를 갖는 제한적 공유메모리 비동기 전달모드 스위치 장치에서의 우선선위제어 장치를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 스위치의 입력셀은 입력다중화수단; 상기 입력다중화수단에 연결되는 공통메모리수단; 상기 입력다중화수단을 거쳐 상기 공통 메모리수단에 저장되기 전의 셀의 헤드부를 셀헤드부 버스를 통해 입력하는 우선순위 제어수단 및 라우팅수단; 상기 라우팅수단에서 수신된 셀 라우팅 정보로 라우팅을 한 인에이블 신호를 각각 제공받는 제1 내지 제N 분리어드레스 선입선출수단(SAFIFO); 상기 인에이블 신호를 입력받아 입력된 셀이 저장될 어드레스를 출력하여 상기 공통메모리수단의 입력셀 저장어드레스가 되도록 하는 휴지어드레스 버퍼; 상기 제1 내지 제N 분리어드레스 선입선출수단(SAFIFO)의 각각으로부터의 출력단에 연결되어 순차적으로 값을 읽어 다중화하여 출력하는 다중화수단; 및 상기 공통메모리수단에서 읽혀진 셀을 역다중화하여 출력하는 역다중화수단을 구비하는 제한적 공유메모리 비동기 전달모드 스위치 장치에서의 우선순위제어 장치에 있어서, 상기 분리어드레스 선입선출수단은, 셀 저장 어드레스 및 시간지연셀 FIFO인에이블 신호를 입력으로하여 상태 플래그 신호와 저장된 어드레스를 출력하는 시간지연셀 선입선출부; 상기 셀 저장 어드레스 및 손실셀 FIFO인에이블 신호를 입력으로하여 임계치 상태 발생 플래그와 저장된 어드레스를 출력하는 손실 셀 선입선출부; 상기 시간지연셀 선입선출부 및 손실셀 선입선출부로부터의 상태 플래그 및 임계치 상태 발생 플래그와 저장된 어드레스를 입력받아 셀 출력 어드레스를 출력하는 선택기를 구비하고 있는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 설명하고자 한다.
제1도는 종래의 제한적 공통메모리 ATM 스위치 장치의 블록도로서, 도면에서 100은 입력 다중화부, 101은 공통메모리, 102는 역다중화부, 103은 우선순위제어부, 104는 라우팅부, 105, 106, 107은 어드레스 FIFO(이하, AFIFO라고 함), 108은 휴지어드레스 버퍼(이하, IAP=Idle Address Pool이라고 함), 109는 AFIFO 다중화부, 110은 셀헤드 버스, 111은 우선순위제어부에서의 출력데이타버스, 112는 IAP 읽기인에이블 신호 및 쓰기 인에이블 신호, 113은 AFIFO 인에이블 신호, 114는 AFIFO의 상태 플래그, 115는 셀저장어드레스버스, 116은 셀읽기어드레스 버스를 각각 나타낸다.
도면에 도시한 바와 같이, 스위치의 입력셀은 입력다중화부(100)를 거쳐 공유메모리(101)로 저장되기전 셀의 헤드부가 셀헤드부 버스(110)에 실려 우선순위제어부(103) 및 라우팅부(104)로 입력된다. 셀 헤드부 버스(110)의 정보는 후술할 제4도의 휴지(IDLE), MTC(멀티개스팅), CDP(셀지연우선순위), 라우팅어드레스, CLP(셀손실 우선순위)로 알 수 있듯이 스위치 내부의 라우팅을 위한 별도의 부가헤드 데이타와 CCITT에서 정한 53 옥텟의 VPI/VCI 필드의 CLP 비트로 구성된다.
상기 우선순위제어부(103)에서는 우선순위제어를 한 후 셀에 대한 통과정보와 함께 셀라우팅 정보를 우선순위제어부 출력버스(111)에 실어 보내고, 라우팅부(104)에서는 셀통과신호가 '1'로 입력되는 경우 수신된 셀 라우팅 정보로 라우팅을 하여 입력셀이 출력되기를 원하는 출력포트의 AFIFO(105, 106, 107)로 인에이블 신호(113)를 제공한다. 이때 IAP(108)에도 인에이블신호(112)를 제공한다. 상기 인에이블 신호를 수신한 IAP(108)에서는 입력된 셀이 저장될 어드레스(115)를 출력하여 공통메모리(101)의 입력셀 저장어드레스가 되도록 한다. 또한 이 입력셀 저장어드레스는 라우팅부(104)에 의해 인에이블된 AFIFO(105, 106, 107)에 저장된다. 그러나 만일 우선순위제어부(103)로부터 셀 통과신호가 '0'인 경우 라우팅을 수행하지 않으므로 AFIFO 및 LAP는 인에이블이 되지 않는다. 이렇게 함으로써 입력된 셀은 공통메모리(101)에 저장된다.
이어, 상기 공통메모리(101)에 저장된 셀이 읽혀지는 과정을 보면 주기적으로 제1 AFIFO(105)에서 제N AFIFO(107)까지 순차적으로 읽어서 상기 다중화부(109)에서 다중화 한 후 어드레스가 저장되어 있으면 상기 공통메모리(101)의 셀읽기어드레스(116)를 출력한다. 상기셀읽기어드레스(116)에 의해 상기 공통메모리(101)에서 읽혀진 셀은 역다중화부(102)를 거쳐서 출력된다. 그리고 읽혀진 어드레스는 상기 IAP(108)에도 제공되어 상기 IAP(108)는 다음 입력셀에 대한 저장어드레스로 사용 가능하도록 저장하며 IAP에서 어드레스가 저장되었다는 신호인 IAP 쓰기인에이블신호(112)를 출력한다. 상기 IAP 쓰기인에이블 신호를 수신한 우선 순위제어부(103)에서는 상기 공통메모리(101)의 셀저장 개수를 계산하는 카운터에 제공되어 다운(down)카운팅을 하게 된다. 이로써 입력된 셀에 대한 스위칭이 이루어지게 된다.
시간 및 손실에 대한 우선순위제어를 하기 위한 본 발명의 제한적 공통메모리 스위치 장치의 구조도 제2도와 같다.
도면에서 200은 입력다중화부, 201은 공통메모리, 202는 역다중화부, 203은 우선순위제어부, 204는 라우팅부, 205, 206, 207은 분리 어드레스 FIFO(Separated AFIFO:이하, SAFIFO라고 함), 208은 휴지어드레스버퍼(이하, IAP=Idle Address Pool 이라고 함), 209는 SAFIFO 다중화부, 210은 셀헤드 버스, 211은 우선순위제어부에서의 출력데이타버스, 212는 IAP 읽기인에이블 신호 및 쓰기인에이블 신호, 213은 SAFIFO인에이블신호, 214는 SAFIFO 상태 플래그, 215는 셀저장 어드레스버스, 216은 셀 읽기어드레스버스를 각각 나타낸다.
상기 제1도와 동작은 동일하며 차이점은 상기 제1도의 AFIFO(105∼107) 대신 제3도에서 후술하게 될 SAFIFO(205∼207)로 구현되었다는 점과 우선순위 제어부에서 지연 및 손실에 대한 우선순위 제어를 수행한다는 점이다.
제3도는 제2도의 SAFIFO의 내부 블록도로서, 도면에서 300은 시간지연셀 FIFO(, 301은 손실셀 FIFO, 302는 선택기를 각각 나타낸다.
도면에 도시한 바와 같이, 시간지연셀 FIFO(300) 혹은 손실셀 FIFO(301)는 시간지연셀 FIFO 인에이블신호 혹은 손실셀 FIFO 인에이블신호 입력시 입력신호가 '1'로 인에이블된 경우 입력데이타인 상기 제2도의 셀 저장어드레스(215)를 관련 FIFO에 저장한다. 지연셀 FIFO 인에이블신호와 손실셀 FIFO 인에이블신호는 상기 제2도의 SAFIFO 인에이블신호(213)이다.
다음으로 선택기(302)에서는 시간지연셀 FIFO(300) 및 손실셀 FIFO(301)의 출력신호인 상태 플래그중 '공(Empty)' 플래그와 임계치상태발생 플래그(303, 305)를 수신하여 기본적으로 시간지연셀 FIFO(300)가 모두 비워질 때까지 시간지연셀 FIFO의 내용을 읽어서 출력하며 비워진 경우 손실셀 FIFO(301)의 내용을 출력한다. 그러나 손실셀 FIFO(301)에서 임계치상태가 발생한 경우 만약 시간지연셀 FIFO에서 임계치 상태가 발생하지 않은 경우 손실셀 FIFO의 내용을 출력한다. 그리고 시간지연셀 FIFO의 '만(Full)' 상태 및 임계치상태 발생신호(308)와 손실셀 FIFO의 '만' 상태 및 임계치 상태 발생신호(309)는 출력되며 이 신호는 우선순위제어를 위하여 제2도의 우선순위제어부(203)에 입력된다(214).
제4도는 상기 제2도의 셀 헤드 버스(210)의 내용으로 휴지상태 표시비트, 멀티캐스팅 표시비트(MTC, 이하, MTC라 함, 라우팅 어드레스 필드, 그리고 셀손실 우선순위 표시비트(CLP)로 구성되어 있다. 휴지상태 표시비트는 입력셀이 유효셀인지를 표시하며, '0'인 경우 유효셀임을 의미한다. MTC는 입력셀에 대한 멀티캐스트 여부를 나타내며, '0'인 경우 멀티캐스트되어야 하는 셀임을 의미한다. CDP는 입력셀의 시간 지연에 대한 민감정도를 나타내는 우선순위비트로서 '0'인 경우 시간 지연에 민감한 셀임을 의미한다. CLP는 입력셀의 손실에 대한 우선순위로서 '0'인 경우 낮은 셀 손실율을 가진 셀임을 나타낸다.
상기와 같이 동작하는 각 출력포트별 어드레스 버퍼의 수가 제한된 공통메모리 ATM 스위치에서는 공통메모리에서의 셀손실과 각 포트별 SAFIFO에서의 셀손실이 있다. 따라서 두부분에 대해 부분버퍼 공유방식을 적용하게 되면 N개의 SAFIFO와 공통메모리부에서 발생하는 임계치상태로서 전체적으로 2N+1개의 임계치상태가 존재하게 된다.
제5도에서는 2N+1개의 임계치상태와 '만' 상태 그리고 입력셀의 CDP와 CLP에 의한 우선순위제어 수단의 블록도로서, 도면에서 500은 공통메모리 임계치상태 확인부, 501은 공통메모리 셀저장상태 기록부, 502는 제1 임계치발생신호 선택부, 503은 제2 임계치상태 발생신호 선택부, 504는 제1 만 신호 선택부, 505는 제2만 신호선택부, 506은 제1임계치 발생조사부, 507은 제2 임계치 발생조사부, 508은 클래스 0 조사부, 509는 클래스 1 조사부, 510은 클래스 2 조사부, 511은 제1 인에이블부, 512는 제2 인에이블부, 513은 제3 인에이블부, 514는 만 상태발생 확인부를 각각 나타낸다.
공통메모리 임계치상태 확인부(500)는 상기 제2도의 입력셀의 헤더부 데이타(210)중 하나인 '휴지(IDLE)' 신호를 수신하여 '0'로서 입력셀이 유효셀임을 표시하는 경우 입력신호인 셀저장상태 값(CMuse)을 조사한다. 셀저장상태 값(CMuse)이 '만'이거나, 혹은 임계치상태가 발생하였으며 상기 제2도의 입력셀의 헤더 데이타(210)중 하나인 CLP 신호가 '1'로서 셀손실 우선순위가 낮은 셀인 경우에 우선순위제어인에이블신호(PCE)를 '1'로 출력하여 디스에이블시키며, 그외의 경우 우선순위제어인 에이블신호(PCE)를 '0'으로 출력하여 인에이블시킨다. 그리고 상기 제2도의 입력셀의 헤더부 데이타(210)중 하나인 '휴지' 신호가 '1'로서 입력셀이 무효셀임을 나타내는 경우 우선순위제어인에이블신호(PCE)를 '1'로 출력하여 디스에이블시킨다.
공통메모리 셀 저장 상태기록부(501)는 상기 제2도의 IAP(208)로부터 IAP 쓰기인에이블신호(212)를 수신하면 셀저장상태 값(CMuse)을 감소하며, 후술하게 될 제6도의 라우팅디코더부로부터 IAP 읽기인에이블신호(212)를 수신하면 셀저장상태값(CMuse)을 증가하여 출력한다.
제1 만 신호선택부(504)는 상기 제2도의 입력셀의 헤더부 데이타(210) 중 하나인 라우팅 정보 입력신호로 상기 제2도의 SAFIFO 상태플래그(214)중 제1 시간지연셀 FIFO에서 제N 시간지연셀 FIFO까지의 만 상태 입력신호중 하나를 선택한 후, 공통메모리 임계치상태 확인부(500)로부터 입력된 우선순위제어인에이블신호(PCE)와 함께 논리합을하여 시간지연셀 FIFO선택인에이블신호(DFSEO)를 출력한다.
제2 만 신호선택부(505)는 상기 제2도의 입력셀의 헤더부 데이타(210)중 하나인 라우팅 정보 입력신호로 상기 제2도의 SAFIFO 상태플래그(214) 중 제1 손실셀 FIFO에서 제N 손실셀 FIFO까지의 만 입력신호중 하나를 선택한 후 공통메모리 임계치상태 확인부(500)로부터 입력된 우선순위제어인에이블신호(PCE)와 논리합을하여 손실셀 FIFO 선택인에이블신호(LFSEO)를 출력한다.
제1 임계치발생신호 선택부(502)는 상기 제2도의 입력셀의 헤더부 데이타(210)중 하나인 라우팅 정보 입력신호로 상기 제2도의 SAFIFO 상태플래그(214)중 제1 시간지연셀 FIFO에서 제N 시간지연셀 FIFO까지의 임계치상태 입력신호중 하나를 선택하여 시간지연셀 FIFO 선택인에이블(DFSE1)로 출력한다.
제2 임계치발생신호 선택부(503)는 상기 제2도의 입력셀의 헤더부 데이타(210)중 하나인 라우팅 정보 입력신호로 상기 제2도의 SAFIFO 상태플래그(214)중 손실셀 FIFO 1에서 손실셀 FIFO N 까지의 임계치상태 입력신호중 하나를 선택하여 손실셀 FIFO 선택인에이블신호(LFSE1)로 출력한다.
클래스 0 조사부(508)는 상기 제2도의 입력셀의 헤더부 데이타(210)중 하나인 CDP 신호와 상기 제2도의 입력셀의 헤더부데이타(210)중 CLP비트로서 입력신호가 클래스 0에 속하는가를 조사한다. 클래스 0은 셀지연우선순위 CDP='0'로서 시간지연에 민감하고 셀손실우선순위 CLP='0'로서 낮은 셀손실율을 가지고 셀임을 의미한다. 클래스 0에 속하는 경우 제1인에이블수단(511)에서는 셀지연 FIFO 선택신호 Sdelay='1'로 인에이블신호를 출력하고 셀손실 FIFO 선택신호 Sloss='0'로 디에이블 신호를 출력한다.
그러나, 클래스0에 속하지 않은 경우 클래스 1조사수단(509)에서 클래스 1에 속하는가를 조사한다. 클래스 1은 셀지연우선순위 CDP='0'로서 시간지연에 민감하고 셀손실우선순위 CLP='1'로서 높은 셀손실율을 허용하는 셀임을 의미한다.
클래스 1에 속하는 경우 제1임계치발생 조사부(506)에서 제1임계치 발생신호 선택부(502)로부터 입력된 시간지연셀 FIFO 선택인에이블신호(DFSE1)를 조사하여 DESE1='1'로서 임계치상태가 발생하는 경우 제3인에이블수단(513)에서는 셀손실 FIFO 선택신호 Sloss='0'로 디스에이블하고, 셀지연 FIFO 선택신호 Sdelay='0'로 디스에이블하여 출력한다. 그러나, DFSE1='0'로서 임계치상태가 발생되지 않은 경우 제1 인에이블부(511)에서 셀지연 FIFO 선택신호 Sdelay='1'로 인에이블신호, 셀손실 FIFO 선택신호 Sloss='0'로 디스에이블신호, 클래스1에 속하지 않은 경우, 클래스2 조사수단(510)에서는 CDP='1', CLP='0'로서 시간 지연에는 민감하지 않으나 낮은 셀손실율을 가지는가를 조사한다. 클래스2에 속하는 경우 제2 FIFO 인에이블 수단(512)에서는 셀지연 FIFO 선택신호 Sdelay='0'로 디스에이블 신호, 셀손실 FIFO 선택신호 Sloss='1'로 인에이블 신호를 출력한다.
한편, 클래스 2에 속하지 않은 경우 제2 임계치발생 조사부(507)에서 손실셀 FIFO 임계치발생신호 선택부(503)의 출력신호인 손실셀 FIFO 선택인에이블신호(LFSE1)를 조사하여 LFSE1='1'로서 임계치상태가 발생한 경우 제3인에이블수단(513)에서는 셀지연 FIFO 선택신호 Sdelay='0', 셀손실 FIFO 선택신호 Sloss='0'로 디스에이블 신호를 출력한다. 그러나 LFSE1='0'로서 임계치상태가 발생하지 않은 경우 제2 인에이블부(512)에서 셀지연 FIFO 선택신호 Sdelay='0'으로 디스에이블 신호, 셀손실 FIFO 선택신호 Sloss='1'로 인에이블 신호를 출력한다. 만 상태발생확인부(514)는 입력시간 지연셀 FIFO 선택인에이블신호(DFSE0)와 셀지연 FIFO 선택신호(Sdelay)에 대해 논리곱을 한 셀지연 FIFO 인에 인에이블신호 CDFE를 출력하며, 입력 손실셀 FIFO 선택인에이블신호(LFSEO)와 셀지연 FIFO 선택신호 Slosse에 대해 논리곱을 한 셀손실 FIFO 인에이블신호 CLFE를 출력한다.
제6도는 라우팅부의 블록도로서, 도면에서 600은 제1디코더, 601은 제2디코더를 각각 나타낸다.
제1 디코더(600)는 상기 제5도의 출력신호인 셀지연 FIFO 인에이블신호 CDFE 입력에 대해 상기 제2도의 우선순위제어부의 출력신호(211)중 하나인 라우팅 정보 입력신호로 디코딩을 하여 손실셀 FIFO 1에서 N까지에 대해 손실셀 FIFO 인에이블신호를 출력한다.
제2 디코더(601)는 상기 제5도의 출력신호인 셀 손실 FIFO인에이블신호 CLFE 입력으로 상기 제2도의 우선순위제어부의 출력신호중 하나인 라우팅 정보 입력신호로 디코딩을하여 손실셀 FIFO1에서 N까지에 대해 손실셀 FIFO인에이블 신호를 출력한다. 상기 제1 디코더의 출력신호인 시간지연셀 FIFO 인에이블신호와 손실셀 FIFO 인에이블신호는 상기 제2도의 SAFIFO 인에이블신호(213)이다.
또한, 입력신호인 셀지연 FIFO 인에이블신호 CDFE와 셀손실 FIFO 인에이블신호 CLFE 에 대한 논리합을 한 신호인 상기 제2도의 IAP 읽기 인에이블신호(212)를 출력한다.
상기와 같은 본 발명은 제한적 공유메모리 스위치 장치에서 별도의 시간지연셀 FIFO를 두어 우선순위제어를 수행하여 낮은 셀 손실을 및 우수한 성능개선의 효과가 있다.

Claims (4)

  1. 스위치의 입력셀은 입력다중화수단(200); 상기 입력다중화수단(200)에 연결되는 공통메모리수단(201); 상기 입력다중화수단(200)을 거쳐 상기 공통 메모리수단(201)에 저장되기 전의 셀의 헤드부를 셀헤드부 버스를 통해 입력하는 우선순위 제어수단(203) 및 라우팅수단(204); 상기 라우팅수단(204)에서 수신된 셀 라우팅 정보로 라우팅을 한 인에이블 신호를 각각 제공받는 제1 내지 제N 분리어드레스 선입선출수단(SAFIFO)(105, 106, 107); 상기 인에이블 신호를 입력받아 입력된 셀이 저장될 어드레스를 출력하여 상기 공통메모리수단(201)의 입력셀 저장어드레스가 되도록 하는 휴지어드레스 버퍼(208); 상기 제1 내지 제N 분리 어드레스 선입선출수단(SAFIFO)(105, 106, 107)의 각각으로부터의 출력 단에 연결되어 순차적으로 값을 읽어 다중화하여 출력하는 다중화수단(209); 및 상기 공통메모리수단(201)에서 읽혀진 셀을 역다중화하여 출력하는 역다중화수단(202)을 구비하는 제한적 공유메모리 비동기 전달모드 스위치 장치에 었어서, 상기 분리어드레스선입선출수단은, 셀 저장 어드레스 및 시간지연셀 FIFO인에이블 신호를 입력으로하여 상태 플래그 신호와 저장된 어드레스를 출력하는 시간지연셀 선입선출부(300); 상기 셀 저장 어드레스 및 손실셀 FIFO 인에이블 신호를 입력으로하여 임계치 상태 발생 플래그와 저장된 어드레스를 출력하는 손실 셀 선입선출부(301); 상기 시간지연셀 선입선출부(300) 및 손실셀 선입선출부(301)로부터의 상태 프래그 및 임계치 상태 발생 플래그와 저장된 어드레스를 입력받아 셀 출력 어드레스를 출력하는 선택기(302)를 구비하고 있는 것을 특징으로 하는 제한적 공유메모리 비동기 전달모드 스위치 장치에서의 우선순위제어 장치.
  2. 제1항에 있어서, 상기 우선순위 제어수단(203)은, 입력 데이타를 수신하여 우선순위제어인에이블신호를 출력하여 디스에이블시키는 공통메모리 임계치상태 확인부(500); 상기 휴지어드레스버퍼(208)로부터 휴지어드록버퍼 쓰기인에이블신호를 수신하여 셀저장상태 값(CMuse)을 감소하며, 휴지어드레스버퍼 읽기인에이블신호를 수신하여 셀저정상태값(CMuse)을 증가하여 출력하는 공통메모리 셀저장 상태기록부(501); 라우팅 정보 입력신호로 상기 분리어드레스 FIFO 상태플래그 중 제1 시간지연셀 FIFO에서 제N 시간지연셀 FIFO까지의 만 상태 입력신호중 하나를 선택한 후, 상기 공통메모리 임계치상태 확인부(500)로부터 입력된 우선순위제어인에이블신호(PCE)와 함께 논리합을하여 시간지연셀 FIFO 선택인에이블신호(DFSEO)를 출력하는 제1 만 신호선택부(504); 상기 라우팅 정보 입력신호로 상기 분리어드레스 FIFO 상태플래그중 제1 손실셀 FIFO까지의 만 입력신호중 하나를 선택한 후 공통메모리 임계치상태 확인부(500)로부터 입력된 우선순위제어인에이블신호(PCE)와 논리합을하여 손실셀 FIFO 선택인에이블신호(LFSEO)를 출력하는 제2만 신호선택부(505); 상기 라우팅 정보 입력신호로 상기 분리어드레스 FIFO 상태플래그중 제1 시간지연셀 FIFO에서 제N 시간지연셀 FIFO에서 제N손실셀 FIFO까지의 임계치상태 입력신호중 하나를 선택하여 시간지연셀 FIFO 선택인에이블신호(DFSE1)로 출력하는 제1 임계치발생신호 선택부(502); 상기 라우팅 정보 입력신호로 상기 분리어드레스 FIFO 상태플래그중 손실셀 FIFO1에서 손실셀 FIFO N까지의 임계치상태 입력신호중 하나를 선택하여 손실셀 FIFO 선택인에이블신호(LFSE1)로 출력하는 제2 임계치발생신호 선택부(503); CLP, CDP신호를 입력받아 클래스0,1,2에 속하는지에 따라 클래스 해당값을 인에이블 시키고, 해당되지 않으면 각각의 임계치 상태신호를 발생하여 인에이블 시켜 출력하는 클래스/임계치상태발생부(520); 상기 클래스/임계치상태발생부(520)와 상기 제1 및 제2 만 신호선택부(504,505)로부터의 시간지연/손실 셀 FIFO 만 신호를 입력받아 시간지연셀/손실셀 FIFO 인에이블 신호를 출력하는 만 상태 발생 확인부(514)를 구비하고 있는 것을 특징으로 하는 제한적 공유메모리 비동기 전달모드 스위치 장치에서의 우선순위제어 장치.
  3. 제1항에 있어서, 상기 라우팅수단(204)은, 상기 셀지연 FIFO 인에이블 신호입력에 대해 상기 우선순위제어수단의 출력신호중 하나인 라우팅 정보 입력신호로 디코딩을하여 손실셀 FIFO 1에서 N까지에 대해 손실셀 FIFO 인에이블신호를 출력하는 제1 디코더(600); 상기 셀 손실 FIFO 인에이블신호 입력으로 상기 우선순위제어부의 출력신호중 하나인 라우팅 정보 입력신호로 디코딩하여 손실셀 FIFO1에서 N까지에 대해 손실셀 FIFO 인에이블 신호를 출력하는 제2 디코더(601); 및 상기 셀지연 FIFO 인에이블신호와 셀손실 FIFO 인에이블신호에 대한 논리합 연산을하여 상기 휴지어드레스 버퍼 읽기인에이블신호를 출력하는 논리합연산기를 구비하는 것을 특징으로 하는 제한적 공유메모리 비동기 전달모드 스위치 장치에서의 우선순위제어 장치.
  4. 제1항에 있어서, 상기 셀의 헤드부는, 휴지(IDLE), MTC(멀티개스팅), CDP(셀지연우선순위), 라우팅 어드레스, CLP(셀손실 우선순위)으로 이루어지는 것을 특징으로 하는 제한적 공유메모리 비동기 전달모드 스위치 장치에서의 우선순위제어 장치.
KR1019950047925A 1995-12-08 1995-12-08 제한적 공유메모리 비동기 전달모드 스위치 장치에서의 우선순위제어 장치 KR0151917B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950047925A KR0151917B1 (ko) 1995-12-08 1995-12-08 제한적 공유메모리 비동기 전달모드 스위치 장치에서의 우선순위제어 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950047925A KR0151917B1 (ko) 1995-12-08 1995-12-08 제한적 공유메모리 비동기 전달모드 스위치 장치에서의 우선순위제어 장치

Publications (2)

Publication Number Publication Date
KR970056321A KR970056321A (ko) 1997-07-31
KR0151917B1 true KR0151917B1 (ko) 1998-11-02

Family

ID=19438676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047925A KR0151917B1 (ko) 1995-12-08 1995-12-08 제한적 공유메모리 비동기 전달모드 스위치 장치에서의 우선순위제어 장치

Country Status (1)

Country Link
KR (1) KR0151917B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431104B1 (ko) * 2001-12-11 2004-05-12 주식회사 하이닉스반도체 멀티 플래그를 이용한 인터페이스 회로 및 그의인터페이스 방법
CN113688074B (zh) * 2021-10-26 2022-02-01 浙江芯昇电子技术有限公司 先进先出数据处理装置及数据处理方法

Also Published As

Publication number Publication date
KR970056321A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR100229558B1 (ko) 비동기 전송방식용 저지연 또는 저손실 스위치
AU675302B2 (en) Output-buffer switch for asynchronous transfer mode
US5991295A (en) Digital switch
US5412648A (en) Packet switching system for forwarding packets from input buffers using idle/busy status of output buffers
AU710694B2 (en) An ATM switch
US6122279A (en) Asynchronous transfer mode switch
US5446738A (en) ATM multiplexing system
US5390184A (en) Flexible scheduling mechanism for ATM switches
EP0737392B1 (en) Switching apparatus and method for multiple traffic classes
JPH10126419A (ja) Atm交換機システム
US6768717B1 (en) Apparatus and method for traffic shaping in a network switch
JPH09219706A (ja) Atmスイッチ装置及びその制御方法
WO2002073881A2 (en) Atm linked list buffer system
US6137795A (en) Cell switching method and cell exchange system
EP0537743B1 (en) Switching method for a common memory based switching field and the switching field
US20020150047A1 (en) System and method for scheduling transmission of asynchronous transfer mode cells
KR0151917B1 (ko) 제한적 공유메모리 비동기 전달모드 스위치 장치에서의 우선순위제어 장치
JP3227133B2 (ja) Atm交換機
JP2874713B2 (ja) Atm交換機システムおよびそのトラヒック制御方法
JP4504606B2 (ja) ネットワークスイッチにおいてトラフィックを成形する装置及び方法
JP3197152B2 (ja) セル交換装置
KR0146441B1 (ko) 제한적 공유 메모리 비동기 전달모드(atm) 스위치에서의 셀 손실 우선 순위 제어 장치 및 방법
JP3075068B2 (ja) Atmスイッチ
JPH06197122A (ja) Atm交換装置
KR100282405B1 (ko) 에이티엠 교환기에서 셀 큐잉 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110609

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee