JPH02246646A

JPH02246646A - 自己ルーチング交換システム

Info

Publication number: JPH02246646A
Application number: JP1068424A
Authority: JP
Inventors: Osamu Isono; 磯野　修; Toshimasa Fukui; 福井　敏正; Tetsuo Nishino; 西野　哲男; Tetsuo Tachibana; 橘　哲夫; Ryuji Hyodo; 竜二兵頭; Eisuke Iwabuchi; 岩渕　英介
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-03-20
Filing date: 1989-03-20
Publication date: 1990-10-02
Anticipated expiration: 2014-06-23
Also published as: JP2910770B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕自己ルーチング交換システム、特にニーず情報を固定長
に分割し、ヘッダを付与したセルを高速にスイッチング
するハードウェア・オリエンテッドな交換方式であるＡ
ＴＶ交換方式における現用系から予備系への切換え技術
に関し、切換え時にセルが廃棄される可能性を完全に除去してシ
ステムの信頼性を高めることを目的とし、入モジュール
と、出モジュールと、２重化された通話路セルスイッチ
と入モジュールおよび出モジュールの呼を制御する呼１
ｉｌＪＩ１１回路とを有する自己ルーチング交換システ
ムにおいて、各通話路セルスイッチの少なくとも一方に
バッファ中のセルが空となったことを検知する検知手段
を設け、呼制御回路は現用系の通話路セルスイッチから
予備系の通話路セルスイッチに切換える際、入モジュー
ル内の選択手段を制御して入ハイウェイと予備系の通話
路セルスイッチとを接続し、現用系の通話路スイッチ内
の検知手段がバッファ内のセルが空になったことを検出
した時点で、出モジュール内の選択手段を制御して予備
系の通話路セルスイッチと出ハイウェイとを接続するよ
う構成する。

（産業上の利用分野）本発明は自己ルーチングシステム、特にユーザ情報を固
定長に分割し、ヘッダを付与したセルを高速にスイッチ
ングするハードウェア・オリエンテッドな交換方式であ
るＡＴＶ交換方式における現用系から予備系への切換え
技術に関する。

近年の高速通信に対応するため、パケット形式によるデ
ィジタルデータ通信は益々その必要性が高まっているが
、パケット交換処理能力の向上且つ高速化のため、パケ
ットヘッダに基づいてハードウェア自律で回線交換形ス
イッチによるパケット交換を行うというＡＴＭ交換シス
テムの実用化が図られている。

一方、一般的な交換システムでは、通信に対する信頼性
の確保に対応するために、通路路を２重化構成とし、障
害時や定期的な保守切換え時には、現用系から予備系へ
の切換えを行い、サービスの連続性を保証している。こ
のような現状から、ＡＴＶシステムにおいても信頼性の
確保のために、通話路の２重化構成が検討されている。

しかしながら、ＡＴＶ交換システムでは通話路セルスイ
ッチ内に、セル交換処理の持合せのためのキュー（ｑｕ
ｅｕｅ　：バツフ７）を有している。このため、単なる
現用系から予備系への切換えだと、現用系のセルスイッ
チ内のセルが廃棄されることになる。従って、何らかの
対策が必要となる。

〔従来の技術〕

第６図は、一般的な２重化されたＡＴＭ交換システムの
ブロック図である。同図において、１０は複数本の入ハ
イウェイ（入ＨＷ）、２０は入ハイウェイ１０ごとに設
けられた入モジュール（ＣＮＶ）　、３０及び４０は通
話路セルスイッチを有する２重化されたＡＴＶスイッチ
（＃０．＃１）、５０は出モジュール（ＯＭ）　、６０
は出モジュール５０ごとに設けられた出ハイウェイ（出
ＨＷ）、および７０は入モジュール２０と出モジュール
５０で現用系と予備系とを切換える制御や各種呼処理を
行う呼制御回路である。呼制御回路７０は中央処理装置
ｆ（ＣＰＵ）で構成されるので、以下単にＣＰＵという
。

次に、第７図を参照して通常のセルの流れおよび切換え
時のセルの流れを説明する。尚、説明の便宜上、第７図
には１つの入モジュール２０および１つの出モジュール
５０を図示する。

まず、通常時、現用系はＡＴＭスイッチ３０で、予備系
はＡＴＶスイッチ４０であるとする。入ハイウエイ１０
上のセルは入モジュール２０に与えられる。セルは伝送
情報ＩＮＦとヘッダ部とからなり、ヘッダ部にはバーチ
セルコール番号ＶＣＮ（識別情報二図の例ではａ）や回
線番号（図示していない）などを含む。その他、ヘッダ
部には同期パターンなどを含む。入モジュール２０は第
８図に示すＶＣＮテーブルを参照して、バーチセルコー
ル番号ＶＣＮの値ａに対応する出ルート番号と次のバー
チセル番号すを知り、現用系のＡＴＶスイッチ３０に図
示するセルを送出する。このセルはＡＴＶスイッチ３０
でバッファリングされた後、出モジュール５０を介して
出ハイウェイ６０に送出される。以上の！１Ｊｆ１にお
いて、ＣＰＵ７０はコールバイコールで第８図に示すＶ
ＣＮテーブルを設定する。以上の流れを■の破線で示す
。

次に、切換え時、入ハイウエイ１０上のセルは入モジュ
ール２０内に設けられた持合せバッファに蓄積され、一
定時間保持される（第７図の■）。

この間に現用系のＡＴＶスイッチ３０内の持合せバッフ
ァ内にあるセルは掃出され、出モジュール５０に与えら
れる。（同図の■）。そして一定時間経過後、ＣＰＵ７
０の指示により系をＡＴＶスイッチ３０からＡＴＭスイ
ッチ４０に切換える（同図の■）。この切換え後、入モ
ジュール２０内の持合せセルが読出され、ＡＴＭスイッ
チ４０に送出される（同図の■）。

このように、従来の構成は切換えの要求が発生して一定
時間経過後に、自動的に現用系から予備系に切換えるも
のである。

〔発明が解決しようとする課題〕

しかしながら、上記従来の技術では現用系のＡ丁Ｍスイ
ッチ内のセルの掃出しが完全に終了したという保証がな
いので、切換えによってセルが廃棄される可能性がある
。したがって、この問題点を解決するためには、現用系
のＡＴＶスイッチ内のセルの掃出しが完全に終了したこ
とを確認した後、現用系から予備系に切換える必要があ
る。

本発明は上記課題を達成し、切換え時にセルが廃棄され
る可能・性を完全に除去して信頼性を向上させることを
目的とする。

〔課題を解決するための手段〕

第１図は、本発明の原理ブロック図である。

図示する自己ルーチング交換システムは、入モジュール
１２Ｇと化モジュール１５０と、２重化された通話路セ
ルスイッチ１３０．　１４０と入モジュールおよび出モ
ジュールの呼を制御する呼制御回路１７Ｇとを有する。

本発明は上記自己ルーチング交換システムにおいて、以
下のとおり構成される。

まず、各通話路セルスイッチ１３０．　１４０の少な（
とも一方にバック７中のセルが空となったことを検知す
る検知手段１３１（例えば、通話路セルスイッチ１３Ｇ
内）を設ける。

呼制御回路１７０は現用系の通話路セルスイッチ１３Ｇ
から予備系の通話路セルスイッチ１４０に切換える際、
入モジュール１２０内の選択手段１２１を制御して入ハ
イウェイと予備系の通話路セルスイッチ１４０とを接続
する。

そして、呼制御回路１７０は現用系の通話路セルスイッ
チ１３Ｇ内の検知手段１３１がバッファ内のセルが空に
なったことを検出した時点で、出モジュール１５０内の
選択手段１５１を制御して予備系の通話路セルスイッチ
１４０と出ハイウェイとを接続する。

〔作用〕

はじめに、通常時、通話路セルスイッチ１３０が現用系
であるとすると、入モジュール１２０に入ったセルはバ
ッファ１２１および選択手段を介して通話路セルスイッ
チ１３０に入る。通話路セルスイッチ１３０を通ったセ
ルは、出モジュール１５０の選択手段１５１を介して、
次のリンクに出力される。

ここで、通話路セルスイッチ１３０から１４０への切換
え要求、すなわち現用系から予備系への切換え要求があ
ると、呼ｔｉＩＪ１！１回路１７０は入モジュール１２
０の選択手段１２１を制御して、入ハイウェイと通話路
セルスイッチ１４０とを接続する。これにより、入ハイ
ウェイからのセルは通話路セルスイッチ１４０に送出さ
れ、出モジュール１５０側に近いバッフ？から順にセル
をストックする。一方、今まで現用系であった通話路セ
ルスイッチ１３０内のバッファ内のセルは、順次用モジ
ュール１５０側に掃出される。すなわち、この掃出し中
に通話路セルスイッチ１４０のバッファはセルをストッ
クするので、セル掃出し中の待合せバッファとして機能
する。通話路セルスイッチ１３０内の検知手段１３１が
、バッファ中のセルが空になったことを検知すると、こ
の旨を呼ＵＪ’ｌＢ回路１７０に通知する。この通知を
受けた時点で通話路セルスイッチ１３０中のセルはすべ
て掃出されたことが確認できる。したがって呼制御回路
１７０は出モジュール１５０内の選択手段１５１を制御
して、出ハイウェイと通路路セルスイッチ１４０とを接
続する。そして、通路路セルスイッチ１４０内のセルが
順次用モジュール１５０を介して出ハイウェイに送出さ
れる。

〔実施例〕

以下、本発明の一実施例を図面を参照して詳細に説明す
る。

第２図は本発明の一実施例のシステムで用いられる人モ
ジュール１２０の詳細な構成を示す図である。同図にお
いて、２１はバッファ、２２はセレクタ（ＳＥＬ）、２
３は同期回路（ＳＹＮＣ）、２４はレジスタ（ＲＥＧ）
　、２５はデコーダ〈ＤＥＣ）、２６はセレクタ（ＳＥ
Ｌ）、２７はスイッチである。

次に、各部を詳細に説明する。なお、実際にハイウェイ
上に送出されるセルは伝送情報と、この伝送情報に付加
された識別情報（ＶＣＮ）からなるヘッダ部で構成され
ている。また、入モジュール１２０内では、これらに対
しさらに制御情報（各スイッチモジュールの切換え情報
）が付加される。

ここで、入モジュール１２０で、どのように制御情報が
付加されるかについて、パケット情報が入力情報である
場合を例にとって説明する。まずパケット情報の送出元
はパケットの送出に先立って、パケット転送先を呼制御
回路１７０に通知するための呼設定フェーズを実行する
。呼制御回路１１０のＣＰＵ　（以下、ＣＰＵ１７０と
いう）は通知された転送先と送出元とにより当該パケッ
トが通過すべき通話路のバスを設定し、また次のリンク
に対する識別番号を決定する。そして、このパケットが
入力される各スイッチモジュールの切換え情報である制
御情報、すなわちＲＨ＋　、ＲＨ２、ＲＨｉおよび次の
リンクに対する識別番号を、転送先を示す識別情報（Ｖ
ＣＮ）に対応したアドレスに格納する。

次にパケットの転送フェーズにおいて実際にパケットを
送出する。このパケットは伝送情報とこの伝送情報の先
頭に付加された、識別情報（ＶＣＮｏ）からなるヘッダ
部とで構成されている。同期回路２３は、ヘッダ部の同
期パターンを用いて入力パケットと同期をとる。通話路
に転送されてきたパケットは入モジ１−ル１２Ｇのバッ
ファ２１に格納されるとともに、識別情報部分は、同期
回路２３の制御のもとでレジスタ２４を介し、デコーダ
２５へ入力される。デコーダ２５は入力されたパケット
の識別情報を受信するとこの識別情報をアドレスとして
テーブル２７をアクセスする。

テーブル２７には各識別情報ＶＣＮｏ対応に制御情報お
よび次のリンクにおけるパケットを示す識別情報（ＶＣ
Ｎ＋　）が格納されている。そして、パケットの先頭に
これら制御情報およびＶＣＮ＋を付加するために、テー
ブル２７から読み出された制御情報をセレクタ（ＳＥＬ
）２２に送出する。

同期回路２３はセレクタ２２の切換え制御を行い、まず
ｔ、ＩＪ御情報および新しい識別情報ＶＣＮ＋を送出さ
せ、そのあとバッファ１３からパケットの伝送情報部分
を読み出し、セレクタ２２を介してスイッチ２８へ送出
する。スイッチ２８はＣＰＵ１７０で制御される。

第３図（Ａ）は本発明実施例中の通話路セルスイッチ（
以下、ＡｒＭスイッチという）１３０要部ブロック図で
ある。図示する構成は３Ｘ３構成の自己スイッチングモ
ジュール（以下ＳＲＭと略す）の例である。同図におい
て、１１は制御情報検出回路、Ｑｉは伝送情報遅延回路
、ＤＭｉはデマルチプレクサ、ｏＥｃｔは制御情報デコ
ード回路、ＦＭｉｊはバッフ７メモリ、例えばＦ　１ｒ
ｓｔ−Ｉ　ｎ　Ｆｉｒｓｔ−ｏｕｔ　（Ｆ　Ｉ　Ｆ　Ｏ
）メモリ、５ＥＬｉはセレクタ、ＳＣ１はＦＩＦＯのメ
モリＦＭｉｊのリクエスト信号Ｒｉ　ｊを受けてセレク
タ５ＥＬｉの制御を行うセレクタ制御回路である。

入力端＃１〜＃３（ｉ）に入る信号は前述の伝送情報子
制御情報（Ｔ、ＩＮＦ＋Ｃ，ＩＮＦ）の形をしており、
検出回路１ｉはこの制御情報を抽出してデコード回路Ｄ
ＥＣｉへ送る。ｗ制御情報は、自己ルーチング通話路１
０が３段構成であれば１段（入力段）目用ルーチングヘ
ツダＲＨ＋　、２段（中間段）ｎｍＲＨ２，３段（出力
段）ｎｍＲｔ−ｈの３種あるから、検出回路１ｉは当該
自己ルーチングスイッチモジュールＳＲＭが第何段目で
あるかにより、該当するｗ４御情報ＲＨを抽出する。デ
コード回路ＤＥＣｉは入力された制御情報が出力端ｊを
示すものであれば、デマルチプレクサＤＭｉを操作して
当該ＦＩＦＯメモリＦＭｉｊに伝送情報を送る。例えば
入力端＃１の制御情報が出力端＃２を示すものであれば
、ＤＥＣ＋はｏＭＩを操作して入力端＃１の情報をＦＭ
２１に入力する。セレクタ制御回路ＳＧ＋はＦＩＦＯメ
モリＦＭｎ＝ＦＭｎに伝送情報が入ると、セレクタＳＥ
Ｌ＋を操作して該伝送情報を出力端＃１へ送出する。他
も同様である。

セレクタ制御回路ＳＣｊは、例えばＦＩＦＯメモリＦＭ
ｉｊからのリクエスト信号Ｒ１ｊを常時走査しており、
リクエスト信号Ｒ１ｊが検出されると、当該ＦＩＦＯメ
モリＦＭの内容をセレクタＳＥ１、ｉを通して出力させ
るように動作する。あるいはＲｌｊは割込み入力として
ＳＣｊに入力し、割込みが入るとＳＣｊは当該ＦＩＦＯ
メモリＦＭの内容をセレクタＳＬを通して出力させる。

ＦＩＦＯメモリＦＭｉｊ１．：複数パケットあるいはセ
ル分の容量を持たせておくと、バッファ機能が得られ、
−時的に伝送データが増大するような場合にも充分対応
できる。

自己ルーヂングスイッヂモジュールＳＲＭｉｊは入力端
３個、出力端３個に限らず、−殻内には入力端ｎ個、出
が端ｍ個、ここでｎ＞ｍ、ｎ−ｍ。

またはｎ＜ｍであってよい。ｎ＞ｍのときは同じ出力端
を共用する複数の入力端が発生するが、伝送量が小さい
呼（チャネル）ならこれで充分処理できる。ｎ＜ｍのと
きは１つの人力を２つの出力に分けて出すことが可能で
、入側高速、出側低速という場合に対応できる。勿論過
剰分は遊びとしてもよい。

以上の構成はＡＴＭスイッチ１３０および１４０に共通
である。更に、ＡＴＶスイッチ１３０には、各ＦＩＦＯ
メモリＦＭｉｊ中のセルが空になったことを検出するた
めに、アンドゲート３１が設けられている。アンドゲー
ト３１には各ＦＩＦＯメモリＦＭｉｊがすべてのセルを
出力した時点で発せられる信号を入力する。通常、ＡＴ
Ｍスイッチのバッフ？（ＦＩＦＯメモリ）１よ複数段設
けられるので、第３図（Ｂ）に示すように、それぞれに
アンドゲート３１を設け、各アンドゲート３１の出力を
さらにアンドゲート３２を介してＣＰＵ１７０に接続す
る。

第４図は、出モジュール１５０の要部ブロック図である
。出モジュール１５０はＣＰＵ１７０で制御されるスイ
ッチ５１を有する。スイッチ５１は出ハイウェイと、Ａ
ＴＶスイッチ１３０および１４０のいずれか一方を切換
えて接続する。

次に、本実施例の動作を第５図を参照して詳細に説明す
る。

まず、現用系（＃０）から予備系（＃１）の切換え要求
があると、ＣＰＵ１７０は入モジュール１２０に切換え
処理開始を指示する（第５図の■）。

この指示は第２図の入モジュール１２０のスイッチ２８
に与えられ、現用系（＃Ｏ）から予備系（＃１）へ切換
える（同図■）。これにより、切換え後入モジュール１
２０に到着したセルはＡＴＶスイッチ１４０に送出され
る。ＡＴＶスイッチ１４０は入力するセルを順次用モジ
ュール１５０側に近いＳＲＭからストックする（同図■
）。尚、このときＣＰＵ１７０はＡＴＭスイッチ１４０
がセルを送出しないよう指示している（これを持合せモ
ードとい　　う）。

一方、ＡｒＭスイッチ１３０は通常の呼処理を行うが、
新たなセルが流入しないため、セル掃出しとなる（同図
■）。ＡＴＭスイッチ１３０中のＦｌＦＯメモリＦＭｉ
ｊが空になると、順次アンドゲート３１に通知する。そ
して、ＡＴＭスイッチ１３０中のすべてのバッファが空
になると、アンドゲート３２はその旨を通知する（同図
■）。ＡＴＭスイッチ１３０からの中通知により、ＣＰ
Ｕ１７０は出モジュール１５０内のセレクタ５１（第４
図）を制御し、出ハイウェイとＡＴＭスイッチ１４０と
を接続する（同図■）。そして、ＣＰＵ１７０はＡ丁Ｍ
スイッチ１４０に対し、持合せモードから通常モード（
通常動作時のｔ−ド）の移行を指示する（同図の）。こ
れにより、ＡＴＶスイッチ１４０にストックされていた
セルは、出モジュール１５０を介して出ハイウェイに送
出される（同図■）。

以上、本発明の一実施例を説明した。上記実施例ではＡ
ＴＭスイッチ１３０にのみアンドゲート３１および３２
を設けてＦＩＦＯメモリＦＭｉｊ中のセルが空となった
ことを検出しているが、ＡＴＭスイッチ１４０にも同様
に設けても良い。

〔発明の効果〕

以上説明したように、本発明によれば、現用系から予備
系への切換え時、予備系のＡＴＶスイッチのバッファを
持合せバッファとして用い、現用系のＡＴＶスイッチの
バッファが空になったことを検出して、予備系のＡＴＭ
スイッチのバッファ内のセルを出モジュール側に送出す
ることとしたため、切換え時にセルが廃棄されることは
なく、高い信頼性およびザーピスの連続性が保証できる
という効果が得られる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明実施例中の入モジュールの詳細なブロッ
ク図、第３図は本発明実施例中のＡ　Ｔ　Ｖスイッチの詳細な
ブロック図、第４図は本発明実施例中の化モジュールのブロック図、第５図は本発明実施例の切換え手順を説明するだめの図
、第６図は２重化されたＡ　Ｔ　Ｖ交換システムのブロッ
ク図、第７図は従来の切換え手順を説明するための図、および第８図は従来のシステムで用いられるＶＣＮテーブルを
示す図である。図において、３１．３２はアンドゲート、１２０は入モジュール、１２１はバッファ、１２２は掃出し確認セル発生手段、１２３は選択手段、１３０、　１４０は通話路セルスイッチデー）　、１３１、　１４１は検知手段、１５０は出モジｌ−ル、１５１は選択手段を示す。（Ａ　Ｔ　Ｍスイツ本発明実施例中の入モノニルのブロック図本発明実施例中の出モジュールのブロック図第４図本発明実施例の切換え手順を説明するための図画５図２重化されたＡＴＭ交換システムのブロック図第６図ＶＣＮテーブルを示す図

Claims

【特許請求の範囲】入モジュール（１２０）と出モジュール（１５０）と、
２重化された通話路セルスイッチ（１３０、１４０）と
入モジュールおよび出モジュールの呼を制御する呼制御
回路（１７０）とを有する自己ルーチング交換システム
において、各通話路セルスイッチ（１３０、１４０）の少なくとも
一方にバッファ中のセルが空となったことを検知する検
知手段（１３１）を設け、呼制御回路（１７０）は現用系の通話路セルスイッチ（
１３０）から予備系の通話路セルスイッチ（１４０）に
切換える際、入モジュール（１２０）内の選択手段（１
２１）を制御して入ハイウェイと予備系の通話路セルス
イッチ（１４０）とを接続し、現用系の通話路スイッチ
（１３０）内の検知手段（１３１）がバッファ内のセル
が空になったことを検出した時点で、出モジュール（１
５０）内の選択手段（１５１）を制御して予備系の通話
路セルスイッチ（１４０）と出ハイウェイとを接続する
ことを特徴とする自己ルーチング交換システム。