JP3504161B2 - アドレス障害監視装置及びａｔｍスイッチ装置 - Google Patents
アドレス障害監視装置及びａｔｍスイッチ装置Info
- Publication number
- JP3504161B2 JP3504161B2 JP28071098A JP28071098A JP3504161B2 JP 3504161 B2 JP3504161 B2 JP 3504161B2 JP 28071098 A JP28071098 A JP 28071098A JP 28071098 A JP28071098 A JP 28071098A JP 3504161 B2 JP3504161 B2 JP 3504161B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- floating
- read
- write
- addresses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/06—Management of faults, events, alarms or notifications
- H04L41/0681—Configuration of triggering conditions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/32—Specific management aspects for broadband networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/40—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass for recovering from a failure of a protocol instance or entity, e.g. service redundancy protocols, protocol state redundancy or protocol service redirection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
- H04L2012/5627—Fault tolerance and recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5685—Addressing issues
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はアドレス障害監視装
置及びＡＴＭ（Asynchronous Transfer Mode）スイッチ
装置に関し、特に使用できなくなったアドレスである浮
きアドレスが発生した場合の障害監視を行うアドレス障
害監視装置及びセルのルーティングスイッチ処理を行う
ＡＴＭスイッチ装置に関する。
置及びＡＴＭ（Asynchronous Transfer Mode）スイッチ
装置に関し、特に使用できなくなったアドレスである浮
きアドレスが発生した場合の障害監視を行うアドレス障
害監視装置及びセルのルーティングスイッチ処理を行う
ＡＴＭスイッチ装置に関する。
【０００２】
【従来の技術】ＡＴＭはデータ、音声、動画などからな
るマルチメディア通信をそれぞれが必要とする速度や品
質に合わせて、１つのネットワークで提供するために開
発された公衆網用の通信方式であり、次世代の情報通信
基盤として確立しつつある。
るマルチメディア通信をそれぞれが必要とする速度や品
質に合わせて、１つのネットワークで提供するために開
発された公衆網用の通信方式であり、次世代の情報通信
基盤として確立しつつある。
【０００３】ＡＴＭ通信を実現するための技術として重
要なものにセルのスイッチング技術がある。これは非同
期で到着するセルを、行き先別に高速に振り分けるため
の技術であり、ハードウェアによるセルフルーティング
スイッチ機能を持つＡＴＭ−スイッチ装置で実現してい
る。
要なものにセルのスイッチング技術がある。これは非同
期で到着するセルを、行き先別に高速に振り分けるため
の技術であり、ハードウェアによるセルフルーティング
スイッチ機能を持つＡＴＭ−スイッチ装置で実現してい
る。
【０００４】図１０は従来のＡＴＭスイッチ装置の概略
構成を示す図である。ＡＴＭスイッチ装置１００は、共
通バッファ型のＡＴＭ交換通話路を構成している。セル
多重部１０１は、入力方路＃１〜＃Ｎから送信されたセ
ルを多重する。書き込み制御部１０２は、Ｎ個の入力方
路から各々の速度Ｖで到着したセルを、いったん速度Ｖ
×Ｎで共通メモリ１０３に書き込むための書き込み制御
を行う。
構成を示す図である。ＡＴＭスイッチ装置１００は、共
通バッファ型のＡＴＭ交換通話路を構成している。セル
多重部１０１は、入力方路＃１〜＃Ｎから送信されたセ
ルを多重する。書き込み制御部１０２は、Ｎ個の入力方
路から各々の速度Ｖで到着したセルを、いったん速度Ｖ
×Ｎで共通メモリ１０３に書き込むための書き込み制御
を行う。
【０００５】読み出し制御部１０４は、セルを書き込ん
だ共通メモリ１０３のアドレスの情報を含む書き込みア
ドレス情報ｗｄを、書き込み制御部１０２から受信し
て、そのセルが出ようとする出力方路＃１〜＃Ｎに対応
するアドレス管理ＦＩＦＯ１０５にアドレスを格納す
る。
だ共通メモリ１０３のアドレスの情報を含む書き込みア
ドレス情報ｗｄを、書き込み制御部１０２から受信し
て、そのセルが出ようとする出力方路＃１〜＃Ｎに対応
するアドレス管理ＦＩＦＯ１０５にアドレスを格納す
る。
【０００６】そして、読み出し制御部１０４は、このア
ドレス管理ＦＩＦＯ１０５で管理されたアドレスにした
がって、共通メモリ１０３からセルを読み出していく。
さらに、読み出された共通メモリ１０３のアドレスは、
次の書き込みに使用するために読み出しアドレス情報ｒ
ｄとして、書き込み制御部１０２に送信される。
ドレス管理ＦＩＦＯ１０５で管理されたアドレスにした
がって、共通メモリ１０３からセルを読み出していく。
さらに、読み出された共通メモリ１０３のアドレスは、
次の書き込みに使用するために読み出しアドレス情報ｒ
ｄとして、書き込み制御部１０２に送信される。
【０００７】セル分離部１０６は、共通メモリ１０３か
らの読み出しセルを、各出力方路毎に分離して出力す
る。一方、それぞれの構成部は、集積回路上で構成され
ている。例えば、セル多重部１０１、セル分離部１０６
及び共通メモリ１０３はＬＳＩａに、書き込み制御部１
０２はＬＳＩｂに、読み出し制御部１０４はＬＳＩｃで
構成される。
らの読み出しセルを、各出力方路毎に分離して出力す
る。一方、それぞれの構成部は、集積回路上で構成され
ている。例えば、セル多重部１０１、セル分離部１０６
及び共通メモリ１０３はＬＳＩａに、書き込み制御部１
０２はＬＳＩｂに、読み出し制御部１０４はＬＳＩｃで
構成される。
【０００８】したがって、ＬＳＩ間同士のデータ伝送と
なるために、データの送受信には信頼性確保のため、誤
り訂正を行う必要があり、図ではＬＳＩｂとＬＳＩｃ間
で誤り訂正符号（パリティ情報Ｐ）のやりとりを行って
いる。
なるために、データの送受信には信頼性確保のため、誤
り訂正を行う必要があり、図ではＬＳＩｂとＬＳＩｃ間
で誤り訂正符号（パリティ情報Ｐ）のやりとりを行って
いる。
【０００９】ここで、読み出し制御部１０４が書き込み
アドレス情報ｗｄの受信時に、パリティエラーを検出し
た場合は、その時の共通メモリ１０３のアドレスに書か
れたセルデータの読み出しを行わない。このように、伝
送エラー等の理由で使用されなくなったアドレスを浮き
アドレスと呼ぶ。
アドレス情報ｗｄの受信時に、パリティエラーを検出し
た場合は、その時の共通メモリ１０３のアドレスに書か
れたセルデータの読み出しを行わない。このように、伝
送エラー等の理由で使用されなくなったアドレスを浮き
アドレスと呼ぶ。
【００１０】また、同様に、書き込み制御部１０２が読
み出しアドレス情報ｒｄの受信時にパリティエラーを検
出した場合は、その時に共通メモリ１０３から読み出さ
れたアドレス（浮きアドレスとなる）を書き込みアドレ
スとして以降使用しない。
み出しアドレス情報ｒｄの受信時にパリティエラーを検
出した場合は、その時に共通メモリ１０３から読み出さ
れたアドレス（浮きアドレスとなる）を書き込みアドレ
スとして以降使用しない。
【００１１】したがって、パリティエラーが頻繁に生じ
ると、浮きアドレスが多くなり、共通メモリ１０３の格
納領域が減少してしまう。このため、従来では障害監視
部を設けて、パリティエラーまたは同期はずれ等の障害
をファームウェアにより監視していた。
ると、浮きアドレスが多くなり、共通メモリ１０３の格
納領域が減少してしまう。このため、従来では障害監視
部を設けて、パリティエラーまたは同期はずれ等の障害
をファームウェアにより監視していた。
【００１２】
【発明が解決しようとする課題】しかし、上記のような
従来の障害対策では、ファームウェアの障害処理周期よ
りも短い間隔での障害については検出できないため、フ
ァームウェアによりカウントすると、正確な障害発生回
数を認識することはできない。
従来の障害対策では、ファームウェアの障害処理周期よ
りも短い間隔での障害については検出できないため、フ
ァームウェアによりカウントすると、正確な障害発生回
数を認識することはできない。
【００１３】したがって、複数の浮きアドレスが発生し
たにもかかわらず、ファームウェアで１回の障害としか
認識できない場合には、大量の浮きアドレスを作ってし
まう可能性があった。
たにもかかわらず、ファームウェアで１回の障害としか
認識できない場合には、大量の浮きアドレスを作ってし
まう可能性があった。
【００１４】このため、システム全体の最大帯域が小さ
くなっていくように見え、共通メモリ１０３がオーバー
フローしてしまうといった問題があった。本発明はこの
ような点に鑑みてなされたものであり、障害監視を効率
よく行って、障害対応処理を迅速に行うアドレス障害監
視装置を提供することを目的とする。
くなっていくように見え、共通メモリ１０３がオーバー
フローしてしまうといった問題があった。本発明はこの
ような点に鑑みてなされたものであり、障害監視を効率
よく行って、障害対応処理を迅速に行うアドレス障害監
視装置を提供することを目的とする。
【００１５】また、本発明の他の目的は、障害監視を効
率よく行って、障害対応処理を迅速に行うＡＴＭスイッ
チ装置を提供することである。
率よく行って、障害対応処理を迅速に行うＡＴＭスイッ
チ装置を提供することである。
【００１６】
【課題を解決するための手段】本発明では上記課題を解
決するために、図１に示すような、使用できなくなった
アドレスである浮きアドレスが発生した場合の障害監視
を行うアドレス障害監視装置１において、送信されたデ
ータを格納するデータ格納手段１１と、データのデータ
格納手段１１への書き込み制御を行い、書き込みアドレ
スの情報を含む書き込みアドレス情報ＷＤを、読み出し
制御側へ通知する書き込み制御手段１２と、データのデ
ータ格納手段１１への読み出し制御を行い、読み出しア
ドレスの情報を含む読み出しアドレス情報ＲＤを、書き
込み制御手段１２へ通知する読み出し制御手段１３と、
書き込みアドレス情報ＷＤ及び読み出しアドレス情報Ｒ
Ｄの伝送時に伝送エラーが発生した場合、書き込みアド
レスまたは読み出しアドレスが浮きアドレスになったも
のとして、浮きアドレスの数を計測する浮きアドレス計
測手段１４と、計測された浮きアドレスの数が、あらか
じめ設定された閾値を越えるか否かを監視し、閾値以上
になった場合に障害通知を行う障害通知手段１５と、を
有することを特徴するアドレス障害監視装置１が提供さ
れる。
決するために、図１に示すような、使用できなくなった
アドレスである浮きアドレスが発生した場合の障害監視
を行うアドレス障害監視装置１において、送信されたデ
ータを格納するデータ格納手段１１と、データのデータ
格納手段１１への書き込み制御を行い、書き込みアドレ
スの情報を含む書き込みアドレス情報ＷＤを、読み出し
制御側へ通知する書き込み制御手段１２と、データのデ
ータ格納手段１１への読み出し制御を行い、読み出しア
ドレスの情報を含む読み出しアドレス情報ＲＤを、書き
込み制御手段１２へ通知する読み出し制御手段１３と、
書き込みアドレス情報ＷＤ及び読み出しアドレス情報Ｒ
Ｄの伝送時に伝送エラーが発生した場合、書き込みアド
レスまたは読み出しアドレスが浮きアドレスになったも
のとして、浮きアドレスの数を計測する浮きアドレス計
測手段１４と、計測された浮きアドレスの数が、あらか
じめ設定された閾値を越えるか否かを監視し、閾値以上
になった場合に障害通知を行う障害通知手段１５と、を
有することを特徴するアドレス障害監視装置１が提供さ
れる。
【００１７】データ格納手段１１は、送信されたデータ
を格納する。書き込み制御手段１２は、データのデータ
格納手段１１への書き込み制御を行い、書き込みアドレ
スの情報を含む書き込みアドレス情報ＷＤを、読み出し
制御側へ通知する。読み出し制御手段１３は、データの
データ格納手段１１への読み出し制御を行い、読み出し
アドレスの情報を含む読み出しアドレス情報ＲＤを、書
き込み制御手段１２へ通知する。浮きアドレス計測手段
１４は、書き込みアドレス情報ＷＤ及び読み出しアドレ
ス情報ＲＤの伝送時に伝送エラーが発生した場合、書き
込みアドレスまたは読み出しアドレスが浮きアドレスに
なったものとして、浮きアドレスの数を計測する。障害
通知手段１５は、計測された浮きアドレスの数が、あら
かじめ設定された閾値を越えるか否かを監視し、閾値以
上になった場合に障害通知を行う。
を格納する。書き込み制御手段１２は、データのデータ
格納手段１１への書き込み制御を行い、書き込みアドレ
スの情報を含む書き込みアドレス情報ＷＤを、読み出し
制御側へ通知する。読み出し制御手段１３は、データの
データ格納手段１１への読み出し制御を行い、読み出し
アドレスの情報を含む読み出しアドレス情報ＲＤを、書
き込み制御手段１２へ通知する。浮きアドレス計測手段
１４は、書き込みアドレス情報ＷＤ及び読み出しアドレ
ス情報ＲＤの伝送時に伝送エラーが発生した場合、書き
込みアドレスまたは読み出しアドレスが浮きアドレスに
なったものとして、浮きアドレスの数を計測する。障害
通知手段１５は、計測された浮きアドレスの数が、あら
かじめ設定された閾値を越えるか否かを監視し、閾値以
上になった場合に障害通知を行う。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明のアドレス障害監視
装置の原理図である。
を参照して説明する。図１は本発明のアドレス障害監視
装置の原理図である。
【００１９】アドレス障害監視装置１は、使用できなく
なったアドレスである浮きアドレスが発生した場合の障
害監視を行う。データ格納手段１１は、送信されたデー
タを格納する。書き込み制御手段１２は、データのデー
タ格納手段１１への書き込み制御を行い、書き込みアド
レスの情報を含む書き込みアドレス情報ＷＤを、読み出
し制御手段１３へ通知する。
なったアドレスである浮きアドレスが発生した場合の障
害監視を行う。データ格納手段１１は、送信されたデー
タを格納する。書き込み制御手段１２は、データのデー
タ格納手段１１への書き込み制御を行い、書き込みアド
レスの情報を含む書き込みアドレス情報ＷＤを、読み出
し制御手段１３へ通知する。
【００２０】読み出し制御手段１３は、データのデータ
格納手段１１への読み出し制御を行い、読み出しアドレ
スの情報を含む読み出しアドレス情報ＲＤを、書き込み
制御手段１２へ通知する。
格納手段１１への読み出し制御を行い、読み出しアドレ
スの情報を含む読み出しアドレス情報ＲＤを、書き込み
制御手段１２へ通知する。
【００２１】ここで、書き込み制御手段１２は、読み出
し制御手段１３からの読み出しアドレス情報ＲＤを受信
することで、次に書き込めるアドレス（すなわち、デー
タ格納手段１１の空きアドレス）を認識することができ
る。
し制御手段１３からの読み出しアドレス情報ＲＤを受信
することで、次に書き込めるアドレス（すなわち、デー
タ格納手段１１の空きアドレス）を認識することができ
る。
【００２２】また、読み出し制御手段１３は、書き込み
制御手段１２からの書き込みアドレス情報ＷＤを受信す
ることで、読み出すべきアドレス（すなわち、データ格
納手段１１にデータが書き込まれているアドレス）を認
識することができる。
制御手段１２からの書き込みアドレス情報ＷＤを受信す
ることで、読み出すべきアドレス（すなわち、データ格
納手段１１にデータが書き込まれているアドレス）を認
識することができる。
【００２３】さらに、書き込み制御手段１２と読み出し
制御手段１３は、それぞれ別個のＬＳＩ上に展開され
る。このため、書き込みアドレス情報ＷＤと読み出しア
ドレス情報ＲＤのやりとりは、ＬＳＩ間同士のデータ伝
送となるために、フレーム伝送（固定周期）が行われ
る。
制御手段１３は、それぞれ別個のＬＳＩ上に展開され
る。このため、書き込みアドレス情報ＷＤと読み出しア
ドレス情報ＲＤのやりとりは、ＬＳＩ間同士のデータ伝
送となるために、フレーム伝送（固定周期）が行われ
る。
【００２４】したがって、書き込みアドレス情報ＷＤと
読み出しアドレス情報ＲＤには、フレームパルスや誤り
訂正符号（パリティ情報）が含まれる。浮きアドレス計
測手段１４は、書き込みアドレス情報ＷＤ及び読み出し
アドレス情報ＲＤの伝送時に、伝送エラー（パリティエ
ラー）が発生した場合、書き込みアドレスまたは読み出
しアドレスが浮きアドレスになったものとして、浮きア
ドレスの個数をハードウェアで計測する。なお、実際に
は、パリティエラーを計測することで、浮きアドレスの
数を認識する。
読み出しアドレス情報ＲＤには、フレームパルスや誤り
訂正符号（パリティ情報）が含まれる。浮きアドレス計
測手段１４は、書き込みアドレス情報ＷＤ及び読み出し
アドレス情報ＲＤの伝送時に、伝送エラー（パリティエ
ラー）が発生した場合、書き込みアドレスまたは読み出
しアドレスが浮きアドレスになったものとして、浮きア
ドレスの個数をハードウェアで計測する。なお、実際に
は、パリティエラーを計測することで、浮きアドレスの
数を認識する。
【００２５】障害通知手段１５は、計測された浮きアド
レスの数が、あらかじめ設定された閾値を越えるか否か
を監視し、閾値以上になった場合には、障害通知を上位
制御部や保守者２００等に対し行う。閾値の設定はユー
ザが任意に設定する。
レスの数が、あらかじめ設定された閾値を越えるか否か
を監視し、閾値以上になった場合には、障害通知を上位
制御部や保守者２００等に対し行う。閾値の設定はユー
ザが任意に設定する。
【００２６】なお、浮きアドレス計測手段１４及び障害
通知手段１５は、書き込み制御手段１２または読み出し
制御手段１３の少なくともいずれか一方に含まれる。次
に浮きアドレスが発生した時の障害処理動作（ここで
は、読み出しアドレス情報ＲＤにパリティエラーが発生
した時の動作）について説明する。図２はアドレス障害
監視装置１の障害発生時の動作手順を示すフローチャー
トである。 〔Ｓ１〕読み出し制御手段１３は、データ格納手段１１
に格納されているデータを読み出して、その旨を、読み
出しアドレス情報ＲＤで通知する。例えば、図１のアド
レスＡ５のデータＤ５が読み出されたとする。 〔Ｓ２〕書き込み制御手段１２は、読み出しアドレス情
報ＲＤの受信時、パリティエラーを検出する。すると、
次のデータ書き込み時には、アドレスＡ５は使わない。
すなわち、このアドレスＡ５は、以降の処理で何ら使用
されない浮きアドレスとなる。 〔Ｓ３〕浮きアドレス計測手段１４は、浮きアドレス
（パリティエラー）の数を計測する。 〔Ｓ４〕障害通知手段１５は、パリティエラーの計測数
が、あらかじめ設定された閾値を越えるか否かを監視す
る。
通知手段１５は、書き込み制御手段１２または読み出し
制御手段１３の少なくともいずれか一方に含まれる。次
に浮きアドレスが発生した時の障害処理動作（ここで
は、読み出しアドレス情報ＲＤにパリティエラーが発生
した時の動作）について説明する。図２はアドレス障害
監視装置１の障害発生時の動作手順を示すフローチャー
トである。 〔Ｓ１〕読み出し制御手段１３は、データ格納手段１１
に格納されているデータを読み出して、その旨を、読み
出しアドレス情報ＲＤで通知する。例えば、図１のアド
レスＡ５のデータＤ５が読み出されたとする。 〔Ｓ２〕書き込み制御手段１２は、読み出しアドレス情
報ＲＤの受信時、パリティエラーを検出する。すると、
次のデータ書き込み時には、アドレスＡ５は使わない。
すなわち、このアドレスＡ５は、以降の処理で何ら使用
されない浮きアドレスとなる。 〔Ｓ３〕浮きアドレス計測手段１４は、浮きアドレス
（パリティエラー）の数を計測する。 〔Ｓ４〕障害通知手段１５は、パリティエラーの計測数
が、あらかじめ設定された閾値を越えるか否かを監視す
る。
【００２７】ここで、データ格納手段１１の格納領域が
１０００あり、閾値を５００と設定すると、パリティエ
ラーの計測数が、閾値以上になった場合には、データ格
納手段１１の格納領域の半分が使用できないことを示す
ことになる。
１０００あり、閾値を５００と設定すると、パリティエ
ラーの計測数が、閾値以上になった場合には、データ格
納手段１１の格納領域の半分が使用できないことを示す
ことになる。
【００２８】したがって、通信帯域の減少及びオーバー
フローになる可能性が高いものとして、閾値以上になっ
た場合に障害が通知される。次に浮きアドレス計測手段
１４と障害通知手段１５が、読み出し制御手段１３内に
含まれる場合の第１の実施の形態の構成について説明す
る。
フローになる可能性が高いものとして、閾値以上になっ
た場合に障害が通知される。次に浮きアドレス計測手段
１４と障害通知手段１５が、読み出し制御手段１３内に
含まれる場合の第１の実施の形態の構成について説明す
る。
【００２９】図３は第１の実施の形態の構成を示す図で
ある。なお、データ格納手段１１と読み出し制御手段１
３−１とのインタフェース部分についての図示は省略す
る。タイミング乗せ換え手段１３ａは、書き込み制御手
段１２側での動作クロックを持つ書き込みアドレス情報
ＷＤを受信して、読み出し制御手段１３−１での動作ク
ロックに乗せ換える。
ある。なお、データ格納手段１１と読み出し制御手段１
３−１とのインタフェース部分についての図示は省略す
る。タイミング乗せ換え手段１３ａは、書き込み制御手
段１２側での動作クロックを持つ書き込みアドレス情報
ＷＤを受信して、読み出し制御手段１３−１での動作ク
ロックに乗せ換える。
【００３０】読み出しアドレス管理メモリ制御手段１３
ｂは、データが書き込まれたデータ格納手段１１のアド
レス情報を、書き込みアドレス情報ＷＤから得て、その
アドレス情報を、読み出しアドレス管理メモリ１３０
（読み出し制御手段１３−１の外部にある）に格納す
る。
ｂは、データが書き込まれたデータ格納手段１１のアド
レス情報を、書き込みアドレス情報ＷＤから得て、その
アドレス情報を、読み出しアドレス管理メモリ１３０
（読み出し制御手段１３−１の外部にある）に格納す
る。
【００３１】また、データ格納手段１１からデータを読
み出す際には、読み出しアドレス管理メモリ１３０から
アドレス情報を取り出す。浮きアドレス計測手段１４−
１は、パリティチェック手段１４ａとカウンタ１４ｂか
ら構成される。
み出す際には、読み出しアドレス管理メモリ１３０から
アドレス情報を取り出す。浮きアドレス計測手段１４−
１は、パリティチェック手段１４ａとカウンタ１４ｂか
ら構成される。
【００３２】パリティチェック手段１４ａは、タイミン
グ乗せ換え手段１３ａから出力された書き込みアドレス
情報ＷＤ内のパリティ情報のパリティチェックを行う。
そして、パリティチェックの結果を、読み出しアドレス
管理メモリ制御手段１３ｂと後述の障害保持手段１３ｃ
と、カウンタ１４ｂへ送信する。
グ乗せ換え手段１３ａから出力された書き込みアドレス
情報ＷＤ内のパリティ情報のパリティチェックを行う。
そして、パリティチェックの結果を、読み出しアドレス
管理メモリ制御手段１３ｂと後述の障害保持手段１３ｃ
と、カウンタ１４ｂへ送信する。
【００３３】読み出しアドレス管理メモリ制御手段１３
ｂは、パリティチェックの結果がエラーである場合（パ
リティエラー信号Ｅｐを受信した場合）は、読み出しア
ドレス管理メモリ１３０へアドレス情報を書き込まな
い。
ｂは、パリティチェックの結果がエラーである場合（パ
リティエラー信号Ｅｐを受信した場合）は、読み出しア
ドレス管理メモリ１３０へアドレス情報を書き込まな
い。
【００３４】カウンタ１４ｂは、パリティエラー信号Ｅ
ｐを受信して、パリティエラーのカウントを行い、浮き
アドレスの個数を計測する。障害保持手段１３ｃは、従
来からある構成手段であり、パリティエラーまたはその
他のハードウェア上の障害を保持し、１度でもこれら障
害が発生した場合には障害フラグを立たせる。
ｐを受信して、パリティエラーのカウントを行い、浮き
アドレスの個数を計測する。障害保持手段１３ｃは、従
来からある構成手段であり、パリティエラーまたはその
他のハードウェア上の障害を保持し、１度でもこれら障
害が発生した場合には障害フラグを立たせる。
【００３５】障害通知手段１５は、閾値レジスタ１５
ａ、比較手段１５ｂ、系切替え制御手段１５ｃ及びイン
タフェース処理手段（以降、Ｉ／Ｆと呼ぶ）１５ｄから
構成される。
ａ、比較手段１５ｂ、系切替え制御手段１５ｃ及びイン
タフェース処理手段（以降、Ｉ／Ｆと呼ぶ）１５ｄから
構成される。
【００３６】閾値レジスタ１５ａは、障害通知されるべ
き、浮きアドレスの数が設定される。比較手段１５ｂ
は、カウンタ１４ｂの浮きアドレスのカウント値と閾値
とを比較し、カウント値が閾値以上になった場合は、障
害発生信号を出力する。
き、浮きアドレスの数が設定される。比較手段１５ｂ
は、カウンタ１４ｂの浮きアドレスのカウント値と閾値
とを比較し、カウント値が閾値以上になった場合は、障
害発生信号を出力する。
【００３７】系切替え制御手段１５ｃは、障害発生信号
を受信すると、現在の運用系から予備系に切り替える。
また、内部に含む初期化手段（図示せず）でデータ格納
手段１１の初期化（リセット）を行う。
を受信すると、現在の運用系から予備系に切り替える。
また、内部に含む初期化手段（図示せず）でデータ格納
手段１１の初期化（リセット）を行う。
【００３８】Ｉ／Ｆ１５ｄは、上位と通じるファームウ
ェアとのインタフェース制御を行う。例えば、障害保持
手段１３ｃが保持した障害フラグを一定周期でスキャン
し、スキャン後はリセットする。
ェアとのインタフェース制御を行う。例えば、障害保持
手段１３ｃが保持した障害フラグを一定周期でスキャン
し、スキャン後はリセットする。
【００３９】また、カウンタ１４ｂのリセットや閾値レ
ジスタ１５ａの閾値の設定を行う。さらに、比較手段１
５ｂからの障害発生信号を受けて、浮きアドレス数が閾
値を越えた旨を上位に通知したり、系切替え制御手段１
５ｃからの系切替え情報を上位へ通知したりする。
ジスタ１５ａの閾値の設定を行う。さらに、比較手段１
５ｂからの障害発生信号を受けて、浮きアドレス数が閾
値を越えた旨を上位に通知したり、系切替え制御手段１
５ｃからの系切替え情報を上位へ通知したりする。
【００４０】以上説明したように、本発明の第１の実施
の形態は、パリティエラーの数をカウンタ１４ｂで計測
し、浮きアドレス数が閾値以上になった場合に、障害通
知を行い、さらに障害処理として系切替えやデータ格納
手段１１の初期化を行う構成とした。
の形態は、パリティエラーの数をカウンタ１４ｂで計測
し、浮きアドレス数が閾値以上になった場合に、障害通
知を行い、さらに障害処理として系切替えやデータ格納
手段１１の初期化を行う構成とした。
【００４１】これにより、浮きアドレスの発生回数を正
確に把握でき、障害対応処理を迅速に行うことが可能に
なる。次に浮きアドレス計測手段１４と障害通知手段１
５が、読み出し制御手段１３内に含まれる場合の第２の
実施の形態の構成について説明する。
確に把握でき、障害対応処理を迅速に行うことが可能に
なる。次に浮きアドレス計測手段１４と障害通知手段１
５が、読み出し制御手段１３内に含まれる場合の第２の
実施の形態の構成について説明する。
【００４２】第２の実施の形態は、書き込みアドレス情
報ＷＤの伝送時に、伝送エラー箇所がフレームパルスで
発生した場合に、１フレーム中のアドレスの数をすべて
浮きアドレスとして計測する。
報ＷＤの伝送時に、伝送エラー箇所がフレームパルスで
発生した場合に、１フレーム中のアドレスの数をすべて
浮きアドレスとして計測する。
【００４３】図４は第２の実施の形態の構成を示す図で
ある。なお、データ格納手段１１と読み出し制御手段１
３−２とのインタフェース部分及び図３と同じ構成手段
については同符号を付けて説明は省略する。
ある。なお、データ格納手段１１と読み出し制御手段１
３−２とのインタフェース部分及び図３と同じ構成手段
については同符号を付けて説明は省略する。
【００４４】浮きアドレス計測手段１４−２は、パリテ
ィチェック手段１４ａ、カウンタ１４ｂの他に、あらた
にフレームアドレス数加算手段１４ｃを含む。パリティ
チェック手段１４ａは、パリティチェックを行って、パ
リティエラー発生時に図３で説明したパリティエラー信
号Ｅｐを出力する。さらに、書き込みアドレス情報ＷＤ
のフレームパルス箇所でパリティエラーを検出した場合
には、エラーイネーブル信号Ｅａを出力する。
ィチェック手段１４ａ、カウンタ１４ｂの他に、あらた
にフレームアドレス数加算手段１４ｃを含む。パリティ
チェック手段１４ａは、パリティチェックを行って、パ
リティエラー発生時に図３で説明したパリティエラー信
号Ｅｐを出力する。さらに、書き込みアドレス情報ＷＤ
のフレームパルス箇所でパリティエラーを検出した場合
には、エラーイネーブル信号Ｅａを出力する。
【００４５】すなわち、フレームパルス箇所でパリティ
エラーを検出した場合は、そのフレーム中のアドレスを
すべて無効であるものと判断し、その旨を通知するエラ
ーイネーブル信号Ｅａを出力する。
エラーを検出した場合は、そのフレーム中のアドレスを
すべて無効であるものと判断し、その旨を通知するエラ
ーイネーブル信号Ｅａを出力する。
【００４６】フレームアドレス数加算手段１４ｃは、エ
ラーイネーブル信号Ｅａを受信すると、１フレーム中の
アドレスの数をすべて浮きアドレスとみなし、そのアド
レスの個数をカウンタ１４ｂに送信する。
ラーイネーブル信号Ｅａを受信すると、１フレーム中の
アドレスの数をすべて浮きアドレスとみなし、そのアド
レスの個数をカウンタ１４ｂに送信する。
【００４７】例えば、１フレーム中のアドレスが１２８
個あるならば、１２８を一度にカウンタ１４ｂに通知す
る。そして、カウンタ１４ｂでは、パリティチェック手
段１４ａで検出されたパリティエラー信号Ｅｐによるパ
リティエラーの数と、フレームアドレス数加算手段１４
ｃから出力された１フレーム中のアドレス数とのカウン
トを行い、浮きアドレスの個数を計測する。
個あるならば、１２８を一度にカウンタ１４ｂに通知す
る。そして、カウンタ１４ｂでは、パリティチェック手
段１４ａで検出されたパリティエラー信号Ｅｐによるパ
リティエラーの数と、フレームアドレス数加算手段１４
ｃから出力された１フレーム中のアドレス数とのカウン
トを行い、浮きアドレスの個数を計測する。
【００４８】なお、フレームアドレス数加算手段１４ｃ
にパリティエラー信号Ｅｐを送信し、フレームアドレス
数加算手段１４ｃが、１フレーム中のアドレス数とパリ
ティエラー信号Ｅｐによるパリティエラーの数とを加算
し、その加算結果をカウンタ１４ｂに送信する構成にし
てもよい。
にパリティエラー信号Ｅｐを送信し、フレームアドレス
数加算手段１４ｃが、１フレーム中のアドレス数とパリ
ティエラー信号Ｅｐによるパリティエラーの数とを加算
し、その加算結果をカウンタ１４ｂに送信する構成にし
てもよい。
【００４９】以上説明したように、本発明の第２の実施
の形態は、フレームパルスにパリティエラーが発生した
場合、１フレーム中のアドレスの数をすべて浮きアドレ
スとして計測する構成とした。これにより、浮きアドレ
スの発生回数を正確に効率よく把握することが可能にな
る。
の形態は、フレームパルスにパリティエラーが発生した
場合、１フレーム中のアドレスの数をすべて浮きアドレ
スとして計測する構成とした。これにより、浮きアドレ
スの発生回数を正確に効率よく把握することが可能にな
る。
【００５０】次に浮きアドレス計測手段１４と障害通知
手段１５が、読み出し制御手段１３内に含まれる場合の
第３の実施の形態の構成について説明する。第３の実施
の形態は、書き込みアドレス情報ＷＤの伝送時に、フレ
ーム周期異常が発生した場合、１フレーム中のアドレス
の数をすべて浮きアドレスとして計測する。
手段１５が、読み出し制御手段１３内に含まれる場合の
第３の実施の形態の構成について説明する。第３の実施
の形態は、書き込みアドレス情報ＷＤの伝送時に、フレ
ーム周期異常が発生した場合、１フレーム中のアドレス
の数をすべて浮きアドレスとして計測する。
【００５１】図５は第３の実施の形態の構成を示す図で
ある。なお、データ格納手段１１と読み出し制御手段１
３−３とのインタフェース部分及び図４と同じ構成手段
については同符号を付けて説明は省略する。
ある。なお、データ格納手段１１と読み出し制御手段１
３−３とのインタフェース部分及び図４と同じ構成手段
については同符号を付けて説明は省略する。
【００５２】浮きアドレス計測手段１４−３は、カウン
タ１４ｂ、フレームアドレス数加算手段１４ｃの他に、
パリティチェック手段１４ａに替わるフレーム周期監視
手段１４ｄを含む。
タ１４ｂ、フレームアドレス数加算手段１４ｃの他に、
パリティチェック手段１４ａに替わるフレーム周期監視
手段１４ｄを含む。
【００５３】フレーム周期監視手段１４ｄは、書き込み
アドレス情報ＷＤのフレーム周期（固定周期）を監視
し、位相ずれ等のフレーム周期異常を検出した場合、エ
ラーイネーブル信号Ｅｂを出力する。
アドレス情報ＷＤのフレーム周期（固定周期）を監視
し、位相ずれ等のフレーム周期異常を検出した場合、エ
ラーイネーブル信号Ｅｂを出力する。
【００５４】すなわち、フレーム周期異常を検出した場
合、そのフレーム中のアドレスをすべて無効であるもの
と判断し、その旨を通知するエラーイネーブル信号Ｅｂ
を出力する。
合、そのフレーム中のアドレスをすべて無効であるもの
と判断し、その旨を通知するエラーイネーブル信号Ｅｂ
を出力する。
【００５５】また、読み出しアドレス管理メモリ制御手
段１３ｂは、エラーイネーブル信号Ｅｂを受信した場合
は、読み出しアドレス管理メモリ１３０へアドレス情報
を書き込まない。
段１３ｂは、エラーイネーブル信号Ｅｂを受信した場合
は、読み出しアドレス管理メモリ１３０へアドレス情報
を書き込まない。
【００５６】さらに、障害保持手段１３ｃは、エラーイ
ネーブル信号Ｅｂを受信した場合やその他の障害発生時
に、障害フラグを立たせる。一方、フレームアドレス数
加算手段１４ｃは、エラーイネーブル信号Ｅｂを受信す
ると、１フレーム中のアドレスの数をすべて浮きアドレ
スとみなし、そのアドレスの個数をカウンタ１４ｂに送
信する。
ネーブル信号Ｅｂを受信した場合やその他の障害発生時
に、障害フラグを立たせる。一方、フレームアドレス数
加算手段１４ｃは、エラーイネーブル信号Ｅｂを受信す
ると、１フレーム中のアドレスの数をすべて浮きアドレ
スとみなし、そのアドレスの個数をカウンタ１４ｂに送
信する。
【００５７】そして、カウンタ１４ｂでは、フレームア
ドレス数加算手段１４ｃから出力された１フレーム中の
アドレス数のカウントを行い、浮きアドレスの個数を計
測する。
ドレス数加算手段１４ｃから出力された１フレーム中の
アドレス数のカウントを行い、浮きアドレスの個数を計
測する。
【００５８】なお、上記の説明では、フレーム周期異常
の検出時に、１フレーム中のアドレスの個数をカウント
する構成としたが、フレーム周期異常の発生回数をカウ
ントして障害検出としてもよい。
の検出時に、１フレーム中のアドレスの個数をカウント
する構成としたが、フレーム周期異常の発生回数をカウ
ントして障害検出としてもよい。
【００５９】その場合には、フレームアドレス数加算手
段１４ｃは不用となり、エラーイネーブル信号Ｅｂをカ
ウンタ１４ｂへ入力させればよい。以上説明したよう
に、本発明の第３の実施の形態は、フレーム周期異常が
発生した場合、１フレーム中のアドレスの数をすべて浮
きアドレスとして計測する構成とした。これにより、浮
きアドレスの発生回数を正確に効率よく把握することが
可能になる。
段１４ｃは不用となり、エラーイネーブル信号Ｅｂをカ
ウンタ１４ｂへ入力させればよい。以上説明したよう
に、本発明の第３の実施の形態は、フレーム周期異常が
発生した場合、１フレーム中のアドレスの数をすべて浮
きアドレスとして計測する構成とした。これにより、浮
きアドレスの発生回数を正確に効率よく把握することが
可能になる。
【００６０】なお、上記の第１〜第３の実施の形態の説
明では、浮きアドレス計測手段１４と障害通知手段１５
が、読み出し制御手段１３内に含まれる構成の場合を説
明したが、書き込み制御手段１２内に含まれる構成とし
てもよい。
明では、浮きアドレス計測手段１４と障害通知手段１５
が、読み出し制御手段１３内に含まれる構成の場合を説
明したが、書き込み制御手段１２内に含まれる構成とし
てもよい。
【００６１】次に浮きアドレス計測手段１４と障害通知
手段１５が、書き込み制御手段１２内に含まれる場合の
第４の実施の形態の構成について説明する。第４の実施
の形態は、書き込みアドレス管理メモリ制御手段と書き
込みアドレス管理メモリ間での伝送エラーから、浮きア
ドレスを計測する。
手段１５が、書き込み制御手段１２内に含まれる場合の
第４の実施の形態の構成について説明する。第４の実施
の形態は、書き込みアドレス管理メモリ制御手段と書き
込みアドレス管理メモリ間での伝送エラーから、浮きア
ドレスを計測する。
【００６２】図６は第４の実施の形態の構成を示す図で
ある。なお、データ格納手段１１と書き込み制御手段１
２−１とのインタフェース部分についての図示は省略す
る。書き込みアドレス管理メモリ制御手段１２ｂは、デ
ータが読み出されたデータ格納手段１１のアドレス情報
の内容を、読み出しアドレス情報ＲＤから得て、そのア
ドレス情報を、書き込みアドレス管理メモリ１２０（書
き込み制御手段１２−１の外部にある）に格納する。
ある。なお、データ格納手段１１と書き込み制御手段１
２−１とのインタフェース部分についての図示は省略す
る。書き込みアドレス管理メモリ制御手段１２ｂは、デ
ータが読み出されたデータ格納手段１１のアドレス情報
の内容を、読み出しアドレス情報ＲＤから得て、そのア
ドレス情報を、書き込みアドレス管理メモリ１２０（書
き込み制御手段１２−１の外部にある）に格納する。
【００６３】また、データ格納手段１１からデータを書
き込む際には、書き込みアドレス管理メモリ１２０から
アドレス情報を取り出す。浮きアドレス計測手段１４−
１は、パリティチェック手段１４ａとカウンタ１４ｂか
ら構成される。
き込む際には、書き込みアドレス管理メモリ１２０から
アドレス情報を取り出す。浮きアドレス計測手段１４−
１は、パリティチェック手段１４ａとカウンタ１４ｂか
ら構成される。
【００６４】パリティチェック手段１４ａは、書き込み
アドレス管理メモリ１２０から読み出されたアドレス情
報のパリティチェックを行う。そして、パリティチェッ
クの結果を、障害保持手段１２ｃと、カウンタ１４ｂへ
送信する。
アドレス管理メモリ１２０から読み出されたアドレス情
報のパリティチェックを行う。そして、パリティチェッ
クの結果を、障害保持手段１２ｃと、カウンタ１４ｂへ
送信する。
【００６５】カウンタ１４ｂは、パリティエラー信号Ｅ
ｐを受信して、パリティエラーのカウントを行い、浮き
アドレスの個数を計測する。なお、その他の構成手段の
動作については同様なので説明は省略する。
ｐを受信して、パリティエラーのカウントを行い、浮き
アドレスの個数を計測する。なお、その他の構成手段の
動作については同様なので説明は省略する。
【００６６】以上説明したように、本発明の第４の実施
の形態は、書き込み制御手段１２と書き込みアドレス管
理メモリ１２０間でのパリティエラーから、浮きアドレ
スを計測する構成とした。これにより、浮きアドレスの
発生回数を正確に効率よく把握することが可能になる。
の形態は、書き込み制御手段１２と書き込みアドレス管
理メモリ１２０間でのパリティエラーから、浮きアドレ
スを計測する構成とした。これにより、浮きアドレスの
発生回数を正確に効率よく把握することが可能になる。
【００６７】なお、上記の第４の実施の形態の説明で
は、浮きアドレス計測手段１４と障害通知手段１５が、
書き込み制御手段１２内に含まれる構成の場合を説明し
たが、読み出し制御手段１３内に含まれる構成としても
よい。
は、浮きアドレス計測手段１４と障害通知手段１５が、
書き込み制御手段１２内に含まれる構成の場合を説明し
たが、読み出し制御手段１３内に含まれる構成としても
よい。
【００６８】そして、その場合は、読み出しアドレス管
理メモリ制御手段１３ｂと読み出しアドレス管理メモリ
１３０間での伝送エラーから、浮きアドレスを計測する
ことになる。
理メモリ制御手段１３ｂと読み出しアドレス管理メモリ
１３０間での伝送エラーから、浮きアドレスを計測する
ことになる。
【００６９】次に本発明のＡＴＭスイッチ装置について
説明する。図７はＡＴＭスイッチ装置の構成を示す図で
ある。ＡＴＭスイッチ装置１ａは、セルのルーティング
スイッチ処理を行い、浮きアドレス発生時の障害監視及
び障害処理を行う。なお、図１のアドレス障害監視装置
１と基本的な構成は同じであるので、同じ構成手段につ
いては同符号を付記して説明は省略する。
説明する。図７はＡＴＭスイッチ装置の構成を示す図で
ある。ＡＴＭスイッチ装置１ａは、セルのルーティング
スイッチ処理を行い、浮きアドレス発生時の障害監視及
び障害処理を行う。なお、図１のアドレス障害監視装置
１と基本的な構成は同じであるので、同じ構成手段につ
いては同符号を付記して説明は省略する。
【００７０】前処理手段１６は、入力方路毎に送信され
た入力セルを多重して、セルヘッダ情報Ｈｄの分離を行
う。セルヘッダ情報Ｈｄは、そのセルの出力方路や後述
のクラスが記述されており、書き込み制御手段１２に送
られて、以降のルーティングスイッチ処理（読み出し処
理）で用いられる。
た入力セルを多重して、セルヘッダ情報Ｈｄの分離を行
う。セルヘッダ情報Ｈｄは、そのセルの出力方路や後述
のクラスが記述されており、書き込み制御手段１２に送
られて、以降のルーティングスイッチ処理（読み出し処
理）で用いられる。
【００７１】セルバッファ１１ａは、データ格納手段１
１に対応し、セルを格納する。後処理手段１７は、出力
方路毎にセルを分離して出力する。図８はＡＴＭスイッ
チ装置１ａで行われるセルのスイッチング動作を示す図
である。セルには、重要度を示すクラスが付けられてお
り、ここでは、クラス番号の若いものほど重要度が高い
ものとする。
１に対応し、セルを格納する。後処理手段１７は、出力
方路毎にセルを分離して出力する。図８はＡＴＭスイッ
チ装置１ａで行われるセルのスイッチング動作を示す図
である。セルには、重要度を示すクラスが付けられてお
り、ここでは、クラス番号の若いものほど重要度が高い
ものとする。
【００７２】入力方路＃１にセルＣ１とセルＣ４とセル
Ｃ７が、入力方路＃２にセルＣ２とセルＣ５とセルＣ８
が、入力方路＃３にセルＣ３とセルＣ６とセルＣ９が転
送されている。
Ｃ７が、入力方路＃２にセルＣ２とセルＣ５とセルＣ８
が、入力方路＃３にセルＣ３とセルＣ６とセルＣ９が転
送されている。
【００７３】書き込み制御手段１２では、セルバッファ
１１ａのアドレスＡ１にセルＣ２を、アドレスＡ２にセ
ルＣ１を、アドレスＡ３にセルＣ４を、アドレスＡ４に
セルＣ５を、アドレスＡ５にセルＣ６を、アドレスＡ６
にセルＣ８を、アドレスＡ７にセルＣ９を、アドレスＡ
８にセルＣ７を、アドレスＡ９にセルＣ３を書き込む。
１１ａのアドレスＡ１にセルＣ２を、アドレスＡ２にセ
ルＣ１を、アドレスＡ３にセルＣ４を、アドレスＡ４に
セルＣ５を、アドレスＡ５にセルＣ６を、アドレスＡ６
にセルＣ８を、アドレスＡ７にセルＣ９を、アドレスＡ
８にセルＣ７を、アドレスＡ９にセルＣ３を書き込む。
【００７４】読み出し制御手段１３は、出力方路＃１〜
＃３に対応する読み出しアドレス管理メモリ１３０ａ〜
１３０ｃに対し、セルＣを書き込んだセルバッファ１１
ａのアドレスをクラス単位に格納する。
＃３に対応する読み出しアドレス管理メモリ１３０ａ〜
１３０ｃに対し、セルＣを書き込んだセルバッファ１１
ａのアドレスをクラス単位に格納する。
【００７５】また、ここでは、出力方路＃１にセルＣ２
を、出力方路＃２にセルＣ１を出力させ、出力方路＃３
には、セルＣ６、Ｃ４、Ｃ５、Ｃ８、Ｃ３、Ｃ７、Ｃ９
の順で出力させるものとする。
を、出力方路＃２にセルＣ１を出力させ、出力方路＃３
には、セルＣ６、Ｃ４、Ｃ５、Ｃ８、Ｃ３、Ｃ７、Ｃ９
の順で出力させるものとする。
【００７６】なお、セルＣ６、Ｃ４、Ｃ５及びＣ８がク
ラス０、セルＣ３、Ｃ７及びＣ９がクラス１とする（以
降、出力方路＃３についての出力を中心に説明するた
め、セルＣ１、Ｃ２のクラスは特に定めない）。
ラス０、セルＣ３、Ｃ７及びＣ９がクラス１とする（以
降、出力方路＃３についての出力を中心に説明するた
め、セルＣ１、Ｃ２のクラスは特に定めない）。
【００７７】出力方路＃３の読み出しアドレス管理メモ
リ１３０ｃに対し、クラス０の格納領域ＣＬ０には、ア
ドレスＡ３、Ａ４、Ａ５、Ａ６をアドレスａ１〜ａ４
（格納領域ＣＬ０のアドレス）の順に格納する。
リ１３０ｃに対し、クラス０の格納領域ＣＬ０には、ア
ドレスＡ３、Ａ４、Ａ５、Ａ６をアドレスａ１〜ａ４
（格納領域ＣＬ０のアドレス）の順に格納する。
【００７８】また、ここで読み出し時には、アドレスａ
３、ａ１、ａ２、ａ４の順に読み出す必要があるため
（すなわち、セルＣ６、Ｃ４、Ｃ５、Ｃ８の順）、アド
レスＡを格納する際は、次に読み出すアドレスａを付記
して格納する。
３、ａ１、ａ２、ａ４の順に読み出す必要があるため
（すなわち、セルＣ６、Ｃ４、Ｃ５、Ｃ８の順）、アド
レスＡを格納する際は、次に読み出すアドレスａを付記
して格納する。
【００７９】例えば、アドレスａ３に格納されたアドレ
スＡ５には、次のアドレスＡ３が格納されているアドレ
スａ１を付記して格納する。このように、クラス単位で
アドレスチェーンが構成される。また、アドレスチェー
ンはレジスタＲで管理される。
スＡ５には、次のアドレスＡ３が格納されているアドレ
スａ１を付記して格納する。このように、クラス単位で
アドレスチェーンが構成される。また、アドレスチェー
ンはレジスタＲで管理される。
【００８０】例えば、図のレジスタＲ１では、ＳＴＡＲ
Ｔ（読み出し開始アドレス）にアドレスａ３、ＥＮＤ
（読み出し終了アドレス）がアドレスａ４となる。な
お、ＥＭＰＴＹは、そのクラスのセルが存在するか否か
を示すフラグ情報である。
Ｔ（読み出し開始アドレス）にアドレスａ３、ＥＮＤ
（読み出し終了アドレス）がアドレスａ４となる。な
お、ＥＭＰＴＹは、そのクラスのセルが存在するか否か
を示すフラグ情報である。
【００８１】一方、クラス１の格納領域ＣＬ１には、ア
ドレスＡ７、Ａ８、Ａ９をアドレスａ１〜ａ３（格納領
域ＣＬ１のアドレス）の順に格納する。また、ここで読
み出し時には、アドレスａ３、ａ２、ａ１の順に読み出
す必要があるため（すなわち、セルＣ３、Ｃ７、Ｃ９の
順）、アドレスＡを格納する際は、次に読み出すアドレ
スａを付記して格納する。
ドレスＡ７、Ａ８、Ａ９をアドレスａ１〜ａ３（格納領
域ＣＬ１のアドレス）の順に格納する。また、ここで読
み出し時には、アドレスａ３、ａ２、ａ１の順に読み出
す必要があるため（すなわち、セルＣ３、Ｃ７、Ｃ９の
順）、アドレスＡを格納する際は、次に読み出すアドレ
スａを付記して格納する。
【００８２】例えば、アドレスａ３に格納されたアドレ
スＡ９には、次のアドレスＡ８が格納されているアドレ
スａ２を付記して格納する。このように、クラス単位で
アドレスチェーンが構成され、アドレスチェーンはレジ
スタＲ２で管理される。
スＡ９には、次のアドレスＡ８が格納されているアドレ
スａ２を付記して格納する。このように、クラス単位で
アドレスチェーンが構成され、アドレスチェーンはレジ
スタＲ２で管理される。
【００８３】図のレジスタＲ２では、ＳＴＡＲＴ（読み
出し開始アドレス）にアドレスａ３、ＥＮＤ（読み出し
終了アドレス）がアドレスａ１となる。ＥＭＰＴＹは、
そのクラスのセルが存在するか否かを示すフラグ情報で
ある。
出し開始アドレス）にアドレスａ３、ＥＮＤ（読み出し
終了アドレス）がアドレスａ１となる。ＥＭＰＴＹは、
そのクラスのセルが存在するか否かを示すフラグ情報で
ある。
【００８４】そして、上記で説明した読み出し時の動作
は、読み出し制御手段１３内にあるスケジューラＳｃ
が、レジスタＲのＳＴＡＲＴから始めて、読み出しアド
レス管理メモリ１３０内に格納されたアドレスＡをアド
レスチェーンにしたがって、連続して読み出していく。
は、読み出し制御手段１３内にあるスケジューラＳｃ
が、レジスタＲのＳＴＡＲＴから始めて、読み出しアド
レス管理メモリ１３０内に格納されたアドレスＡをアド
レスチェーンにしたがって、連続して読み出していく。
【００８５】次にＡＴＭスイッチ装置１ａの第１の実施
の形態について、浮きアドレス計測手段１４と障害通知
手段１５が、読み出し制御手段１３内に含まれる場合に
ついて説明する。
の形態について、浮きアドレス計測手段１４と障害通知
手段１５が、読み出し制御手段１３内に含まれる場合に
ついて説明する。
【００８６】図９はＡＴＭスイッチ装置１ａの第１の実
施の形態の構成を示す図である。なお、セルバッファ１
１ａと読み出し制御手段１３−４とのインタフェース部
分についての図示は省略する。
施の形態の構成を示す図である。なお、セルバッファ１
１ａと読み出し制御手段１３−４とのインタフェース部
分についての図示は省略する。
【００８７】第１の実施の形態は、読み出しアドレス管
理メモリ制御手段１３ｂが、読み出しアドレス管理メモ
リ１３０から送信されるデータ（図８で説明したアドレ
スａの情報）にもとづいて、浮きアドレスを検出する。
理メモリ制御手段１３ｂが、読み出しアドレス管理メモ
リ１３０から送信されるデータ（図８で説明したアドレ
スａの情報）にもとづいて、浮きアドレスを検出する。
【００８８】そして、すでにセルバッファ１１ａに格納
されているセルのアドレスの数も浮きアドレスとして計
測する。タイミング乗せ換え手段１３ａは、書き込み制
御手段１２側での動作クロックを持つ書き込みアドレス
情報ＷＤを受信して、読み出し制御手段１３−４での動
作クロックに乗せ換える。
されているセルのアドレスの数も浮きアドレスとして計
測する。タイミング乗せ換え手段１３ａは、書き込み制
御手段１２側での動作クロックを持つ書き込みアドレス
情報ＷＤを受信して、読み出し制御手段１３−４での動
作クロックに乗せ換える。
【００８９】読み出しアドレス管理メモリ制御手段１３
ｂは、セルが書き込まれたセルバッファ１１ａのアドレ
ス情報の内容を、書き込みアドレス情報ＷＤから得て、
そのアドレス情報（図８で説明したアドレスＡの情報）
を、読み出しアドレス管理メモリ１３０（読み出し制御
手段１３−４の外部にある）に格納する。
ｂは、セルが書き込まれたセルバッファ１１ａのアドレ
ス情報の内容を、書き込みアドレス情報ＷＤから得て、
そのアドレス情報（図８で説明したアドレスＡの情報）
を、読み出しアドレス管理メモリ１３０（読み出し制御
手段１３−４の外部にある）に格納する。
【００９０】また、セルバッファ１１ａからセルを読み
出す際には、スケジューラＳｃの指示にもとづいて、読
み出しアドレス管理メモリ１３０からアドレスチェーン
にしたがって、アドレス情報を取り出す。
出す際には、スケジューラＳｃの指示にもとづいて、読
み出しアドレス管理メモリ１３０からアドレスチェーン
にしたがって、アドレス情報を取り出す。
【００９１】浮きアドレス計測手段１４−４は、パリテ
ィチェック手段１４ａ、カウンタ１４ｂ、セル量カウン
タ１４ｅ及び蓄積セル数加算手段１４ｆから構成され
る。パリティチェック手段１４ａは、読み出しアドレス
管理メモリ１３０から読み出されたアドレス情報のパリ
ティチェックを行う。そして、パリティチェックの結果
を、障害保持手段１３ｃと蓄積セル数加算手段１４ｆへ
送信する。
ィチェック手段１４ａ、カウンタ１４ｂ、セル量カウン
タ１４ｅ及び蓄積セル数加算手段１４ｆから構成され
る。パリティチェック手段１４ａは、読み出しアドレス
管理メモリ１３０から読み出されたアドレス情報のパリ
ティチェックを行う。そして、パリティチェックの結果
を、障害保持手段１３ｃと蓄積セル数加算手段１４ｆへ
送信する。
【００９２】セル量カウンタ１４ｅは、セルバッファ１
１ａ内のセル量を計測する。すなわち、書き込みアドレ
ス情報ＷＤにもとづいて、セルバッファ１１ａ内に書き
込まれたセル量をアップカウントする。
１ａ内のセル量を計測する。すなわち、書き込みアドレ
ス情報ＷＤにもとづいて、セルバッファ１１ａ内に書き
込まれたセル量をアップカウントする。
【００９３】そして、読み出しアドレス管理メモリ制御
手段１３ｂが読み出しアドレス管理メモリ１３０から読
み出したアドレス情報にもとづいて、セルバッファ１１
ａから読み出されたセル量をダウンカウントする。
手段１３ｂが読み出しアドレス管理メモリ１３０から読
み出したアドレス情報にもとづいて、セルバッファ１１
ａから読み出されたセル量をダウンカウントする。
【００９４】例えば、セルバッファ１１ａに最初、５０
０のセルが書き込まれたものとする。セル量カウンタ１
４ｅは、書き込みアドレス情報ＷＤにもとづいて、５０
０をアップカウントする。
０のセルが書き込まれたものとする。セル量カウンタ１
４ｅは、書き込みアドレス情報ＷＤにもとづいて、５０
０をアップカウントする。
【００９５】その後、セルバッファ１１ａから、２００
セル読み出された場合は、セル量カウンタ１４ｅは、２
００のダウンカウントを行う。したがって、セル量カウ
ンタ１４ｅは、３００の値を示し、この値が現在のセル
バッファ１１ａ内のセルの格納数となる。
セル読み出された場合は、セル量カウンタ１４ｅは、２
００のダウンカウントを行う。したがって、セル量カウ
ンタ１４ｅは、３００の値を示し、この値が現在のセル
バッファ１１ａ内のセルの格納数となる。
【００９６】蓄積セル数加算手段１４ｆは、セル量カウ
ンタ１４ｅのカウント値を保持する。そして、パリティ
エラー信号Ｅｐを受信すると、その時点で保持したカウ
ントをすべて浮きアドレスとみなす。
ンタ１４ｅのカウント値を保持する。そして、パリティ
エラー信号Ｅｐを受信すると、その時点で保持したカウ
ントをすべて浮きアドレスとみなす。
【００９７】すなわち、アドレスチェーンにしたがっ
て、読み出している最中に、パリティエラーが発生した
場合（アドレスチェーンが途切れた場合）には、以降の
アドレスチェーンを追えないため、すでに読み出したア
ドレスだけでなく、まだ読み出していないアドレスの個
数を含めて、浮きアドレスの個数とみなす。そして、蓄
積セル数加算手段１４ｆは、そのアドレスの個数をカウ
ンタ１４ｂに送信する。
て、読み出している最中に、パリティエラーが発生した
場合（アドレスチェーンが途切れた場合）には、以降の
アドレスチェーンを追えないため、すでに読み出したア
ドレスだけでなく、まだ読み出していないアドレスの個
数を含めて、浮きアドレスの個数とみなす。そして、蓄
積セル数加算手段１４ｆは、そのアドレスの個数をカウ
ンタ１４ｂに送信する。
【００９８】例えば、カウント値３００を保持している
場合にパリティエラー信号Ｅｐを受信すると、その３０
０のアドレスを一度にカウンタ１４ｂに通知する。カウ
ンタ１４ｂは、蓄積セル数加算手段１４ｆから出力され
た値を浮きアドレスとして計測する。なお、その他の構
成手段の動作については同様なので説明は省略する。
場合にパリティエラー信号Ｅｐを受信すると、その３０
０のアドレスを一度にカウンタ１４ｂに通知する。カウ
ンタ１４ｂは、蓄積セル数加算手段１４ｆから出力され
た値を浮きアドレスとして計測する。なお、その他の構
成手段の動作については同様なので説明は省略する。
【００９９】以上説明したように、本発明のＡＴＭスイ
ッチ装置１ａは、アドレスチェーンが途切れた場合に、
それまで格納されていたセルのアドレス数を浮きアドレ
スとして計測する構成とした。
ッチ装置１ａは、アドレスチェーンが途切れた場合に、
それまで格納されていたセルのアドレス数を浮きアドレ
スとして計測する構成とした。
【０１００】これにより、浮きアドレスの発生状況を正
確に把握でき、障害対応処理を迅速に行うことが可能に
なる。なお、上記のＡＴＭスイッチ装置１ａでは、第１
の実施の形態として、セル量カウンタ１４ｅと蓄積セル
数加算手段１４ｆを設けて、浮きアドレスを計測した
が、アドレス障害監視装置１で説明したような実施の形
態の構成をＡＴＭスイッチ装置１ａに適用することもで
きる。
確に把握でき、障害対応処理を迅速に行うことが可能に
なる。なお、上記のＡＴＭスイッチ装置１ａでは、第１
の実施の形態として、セル量カウンタ１４ｅと蓄積セル
数加算手段１４ｆを設けて、浮きアドレスを計測した
が、アドレス障害監視装置１で説明したような実施の形
態の構成をＡＴＭスイッチ装置１ａに適用することもで
きる。
【０１０１】
【発明の効果】以上説明したように、本発明のアドレス
障害監視装置は、書き込みアドレス情報及び読み出しア
ドレス情報の伝送時に伝送エラーが発生した場合、浮き
アドレスの数をハードウェアで計測し、浮きアドレス数
が閾値以上になった場合に障害通知を行う構成とした。
これにより、浮きアドレスの発生状況を正確に把握で
き、障害対応処理を迅速に行うことが可能になる。
障害監視装置は、書き込みアドレス情報及び読み出しア
ドレス情報の伝送時に伝送エラーが発生した場合、浮き
アドレスの数をハードウェアで計測し、浮きアドレス数
が閾値以上になった場合に障害通知を行う構成とした。
これにより、浮きアドレスの発生状況を正確に把握で
き、障害対応処理を迅速に行うことが可能になる。
【図１】本発明のアドレス障害監視装置の原理図であ
る。
る。
【図２】アドレス障害監視装置の障害発生時の動作手順
を示すフローチャートである。
を示すフローチャートである。
【図３】第１の実施の形態の構成を示す図である。
【図４】第２の実施の形態の構成を示す図である。
【図５】第３の実施の形態の構成を示す図である。
【図６】第４の実施の形態の構成を示す図である。
【図７】ＡＴＭスイッチ装置の構成を示す図である。
【図８】ＡＴＭスイッチ装置で行われるセルのスイッチ
ング動作を示す図である。
ング動作を示す図である。
【図９】ＡＴＭスイッチ装置の第１の実施の形態の構成
を示す図である。
を示す図である。
【図１０】従来のＡＴＭスイッチ装置の概略構成を示す
図である。
図である。
１ アドレス障害監視装置
１１ データ格納手段
１２ 書き込み制御手段
１３ 読み出し制御手段
１４ 浮きアドレス計測手段
１５ 障害通知手段
２００ 保守者
ＷＤ 書き込みアドレス情報
ＲＤ 読み出しアドレス情報
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 若吉 光春
福岡県福岡市博多区博多駅前三丁目22番
８号 富士通九州ディジタル・テクノロ
ジ株式会社内
(72)発明者 大浜 章
福岡県福岡市博多区博多駅前三丁目22番
８号 富士通九州ディジタル・テクノロ
ジ株式会社内
(72)発明者 内山 浩夫
福岡県福岡市博多区博多駅前三丁目22番
８号 富士通九州ディジタル・テクノロ
ジ株式会社内
(56)参考文献 特開 平３−123238（ＪＰ，Ａ)
特開 平７−321795（ＪＰ，Ａ)
特開 平９−305493（ＪＰ，Ａ)
特開 平８−79266（ＪＰ，Ａ)
特開 平10−112713（ＪＰ，Ａ)
特許3011162（ＪＰ，Ｂ２)
特許2933904（ＪＰ，Ｂ２)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 12/56
H04L 12/56 400
Claims (10)
- 【請求項１】 使用できなくなったアドレスである浮き
アドレスが発生した場合の障害監視を行うアドレス障害
監視装置において、 送信されたデータを格納するデータ格納手段と、 前記データの前記データ格納手段への書き込み制御を行
い、書き込みアドレスの情報を含む書き込みアドレス情
報を、読み出し制御側へ通知する書き込み制御手段と、 前記データの前記データ格納手段への読み出し制御を行
い、読み出しアドレスの情報を含む読み出しアドレス情
報を、前記書き込み制御手段へ通知する読み出し制御手
段と、 前記書き込みアドレス情報及び前記読み出しアドレス情
報の伝送時に伝送エラーが発生した場合、前記書き込み
アドレスまたは前記読み出しアドレスが前記浮きアドレ
スになったものとして、前記浮きアドレスの数をハード
ウェアで計測する浮きアドレス計測手段と、 計測された前記浮きアドレスの数が、あらかじめ設定さ
れた閾値を越えるか否かを監視し、前記閾値以上になっ
た場合に障害通知を行う障害通知手段と、 を有することを特徴するアドレス障害監視装置。 - 【請求項２】 前記浮きアドレス計測手段は、前記書き
込み制御手段及び前記読み出し制御手段間で送受信する
誤り訂正符号にもとづいて、前記浮きアドレスの数を計
測することを特徴とする請求項１記載のアドレス障害監
視装置。 - 【請求項３】 前記浮きアドレスの数が前記閾値以上に
なった場合には、系切替えを行い、その後に前記データ
格納手段を初期化する系切替え制御手段をさらに有する
ことを特徴とする請求項１記載のアドレス障害監視装
置。 - 【請求項４】 前記浮きアドレス計測手段は、前記書き
込みアドレス情報及び前記読み出しアドレス情報の伝送
時に、フレームパルスに伝送エラーが発生した場合、１
フレーム中のアドレスの数をすべて前記浮きアドレスと
して計測することを特徴とする請求項１記載のアドレス
障害監視装置。 - 【請求項５】 前記浮きアドレス計測手段は、前記書き
込みアドレス情報及び前記読み出しアドレス情報の伝送
時に、フレーム周期異常が発生した場合、１フレーム中
のアドレスの数をすべて前記浮きアドレスとして計測す
ることを特徴とする請求項１記載のアドレス障害監視装
置。 - 【請求項６】 前記浮きアドレス計測手段は、前記書き
込み制御手段が管理する書き込みアドレス管理メモリか
ら送信されるデータ、または前記読み出し制御手段が管
理する読み出しアドレス管理メモリから送信されるデー
タにもとづいて、前記浮きアドレスの数を計測すること
を特徴とする請求項１記載のアドレス障害監視装置。 - 【請求項７】 前記浮きアドレス計測手段は、前記読み
出し制御手段が管理する読み出しアドレス管理メモリか
ら送信されるデータにもとづいて、前記浮きアドレスを
検出した場合、すでに前記データ格納手段に格納されて
いるデータのアドレスの数を前記浮きアドレスとして計
測することを特徴とする請求項１記載のアドレス障害監
視装置。 - 【請求項８】 前記浮きアドレス計測手段及び前記障害
通知手段は、前記書き込み制御手段または前記読み出し
制御手段の少なくともいずれか一方に含まれることを特
徴とする請求項１記載のアドレス障害監視装置。 - 【請求項９】 セルのルーティングスイッチ処理を行う
ＡＴＭスイッチ装置において、 送信されたセルを格納するセルバッファと、 前記セルの前記セルバッファへの書き込み制御を行い、
書き込みアドレスの情報を含む書き込みアドレス情報
を、読み出し制御側へ通知する書き込み制御手段と、 前記セルの前記セルバッファへの読み出し制御を行い、
読み出しアドレスの情報を含む読み出しアドレス情報
を、前記書き込み制御手段へ通知する読み出し制御手段
と、 前記書き込みアドレス情報及び前記読み出しアドレス情
報の伝送時に伝送エラーが発生した場合、前記書き込み
アドレスまたは前記読み出しアドレスが、使用できなく
なったアドレスである浮きアドレスになったものとし
て、前記浮きアドレスの数をハードウェアで計測する浮
きアドレス計測手段と、 計測された前記浮きアドレスの数が、あらかじめ設定さ
れた閾値を越えるか否かを監視し、前記閾値以上になっ
た場合に障害通知を行う障害通知手段と、 を有することを特徴するＡＴＭスイッチ装置。 - 【請求項１０】 前記浮きアドレス計測手段は、前記読
み出し制御手段が管理する読み出しアドレス管理メモリ
から送信されるデータにもとづいて、前記浮きアドレス
を検出した場合、すでに前記セルバッファに格納されて
いるセルのアドレスの数を前記浮きアドレスとして計測
することを特徴とする請求項９記載のＡＴＭスイッチ装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28071098A JP3504161B2 (ja) | 1998-10-02 | 1998-10-02 | アドレス障害監視装置及びａｔｍスイッチ装置 |
| US09/332,712 US6496506B1 (en) | 1998-10-02 | 1999-06-14 | Address fault monitoring device and ATM switching device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28071098A JP3504161B2 (ja) | 1998-10-02 | 1998-10-02 | アドレス障害監視装置及びａｔｍスイッチ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000115179A JP2000115179A (ja) | 2000-04-21 |
| JP3504161B2 true JP3504161B2 (ja) | 2004-03-08 |
Family
ID=17628882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28071098A Expired - Fee Related JP3504161B2 (ja) | 1998-10-02 | 1998-10-02 | アドレス障害監視装置及びａｔｍスイッチ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6496506B1 (ja) |
| JP (1) | JP3504161B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2933904B2 (ja) | 1998-01-26 | 1999-08-16 | 三菱電機株式会社 | 共通バッファ形非同期転送モードスイッチ |
| JP3011162B2 (ja) | 1997-11-04 | 2000-02-21 | 日本電気株式会社 | アドレス破壊の自己復帰方法及びその自己復帰装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05252183A (ja) | 1992-03-06 | 1993-09-28 | Fujitsu Ltd | セル廃棄方式 |
| JPH07288925A (ja) | 1994-04-14 | 1995-10-31 | Sony Corp | 入力保護回路 |
| JPH0888636A (ja) | 1994-09-16 | 1996-04-02 | Toshiba Corp | パケット交換装置及びバッファ装置 |
| JP3156752B2 (ja) * | 1996-02-09 | 2001-04-16 | 日本電気株式会社 | Ａｔｍスイッチ装置及びその制御方法 |
| JP2928165B2 (ja) * | 1996-08-16 | 1999-08-03 | 日本電気マイコンテクノロジー株式会社 | Ａｔｍスイッチ |
-
1998
- 1998-10-02 JP JP28071098A patent/JP3504161B2/ja not_active Expired - Fee Related
-
1999
- 1999-06-14 US US09/332,712 patent/US6496506B1/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3011162B2 (ja) | 1997-11-04 | 2000-02-21 | 日本電気株式会社 | アドレス破壊の自己復帰方法及びその自己復帰装置 |
| JP2933904B2 (ja) | 1998-01-26 | 1999-08-16 | 三菱電機株式会社 | 共通バッファ形非同期転送モードスイッチ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000115179A (ja) | 2000-04-21 |
| US6496506B1 (en) | 2002-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5072440A (en) | Self-routing switching system having dual self-routing switch module network structure | |
| US5602850A (en) | High-speed packet bus | |
| JP3004477B2 (ja) | 重複メモリの同期化決定システム | |
| JP2994832B2 (ja) | Ｕｐｃ回路の故障診断方式 | |
| EP1670190A1 (en) | Switching between layer 2 switches as destination of IP packets from cards | |
| JP3504161B2 (ja) | アドレス障害監視装置及びａｔｍスイッチ装置 | |
| AU757055B2 (en) | Asynchronous transfer mode switch | |
| US6914878B1 (en) | Fault detection in multi-plane switch | |
| EP1327338B1 (en) | Synchronous change of switchplane | |
| US20050083837A1 (en) | Transmission system | |
| JP3484083B2 (ja) | 無中断伝送装置 | |
| US6185223B1 (en) | Apparatus and method for providing fire wall protection for systems in communication with an a synchronous transfer mode system | |
| JP2790112B2 (ja) | 遅延優先制御バッファの無瞬断切替装置及び切替方法 | |
| JPH04100343A (ja) | Ａｔｍリンクシステム | |
| JP3154854B2 (ja) | Ａｔｍ網のバッファ閾値制御システム | |
| JP3132650B2 (ja) | 仮想パスの切替装置 | |
| JP3310495B2 (ja) | 無瞬断バーチャルパス切替えシステム | |
| JP2004186802A (ja) | 無瞬断二重化切り替え装置及び方法 | |
| JP2000354040A (ja) | 系切り替え制御装置および方法 | |
| JP3812231B2 (ja) | 先入れ先出しメモリの読出し待機時間超過セルの廃棄回路およびセル廃棄方法 | |
| JPH0795213A (ja) | ディジタル交換スイッチの系切替装置 | |
| JP2962279B2 (ja) | Ａｔｍネットワークの輻輳制御方式 | |
| JP2674510B2 (ja) | パケット受信装置 | |
| JP2768762B2 (ja) | 交換機 | |
| JP2000013444A (ja) | パケットデータ受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |