JP3004477B2 - 重複メモリの同期化決定システム - Google Patents

重複メモリの同期化決定システム

Info

Publication number
JP3004477B2
JP3004477B2 JP21321692A JP21321692A JP3004477B2 JP 3004477 B2 JP3004477 B2 JP 3004477B2 JP 21321692 A JP21321692 A JP 21321692A JP 21321692 A JP21321692 A JP 21321692A JP 3004477 B2 JP3004477 B2 JP 3004477B2
Authority
JP
Japan
Prior art keywords
memory
contents
queue
memories
tracking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21321692A
Other languages
English (en)
Other versions
JPH07143126A (ja
Inventor
アレン ペイシャン マーク
アンソニー スパンク ロナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH07143126A publication Critical patent/JPH07143126A/ja
Application granted granted Critical
Publication of JP3004477B2 publication Critical patent/JP3004477B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Dram (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、重複したアクティブ
（現用）・スタンバイ（予備用）装置を用いる故障許容
性のあるアクティブ用とスタンバイ用のメモリを有する
重複メモリ配置に関する。
【０００２】
【従来の技術】コンピュータと通信のシステムにおい
て、故障許容性を得る通常の方法は故障し易い装置を二
重化し、重複装置の一方はアクティブ（現用）でシステ
ムタスクを実行し、また他方はイナクティブであるかま
たはアクティブ装置とロックステップで動作させ、アク
ティブ（現用）装置の故障の際にシステムタスクの実行
を引継ぐようスタンバイさせる。
【０００３】例えば、電話交換システムでは、交換網お
よび／またはシステム制御コンピュータ（コンピュータ
メモリやその内容を含め）を二重化し、アクティブモー
ド（現用）・スタンバイモード（予備用）で重複装置を
作動させるのが通常である。アクティブ用とスタンバイ
用の２つのメモリを有する重複メモリ配置の場合、適切
なシステム動作には２つのメモリの内容を同一にするこ
とが必要である。これは、最初は初期設定で同じ内容を
重複メモリの両方に記憶させて得られる。
【０００４】システム動作中重複メモリ内容の同期は、
書込み動作をすべて両方のメモリに対して行うことによ
り維持され、そのため両方のメモリの内容は同じ様に変
化する。システム動作中アクティブ（現用）メモリが故
障するとそれをスタンバイ（予備用）メモリで置換し、
更に故障許容性を得るために、前のアクティブメモリの
修復後この修復済みの現スタンバイメモリ（即ち前のア
クティブメモリ）を、現アクティブメモリと同期をとる
ことが必要である。
【０００５】重複メモリ内容の同期は、アクティブ（現
用）メモリとスタンバイ（予備用）メモリの２個のメモ
リの内容を同一にし、この同一性を維持することが必要
である。これは、修復されたスタンバイメモリはアクテ
ィブメモリの内容で占有されなければならないことを意
味する。従来、アクティブメモリの内容でスタンバイメ
モリを占有するのは次のようにして行われている。即
ち、アクティブメモリから内容を逐次読出し、この読出
した内容をスタンバイメモリに書込み、その間に、スタ
ンバイメモリにすでにコピーされたアクティブメモリの
内容に対し行われた変化もまたスタンバイメモリに書込
むことにより行われる（米国特許第３，８６４，６７０
号）。さらに、特公昭５３−３１５６２号によれば、ス
タンバイメモリを初期化して、アクティブメモリの内容
をスタンバイメモリに書き込んでいる。あるいは必要に
よっては、アクティブメモリとスタンバイメモリの両方
に同一内容を書き込んでいる。そして、この書き込み完
了時に自動的に（メモリの内容をチェックせずに）両方
のメモリが同一内容を有すると判断している。
【０００６】
【発明が解決しようとする課題】ところが、重複メモリ
間で同期をとるこの方式には欠点がある。システムプロ
セッサを用いてアクティブメモリの内容をスタンバイメ
モリにコピーする場合、このジョブに対する処理パワー
はシステムタスクから取去られ、システム性能は悪影響
を受ける。更に、アクティブメモリのシステム・プロセ
ッサ間のアクセスで、別個のコントローラを用いてコピ
ーを行う場合またはメモリが独立操作でコピーを行う場
合、特にメモリ集約的タスクを行っているシステムで
は、メモリ同期をとるには長時間を要する。そして同期
をとる前にはいつも故障許容性を失うことになってしま
うので、できるだけ早く同期をとることが必要である。
【０００７】
【課題を解決するための手段】本発明では、アクティブ
（現用）メモリとスタンバイ（予備用）メモリの同期化
を開始する時、アクティブメモリに対する書込みの全て
がスタンバイメモリ（例えば空状態にある）に対しても
開始され、同期化開始時に存在したアクティブメモリの
内容の上書きの追跡が開始される。例えば、キューのデ
ータを記憶するメモリにおいて、キュー長さカウンタが
アクティブメモリの各キューと関連づけられ、システム
はゼロのカウントに達するカウンタの追跡を開始する。
【０００８】アクティブメモリの元の内容のすべてが上
書きされたことが見出される（例えば各キュー長さカウ
ンタが少なくとも一度ゼロのカウントに達する）と、２
つのメモリの同期がとれ、それらメモリの内容は再び同
一となったという表示である。その時点においてスタン
バイメモリは、アクティブメモリの代りに用いることが
でき、故障許容性を得る。
【０００９】本実施例の変形では、１個のキュー長さカ
ウンタがアクティブメモリの複数のキューと関連づけら
れ、全部合わせたキューの全内容を追跡する。同期開始
時において、このカウンタは、キュー内容（例えば単に
その点で存在した内容）のみの追跡を開始する。一度こ
のカウンタがゼロのカウントに達すると、同期がとられ
たことの表示である。
【００１０】本発明は、メモリのコピーを実施するため
にシステムタスクからシステムプロセッサの処理パワー
を取去るものではなく、従ってシステム性能に悪影響を
あたえない。またメモリ同期用に別のプロセッサを有す
るための費用も必要ではない。またメモリの通常の使用
によりアクティブメモリとスタンバイのメモリの同期を
とることができる。
【００１１】本発明によれば、メモリ同期化の達成（従
って故障許容性の回帰）が、メモリ内容の書き換えがし
ばしばあるようなメモリ集約的用アプリケーションで、
可能である。このようなアプリケーションには次のもの
がある。（１）バッファメモリベースド交換ファブリッ
ク・アーキテクチャがあり、これは広帯域ＩＳＤＮ（Ｂ
ＩＳＤＮ）サービスを提供する非同期転送モード（ＡＴ
Ｍ）で非常に優れたものであり、（２）また重複ＦＩＦ
Ｏで、これはアクティブＦＩＦＯが空になる時をモニタ
することができるものであり、（３）さらにまたプロセ
ッサスタックで、これはアクティブプロセッサのスタッ
ク深さがゼロになる時をモニタすることができるもので
ある。
【００１２】
【実施例】図１は本発明の実施例を含む通信交換配置の
ブロック図である。図１に示す配置は非同期転送モード
（ＡＴＭ）交換伝送システムの一部であり、そのシステ
ムの独立型交換または複数のそのような部分からなる交
換部分を構成する。この配置はＡＴＭ交換モジュール
１、２の重複ペアを構成し、これは故障許容性を目的に
してアクティブ・スタンバイモードで動作する。
【００１３】モジュール１、２は、デマルチプレクサ／
ディストリビュータ（ＤＥＭＵＸ／ＤＩＳＴＲ）２１の
別々の出力ポート４１、４２にそれぞれ、およびマルチ
プレクサ（ＭＵＸ）２２の別々の入力ポート５１、５２
にそれぞれ並列に接続される。装置２１、２２の両方と
も通常の設計と機能のものである。ＤＥＭＵＸ／ＤＩＳ
ＴＲ２１は複数の入力リンク１７に接続された入力ポー
ト４０を有する。
【００１４】このＤＥＭＵＸ／ＤＩＳＴＲ２１は、その
入力ポート４０を介して入力リンク１７を出力ポート４
１または４２に接続してデマルチプレクシングの機能を
与えるか、出力ポート４１と４２の両方に接続して分散
（つまり同報通信）機能を与える。ＭＵＸ２２は複数の
出力リンク１９に接続された出力ポート５０を有する。
このＭＵＸ２２は、その出力ポート５０を介して、出力
リンク１９を入力ポート５１または５２のいずれかに接
続してマルチプレクシングの機能を与える。
【００１５】ＤＥＭＵＸ／ＤＩＳＴＲ２１とＭＵＸ２２
は、管理プロセッサ２０の制御下で動作する。この管理
プロセッサ２０は公知のものである。このプロセッサ２
０は、それぞれ制御リンク３１、３２を介してＤＥＭＵ
Ｘ／ＤＩＳＴＲ２１とＭＵＸ２２の入力ポートから出力
ポートへの相互接続を制御する。さらに、プロセッサ２
０は、それぞれ制御リンク３３、３４を介してＡＴＭ交
換モジュール１、２と交信する。
【００１６】図１はまた共用バッファメモリベースのＡ
ＴＭ交換モジュール１の内部構成を示し、ＡＴＭ交換モ
ジュール２も同様に構成されている。このような交換モ
ジュールは公知である。例えば、ＷＯ９１／０４６２４
号にその実施例が記載されている。モジュール１は複数
の入力ポート７を有し、これを介してＡＴＭ交換モジュ
ール１は入力するＡＴＭセルを受信する。入力ポート７
は入出力回路（Ｉ／Ｏ）１０に接続されるが、この入出
力回路（Ｉ／Ｏ）１０は、入力ポート７をコントロール
１４とバッファメモリ１２と出力ポート９に接続する。
【００１７】入出力回路（Ｉ／Ｏ）１０は、例えば位相
整合回路と、直並列と並直列のシフトレジスタと、マル
チプレクサおよびデマルチプレクサとを有する。入力ポ
ート７から受信したＡＴＭセルのヘッダ部分のコピー
は、入出力回路（Ｉ／Ｏ）１０からコントロール１４に
送られ、またこのＡＴＭセルは、入出力回路（Ｉ／Ｏ）
１０からバッファメモリ１２に送られ記憶される。バッ
ファメモリ１２は、各出力ポートに対し複数のキュー１
００を実現するＲＡＭを有する。
【００１８】出力ポート９のそれぞれについて、バッフ
ァメモリ１２はＡＴＭセル優先度の各々に対し別々のキ
ュー１００を与える。コントロール１４は、バッファメ
モリ１２に入力するＡＴＭセルの記憶と、出力ポート９
で記憶されたＡＴＭセルの伝送とを制御する。コントロ
ール１４は、例えばキュープロセッサと、ポインタＲＡ
Ｍと、出力ポートカウンタと、キュー長さカウンタ２０
０とを有する。カウンタ２００は各キュー１００に対し
１つのカウンタを有する。
【００１９】入出力回路（Ｉ／Ｏ）１０に着信したＡＴ
Ｍセルのヘッダに基づいて、コントロール１４は、その
セルの優先度と行先出力ポートを決め、そのセルをバッ
ファメモリ１２の対応するキュー１００に記憶させ、そ
のキューに対応するカウンタ２００を増分する。さらに
またコントロール１４は、周期的に出力ポートカウンタ
の現カウントにより識別される出力ポート９の１つの最
高優先度の非空のキュー１００をアクセスし、それから
キューのヘッドにあるＡＴＭセルを検索し、そのキュー
に対応するカウンタ２００を減分し、そして入出力回路
（Ｉ／Ｏ）１０に出力ポート９の内の対応するポート上
にセルを伝送する。
【００２０】本発明の管理プロセッサ２０には、キュー
長さカウンタモニタ６０および複数の故障許容性関連の
機能（ルーチン）６１、６２、６３がある。例えば、キ
ュー長さカウンタモニタ６０は、レジスタまたはメモリ
ワードで、これは交換モジュールの各キュー長さカウン
タ２００に対するフラグビット６４を有する。その使用
法は後述する。例えば機能６１、６２、６３は、ＲＯＭ
５９に記憶された命令（プロセッサ２０の命令）で実行
される。
【００２１】または、機能６１、６２、６３は結線回路
で実現できる。機能６１、６２、６３の動作の特徴は、
それぞれ図２〜４のフローチャートで示される。別法と
して、個々のカウンタ２００は、複数のキュー１００の
内容の合計カウントを保持する。例えば単一カウンタ２
００を用いて全てのキュー１００の内容を追跡する。こ
の場合キュー長さカウンタモニタ６０は不要である。
【００２２】次に、図２について説明する。図１の装置
の初期化の際にＩＮＩＴ機能６１がステップ２１０で呼
出され実行される。それに応答してＤＥＭＵＸ／ＤＩＳ
ＴＲ２１がその入力ポート４０を出力ポート４１、４２
の両方に接続して（ステップ２１２）、分散機能を実行
し、入力リンク１７で受信したＡＴＭセルをＡＴＭ交換
モジュール１、２の両方の対応する入力ポート７に送
る。
【００２３】また機能６１は、ＭＵＸ２２がその出力ポ
ート５０を入力ポート５１または５２の一方に接続させ
る（ステップ２１４）が、この接続された入力ポート５
１または５２は、アクティブモジュールと指定されたモ
ジュール１、２の一方を経由したものである。従って、
アクティブモードのＡＴＭ交換モジュール１または２い
ずれか一方の出力ポート９に来るＡＴＭセルは、出力リ
ンク１９の対応するリンク上に送られる。例えば、プロ
セッサ２０は、ＡＴＭ交換モジュール１、２のいずれが
アクティブモジュールと指定されたかの情報を管理責任
者の端末（図示せず）から入力として得る。
【００２４】次に、機能６１は、通常のシステム初期化
タスクの実行を継続する（ステップ２１６）。これらの
タスクは、両方のメモリ１２の内容をリセットする（つ
まりゼロにする）かまたは両方のメモリ１２に同じ初期
内容をロードする。図１の装置がアクティブである場
合、両方のＡＴＭ交換モジュール１、２は同じ動作を行
う。ＩＮＩＴ機能６１により行われる動作により、両方
のＡＴＭ交換モジュール１、２は、同じ入力を受信し、
それらを用いてそれらのバッファメモリ１２の内容を同
期化させる（同一にする）。
【００２５】このＡＴＭ交換モジュール１、２の一方が
故障の場合、ＡＴＭ交換モジュール１、２がその事実を
プロセッサ２０に自律的に報告するか、またはプロセッ
サ２０がその事実をＡＴＭ交換モジュール１、２で実行
する周期的メンテナンス動作（例えばテスト）により見
出す。プロセッサ２０がＡＴＭ交換モジュール１または
２の一方の故障を検出すると、図３の機能６２がステッ
プ３００で呼出される。この機能６２は、まずステップ
３０２で故障しているモジュールがアクティブモジュー
ルかスタンバイモジュールかを決める。
【００２６】アクティブモジュールが故障の場合（フロ
ーチャートの左側）、機能６２は、ステップ３０４でＭ
ＵＸ２２に対し、その出力ポート５０をスタンバイモジ
ュールに接続された入力ポート５１、５２の一方に接続
させ、それにより故障モジュールを出力リンク１９から
切断し故障モジュールを分離する。また機能６２は、ス
テップ３０６でＤＥＭＵＸ／ＤＩＳＴＲ２１に故障モジ
ュールに接続された出力ポート４１、４２の一方からそ
の入力ポート４０を切断させ、それにより入力リンク１
７から故障モジュールを切り離す。
【００２７】次に機能６２は、ステップ３０８でスタン
バイモジュールをアクティブモジュールとして指定し、
故障モジュールをサービス外（ＯＯＳ）として指定す
る。次に機能６２は、ステップ３１４で通常故障処理動
作の実行を継続する。ステップ３０２に戻り、もし故障
モジュールがスタンバイモジュールである場合（フロー
チャートの右側）、機能６２は、ステップ３１０でＤＥ
ＭＵＸ／ＤＩＳＴＲ２１に故障モジュールに接続された
出力ポート４１、４２の一方をその入力ポート４０を切
断する。
【００２８】次に機能６２は、ステップ３１２で故障ス
タンバイモジュールをサービス外（ＯＯＳ）と指定し、
次にステップ３１４で通常の故障処理動作の実行を継続
する。故障したモジュールが修復された（故障が識別さ
れ取り除かれた）場合、そのことがプロセッサ２０に例
えば管理責任者の端末からの入力により再び通知され
る。それに応答して図４の機能６３はステップ４００で
呼出される。
【００２９】機能６３は、ステップ４０１で修復された
モジュールのバッファメモリ１２の内容をリセット（つ
まりゼロと）する。次に機能６３は、ステップ４０２で
ＤＥＭＵＸ／ＤＩＳＴＲ２１にその入力ポート４０を出
力ポート４１、４２の両方に再び接続させ、それにより
モジュール１、２の両方に同じ入力信号の受信を開始さ
せる。ところが修復されたモジュールのバッファメモリ
１２の内容は、この時点ではアクティブモジュールのバ
ッファメモリ１２の内容と同じものではない（修復され
たモジュールのバッファメモリは空である）。
【００３０】以後モジュール１、２の両方により行われ
た同一動作は、ステップ４０２の結果としてバッファメ
モリ１２の両方の内容に行われた同一変化と組合わされ
て、バッファメモリ１２の両方の内容を同期化（同一
に）する。同期がとられた時点を求めるために、機能６
３はモジュール１、２のアクティブな方のキュー長さカ
ウンタ２００とキュー長さカウンタモニタ６０を用い
る。機能６３は、ステップ４０４で例えばキュー長さカ
ウンタをゼロにすることによりモニタ６０を初期化す
る。
【００３１】次に機能６３は、ステップ４０６でアクテ
ィブモジュールのカウンタ２００のカウントがゼロに達
するのを待つか、またはアクティブモジュールのバッフ
ァメモリ１２からセルが削除されることになるバッファ
のオーバフロー条件を待つかのいずれか一方を待ちスリ
ープする。バッファメモリ１２またはそのキュー１００
の個々のもののオーバフロー制御に色々な方式が知られ
ている。
【００３２】これら方式の一般的結果は、オーバフロー
を引き起こした新着セルの破棄か、または新着セル用に
空きをつくるためキュー１００にすでに記憶されたセル
の破棄である。一般にアクティブモジュールのバッファ
メモリ１２は、ステップ４０１の開始時に、スタンバイ
モジュールのバッファメモリ１２より多くの中身を有し
ているので、バッファメモリの同期が達成される前に、
オーバフローとその結果の発生するセルの廃棄は、スタ
ンバイモジュールでなくアクティブモジュールのみで起
こる。
【００３３】従って一般にセルの廃棄は、モジュール
１、２の両方のバッファメモリ１２の内容に同一変化が
行われなければならないという同期の必要条件を壊して
しまう。従って、アクティブモジュールのバッファメモ
リ１２からセルを廃棄する際、アクティブモジュールの
コントロール１４はプロセッサ２０に通知する。この通
知によりステップ４０９で機能６３はウェークされ、ス
テップ４００に戻り、メモリ内容を同期化するプロセス
を新規にスタートする。
【００３４】図１で説明すると、アクティブモジュール
のキュー１００が空になると、その対応するカウンタ２
００のカウントはゼロに達し、コントロール１４がプロ
セッサ２０に通知する。図４に戻り、これがステップ４
１０で機能６３をウェークさせる。機能６３は、ステッ
プ４１２でアクティブモジュールのカウンタ２００のど
れがそのウェークの原因であったかを決め、次にステッ
プ４１４でモニタ６０のそのカウンタの対応するフラグ
６４をセットすることにより、その情報でモニタ６０を
更新する。
【００３５】次に機能６３は、ステップ４１６でモニタ
６０のフラグ６４はいずれもクリアされたままかどうか
をチェックする。もしフラグ６４がいずれもクリアされ
たままである場合、それはアクティブモジュールの対応
するカウンタ２００はゼロのカウントに達していなかっ
たことを意味し、従ってステップ４０４でモニタ６０が
初期化されて以後これらカウンタの対応するキュー１０
０は空になっていなかったことを示す。従って機能６３
はステップ４０６に戻る。
【００３６】しかしもしステップ４１６でモニタ６０内
のすべてのフラグ６４がセットされたことが見出された
場合、それはアクティブモジュールのバッファメモリ１
２のすべての内容がステップ４０４以後バッファメモリ
１２からクリアされていたことを意味し、従ってバッフ
ァメモリ１２の内容は現在同期化されていることを示
す。これは修復されたモジュールがアクティブモジュー
ルに対するスタンバイの役目をする状態についているこ
とを意味する。そこで機能６３は、ステップ４１８で修
復されたモジュールのステータス指定をサービス外から
スタンバイに変更する。次に機能６３は、ステップ４２
０で通常の管理動作の実行を継続する。
【００３７】ＡＴＭセルがすべて同じ優先度である状況
において、バッファメモリは出口ポートに対し１つのキ
ューのみで実現することができる。またキューに入れら
れたアイテムはＡＴＭセルである必要はないが、他のパ
ケットタイプを含む他の通信とすることができる。さら
にメモリ内容のクリアはキュー毎に追跡する必要はない
が、他のメモリサブエンティティのいずれか、例えばメ
モリセクタ、ブロック、ワード、またはバイトのベース
で行うことができる。
【００３８】さらにまた、“リアル”通信が可能でない
場合に“アイドル”通信（例えば、アイドルコードやま
たはアイドルパケット）を用いるシステムにおいて、こ
れら“アイドル”通信からすべてなるメモリサブエンテ
ィティの内容は、空であるメモリサブエンティティの等
価なものであり、従って同様に、サブエンティティ（リ
アル）内容がすべて置換された表示として役立つもので
ある。
【００３９】
【発明の効果】以上述べたごとく、本発明によれば、メ
モリコピー実施のために、システムタスクからシステム
プロセッサの処理パワーを取去るものではなく、システ
ム性能に悪影響を与えない。またメモリ同期用に別のプ
ロセッサを有するための費用も必要でない。単にメモリ
の通常の使用によりアクティブメモリとスタンバイのメ
モリの同期化が達成され、故障許容性の急速復帰が可能
で、ＢＩＳＤＮサービス提供のＡＴＭなどに非常に優れ
た効果を有する。
【図面の簡単な説明】
【図１】本発明の実施例を含む通信交換配置のブロック
ダイアグラムを示す図である。
【図２】図１に示す配置の管理プロセッサの初期化（Ｉ
ＮＩＴ）機能のフローダイアグラムを示す図である。
【図３】図１に示す配置の管理プロセッサの交換モジュ
ール故障処理機能のフローダイアグラムを示す図であ
る。
【図４】図１に示す配置の管理プロセッサの故障交換モ
ジュール再初期化機能のフローダイアグラムを示す図で
ある。
【符号の説明】
１、２ ＡＴＭ交換モジュール ７ 入力ポート ９ 出力ポート １０ 入出力回路（Ｉ／Ｏ） １２ バッファメモリ １４ コントロール １７ 入力リンク １９ 出力リンク ２０ 管理プロセッサ ２１ デマルチプレクサ／ディストリビュータ（ＤＥＭ
ＵＸ／ＤＩＳＴＲ） ２２ マルチプレクサ（ＭＵＸ） ３１，３２，３３，３４ 制御リンク ４０，５１，５２ 入力ポート ４１，４２ 出力ポート ５９ ＲＯＭ ６０ （キュー長さカウンタ）モニタ ６１，６２，６３ 機能 ６４ フラグビット １００ キュー ２００ カウンタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロナルド アンソニー スパンク アメリカ合衆国 60187 イリノイ ウ ィートン、サドル ロード 606 (56)参考文献 特公 昭53−31562（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/28

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】 アクティブメモリとスタンバイメモリと
    からなる重複メモリ装置における前記両メモリの内容が
    同期（同一）化されたことを決定し、前記両メモリが現
    在重複内容を有する旨を信号で送る重複メモリの同期化
    決定システムにおいて、 前記重複メモリ装置による情報の受信に応答して、前記
    両メモリに前記受信情報を書込む手段と、 追跡手段の活性化の際、アクティブメモリ内に存在した
    内容が、前記両メモリ内に書き込まれる受信情報により
    置換されることを追跡し、前記追跡手段が活性化された
    ときに存在したアクティブメモリの内容が全て置換され
    た時その旨を表示する選択的に活性化可能な追跡手段
    と、 を有することを特徴とする重複メモリの同期化決定シス
    テム。
  2. 【請求項２】 前記追跡手段は、前記追跡手段の活性化
    の際に、前記スタンバイメモリの内容をリセットする手
    段を有することを特徴とする請求項１に記載のシステ
    ム。
  3. 【請求項３】 重複メモリ装置による情報の受信は、前
    記両メモリ内容の同期化ために、アクティブメモリの通
    常の使用に起因することを特徴とする請求項１に記載の
    システム。
  4. 【請求項４】 前記書込み手段は、前記アクティブメモ
    リのオーバフローに応答して、受信した情報を消去する
    手段を有し、 前記システムは、前記追跡手段が活性化されている間、
    前記情報が消去されたことに応答して、前記追跡手段を
    再度活性化する手段をさらに有することを特徴とする請
    求項１に記載のシステム。
  5. 【請求項５】 前記各メモリは、受信情報を記憶するキ
    ューを備え、 前記書込み手段は、重複メモリ装置による個々のキュー
    向けの情報の受信に応答して、各メモリ内の個々のキュ
    ーに受信情報を書込む手段を有し、 前記システムは、個々のキューに書込まれた情報を前記
    両メモリの個々のキューから選択的に読み出す手段をさ
    らに有し、 前記追跡手段は、それぞれアクティブメモリ内の個々の
    キューに対応し、前記対応するキューに記憶された情報
    量を表示する少なくとも１つのキュー長さインディケー
    タを更に有し、 前記追跡手段は、選択的に活性化されると前記キュー長
    さインディケータを追跡し、前記各キュー長さインディ
    ケータが、前記追跡手段の活性化以後その対応するキュ
    ーが空にされたことを示したことを検出し、その検出時
    点を表示し、前記両メモリが現在重複内容を有する旨の
    信号を送ることを特徴とする請求項１に記載のシステ
    ム。
  6. 【請求項６】 前記追跡手段は、キュー長さインディケ
    ータを追跡し、対応する少なくとも１つのキュー内の
    （ａ）全ての情報または（ｂ）追跡手段の活性化の際に
    記憶されていた情報のいずれかが空にされたことを検出
    することを特徴とする請求項５に記載のシステム。
  7. 【請求項７】 アクティブメモリとスタンバイメモリと
    からなる重複メモリ装置における前記両メモリの内容が
    同期（同一）化されたことを決定し前記両メモリが現在
    重複内容を有する旨を信号で送る重複メモリの同期化方
    法において、 （Ａ） 重複メモリ装置による情報の各受信に応答し
    て、受信した情報を前記両メモリに書込むステップと、 （Ｂ） 前記重複メモリ装置が受信し両メモリに書き込
    まれる情報によるアクティブメモリの内容の置換の追跡
    を開始するステップと、 （Ｃ） 前記追跡に応答して、追跡が開始されたときに
    存在したアクティブメモリの内容が全て置換されたこと
    を示すステップと、 （Ｄ） 前記（Ｃ）ステップの後、前記両メモリが現在
    重複内容を有する旨を信号で送るステップと、 からなることを特徴とする重複メモリの同期化方法。
  8. 【請求項８】 前記（Ｂ）の開始ステップは、スタンバ
    イメモリの内容をリセットするステップを有することを
    特徴とする請求項７に記載の方法。
  9. 【請求項９】 重複メモリ装置よる情報の受信は、その
    メモリ内容の同期化ために、アクティブメモリの通常使
    用に起因することを特徴とする請求項７に記載の方法。
  10. 【請求項１０】 （Ｂ）ステップと（Ｃ）ステップとの
    間で、 （Ｅ） アクティブメモリのオーバフローに応答して、
    情報を消去するステップと、 （Ｆ） 前記消去に応答して、置換の追跡を再度開始す
    るステップとをさらに有することを特徴とする請求項７
    に記載の方法。
  11. 【請求項１１】 各メモリは受信された情報を記憶する
    キューを備え、 前記システムは、前記アクティブメモリ内の個々のキュ
    ーにそれぞれ対応し、かつ対応するキューに記憶された
    情報量をそれぞれ示すキュー長さインディケータをさら
    に有し、 前記（Ａ）書込みステップは、 （Ａ１） 重複メモリ装置による個々のキューによる各
    受信に応答して、この受信した情報を各メモリの個々の
    キューに書込むステップと、 （Ａ２） 重複メモリ装置による個々のキューによる各
    受信に応答して、対応するキュー長さインディケータを
    増加するステップと、 （Ａ３） 個々のキューに書込まれていた情報を、前記
    両メモリの個々のキューから選択的に読み出し、対応す
    るキュー長さインディケータを減少するステップと を
    有し、 前記（Ｂ）追跡を開始するステップは、 （Ｂ１） 対応する少なくとも１つのキューが空にされ
    たことを探すために、個々のキュー長さインディケータ
    の追跡を開始するステップを有し、 前記（Ｃ）置換されたことを示すステップは、追跡に応
    答して、追跡が開始された以後、各キュー長さインディ
    ケータがその対応するキューが空にされたことを示すこ
    とを特徴とする請求項７に記載の方法。
JP21321692A 1991-08-02 1992-07-20 重複メモリの同期化決定システム Expired - Fee Related JP3004477B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/739,928 US5278969A (en) 1991-08-02 1991-08-02 Queue-length monitoring arrangement for detecting consistency between duplicate memories
US739928 1991-08-02

Publications (2)

Publication Number Publication Date
JPH07143126A JPH07143126A (ja) 1995-06-02
JP3004477B2 true JP3004477B2 (ja) 2000-01-31

Family

ID=24974358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21321692A Expired - Fee Related JP3004477B2 (ja) 1991-08-02 1992-07-20 重複メモリの同期化決定システム

Country Status (10)

Country Link
US (1) US5278969A (ja)
EP (1) EP0526105B1 (ja)
JP (1) JP3004477B2 (ja)
KR (1) KR100306344B1 (ja)
AT (1) ATE159362T1 (ja)
AU (1) AU640876B2 (ja)
CA (1) CA2068936C (ja)
DE (1) DE69222709T2 (ja)
ES (1) ES2108731T3 (ja)
SG (1) SG54099A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5649097A (en) * 1991-10-25 1997-07-15 International Business Machines Corporation Synchronizing a prediction RAM
US6233702B1 (en) * 1992-12-17 2001-05-15 Compaq Computer Corporation Self-checked, lock step processor pairs
US5742831A (en) * 1994-06-30 1998-04-21 Intel Corporation Methods and apparatus for maintaining cache coherency during copendency of load and store operations
US5541912A (en) * 1994-10-04 1996-07-30 At&T Corp. Dynamic queue length thresholds in a shared memory ATM switch
US5521916A (en) * 1994-12-02 1996-05-28 At&T Corp. Implementation of selective pushout for space priorities in a shared memory asynchronous transfer mode switch
EP0742677A3 (en) * 1995-05-08 1999-09-15 Fujitsu Limited Header converting method
JP2809154B2 (ja) * 1995-09-29 1998-10-08 日本電気株式会社 出力バッファ型スイッチの位相合わせ制御回路
US5870537A (en) * 1996-03-13 1999-02-09 International Business Machines Corporation Concurrent switch to shadowed device for storage controller and device errors
US5991861A (en) * 1996-03-15 1999-11-23 Adaptec, Inc. Method of enabling and disabling a data function in an integrated circuit
US5881250A (en) * 1996-03-15 1999-03-09 Adaptec, Inc. Host adapter system including an integrated PCI buffer controller and XOR function circuit
US5867732A (en) * 1996-03-15 1999-02-02 Adaptec, Inc. Hardware method for verifying that an area of memory has only zero values
US5938749A (en) * 1996-06-03 1999-08-17 Whittaker Communications Inc. Queue measurement apparatus and methodology
US5872938A (en) * 1996-06-28 1999-02-16 International Business Machines Corp. Service priority queue implemented with ordered sub-queues and sub-queue pointers pointing to last entries in respective sub-queues
JP2901578B2 (ja) * 1997-06-27 1999-06-07 日本電気株式会社 Ａｔｍリンク切換方式
DE19748006A1 (de) * 1997-10-30 1999-05-06 Siemens Ag Verfahren zur redundanten Übertragung von ATM-Zellen
US6091731A (en) * 1998-03-30 2000-07-18 Lucent Technologies Inc. Duplication in asychronous transfer mode (ATM) network fabrics
EP0987630B1 (en) * 1998-09-08 2005-09-14 Fujitsu Services Limited Resilience in a multi-computer system
US6427213B1 (en) * 1998-11-16 2002-07-30 Lucent Technologies Inc. Apparatus, method and system for file synchronization for a fault tolerate network
JP2000307604A (ja) * 1999-04-23 2000-11-02 Nec Commun Syst Ltd Ａｔｍリンク切り換えシステム
US6914878B1 (en) 2000-10-16 2005-07-05 Telefonaktiebolaget Lm Ericsson (Publ) Fault detection in multi-plane switch
US6894970B1 (en) * 2000-10-31 2005-05-17 Chiaro Networks, Ltd. Router switch fabric protection using forward error correction
US6882645B2 (en) * 2001-03-13 2005-04-19 Sun Microsystems, Inc. Apparatus and method for sequencing memory operations in an asynchronous switch fabric
US10476803B2 (en) 2017-12-18 2019-11-12 Mellanox Technologies, Ltd. Elephant flow detection in network access
US10462060B2 (en) 2018-02-14 2019-10-29 Mellanox Technologies, Ltd. Ability to detect unlimited elephant flows

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3864670A (en) * 1970-09-30 1975-02-04 Yokogawa Electric Works Ltd Dual computer system with signal exchange system
US3810119A (en) * 1971-05-04 1974-05-07 Us Navy Processor synchronization scheme
JPS5331562A (en) * 1976-09-07 1978-03-24 Toyota Motor Co Ltd Fillet rolling machine inspecting mechanism
US4577274A (en) * 1983-07-11 1986-03-18 At&T Bell Laboratories Demand paging scheme for a multi-ATB shared memory processing system
US4736339A (en) * 1985-12-16 1988-04-05 Gte Communication Systems Corporation Circuit for simplex I/O terminal control by duplex processors
US4866661A (en) * 1986-03-26 1989-09-12 Prins Maurits L De Computer controlled rental and sale system and method for a supermarket and the like
DE3854026D1 (de) * 1987-09-04 1995-07-27 Digital Equipment Corp Fehlertolerantes Rechnersystem mit Fehler-Eingrenzung.
US4916704A (en) * 1987-09-04 1990-04-10 Digital Equipment Corporation Interface of non-fault tolerant components to fault tolerant system
JPH0792764B2 (ja) * 1988-05-25 1995-10-09 日本電気株式会社 マイクロプロセッサ
US5097409A (en) * 1988-06-30 1992-03-17 Wang Laboratories, Inc. Multi-processor system with cache memories
US4930106A (en) * 1988-08-29 1990-05-29 Unisys Corporation Dual cache RAM for rapid invalidation
US5072440A (en) * 1989-03-01 1991-12-10 Fujitsu Limited Self-routing switching system having dual self-routing switch module network structure
US5136704A (en) * 1989-06-28 1992-08-04 Motorola, Inc. Redundant microprocessor control system using locks and keys
DE69028821D1 (de) * 1989-08-01 1996-11-14 Digital Equipment Corp Massenspeicherübertragung während der Neusynchronisierung
GB2236035B (en) * 1989-09-15 1993-11-17 Plessey Co Plc An asynchronous time division multiplex switching system
US5126889A (en) * 1989-11-22 1992-06-30 At&T Bell Laboratories Technique for information protection on fault-tolerant redundant information storage devices
US5157663A (en) * 1990-09-24 1992-10-20 Novell, Inc. Fault tolerant computer system

Also Published As

Publication number Publication date
AU640876B2 (en) 1993-09-02
AU2044492A (en) 1993-02-04
CA2068936A1 (en) 1993-02-03
DE69222709T2 (de) 1998-02-12
DE69222709D1 (de) 1997-11-20
US5278969A (en) 1994-01-11
KR100306344B1 (ko) 2001-11-30
ATE159362T1 (de) 1997-11-15
CA2068936C (en) 1997-02-04
JPH07143126A (ja) 1995-06-02
EP0526105A2 (en) 1993-02-03
EP0526105A3 (en) 1993-09-29
SG54099A1 (en) 1998-11-16
ES2108731T3 (es) 1998-01-01
KR930004881A (ko) 1993-03-23
EP0526105B1 (en) 1997-10-15

Similar Documents

Publication Publication Date Title
JP3004477B2 (ja) 重複メモリの同期化決定システム
US6359858B1 (en) Switching redundancy control
US6411599B1 (en) Fault tolerant switching architecture
KR100831639B1 (ko) 정보 처리 장치, 통신 부하 분산 방법 및 통신 부하 분산프로그램을 기록한 기록 매체
US20020021661A1 (en) Standby redundancy in IMA
US6466576B2 (en) ATM switching unit
CN101299201B (zh) 存储系统数据备份方法及装置
US5295134A (en) In-service activator for a broadband exchanger
KR19980020514A (ko) 종합정보통신망 사설교환기의 결함내성 구현방법
US6895024B1 (en) Efficient implementation of 1+1 port redundancy through the use of ATM multicast
JPH08181699A (ja) Ａｔｍ交換装置
JP3068512B2 (ja) データリンクレイヤ処理装置の切替方式
JP2768762B2 (ja) 交換機
JP2973956B2 (ja) 冗長切替方式
JP3045144B2 (ja) Ａｔｍ交換機
KR20040083869A (ko) 하드웨어 감시장치 기능을 이용한 트렁크 라인 이중화절체 방법
JPH1084354A (ja) Ａｔｍ交換機の二重化制御方法
JP3310495B2 (ja) 無瞬断バーチャルパス切替えシステム
JPH09224039A (ja) 遅延優先制御バッファの無瞬断切替装置及び切替方法
JP3575432B2 (ja) 回線切替装置及び回線切替方法
JPH1165867A (ja) 負荷分散形システムにおけるシステム二重化方法
JPH08221289A (ja) 二重化系の制御システム
KR100628746B1 (ko) Ｓａａｌ의 이중화 방법
JP2000295236A (ja) Ａｔｍ伝送装置
JPH07202904A (ja) セル切替回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees