JP3068512B2 - データリンクレイヤ処理装置の切替方式 - Google Patents

データリンクレイヤ処理装置の切替方式

Info

Publication number
JP3068512B2
JP3068512B2 JP9175397A JP17539797A JP3068512B2 JP 3068512 B2 JP3068512 B2 JP 3068512B2 JP 9175397 A JP9175397 A JP 9175397A JP 17539797 A JP17539797 A JP 17539797A JP 3068512 B2 JP3068512 B2 JP 3068512B2
Authority
JP
Japan
Prior art keywords
data link
link layer
layer processing
processing device
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9175397A
Other languages
English (en)
Other versions
JPH1127386A (ja
Inventor
雅人 青柳
知義 清水
東彦 山村
勉 大倉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Communication Systems Ltd
Original Assignee
NEC Corp
NEC Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Communication Systems Ltd filed Critical NEC Corp
Priority to JP9175397A priority Critical patent/JP3068512B2/ja
Priority to US09/108,725 priority patent/US6298040B1/en
Publication of JPH1127386A publication Critical patent/JPH1127386A/ja
Application granted granted Critical
Publication of JP3068512B2 publication Critical patent/JP3068512B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/14—Multichannel or multilink protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Telephonic Communication Services (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、交換システムにお
けるデータリンクレイヤ処理装置の切替方式に関し、特
に、Ｖ５．１（ＥＴＳ３００−３２４），Ｖ５．２（Ｅ
ＴＳ３００−３４７），ＰＨＩ（ＥＴＳ３００−０９
９）に規定される様な１つの物理リンク上に多数の論理
リンクを多重する様なインタフェースを収容するデータ
リンクレイヤ処理装置において、ｎ（現用装置）＋ｍ
（予備装置）の冗長構成を持つ装置の切替方式に関す
る。
【０００２】
【従来技術】従来、１つの物理リンク上に多数の論理リ
ンクを多重する様なインタフェースを収容するデータリ
ンクレイヤ処理装置で、ｎ（現用装置）＋ｍ（予備装
置）の冗長構成を持つデータリンクレイヤ処理装置にお
ける切替方式では、データリンクレイヤ処理装置が、対
向する装置との間で常に通信を行い多数の論理リンクの
障害監視を行っていることから、データリンクを切断す
ること無しに切り替えることができなかった。
【０００３】また、シングルリンクの切り替え方法とし
ては、Ｎｏ７信号リンクの切り替え方法が、特公平７−
７９９２号公報の信号リンク制御装置に示されている。
このＮｏ７信号方式において、信号リンクよりの受信信
号を複数台のレイヤ２終端回路に接続できる切り替え回
路を介して接続し、レイヤ２終端回路でインサービス中
の信号リンクより受信する有意信号ユニットの受信を停
止し、受信停止時の各種誤り訂正符号を読み出し、予備
レイヤ２終端回路に書き込み、インサービス中の状態と
して動作を再開し、最後にレイヤ２終端回路の出力を切
り替えることで対向装置に影響を与えること無しに切り
替える方式が示されている。
【０００４】
【発明が解決しようとする課題】上記方式では、１つの
物理リンクを切り替えるためには、多重されている論理
リンクの全ての通信を停止し、論理リンクの状態を高速
にコピーし、動作を再開する必要があり、データリンク
の通信に影響を与えないためには、高速でコピーする仕
組みが必要である。従って、ｎ＋ｍ冗長構成を持つ装置
において、任意の運用中の装置と任意の切り替え先の予
備装置との間で高速にコピーする手段が必要になり、装
置が大規模化する。従って、多重したデータリンクを切
断しないでデータリンクレイヤ処理装置を切り替えるた
めには装置が大規模になるという問題があった。
【０００５】また、１つの物理リンクを切り替えるため
に、多数の論理リンクを停止し、切り替え後に動作を開
始するため処理時間がかかり、動作停止時間が長くなる
という問題があった。
【０００６】そこで、本発明の目的は、簡易な回路・装
置構成で、ｎ＋ｍ冗長構成を持ち、多重した論理リンク
を収容するデータリンクレイヤ処理装置の切替方式を提
供することにある。
【０００７】また、本発明の他の目的は、収容するデー
タリンクの本数やデータリンク上の論理リンクの多重度
に影響されない切替方式を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明のデータリンクレイヤ処理装置は、一つの物
理リンク上に多数の論理リンクを多重するインタフェー
スを収容する交換システム内に配備され、加入者側と接
続する集線装置と、インタフェースと接続する交換装置
と、交換装置を制御する制御装置と、集線装置と交換装
置とを接続する伝送路とを備え、現用および予備のデー
タリンクレイヤ処理装置の冗長構成を持つデータリンク
レイヤ処理装置を切り替えるデータリンクレイヤ処理装
置の切替方式において、交換装置が、伝送路と現用のデ
ータリンクレイヤ処理装置との間に設けられたスイッチ
と、スイッチを、伝送路と現用のデータリンクレイヤ処
理装置との間の接続を制御装置からの制御により切り替
え、伝送路からの受信信号を、現用のデータリンクレイ
ヤ処理装置にマルチ接続する機能と、現用のデータリン
クレイヤ処理装置にスイッチを介して接続された予備の
データリンクレイヤ処理装置からの送出信号を受信する
迂回データ受信回路と、迂回データ受信回路から受信し
たデータを、現用のデータリンクレイヤ処理装置におい
て送出信号にフレーム多重して送出する機能と、制御装
置からの指示により現用のデータリンクレイヤ処理装置
においてレイヤ２の論理リンク対応に動作停止する機能
と、動作停止の状態の論理リンクのデータリンクのレイ
ヤ２の状態および送受信のシーケンス番号を、現用のデ
ータリンクレイヤ処理装置から読み出す機能と、予備の
データリンクレイヤ処理装置に対して、データリンクの
レイヤ２の状態および送受信のシーケンス番号を書き込
む機能と、動作停止の間のデータリンクレイヤ処理装置
を書き込まれているデータリンクのレイヤ２の状態およ
び送受信のシーケンス番号で論理リンク対応に通信中の
状態として動作開始する機能と、制御装置からの指示に
より、現用のデータリンクレイヤ処理装置と接続されて
いる伝送路からの受信信号を、切替先の予備のデータリ
ンクレイヤ処理装置とマルチ接続し、切替先の予備のデ
ータリンクレイヤ処理装置からの出力信号を、切替元の
現用のデータリンクレイヤ処理装置の迂回データ受信回
路に接続する機能と、現用のデータリンクレイヤ処理装
置で処理しているレイヤ２の論理リンク単位に動作停止
する機能と、データリンクのレイヤ２の状態および送受
信のシーケンス番号を 読み出し、予備のデータリンクレ
イヤ処理装置に対して、データリンクのレイヤ２の状態
および送受信のシーケンス番号を書き込み、レイヤ２の
論理リンクを動作開始する機能と、予備のデータリンク
レイヤ処理装置からの出力を、現用のデータリンクレイ
ヤ処理装置でフレーム多重して送出する機能とを備え、
現用のデータリンクレイヤ処理装置で処理しているすべ
ての論理リンクを、予備のデータリンクレイヤ処理装置
に切り替えた後にスイッチを切り替えて、予備のデータ
リンクレイヤ処理装置の出力を伝送路に接続することに
より、現用および予備のデータリンクレイヤ処理装置を
切り替えることを特徴とする。
【０００９】
【００１０】さらに、現用のデータリンクレイヤ処理装
置が、論理リンク対応の動作停止中にＲＮＲを送出する
機能と、制御装置からの指示で、ＲＮＲの送出を停止す
る機能とを備え、予備のデータリンクレイヤ処理装置
が、動作開始する時にＲＮＲ送出状態で動作開始する機
能と、制御装置からの指示で、ＲＮＲ送出状態から通常
の動作状態に変更する機能とを備え、現用のデータリン
クレイヤ処理装置から予備のデータリンクレイヤ処理装
置への切替時に、論理リンク対応にＲＮＲを送出状態で
予備のデータリンクレイヤ処理装置に対してデータリン
クのレイヤ２の状態および送受信のシーケンス番号を書
き込み、ＲＮＲ送出状態として現用のデータリンクレイ
ヤ処理装置のＲＮＲ送出を停止し、予備のデータリンク
処理装置を通常の動作状態に設定することにより、論理
リンク対応にＲＮＲ送出状態で切替を行うことを特徴と
する、請求項２に記載のデータリンクレイヤ処理装置の
切替方式。
【００１１】またさらに、制御装置からの指示により、
データリンクレイヤ処理装置が処理する全部の論理リン
クに対してＲＲを送出する機能を備え、スイッチ切替後
に、全論理リンクに対してＲＲ信号を送出するのが好ま
しい。
【００１２】また、現用および予備のデータリンクレイ
ヤ処理装置の二つのデータリンクレイヤ処理装置から送
出する信号をフレーム多重する多重装置を備え、現用の
データリンクレイヤ処理装置の送出信号と、予備のデー
タリンクレイヤ処理装置の送出信号とをフレーム多重し
て、多重装置の出力を伝送路に送出することにより、現
用のデータリンクレイヤ処理装置の迂回データ受信回路
を使用しないのが好ましい。
【００１３】さらに、多重装置が、論理リンクのアドレ
ス対応に現用のデータリンクレイヤ処理装置の送出信号
と、予備のデータリンクレイヤ処理装置の送出信号とを
選択する機能と、制御装置から論理リンク対応の接続情
報を設定する機能とを備え、現用および予備のデータリ
ンクレイヤ処理装置の切替時に、現用のデータリンクレ
イヤ処理装置からＲＮＲを送出した状態で、予備のデー
タリンクレイヤ処理装置を通常の通信状態として設定
し、多重装置の設定により論理リンクの送出データを、
予備のデータリンクレイヤ処理装置に切り替えるのが好
ましい。
【００１４】またさらに、集線装置が、集線装置内の制
御を行う集線装置制御装置の配下に複数の加入者からの
ＤｃｈをＶ５．２で規定されるＬＡＰＶ５に多重し、逆
に、ＬＡＰＶ５の信号を多重分離して、複数の加入者に
分配する機能を持ち、現用および予備のデータリンクレ
イヤ処理装置の冗長構成を持つデータリンクレイヤ処理
装置と、伝送路とデータリンクレイヤ処理装置との間、
および加入者のＤｃｈとデータリンクレイヤ処理装置と
の間に設けられたスイッチと、スイッチを、集線装置制
御装置からの制御により、伝送路とデータリンクレイヤ
処理装置との間の接続の切替、および伝送路からの受信
信号をデータリンクレイヤ処理装置にマルチ接続する機
能と、加入者のＤｃｈとデータリンクレイヤ処理装置と
の間の接続の切替機能と、現用のデータリンクレイヤ処
理装置にスイッチを介して接続された予備のデータリン
クレイヤ処理装置からの送出信号を受信する迂回データ
受信回路と、迂回データ受信回路から受信したデータ
を、データリンクレイヤ処理装置において送出信号にフ
レーム多重して送出する機能と、集線装置制御装置によ
る設定により、データリンクレイヤ処理装置において、
加入者のＤｃｈとＬＡＰＶ５との間のレイヤ２の論理リ
ンク対応の多重動作、および多重分離動作を設定する機
能と、集線装置制御装置により現用のデータリンクレイ
ヤ処理装置と同じ設定を予備のデータリンクレイヤ処理
装置に対して行う機能と、集線装置制御装置からの指示
により、現用のデータリンクレイヤ処理装置と接続され
ている伝送路からの受信信号を、切替先の予備のデータ
リンクレイヤ処理装置とマルチ接続し、切替先の予備の
データリンクレイヤ処理装置からの出力信号を、切替元
の現用のデータリンクレイヤ処理装置の迂回データ受信
回路に接続する機能と、加入者のＤｃｈとデータリンク
レイヤ処理装置との間の接続を、１加入者毎に順次、現
用のデータリンクレイヤ処理装置から予備のデータリン
クレイヤ処理装置に切り替える機能と、予備のデータリ
ンクレイヤ処理装置からの出力を、現用のデータリンク
レイヤ処理装置でフレーム多重して送出する機能とを備
え、現用のデータリンクレイヤ処理装置で処理している
すべてのＤｃｈを、予備のデータリンクレイヤ処理装置
に切り替えた後にスイッチを切り替えて、予備のデタリ
ンクレイヤ処理装置の出力を伝送路に接続することによ
り、現用のデータリンクレイヤ処理装置と予備のデータ
リンクレイヤ処理装置とを切り替えるのが好ましい。
【００１５】また、集線装置が、現用および予備のデー
タリンクレイヤ処理装置に同じデータを設定し、加入者
のＤｃｈとデータリンクレイヤ処理装置との接続と、伝
送路とデータリンクレイヤ処理装置との接続とを同時に
切り替えるのが好ましい。
【００１６】さらに、集線装置が、集線装置制御装置の
制御により、データリンクレイヤ処理装置において、加
入者のＤｃｈに対応して加入者のＤｃｈ上の論理リンク
およびＬＡＰＶ５上の論理リンクにＲＮＲを送出する機
能を備え、現用および予備のデータリンクレイヤ処理装
置においてＲＮＲ送出を設定した後、加入者のＤｃｈの
切替を行い、現用のデータリンクレイヤ処理装置の該当
する論理リンクの多重処理および多重分離処理を停止
し、予備のデータリンクレイヤ処理装置のＲＮＲ送出を
停止し通常の多重処理および多重分離処理を再開するこ
とにより、論理リンク対応にＲＮＲ送出状態で切替を行
うのが好ましい。
【００１７】またさらに、集線装置が、集線装置制御装
置の制御により、データリンクレイヤ処理装置におい
て、全加入者のＤｃｈに対応する論理リンクおよび全Ｌ
ＡＰＶ５上の論理リンクにＲＮＲを送出する機能を備
え、現用および予備のデータリンクレイヤ処理装置にお
いて、全論理リンクにＲＮＲ送出を設定した後、スイッ
チの切替を行い、予備のデータリンクレイヤ処理装置の
全論理リンクのＲＮＲ送出を停止し通常の多重処理およ
び多重分離処理を再開することにより、ＲＮＲ送出状態
で切替を行うのが好ましい。
【００１８】また、ＰＨＩを持つ交換装置のＤｃｈパケ
ット処理で、交換装置の制御を行う制御装置の配下に複
数の加入者のＤｃｈを、ＰＨＩで規定されるＢｄチャネ
ルに多重し、逆に、Ｂｄチャネルの信号を多重分離して
加入者に分配する機能を持つデータリンクレイヤ処理装
置を備え、データリンクレイヤ処理装置が現用および予
備のデータリンクレイヤ処理装置を配備する冗長構成を
持つ交換装置において、ＰＨＩとデータリンクレイヤ処
理装置との間、および加入者のＤｃｈとデータリンクレ
イヤ処理装置との間に設けられたスイッチと、スイッチ
を制御装置からの制御により、ＰＨＩとデータリンクレ
イヤ処理装置との間の接続の切替、およびＰＨＩからの
受信信号を複数のデータリンクレイヤ処理装置にマルチ
接続する機能と、加入者のＤｃｈとデータリンクレイヤ
処理装置との間の接続を切り替える機能と、現用のデー
タリンクレイヤ処理装置にスイッチを介して接続された
予備のデータリンクレイヤ処理装置からの送出信号を受
信する迂回データ受信回路と、迂回データ受信回路から
受信したデータを、データリンクレイヤー処理装置にお
いて送出信号にフレーム多重して送出する機能と、制御
装置から設定により、データリンクレイヤ処理装置にお
いて、加入者のＤｃｈとＰＨＩとの間のレイヤ２の論理
リンク対応の多重動作および多重分離動作を設定する機
能と、制御装置より現用のデータリンクレイヤ処理装置
と同じ設定を予備のデータリンクレイヤ処理装置に対し
て行う機能と、制御装置からの指示により、現用のデー
タリンクレイヤ処理装置と接続されているＰＨＩからの
受信信号を、切替先の予備のデータリンクレイヤ処理装
置とマルチ接続し、切替先の予備のデータリンクレイヤ
処理装置からの出力信号を切替元の現用のデータリンク
レイヤ処理装置の迂回データ受信回路に接続し、加入者
のＤｃｈとデータリンクレイヤ処理装置との間の接続
を、１加入者毎に順次、現用のデータリンクレイヤ処理
装置から予備のデータリンクレイヤ処理装置に切り替
え、予備のデータリンクレイヤ処理装置からの出力を現
用のデータリンクレイヤ処理装置でフレーム多重して送
出する機能とを備え、現用のデータリンクレイヤ処理装
置で処理しているすべてのＤｃｈを、予備のデータリン
クレイヤ処理装置に切り替えた後にスイッチを切り替え
て、予備のデータリンクレイヤ処理装置の出力をＰＨＩ
に接続することで、現用のデータリンクレイヤ処理装置
と予備のデータリンクレイヤ処理装置とを切り替えるの
が好ましい。
【００１９】さらに、インタフェースが、Ｖ５．１およ
びＶ５．２で規定されるのが好ましい。
【００２０】本発明のデータリンクレイヤ処理装置の切
替方式は、特に、現用と予備のデータリンクレイヤ処理
装置へ伝送路からの入力をマルチ接続し、現用と予備の
データリンクレイヤ処理装置の出力を現用のデータリン
クレイヤ処理装置で多重して伝送路に出力し、データリ
ンクレイヤ処理装置で処理している論理リンクを１リン
クずつ予備に移した後、最後に伝送路との接続を切り替
えることで、対向装置に影響を与えずにデータリンクレ
イヤ処理装置を切り替える。
【００２１】より具体的には、交換装置（ＬＥ）におい
て、伝送路とデータリンクレイヤ処理装置間にスイッチ
を持ち、スイッチを制御装置からの制御により伝送路と
データリンクレイヤ処理装置間の接続の切替および伝送
路からの受信信号を複数のデータリンクレイヤ処理装置
にマルチ接続する機能を持ち、データリンクレイヤ処理
装置に予備装置からの送出信号を受信する迂回データ受
信回路を持ち、迂回データ受信回路から受信したデータ
をデータリンクレイヤ処理装置において送出信号にフレ
ーム多重して送出する機能を持ち、制御装置からの指示
によりデータリンクレイヤ処理装置においてレイヤ２の
論理リンク対応に動作を停止する機能と、動作停止状態
の論理リンクのデータリンクのレイヤ２の状態および送
受信のシーケンス番号をデータリンクレイヤ処理装置か
ら読み出す機能とを持ち、データリンクレイヤ処理装置
に対してデータリンクのレイヤ２の状態および送受信の
シーケンス番号を書き込む機能と、動作停止中のデータ
リンクレイヤ処理装置を書き込まれているデータリンク
のレイヤ２の状態および送受信のシーケンス番号で論理
リンク対応に通信中の状態として動作開始する機能とを
有する。
【００２２】また、論理リンクの動作停止中にＲＮＲを
送出することも他の特徴である。具体的には、データリ
ンクレイヤ処理装置において論理リンク対応の動作停止
中にＲＮＲを送出する機能と、制御装置よりの指示でＲ
ＮＲの送出を停止する機能とを持ち、データリンクレイ
ヤ処理装置において動作開始する時に、ＲＮＲ送出状態
で動作開始する機能と制御装置からの指示でＲＮＲ送出
状態から通常の動作状態に変更する機能とを有する。
【００２３】また、データリンクレイヤ処理装置が処理
する全部の論理リンクにＲＲ信号を送出することも他の
特徴である。具体的には、制御装置よりの指示によりデ
ータリンクレイヤ処理装置が処理する全部の論理リンク
に対してＲＲを送出する機能を有する。
【００２４】また、２つのデータリンクレイヤ処理装置
からの出力を多重する多重装置を備えた構成を取ること
ができることも他の特徴である。具体的には、２つのデ
ータリンクレイヤ処理装置から送出する信号をフレーム
多重する多重装置を有する。
【００２５】また、２つのデータリンクレイヤ処理装置
からの出力を多重する多重装置において論理リンク毎に
多重状態を切り替える機能を備えた構成を取ることがで
きることも他の特徴である。具体的には、多重装置に論
理リンクのアドレス対応に現用装置の送出信号と予備装
置の送出信号とを選択する機能と、多重装置に制御装置
より論理リンク対応の接続情報を設定する機能とを有す
る。
【００２６】より具体的には、交換装置（ＬＥ）におい
て、伝送路とデータリンクレイヤ処理装置間にスイッチ
を持ち、スイッチを制御装置からの制御により伝送路と
データリンクレイヤ処理装置間の接続の切替および伝送
路からの受信信号を複数のデータリンクレイヤ処理装置
にマルチ接続する機能を持ち、データリンクレイヤ処理
装置に予備装置からの送出信号を受信する迂回データ受
信回路を持ち、迂回データ受信回路から受信したデータ
をデータリンクレイヤ処理装置において送出信号にフレ
ーム多重して送出する機能を持ち、制御装置からの指示
によりデータリンクレイヤ処理装置においてレイヤ２の
論理リンク対応に動作を停止する機能と、動作停止状態
の論理リンクのデータリンクのレイヤ２の状態および送
受信のシーケンス番号をデータリンクレイヤ処理装置か
ら読み出す機能とを持ち、データリンクレイヤ処理装置
に対してデータリンクのレイヤ２の状態および送受信の
シーケンス番号を書き込む機能と、動作停止中のデータ
リンクレイヤ処理装置を書き込まれているデータリンク
のレイヤ２の状態および送受信のシーケンス番号で論理
リンク対応に通信中の状態として動作開始する機能とを
有する。
【００２７】また、論理リンクの動作停止中にＲＮＲを
送出することも他の特徴である。具体的には、データリ
ンクレイヤ処理装置において論理リンク対応の動作停止
中にＲＮＲを送出する機能と、制御装置よりの指示でＲ
ＮＲの送出を停止する機能とを持ち、データリンクレイ
ヤ処理装置において動作開始する時に、ＲＮＲ送出状態
で動作開始する機能と制御装置からの指示でＲＮＲ送出
状態から通常の動作状態に変更する機能とを有する。
【００２８】また、データリンクレイヤ処理装置が処理
する全部の論理リンクにＲＲ信号を送出することも他の
特徴である。具体的には、制御装置よりの指示によりデ
ータリンクレイヤ処理装置が処理する全部の論理リンク
に対してＲＲを送出する機能を有する。
【００２９】また、２つのデータリンクレイヤ処理装置
からの出力を多重する多重装置を備えた構成を取ること
ができることも他の特徴である。具体的には、２つのデ
ータリンクレイヤ処理装置から送出する信号をフレーム
多重する多重装置を有する。
【００３０】また、２つのデータリンクレイヤ処理装置
からの出力を多重する多重装置において論理リンク毎に
多重状態を切り替える機能を備えた構成を取ることがで
きることも他の特徴である。具体的には、多重装置に論
理リンクのアドレス対応に現用装置の送出信号と予備装
置の送出信号とを選択する機能と、多重装置に制御装置
より論理リンク対応の接続情報を設定する機能とを有す
る。
【００３１】また、集線装置（ＡＮ）において、伝送路
とデータリンクレイヤ処理装置間にスイッチを持ち、加
入者とデータリンクレイヤ処理装置との間にスイッチを
持ち、スイッチをＡＮ制御装置からの制御により、伝送
路とデータリンクレイヤ処理装置との間の接続の切替、
および伝送路からの受信信号を複数のデータリンクレイ
ヤ処理装置にマルチ接続する機能を持ち、加入者とデー
タリンクレイヤ処理装置との間の接続の切替機能を持
ち、データリンクレイヤ処理装置に予備装置からの送出
信号を受信する迂回データ受信回路を持ち、迂回データ
受信回路から受信したデータをデータリンクレイヤ処理
装置において送出信号にフレーム多重して送出する機能
を持ち、ＡＮ制御装置からデータリンクレイヤ処理装置
において加入者のＤｃｈとＬＡＰＶ５間のレイヤ２の論
理リンク対応の多重動作および多重分離動作を設定する
機能を有する。
【００３２】また、ＡＮにおいてデータリンクレイヤ処
理装置を切り替える場合に、加入者側およびＬＥ側にＲ
ＮＲを送出することも他の特徴である。具体的には、Ａ
Ｎ制御装置よりの制御によりデータリンクレイヤ処理装
置において加入者のＤｃｈに対応して加入者側のＤｃｈ
上の論理リンクおよびＬＡＰＶ５上の論理リンクにＲＮ
Ｒを送出する機能を有する。
【００３３】また、ＡＮ制御装置による制御によりデー
タリンクレイヤ処理装置において全加入者のＤｃｈおよ
び全ＬＡＰＶ５上の論理リンクにＲＮＲを送出すること
も他の特徴である。具体的には、ＡＮ制御装置からの制
御でデータリンクレイヤ処理装置において全論理リンク
にＲＮＲ送出を行う機能を有する。
【００３４】また、ＰＨＩとデータリンクレイヤ処理装
置との間のスイッチにスイッチを持ち、スイッチを制御
装置からの制御によりＰＨＩとデータリンクレイヤ処理
装置との間の接続の切替、およびＰＨＩからの受信信号
を複数のデータリンクレイヤ処理装置を持ち、データリ
ンクレイヤ処理装置に予備装置からの送出信号を受信す
る迂回データ受信回路を持ち、迂回データ受信回路から
受信したデータをデータリンクレイヤ処理装置において
送出信号にフレーム多重して送出する機能を持ち、制御
装置から設定によりデータリンクレイヤ処理装置におい
て加入者のＤｃｈとＰＨＩとの間のレイヤ２の論理リン
ク対応の多重動作および多重分離動作を設定する機能を
有する。
【００３５】また、現用のデータリンクレイヤ処理装置
と接続されている伝送路よりの受信信号を切替先の予備
のデータリンクレイヤ処理装置とマルチ接続し、切替先
の予備のデータリンクレイヤ処理装置からの出力信号を
切替元の現用のデータリンクレイヤ処理装置の迂回デー
タ受信回路に接続し、現用のデータリンクレイヤ処理装
置で処理しているレイヤ２の論理リンクを論理リンク単
位に動作停止し、データリンクのレイヤ２の状態および
送受信のシーケンス番号を読み出し、予備のデータリン
クレイヤ処理装置に対してデータリンクのレイヤ２の状
態および送受信のシーケンス番号を書き込み、レイヤ２
の論理リンクの動作を開始し、予備のデータリンクレイ
ヤ処理装置からの出力を現用のデータリンクレイヤ処理
装置でフレーム多重して送出し、上記手順により現用の
データリンクレイヤ処理装置で処理しているすべての論
理リンクを予備のデータリンクレイヤ処理装置に切り替
えた後にスイッチを切り替えて予備のデータリンクレイ
ヤ処理装置の出力を伝送路に接続する。このため、１本
の物理リンク上に多数の論理リンクを多重している場合
でも、切り替えている間、迂回回路を通して迂回し送出
を続けることで論理リンク対応に現用装置から予備装置
に切り替えを行うことができる。
【００３６】また、上記手順において、現用のデータリ
ンクレイヤ処理装置において論理リンク対応の動作停止
中にＲＮＲを送出し、予備のデータリンクレイヤ処理装
置において動作開始する時にＲＮＲ送出状態で動作開始
し、現用から予備への切替時に論理リンク対応にＲＮＲ
を送出状態で予備のデータリンクレイヤ処理装置に対し
てデータリンクのレイヤ２の状態および送受信のシーケ
ンス番号を書き込み、ＲＮＲ送出状態として、現用装置
のＲＮＲ送出を停止し、予備装置を通常の動作状態に設
定する事で論理リンク対応にＲＮＲ送出状態で切替を行
う。このため、ＲＮＲにより通信が制限され、切替後、
ＲＮＲ送出から通常状態にするため、上位レイヤ（レイ
ヤ３以上）から見た場合の通信停止時間が短縮できる。
【００３７】また、上記手順において、制御装置よりの
指示により、切替手順の最後（スイッチ切替後）に全論
理リンクに対してＲＲ信号を送出する。このため、スイ
ッチ切替時に転送中のメッセージが紛失しても、送出さ
れたＲＲ信号により、端末のレイヤ２は紛失を検出し再
送を要求することで、短期間で再送が完了し、通常の動
作状態に復旧できる。
【００３８】上記の手段において２つのデータリンクレ
イヤ処理装置から送出する信号をフレーム多重する多重
装置を別に備え、現用のデータリンクレイヤ処理装置の
送出信号と、予備のデータリンクレイヤ処理装置の送出
信号とを多重装置でフレーム多重して伝送路に送出す
る。このため、データリンクレイヤ処理装置の迂回デー
タ受信回路が不用となり複数の装置で共通に多重装置を
使用できる。
【００３９】上記の多重装置を使用した手段において、
多重装置の論理リンクのアドレス対応に現用のデータリ
ンクレイヤ処理装置の送出信号と予備のデータリンクレ
イヤ処理装置の送出信号とを選択する機能と使用して、
現用と予備との切替時に現用のデータリンクレイヤ処理
装置からＲＮＲを送出した状態で予備のデータリンクレ
イヤ処理装置を通常の通信状態として設定し、この多重
装置の設定により論理リンクの送出データを予備に切り
替える。このため、現用装置には動作停止（ＲＮＲ送出
含む）予備装置は動作開始のみを実現すれば良いため処
理を簡単にできる。
【００４０】また、ＡＮにおいて、ＡＮ制御装置より現
用のデータリンクレイヤ処理装置と同じ設定を予備のデ
ータリンクレイヤ処理装置に対して行い、ＡＮ制御装置
からの指示により、現用のデータリンクレイヤ処理装置
と接続されている伝送路よりの受信信号を切替先の予備
のデータリンクレイヤ処理装置とマルチ接続し、切替先
の予備のデータリンクレイヤ処理装置からの出力信号を
切替元の現用のデータリンクレイヤ処理装置の迂回デー
タ受信回路に接続し、加入者側のＤｃｈとデータリンク
レイヤ処理装置との間の接続を１加入者毎に順次現用装
置から予備装置に切り替え、予備のデータリンクレイヤ
処理装置からの出力を現用のデータリンクレイヤ処理装
置でフレーム多重して送出し、上記手順により現用のデ
ータリンクレイヤ処理装置で処理しているすべてのＤｃ
ｈを予備のデータリンクレイヤ処理装置に切替た後にス
イッチを切替て、予備のデータリンクレイヤ処理装置の
出力を伝送路に接続する。このため多数の加入者のＤｃ
ｈを多重しているＬＡＰＶ５リンクを現用から予備に切
り替える場合でも１加入者毎の切替が可能で加入者のサ
ービス停止を最小に押さえられる。
【００４１】さらに、上記のＡＮの手段において、現用
のデータリンクレイヤ処理装置と予備のデータリンクレ
イヤ処理装置とに、同じデータを設定し、加入者のＤｃ
ｈとデータリンクレイヤ処理装置との接続および伝送路
とデータリンクレイヤ処理装置との接続を同時に切り替
える。ＡＮの加入者Ｄｃｈに対する機能は、多重および
多重分離処理のみのため、多数の加入者においてレイヤ
２の再送発生は有るが、サービスに影響を与えること無
しに短時間で切替できる。
【００４２】また、上記のＡＮにおいて、１加入者ずつ
切り替える手段において、ＡＮ制御装置の制御により、
現用および予備のデータリンクレイヤ処理装置において
ＲＮＲ送出を設定した後、加入者のＤｃｈの切替を行
い、現用のデータリンクレイヤ処理装置の該当する論理
リンクの多重処理および多重分離処理を停止し、予備の
データリンクレイヤ処理装置のＲＮＲ送出を停止し通常
の多重処理および多重分離処理を再開することで論理リ
ンク対応にＲＮＲ送出状態で切替する。このため、加入
者および交換装置（ＬＥ）に対して通信を制限した状態
で切替することができるので、短時間で加入者と交換装
置（ＬＥ）との間の状態を正常にできる。
【００４３】さらに、上記のＡＮで一斉に通話路を切替
する手順において、ＡＮ制御装置よりの制御により、現
用および予備のデータリンクレイヤ処理装置において全
論理リンクにＲＮＲ送出を設定した後、スイッチの切替
を行い、予備のデータリンクレイヤ処理装置の全論理リ
ンクのＲＮＲ送出を停止し通常の多重処理および多重分
離処理を再開する事でＲＮＲ送出状態で切替する。この
ため、加入者と交換装置（ＬＥ）との間が通信制限され
た状態で一斉に切替が行われるため、短時間で切替が可
能でかつ短時間で通常の動作状態に復帰する。
【００４４】以上のように、ＰＨＩにおいて、制御装置
より現用のデータリンクレイヤ処理装置と同じ設定を予
備のデータリンクレイヤ処理装置に対して行い、制御装
置からの指示により、現用のデータリンクレイヤ処理装
置と接続されているＰＨＩよりの受信信号を、切替先の
予備のデータリンクレイヤ処理装置とマルチ接続し、切
替先の予備のデータリンク，レイヤ処理装置からの出力
信号を、切替元の現用のデータリンクレイヤ処理装置の
迂回データ受信回路に接続し、加入者側のＤｃｈとデー
タリンクレイヤ処理装置との間の接続を、１加入者毎に
順次現用装置から予備装置に切り替え、予備のデータリ
ンクレイヤ処理装置からの出力を現用のデータリンクレ
イヤ処理装置でフレーム多重して送出し、上記手順によ
り現用のデータリンクレイヤ処理装置で処理しているす
べてのＤｃｈを、予備のデータリンクレイヤ処理装置に
切替た後にスイッチを切り替えて予備のデータリンクレ
イヤ処理装置の出力をＰＨＩに接続することで、現用お
よび予備のデータリンクレイヤ処理装置とを切り替え
る。このため、複数加入者を多重したＰＨＩインタフェ
ースの切替が可能になる。加入者側がＬＡＰＶ５の多重
インタフェースの場合も前述の切替手段と組み合わせて
使用することが可能である。
【００４５】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して詳細に説明する。
【００４６】図１は、本発明のデータリンクレイヤ処理
装置の切替方式の実施例の構成を示すブロック図であ
る。図１に示す交換装置（ＬＥ）１および集線装置（Ａ
Ｎ）２は、データリンクレイヤの処理に関係する部分の
みを記述したものである。
【００４７】まず、交換装置（ＬＥ）１について説明す
る。この方式によると、交換装置（ＬＥ）１は、伝送路
５からの受信信号を、第１のデータリンクレイヤ処理装
置１４および第２のデータリンクレイヤ処理装置１５に
接続する第１のスイッチ１３を有している。逆に、第１
のデータリンクレイヤ処理装置１４および第２のデータ
リンクレイヤ処理装置１５の伝送路５方向への出力は、
第１のスイッチ１３を介して伝送路５に接続される。第
１のスイッチ１３は、入力信号を複数の装置に接続する
マルチ接続の機能を持つ。一般にシーケンシャル書き込
みランダム読み出しの時分割スイッチで実現できる。第
１のスイッチ１３は、交換装置（ＬＥ）１全体の制御を
行う制御装置１１により制御される。また、パケットハ
ンドラインタフェース（ＰＨＩ）４からの受信信号を、
第１のデータリンクレイヤ処理装置１４および第２のデ
ータリンクレイヤ処理装置１５に接続する第２のスイッ
チ１２を有している。この第２のスイッチ１２も第１の
スイッチ１３と同様の機能を持つ。逆に、第１のデータ
リンクレイヤ処理装置１４および第２のデータリンクレ
イヤ処理装置１５のＰＨＩ４方向への出力は、第２のス
イッチ１２を介してＰＨＩ４に接続される。第２のスイ
ッチ１２は、入力信号を複数の装置に接続するマルチ接
続の機能を持つ。第２のスイッチ１２は、交換装置（Ｌ
Ｅ）１全体の制御を行う制御装置１１により制御され
る。伝送路５より受信する信号は、第１のスイッチ１３
から通話路３０を経由して、第１のデータリンクレイヤ
処理装置１４および第２のデータリンクレイヤ処理装置
１５でレイヤ２の終端を行い、上位レイヤの信号は制御
装置１１に転送される。逆に、制御装置１１より送出さ
れる上位レイヤの信号は、第１のデータリンクレイヤ処
理装置１４および第２のデータリンクレイヤ処理装置１
５にてレイヤ２の処理を行い、通話路３０および第１の
スイッチ１３を経由して伝送路５に送出される。ＰＨＩ
４より受信する信号は、第２のスイッチ１２から通話路
３１を経由して、第１のデータリンクレイヤ処理装置１
４および第２のデータリンクレイヤ処理装置１５でレイ
ヤ２の終端を行い、上位レイヤの信号は制御装置１１に
転送される。逆に、制御装置１１より送出される上位レ
イヤの信号は、第１のデータリンクレイヤ処理装置１４
および第２のデータリンクレイヤ処理装置１５にてレイ
ヤ２の処理を行い、通話路３１および第２のスイッチ１
２を経由してＰＨＩ４に送出される。データ転送フェー
スのＤｃｈパケット信号は、伝送路５から第１のスイッ
チ１３および通話路３０を介して、第１のデータリンク
レイヤ処理装置１４および第２のデータリンクレイヤ処
理装置１５に入力され、制御装置１１からの設定情報に
合わせてＰＨＩ４に中継される。逆に、ＰＨＩ４から第
２のスイッチ１２および通話路３１を介して、第１のデ
ータリンクレイヤ処理装置１４および第２のデータリン
クレイヤ処理装置１５に入力され、制御装置１１からの
設定情報に合わせて伝送路５に中継される。制御装置１
１からの制御および制御装置１１へのデータ転送は、バ
ス１８を介して行われる。
【００４８】次に、集線装置（ＡＮ）２について説明す
る。集線装置（ＡＮ）２は、伝送路５からの受信信号
を、第３のデータリンクレイヤ処理装置２４および第４
のデータリンクレイヤ処理装置２５に接続する第３のス
イッチ２２を有している。逆に、第３のデータリンクレ
イヤ処理装置２４および第４のデータリンクレイヤ処理
装置２５の伝送路５方向への出力は、第３のスイッチ２
２を介して伝送路５に接続される。第３のスイッチ２２
は、第１の時間スイッチ１３と同様な機能を持つ。第３
のスイッチ２２は、集線装置（ＡＮ）２全体の制御を行
うＡＮ制御装置２１により制御される。加入者３からの
受信信号を第３のデータリンクレイヤ処理装置２４およ
び第４のデータリンクレイヤ処理装置２５に接続する第
４のスイッチ２３を有している。逆に、第３のデータリ
ンクレイヤ処理装置２４および第４のデータリンクレイ
ヤ処理装置２５の加入者３方向への出力は、第４のスイ
ッチ２３を介して加入者３に接続される。第４のスイッ
チ２３は、第１の時間スイッチ１３と同様な機能を持
つ。第４のスイッチ２３は、集線装置（ＡＮ）２全体の
制御を行うＡＮ制御装置２１により制御される。伝送路
５より受信しＡＮ制御装置２１に転送する信号は、第３
のスイッチ２２から通話路２９を経由して、第３のデー
タリンクレイヤ処理装置２４および第４のデータリンク
レイヤ処理装置２５でレイヤ２の終端を行い、上位レイ
ヤの信号はＡＮ制御装置２１に転送される。逆に、ＡＮ
制御装置２１より送出される上位レイヤの信号は、第３
のデータリンクレイヤ処理装置２４および第４のデータ
リンクレイヤ処理装置２５にてレイヤ２の処理を行い、
通話路２９および第３のスイッチ２２を経由して伝送路
５に送出される。加入者３と交換装置（ＬＥ）１との間
のＤｃｈ信号は、集線装置（ＡＮ）２でフレームリレー
により結ばれる。加入者３より受信する信号は、第４の
スイッチ２３から通話路２７を経由して第３のデータリ
ンクレイヤ処理装置２４および通話路２８を経由して、
第４のデータリンクレイヤ処理装置２５に接続され、Ａ
Ｎ制御装置２１からの設定によりフレームリレーされ、
通話路２９および第３のスイッチ２２を介して転送され
る。伝送路５より受信するＤｃｈ信号は、第３のスイッ
チ２２および通話路２９を経由して第３のデータリンク
レイヤ処理装置２４および第４のデータリンクレイヤ処
理装置２５に接続され、ＡＮ制御装置２１からの設定に
よりフレームリレーされ、通話路２７，通話路２８およ
び第４のスイッチ２３を経由して加入者３に送出され
る。ＡＮ制御装置２１からの制御およびＡＮ制御装置２
１へのデータ転送は、バス２８を介して行われる。
【００４９】図３は、本発明の実施例における第１およ
び第２のデータリンクレイヤ処理装置１４および１５の
構成例を示すブロック図である。この図を参照して、第
１および第２のデータリンクレイヤ処理装置１４および
１５の詳細な構成について説明する。第１および第２の
データリンクレイヤ処理装置は、同一構成のため、第１
のデータリンクレイヤ処理装置１４を例にとり説明す
る。第１のデータリンクレイヤ処理装置１４は、プロセ
ッサ１４１，メモリ１４２，ＨＤＬＣ回路１４４，１４
５，制御装置インタフェース１４３から構成される。プ
ロセッサ１４１は、データリンクレイヤ処理装置内の制
御を行うプロセッサであり、制御装置１１との通信と、
ＬＡＰＶ５のレイヤ２処理と、ＬＡＰＶ５のマッピング
ファンクションと、加入者Ｄｃｈのレイヤ２処理と、Ｐ
ＨＩのＤｃｈレイヤ２処理と、Ｄｃｈパケット信号のフ
レームリレー処理とを行う。メモリ１４２は、プロッセ
ッサ１４１が動作するためのプログラムに、ＤｃｈやＬ
ＡＰＶ５の信号を一時的に記憶するバッファに、Ｄｃｈ
やＬＡＰＶ５の論理リンクの状態を記憶するワークエリ
アに使用される。ＨＤＬＣ回路１４４および１４５は、
公知のＨＤＬＣ機能のうち、フラグ生成，フラグ検出，
０挿入，０削除，誤検出（ＣＲＣ付加，ＣＲＣチェッ
ク）機能を行う回路である。制御装置インタフェース１
４３は、制御装置１１とのインタフェースを行うための
回路であり、例えば、プロセッサ１４１と制御装置との
両方から読み書きできるデュアルポートメモリなどによ
り構成できる。図３において、データリンクレイヤ処理
装置１４は、伝送路側に３個およびＰＨＩ側に２個のＨ
ＤＬＣ回路を有する構成を例として記述しているが、Ｈ
ＤＬＣ回路の数は任意の構成が可能である（伝送路側に
３２回路、ＰＨＩ側に８回路、等）。通話路３０３に接
続されるＨＤＬＣ回路を伝送路側のデータリンクの迂回
データ受信回路として、通話路３１２に接続されるＨＤ
ＬＣ回路をＰＨＩ側のデータリンクの迂回データ受信回
路として使用する。（特定のＨＤＬＣ回路を使用する構
成を例として記述しているが、プログラムにより任意の
回路が使用できる）。
【００５０】図２は、本発明の実施例における第３およ
び第４のデータリンクレイヤ処理装置２４および２５の
構成例を示すブロック図である。この図を参照して、第
３および第４のデータリンクレイヤ処理装置２４および
２５の詳細な構成について説明する。第３および第４の
データリンクレイヤ処理装置は、同一構成のため、以下
は第３のデータリンクレイヤ処理装置２４を例にとり説
明する。図２において、第３のデータリンクレイヤ処理
装置２４は、プロセッサ２４１，メモリ２４２，ＨＤＬ
Ｃ回路２４４，２４５，制御装置インタフェース２４３
から構成される。プロセッサ２４１は、データリンクレ
イヤ処理装置内の制御を行うプロセッサであり、ＡＮ制
御装置２１との通信と、ＬＡＰＶ５のレイヤ２処理と、
ＬＡＰＶ５のマッピンクファンクションと、Ｄｃｈ信号
のフレームリレー処理とを行う。メモリ２４２は、プロ
セッサ２４１が動作するためのプログラムであり、Ｄｃ
ｈやＬＡＰＶ５の信号を一時的に記憶するバッファ，Ｄ
ｃｈの接続情報やＬＡＰＶ５の論理リンクの状態を記憶
するワークエリアに使用される。ＨＤＬＣ回路２４４お
よび２４５は、公知のＨＤＬＣ機能のうち、フラグ生
成，フラグ検出，０挿入，０削除，誤検出（ＣＲＣ付
加，ＣＲＣチェック）機能を行う回路である。制御装置
インタフェース２４３は、ＡＮ制御装置２１とのインタ
フェースを行うための回路であり、例えば、プロセッサ
２４１とＡＮ制御装置との両方から読み書きできるデュ
アルポートメモリなどにより構成できる。図２において
データリンクレイヤ処理装置２４は、伝送路側に３個お
よび加入者側に３個のＨＤＬＣ回路を有する構成を例と
して記述しているが、ＨＤＬＣ回路の数は任意の構成が
可能である（加入者側１２８回路、ＰＨＩ側８回路、
等）。通話路２９３に接続されるＨＤＬＣ回路を伝送路
側のデータリンクの迂回データ受信回路として使用す
る。ここでは、特定のＨＤＬＣ回路を使用する構成を例
として記述しているが、プログラムにより任意の回路が
使用できる。
【００５１】次に、図５は、本発明の実施例の動作を示
す図である。図１において、交換装置（ＬＥ）１におけ
る切替の説明は、第１のデータリンクレイヤ処理装置１
４を現用装置として、第２のデータリンクレイヤ処理装
置１５を予備装置として、集線装置（ＡＮ）２における
切替の説明は、第３のデータリンクレイヤ処理装置２４
を現用装置として、第４のデータリンクレイヤ処理装置
２５を予備装置として説明する。
【００５２】まず、図５のデータリンクレイヤの階層構
造を参照して、通常動作状態での信号の流れを説明す
る。交換装置（ＬＥ）の制御装置および集線装置（Ａ
Ｎ）のＡＮ制御装置間の通信（アナログ電話の処理やＡ
Ｎの制御のための通信）は、ＬＡＰＶ５−ＤＬを使用し
て通信を行う。ＬＡＰＶ５−ＤＬの信号は、マッピング
ファンクション（Ｍａｐ．Ｐｉｎｇｆｕｎｃｔｉｏｎ）
により物理的な通話路に割り当てられる。交換装置（Ｌ
Ｅ）と集線装置（ＡＮ）間のデータリンクは、６４Ｋｂ
ｉｔ／Ｓの速度の物理的な回線を使用し、多数のデータ
リンクの信号に対してアドレスを付加することによって
多重して通信している。このアドレスは、ＥＦアドレス
と呼ばれる。ここで、交換装置（ＬＥ）の制御装置から
送出する信号は、現用のデータリンクレイヤ処理装置に
送られ、現用のデータリンクレイヤ処理装置のプログラ
ムによりレイヤ２の処理を行い、マッピングファンクシ
ョン，ＬＡＰＶ５−ＥＦ機能を経て、ＨＤＬＣ回路によ
りＨＤＬＣフレームに組立（フラグ付加，０挿入，ＣＲ
Ｃ付加）を行い伝送路に送出される。集線装置（ＡＮ）
では、伝送路より受信した信号を現用のデータリンクレ
イヤ処理装置のＨＤＬＣ回路により元のデータに復元し
（フラグ検出，０除去，ＣＲＣチェック）、ＬＡＰＶ５
−ＥＦ，マッピングファンクションを介してＬＡＰＶ５
−ＤＬに送られる。ＬＡＰＶ５−ＤＬでデータリンクの
レイヤ２終端を行った後、受信したメッセージをデータ
リンクレイヤ処理装置からＡＮ制御装置に送信する。こ
こでＬＡＰＶ５−ＥＦからＬＡＰＶ５−ＤＬまでのレイ
ヤの処理は、データリンクレイヤ処理装置のプロセッサ
が行う。ＡＮ制御装置から交換装置（ＬＥ）の制御装置
への通信も同様に行われる。
【００５３】次に、図５を参照して、ＩＳＤＮ加入者の
Ｄｃｈ信号の流れを説明する。図５に示されるＤｃｈ呼
処理ルートがＤｃｈ信号の流れるルートを示している。
交換装置（ＬＥ）の制御装置より送出する信号は、現用
のデータリンクレイヤ処理装置に送られ、現用のデータ
リンクレイヤ処理装置のプログラムによりＤｃｈレイヤ
２の処理を行い、マッピングファンクション，ＬＡＰＶ
５−ＥＦ機能を経て、ＨＤＬＣ回路によりＨＤＬＣフレ
ームに組立（フラグ付加，０挿入，ＣＲＣ付加）を行い
伝送路に送出される。集線装置（ＡＮ）では、伝送路よ
り受信した信号を現用のデータリンクレイヤ処理装置の
ＨＤＬＣ回路により元のデータに復元し（フラグ検出，
０除去，ＣＲＣチェック）、ＬＡＰＶ５−ＥＦ，マッピ
ングファンクション，ＡＮのフレームリレー機能部（Ａ
Ｎ Ｆｒａｍｅ Ｒｅｌａｙ Ｆｕｎｃｔｉｏｎ）を介
して加入者に対応するＨＤＬＣ回路に送られ、ＨＤＬＣ
回路でＨＤＬＣフレームに組立を行い（フラグ付加，０
挿入，ＣＲＣ付加）、加入者線に送出される。逆に、加
入者よりのＤｃｈ信号は、現用のデータリンクレイヤ処
理装置のＨＤＬＣ回路により元のデータに復元し（フラ
グ検出，０除去，ＣＲＣチェック）、ＡＮのフレームリ
レー機能部（ＡＮ Ｆｒａｍｅ ＲｅｌａｙＦｕｎｃｔ
ｉｏｎ），マッピングファンクション，ＬＡＰＶ５−Ｅ
Ｆを介してＬＡＰＶ５に対応するＨＤＬＣ回路に送ら
れ、ＨＤＬＣ回路でＨＤＬＣフレームに組立を行い（フ
ラグ付加，０挿入，ＣＲＣ付加）、伝送路に送出され
る。交換装置（ＬＥ）では、伝送路より受信した信号を
現用のデータリンクレイヤ処理装置のＨＤＬＣ回路によ
り元のデータに復元し（フラグ検出，０除去，ＣＲＣチ
ェック）、ＬＡＰＶ５−ＥＦ，マッピングファンクショ
ン，Ｄｃｈのレイヤ２終端を行った後、受信したメッセ
ージをデータリンクレイヤ処理装置から交換装置（Ｌ
Ｅ）の制御装置に送信する。Ｄｃｈのレイヤ２終端は、
加入者の端末と交換装置（ＬＥ）のデータリンクレイヤ
処理装置で行われる。ＰＨＩとの接続は、交換装置（Ｌ
Ｅ）の現用のデータリンクレイヤ処理装置で、制御装置
からの設定により、Ｄｃｈパケットのデータをフレーム
リレーすることで行われる。これは、フレームスイッチ
により行っても同様である。ここで、交換装置（ＬＥ）
と集線装置（ＡＮ）と間の通話路上やＰＨＩ上の物理的
なデータリンク上には、多数の加入者のＤｃｈが多重さ
れているため、多数の論理リンクが設定されている。例
えば、１つの物理的な回線上に論理リンク３本を持つ加
入者のＤｃｈを３２回線多重した場合、９６本の論理リ
ンクが存在する。
【００５４】次に、図１，図３を参照して、本発明の実
際の動作について説明する。
【００５５】図１の構成において、上述した通信が正常
に行われている状態で、第１のデータリンクレイヤ処理
装置１４から第２のデータリンクレイヤ処理装置１５に
切替る動作について説明する。ここでは、説明の単純化
のためＰＨＩが存在しない条件で説明する。まず、制御
装置１１がバス１６を介して第１のスイッチ１３を制御
して、伝送路５より受信の信号を第２のデータリンクレ
イヤ処理装置１５に接続する。最初の物理リンクの切替
の場合、伝送路５の物理リンクのうち、図３の第１のデ
ータリンクレイヤ処理装置１４の通話路３０１に接続さ
れている物理リンクを、第２のデータリンクレイヤ処理
装置１５の通話路３０１の受信側に接続する。この状態
で、伝送路５の出力は、現用と予備の両方のデータリン
クレイヤ処理装置に接続されている。次に、制御装置１
１がバス１６を介して第１のスイッチ１３を制御して、
第２のデータリンクレイヤ処理装置１５の図３の通話路
３０１の出力を、第１のデータリンクレイヤ処理装置１
４の図３の通話路３０３の受信側に接続する。通話路３
０３に接続されるＨＤＬＣ回路は、迂回データ受信回路
として使用する。次に、制御装置１１は、第１のデータ
リンクレイヤ処理装置１４に対して、通話路３０１に多
重されている論理リンクの最初の１本に対して動作の停
止を指示する。第１のデータリンクレイヤ処理装置１４
では、停止を指示された論理リンクのデータ送信を停止
するとともに、伝送路からの受信データは破棄する。次
に、制御装置１１は、第１のデータリンクレイヤ処理装
置１４から、停止した論理リンクの状態変数，シーケン
ス番号，応答待ちデータ，末送信データを読み出す。次
に、制御装置１１は読み出した情報を第２のデータリン
クレイヤ処理装置１５に書き込み、論理リンクの動作開
始を指示する。第２のデータリンクレイヤ処理装置１５
は、論理リンクの動作を開始し、伝送路からの受信信号
の内、論理リンクに対応するものの処理を開始するとと
もに、論理リンクのデータ送信を開始する。第２のデー
タリンクレイヤ処理装置１５の通話路３０１の出力は、
第１のスイッチ１３上に設定されている通話路を通って
第１のデータリンクレイヤ処理装置１４の通話路３０３
の受信側に送られる。第１のデータリンクレイヤ処理装
置では、通話路３０３より受信した信号をそのまま、通
話路３０１に送出中の信号にフレーム多重して送出す
る。以後、上記の手順で第１のデータリンクレイヤ処理
装置が通話路３０１に送出中の論理リンクがなくなるま
で、論理リンクの切替を行う。次に、制御装置１１がバ
ス１６を介して第１のスイッチ１３を制御して、第２の
データリンクレイヤ処理装置１５の図３の通話路３０１
の出力を直接伝送路５に接続すると共に、第１のデータ
リンクレイヤ処理装置１４の図３の通話路３０３の受信
側への接続および通話路３０１から伝送路５への接続を
解除する。同様の手順で第１のデータリンクレイヤ処理
装置１４に収容されているリンクを全て切り替える。
【００５６】次に、図１，図２を参照して、本発明の実
際の動作について説明する。
【００５７】図１に示す、集線装置（ＡＮ）２のＬＡＰ
Ｖ５−ＤＬについては、上記の交換装置（ＬＥ）と同様
に切替できるため、ここでは、Ｄｃｈ信号の処理につい
てのみ記述する。また、多数の加入者のＤｃｈ信号が伝
送路５上の通話路に多重されている場合について説明す
る。まず、ＡＮ制御装置２１がバス２６を介して第３の
スイッチ２２を制御して、伝送路５より受信の信号を第
４のデータリンクレイヤ処理装置２５に接続する。最初
の物理リンクの切替の場合、伝送路５の物理リンクのう
ち、図２の第３のデータリンクレイヤ処理装置２４の通
話路２９１に接続されている物理リンクを、第４のデー
タリンクレイヤ処理装置２５の通話路２９１の受信側に
接続する。この状態で、伝送路５の出力は、現用と予備
の両方のデータリンクレイヤ処理装置に接続されてい
る。次に、ＡＮ制御装置２１がバス２６を介して第３の
スイッチ２２を制御して、第４のデータリンクレイヤ処
理装置２５の図２の通話路２９１の出力を第３のデータ
リンクレイヤ処理装置２４の図２の通話路２９３の受信
側に接続する。通話路２９３に接続されるＨＤＬＣ回路
は、迂回データ受信回路として使用する。次に、ＡＮ制
御装置２１は、第３のデータリンクレイヤ処理装置２４
から、図２の通話路２９１を使用している加入者に対応
するＤｃｈとＬＡＰＶ５の間のフレームリレーの多重お
よび多重分離情報を読み出し、第４のデータリンクレイ
ヤ処理装置２５に設定する。次に、ＡＮ制御装置２１が
バス２６を介して第４のスイッチ２３を制御して、第３
のデータリンクレイヤ処理装置２４の図２の通話路２９
１を使用している加入者を１加入者毎に第４のデータリ
ンクレイヤ処理装置２５に切り替え、第４のデータリン
クレイヤ処理装置２５の図２の通話路２９１の出力を第
３のデータリンクレイヤ処理装置２４の図２の通話路２
９３に接続される迂回データ受信回路で受信し、通話路
２９１への送出信号とフレーム多重して送出する。通話
路２９１を使用している加入者を全て切替完了した時点
で、ＡＮ制御装置２１がバス２６を介して第３のスイッ
チ２２を制御して、第３のデータリンクレイヤ処理装置
２４の図２の通話路２９１を第４のデータリンクレイヤ
処理装置２５の図２の通話路２９１に切り替える。同様
の手順により現用のデータリンクレイヤ処理装置で処理
しているすべてのＤｃｈを予備のデータリンクレイヤ処
理装置に切替える。
【００５８】次に図１，図５を参照して、本発明の交換
装置のＰＨＩを切り替える場合の実際の動作について説
明する。
【００５９】まず、図１に示す、交換装置（ＬＥ）のＰ
ＨＩを切り替える場合について、以下に説明する。図１
の構成では、ＰＨＩを収容するデータリンクレイヤ処理
装置を切替る場合、同時にＬＡＰＶ５側の多重インタフ
ェースも切替る必要があるが、説明の単純化のためＰＨ
Ｉ側のみを示す。ＬＡＰＶ５側とＰＨＩ側とを同時に切
替る場合、物理リンクに収容される論理リンクの組み合
わせが異なると、上記の方法のみでは対応できない場合
が存在する。この場合は、迂回データリンクを複数本設
定し、データリンクレイヤ処理装置内の論理リンクを全
て切替た後にスイッチを切替ることで実現できる。制御
装置１１がバス１６を介して第１のデータリンクレイヤ
処理装置１４からＤｃｈとＰＨＩ間のレイヤ２の論理リ
ンク対応の多重動作および多重分離動作の設定内容を読
み出し、第２のデータリンクレイヤ処理装置１５に対し
て同じ設定をする。次に、制御装置１１がバス１６を介
して第２のスイッチ１２を制御して、ＰＨＩ４より受信
の信号を第２のデータリンクレイヤ処理装置１５に接続
する。最初の物理リンクの切替の場合、ＰＨＩ４の物理
リンクのうち、図３の第１のデータリンクレイヤ処理装
置１４の通話路３１１に接続されている物理リンクを第
２のデータリンクレイヤ処理装置１５の通話路３１１の
受信側に接続する。この状態で、ＰＨＩ４の出力は、現
用と予備の両方のデータリンクレイヤ処理装置に接続さ
れている。次に、制御装置１１がパス１８を介して第２
のスイッチ１２を制御して、第２のデータリンクレイヤ
処理装置１５の図３の通話路３１１の出力を、第１のデ
ータリンクレイヤ処理装置１４の図３の通話路３１２の
受信側に接続する。通話路３１２に接続されるＨＤＬＣ
回路は、迂回データ受信回路として使用する。次に、制
御装置１１は、第１のデータリンクレイヤ処理装置１４
に対して、通話路３１１に多重されている論理リンクの
最初の１本に対して動作の停止を指示する。第１のデー
タリンクレイヤ処理装置１４では、停止を指示された論
理リンクのデータ送信を停止するとともに、ＰＨＩ４か
らの受信データを破棄する。次に、制御装置１１は、第
１のデータリンクレイヤ処理装置１４から、停止した論
理リンクの状態変数，シーケンス番号，応答待ちデー
タ，未送信データを読み出す。次に、制御装置１１は読
み出した情報を第２のデータリンクレイヤ処理装置１５
に書き込み、論理リンクの動作開始を指示する。第２の
データリンクレイヤ処理装置１５は、論理リンクの動作
を開始し、伝送路からの受信信号の内、論理リンクに対
応するものの処理を開始するとともに、論理リンクのデ
ータ送信を開始する。第２のデータリンクレイヤ処理装
置１５の通話路３１１の出力は、第１のスイッチ１２上
に設定されている通話路を通って第１のデータリンクレ
イヤ処理装置１４の通話路３１２の受信側に送られる。
第１のデータリンクレイヤ処理装置では、通話路３１２
より受信した信号をそのまま、通話路３１１に送出中の
信号にフレーム多重して送出する。以後、上記の手順で
第１のデータリンクレイヤ処理装置が通話路３１１に送
出中の論理リンクがなくなるまで、論理リンクの切替を
行う。次に、制御装置１１がバス１６を介して第１のス
イッチ１２を制御して第２のデータリンクレイヤ処理装
置１５の図３の通話路３１１の出力を、直接ＰＨＩ５に
接続すると共に、第１のデータリンクレイヤ処理装置１
４の図３の通話路３１２の受信側への接続および通話路
３１１からＰＨＩ４への接続を解除する。同様の手順で
第１のデータリンクレイヤ処理装置１４に収容されてい
るリンクを全て切り替える。
【００６０】次に、本発明の第２の実施例について図１
を参照して説明する。図１の交換装置（ＬＥ）１の構成
において、現用である第１のデータリンクレイヤ処理装
置１４において論理リンク対応の動作停止中にＲＮＲを
送出する機能と、制御装置１１よりの指示でＲＮＲの送
出を停止する機能とを持ち、予備装置である第２のデー
タリンクレイヤ処理装置１５において動作開始する時
に、ＲＮＲ送出状態で動作開始する機能と、制御装置１
１からの指示でＲＮＲ送出状態から通常の動作状態に変
更する機能とを持ち、上記の手段で現用から予備への切
替時に、論理リンク対応にＲＮＲを送出状態で切替を行
うことでデータの再送発生を減らし、切替後の復旧を早
めることができる。
【００６１】次に、本発明の第３の実施例について図１
を参照して説明する。本実施例は、第２の実施例の変形
である。図１の交換装置（ＬＥ）１のデータリンクレイ
ヤ処理装置の切替において、制御装置１１よりの指示に
より第２のデータリンクレイヤ処理装置１５が処理する
全部の論理リンクに対してＲＲを送出する機能を持ち、
切替手順の最後（スイッチ切替後）に全論理リンクに対
してＲＲ信号を送出するにより、通常のシーケンスでは
信号抜けが発生していた場合に検出に時間がかかるが、
ＲＲを送出することで早期に再送がかかり短時間で復旧
できる。
【００６２】図４は、本発明の多重装置を使用した場合
の実施例の構成を示すブロック図である。以下、図４を
参照して本発明の実施例について説明する。
【００６３】まず、本発明の第４の実施例について説明
する。本実施例は、第２の実施例の変形である。図４に
示すように、交換装置（ＬＥ）のデータリンクレイヤ処
理装置の切替において、制御装置４１，第１のデータリ
ンクレイヤ処理装置４７，第２のデータリンクレイヤ処
理装置４８，多重装置４９，第１のスイッチ，第２のス
イッチを持ち、第１および第２のデータリンクレイヤ処
理装置４７および４８から送出する信号を、第１のスイ
ッチにより多重装置４９に接続し、多重装置４９でフレ
ーム多重して伝送路４５に送出することで、データリン
クレイヤ処理装置の迂回データ受信回路を不用とするこ
とができ、特に、データリンクレイヤ処理装置の数が多
い場合、多重装置９を共通で使用でき１台のみで済むこ
とから経済性に優れている。
【００６４】次に、本発明の第５の実施例について説明
する。本実施例は、第２の実施例の変形である。図４の
多重装置４８に論理リンクのアドレス対応に第１のデー
タリンクレイヤ処理装置４７の送出信号と第２のデータ
リンクレイヤ処理装置４８の送出信号とを選択する機能
と、多重装置４８に制御装置１より論理リンク対応の接
続情報を設定する機能とを持ち、現用と予備切替時に、
現用のデータリンクレイヤ処理装置からＲＮＲを送出し
た状態で予備のデータリンクレイヤ処理装置を通常の通
信状態として設定し、多重装置４８の設定により論理リ
ンクの送出データを予備に切替、最後に通話路を切り替
えることで手順を簡単にできる。
【００６５】次に、図１に戻り、本発明の実施例につい
て説明する。
【００６６】まず、本発明の第６の実施例について説明
する。本実施例は、第２の実施例の変形である。図１の
集線装置（ＡＮ）の構成において、現用である第３のデ
ータリンクレイヤ処理装置２４と、予備である第４のデ
ータリンクレイヤ処理装置２５とにＡＮ制御装置２１か
ら同じデータを設定し、加入者と第３のデータリンクレ
イヤ処理装置２４との接続および伝送路５と第３のデー
タリンクレイヤ処理装置２４との接続を、同時に第４の
データリンクレイヤ処能装置に切り替えることで、再送
の発生の可能性は高まるが、処理の単純化および切替の
高速化が図れる。
【００６７】次に、本発明の第７の実施例について説明
する。本実施例は、第２の実施例の変形である。図１の
集線装置（ＡＮ）の構成において、ＡＮ制御装置２１よ
りの制御により第３および第４のデータリンクレイヤ処
理装置２４および２５において、加入者のＤｃｈに対応
して加入者側のＤｃｈ上の論理リンクおよびＬＡＰＶ５
上の論理リンクにＲＮＲを送出する機能を持ち、第１お
よび第２のデータリンクレイヤ処理装置においてＲＮＲ
送出を設定した後、第４のスイッチ２３により加入者の
Ｄｃｈの切替を行い、第１のデータリンクレイヤ処理装
置２４の該当する論理リンクの多重処理および多重分離
処理を停止し、第２のデータリンクレイヤ処理装置のＲ
ＮＲ送出を停止し通常の多重処理および多重分離処理を
再開することで論理リンク対応にＲＮＲ送出状態で切
替、データの再送を防ぐことができる。ただし、一般的
に集線装置は、加入者単位に多重処理を行っており、Ｒ
ＮＲ送出する論理リンクのアドレスを認識していない可
能性がある。この場合、ＲＮＲを設定した加入者からお
よび加入者へのデータを受信した場合に折り返しでＲＮ
Ｒを送出する必要がある。
【００６８】次に、本発明の第８の実施例について説明
する。本実施例も第２の実施例の変形である。図１の集
線装置（ＡＮ）の構成において、ＡＮ制御装置２１より
の制御により第１および第２のデータリンクレイヤ処理
装置２４および２５において全加入者のＤｃｈに対応す
る論理リンクおよび全ＬＡＰＶ５上の論理リンクにＲＮ
Ｒを送出する機能を持ち、第１および第２のデータリン
クレイヤ処理装置２４および２５において全論理リンク
にＲＮＲ送出を設定した後、スイッチの切替を行い、予
備データリンクレイヤ処理装置の全論理リンクのＲＮＲ
送出を停止し通常の多重処理および多重分離処理を再開
する事でＲＮＲ送出状態で切替、切替時間および制御を
単純化することができる。
【００６９】
【発明の効果】本発明のデータリンクレイヤ処理装置の
切替方式では、現用と予備の間でフレームリレーにより
データを迂回しながら切り替えるため、リンク障害が発
生しない。従って、１本の物理リンクに多数の論理リン
クを多重したようなデータリンクを処理するデータリン
クレイヤ処理装置でｎ（現用）＋ｍ（予備）の構成を持
つ装置の切替ができる。これにより、対向している装置
に影響を与えること無く保守ができるようになり、プロ
グラムの更新やバージョンアップが可能になる。
【００７０】また、切替方式が迂回しながら、論理リン
ク単位に切り替えていくため、１度に大量のデータコピ
ーが不要であり、システム規模にはよらないので、シス
テム規模によらない切替が可能である。これにより、多
数のリンクを収容する装置が構成できるようになる。
【００７１】さらに、基本が論理リンク単位の切替であ
るため、切替中に通信停止している論理リンクが少なく
輻輳が発生しない。従って、切替によるシステムへの負
担が小さい。これにより、高負荷な運用中であっても切
替して保守することができる。
【図面の簡単な説明】
【図１】本発明のデータリンクレイヤ処理装置切替方式
の実施例の構成を示すブロック図である。
【図２】図１のデータリンクレイヤ処理装置１４の詳細
構成を示すブロック図である。
【図３】図１のデータリンクレイヤ処理装置２４の詳細
構成を示すブロック図である。
【図４】本発明の多重装置を使用した場合の実施例の構
成を示すブロック図である。
【図５】本発明におけるデータリンクレイヤの階層構造
を示すブロック図である。
【符号の説明】
１ 交換装置（ＬＥ） ２ 集線装置（ＡＮ） ３ 加入者 ４ パケットハンドラインタフェース（ＰＨＩ） ５ 伝送路 １１ 制御装置 １２，１３ スイッチ １４，１５ データリンクレイヤ処理装置 １６ バス ２１ ＡＮ制御装置 ２２ スイッチ ２３ スイッチ ２４，２５ データリンクレイヤ処理装置 ２６ バス ２７〜３１ 通話路 ２４１ プロセッサ ２４２ メモリ ２４３ ＡＮ制御装置インタフェース ２４４ ＨＤＬＣ回路 ２４５ ＨＤＬＣ回路 ２７１〜２７３ 通話路 ２９１〜２９３ 通話路 １４１ プロセッサ １４２ メモリ １４３ 制御装置インタフェース １４４ ＨＤＬＣ回路 １４５ ＨＤＬＣ回路 ３０１〜３０３ 通話路 ３１１，３１２ 通話路 ４１ 制御装置 ４２，４３ スイッチ ４４ パケットバンドラインタフェース伝送路 ４５ 伝送路 ４６ バス ４７，４８ データリンクレイヤ処理装置 ４９ 多重装置
フロントページの続き (72)発明者 清水 知義 東京都港区三田一丁目４番28号 日本電 気通信システム株式会社内 (72)発明者 山村 東彦 東京都港区三田一丁目４番28号 日本電 気通信システム株式会社内 (72)発明者 大倉野 勉 宮城県仙台市青葉区一番町一丁目10番23 号 東北日本電気通信システム株式会社 内 (56)参考文献 特開 平７−23108（ＪＰ，Ａ) 特開 昭62−131652（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04M 3/22 H04M 3/00 H04M 7/06

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】一つの物理リンク上に多数の論理リンクを
    多重するインタフェースを収容する交換システム内に配
    備され、加入者側と接続する集線装置と、前記インタフ
    ェースと接続する交換装置と、前記交換装置を制御する
    制御装置と、前記集線装置と前記交換装置とを接続する
    伝送路とを備え、現用および予備のデータリンクレイヤ
    処理装置の冗長構成を持つデータリンクレイヤ処理装置
    を切り替えるデータリンクレイヤ処理装置の切替方式に
    おいて、 前記交換装置が、 前記伝送路と前記現用のデータリンクレイヤ処理装置と
    の間に設けられたスイッチと、 前記スイッチを、前記伝送路と前記現用のデータリンク
    レイヤ処理装置との間の接続を前記制御装置からの制御
    により切り替え、前記伝送路からの受信信号を、前記現
    用のデータリンクレイヤ処理装置にマルチ接続する機能
    と、 前記現用のデータリンクレイヤ処理装置に前記スイッチ
    を介して接続された予備のデータリンクレイヤ処理装置
    からの送出信号を受信する迂回データ受信回路と、 前記迂回データ受信回路から受信したデータを、前記現
    用のデータリンクレイヤ処理装置において送出信号にフ
    レーム多重して送出する機能と、前記制御装置からの指
    示により前記現用のデータリンクレイヤ処理装置におい
    てレイヤ２の論理リンク対応に動作停止する機能と、 前記動作停止の状態の論理リンクのデータリンクのレイ
    ヤ２の状態および送受信のシーケンス番号を、前記現用
    のデータリンクレイヤ処理装置から読み出す機能と、 前記予備のデータリンクレイヤ処理装置に対して、前記
    データリンクのレイヤ２の状態および送受信のシーケン
    ス番号を書き込む機能と、 前記動作停止の間のデータリンクレイヤ処理装置を書き
    込まれているデータリンクのレイヤ２の状態および送受
    信のシーケンス番号で論理リンク対応に通信中の状態と
    して動作開始する機能と、 前記制御装置からの指示により、前記現用のデータリン
    クレイヤ処理装置と接続されている伝送路からの受信信
    号を、切替先の予備のデータリンクレイヤ処理装置とマ
    ルチ接続し、前記切替先の予備のデータリンクレイヤ処
    理装置からの出力信号を、切替元の現用のデータリンク
    レイヤ処理装置の迂回データ受信回路に接続する機能
    と、 前記現用のデータリンクレイヤ処理装置で処理している
    レイヤ２の論理リンク単位に動作停止する機能と、 前記データリンクのレイヤ２の状態および送受信のシー
    ケンス番号を読み出し、前記予備のデータリンクレイヤ
    処理装置に対して、前記データリンクのレイヤ２の状態
    および送受信のシーケンス番号を書き込み、レイヤ２の
    論理リンクを動作開始する機能と、 前記予備のデータリンクレイヤ処理装置からの出力を、
    前記現用のデータリンクレイヤ処理装置でフレーム多重
    して送出する機能とを備え、 前記現用のデータリンクレイヤ処理装置で処理している
    すべての論理リンクを、前記予備のデータリンクレイヤ
    処理装置に切り替えた後に前記スイッチを切り替えて、
    前記予備のデータリンクレイヤ処理装置の出力を前記伝
    送路に接続することにより、前記現用および予備のデー
    タリンクレイヤ処理装置を切り替えることを特徴とする
    データリンクレイヤ処理装置の切替方式。
  2. 【請求項２】前記現用のデータリンクレイヤ処理装置
    が、 前記論理リンク対応の動作停止中にＲＮＲを送出する機
    能と、 前記制御装置からの指示で、前記ＲＮＲの送出を停止す
    る機能とを備え、 前記予備のデータリンクレイヤ処理装置が、 前記動作開始する時にＲＮＲ送出状態で動作開始する機
    能と、 前記制御装置からの指示で、前記ＲＮＲ送出状態から通
    常の動作状態に変更する機能とを備え、 前記現用のデータリンクレイヤ処理装置から前記予備の
    データリンクレイヤ処理装置への切替時に、前記論理リ
    ンク対応に前記ＲＮＲを送出状態で前記予備のデータリ
    ンクレイヤ処理装置に対して前記データリンクのレイヤ
    ２の状態および送受信のシーケンス番号を書き込み、前
    記ＲＮＲ送出状態として前記現用のデータリンクレイヤ
    処理装置のＲＮＲ送出を停止し、前記予備のデータリン
    ク処理装置を通常の動作状態に設定することにより、前
    記論理リンク対応に前記ＲＮＲ送出状態で切替を行うこ
    とを特徴とする、請求項１に記載のデータリンクレイヤ
    処理装置の切替方式。
  3. 【請求項３】前記制御装置からの指示により、データリ
    ンクレイヤ処理装置が処理する全部の論理リンクに対し
    てＲＲを送出する機能を備え、前記スイッチ切替後に、
    全論理リンクに対してＲＲ信号を送出することを特徴と
    する、請求項１に記載のデータリンクレイヤ処理装置の
    切替方式。
  4. 【請求項４】前記現用および予備のデータリンクレイヤ
    処理装置の二つのデータリンクレイヤ処理装置から送出
    する信号をフレーム多重する多重装置を備え、前記現用
    のデータリンクレイヤ処理装置の送出信号と、前記予備
    のデータリンクレイヤ処理装置の送出信号とをフレーム
    多重して、前記多重装置の出力を前記伝送路に送出する
    ことにより、前記現用のデータリンクレイヤ処理装置の
    前記迂回データ受信回路を使用しないことを特徴とす
    る、請求項１〜３のいずれかに記載のデータリンクレイ
    ヤ処理装置の切替方式。
  5. 【請求項５】前記多重装置が、論理リンクのアドレス対
    応に前記現用のデータリンクレイヤ処理装置の送出信号
    と、前記予備のデータリンクレイヤ処理装置の送出信号
    とを選択する機能と、前記制御装置から論理リンク対応
    の接続情報を設定する機能とを備え、前記現用および予
    備のデータリンクレイヤ処理装置の切替時に、前記現用
    のデータリンクレイヤ処理装置からＲＮＲを送出した状
    態で、前記予備のデータリンクレイヤ処理装置を通常の
    通信状態として設定し、前記多重装置の設定により論理
    リンクの送出データを、前記予備のデータリンクレイヤ
    処理装置に切り替えることを特徴とする、請求項４に記
    載のデータリンクレイヤ処理装置の切替方式。
  6. 【請求項６】前記集線装置が、 前記集線装置内の制御を行う集線装置制御装置の配下に
    複数の加入者からのＤｃｈをＶ５．２で規定されるＬＡ
    ＰＶ５に多重し、逆に、ＬＡＰＶ５の信号を多重分離し
    て、前記複数の加入者に分配する機能を持ち、現用およ
    び予備のデータリンクレイヤ処理装置の冗長構成を持つ
    データリンクレイヤ処理装置と、 前記伝送路と前記データリンクレイヤ処理装置との間、
    および前記加入者のＤｃｈと前記データリンクレイヤ処
    理装置との間に設けられたスイッチと、 前記スイッチを、前記集線装置制御装置からの制御によ
    り、前記伝送路と前記データリンクレイヤ処理装置との
    間の接続の切替、および前記伝送路からの受信信号を前
    記データリンクレイヤ処理装置にマルチ接続する機能
    と、 前記加入者のＤｃｈと前記データリンクレイヤ処理装置
    との間の接続の切替機能と、 前記現用のデータリンクレイヤ処理装置に前記スイッチ
    を介して接続された前記予備のデータリンクレイヤ処理
    装置からの送出信号を受信する迂回データ受信回路と、 前記迂回データ受信回路から受信したデータを、前記デ
    ータリンクレイヤ処理装置において送出信号にフレーム
    多重して送出する機能と、 前記集線装置制御装置による設定により、前記データリ
    ンクレイヤ処理装置において、前記加入者のＤｃｈとＬ
    ＡＰＶ５との間のレイヤ２の論理リンク対応の多重動
    作、および多重分離動作を設定する機能と、 前記集線装置制御装置により前記現用のデータリンクレ
    イヤ処理装置と同じ設定を前記予備のデータリンクレイ
    ヤ処理装置に対して行う機能と、 前記集線装置制御装置からの指示により、前記現用のデ
    ータリンクレイヤ処理装置と接続されている伝送路から
    の受信信号を、切替先の予備のデータリンクレイヤ処理
    装置とマルチ接続し、前記切替先の予備のデータリンク
    レイヤ処理装置からの出力信号を、切替元の現用のデー
    タリンクレイヤ処理装置の迂回データ受信回路に接続す
    る機能と、 前記加入者のＤｃｈと前記データリンクレイヤ処理装置
    との間の接続を、１加入者毎に順次、前記現用のデータ
    リンクレイヤ処理装置から予備のデータリンクレイヤ処
    理装置に切り替える機能と、 前記予備のデータリンクレイヤ処理装置からの出力を、
    前記現用のデータリンクレイヤ処理装置でフレーム多重
    して送出する機能とを備え、 前記現用のデータリンクレイヤ処理装置で処理している
    すべてのＤｃｈを、前記予備のデータリンクレイヤ処理
    装置に切り替えた後にスイッチを切り替えて、前記予備
    のデタリンクレイヤ処理装置の出力を前記伝送路に接続
    することにより、前記現用のデータリンクレイヤ処理装
    置と前記予備のデータリンクレイヤ処理装置とを切り替
    えることを特徴とする、請求項１〜５のいずれかに記載
    のデータリンクレイヤ処理装置の切替方式。
  7. 【請求項７】前記集線装置が、前記現用および予備のデ
    ータリンクレイヤ処理装置に同じデータを設定し、前記
    加入者のＤｃｈと前記データリンクレイヤ処理装置との
    接続と、前記伝送路と前記データリンクレイヤ処理装置
    との接続とを同時に切り替えることを特徴とする、請求
    項６に記載のデータリンクレイヤ処理装置の切替方式。
  8. 【請求項８】前記集線装置が、前記集線装置制御装置の
    制御により、前記データリンクレイヤ処理装置におい
    て、前記加入者のＤｃｈに対応して前記加入者のＤｃｈ
    上の論理リンクおよびＬＡＰＶ５上の論理リンクにＲＮ
    Ｒを送出する機能を備え、前記現用および予備のデータ
    リンクレイヤ処理装置においてＲＮＲ送出を設定した
    後、前記加入者のＤｃｈの切替を行い、前記現用のデー
    タリンクレイヤ処理装置の該当する論理リンクの多重処
    理および多重分離処理を停止し、前記予備のデータリン
    クレイヤ処理装置のＲＮＲ送出を停止し通常の多重処理
    および多重分離処理を再開することにより、論理リンク
    対応にＲＮＲ送出状態で切替を行うことを特徴とする、
    請求項６または７に記載のデータリンクレイヤ処理装置
    の切替方式。
  9. 【請求項９】前記集線装置が、前記集線装置制御装置の
    制御により、前記データリンクレイヤ処理装置におい
    て、全加入者のＤｃｈに対応する論理リンクおよび全Ｌ
    ＡＰＶ５上の論理リンクにＲＮＲを送出する機能を備
    え、前記現用および予備のデータリンクレイヤ処理装置
    において、全論理リンクにＲＮＲ送出を設定した後、前
    記スイッチの切替を行い、前記予備のデータリンクレイ
    ヤ処理装置の全論理リンクのＲＮＲ送出を停止し通常の
    多重処理および多重分離処理を再開することにより、Ｒ
    ＮＲ送出状態で切替を行うことを特徴とする、請求項６
    または７に記載のデータリンクレイヤ処理装置の切替方
    式。
  10. 【請求項１０】ＰＨＩを持つ交換装置のＤｃｈパケット
    処理で、前記交換装置の制御を行う制御装置の配下に複
    数の加入者のＤｃｈを、ＰＨＩで規定されるＢｄチャネ
    ルに多重し、逆に、前記Ｂｄチャネルの信号を多重分離
    して前記加入者に分配する機能を持つデータリンクレイ
    ヤ処理装置を備え、前記データリンクレイヤ処理装置が
    現用および予備のデータリンクレイヤ処理装置を配備す
    る冗長構成を持つ交換装置において、 前記ＰＨＩと前記データリンクレイヤ処理装置との間、
    および前記加入者のＤｃｈと前記データリンクレイヤ処
    理装置との間に設けられたスイッチと、 前記スイッチを前記制御装置からの制御により、前記Ｐ
    ＨＩと前記データリンクレイヤ処理装置との間の接続の
    切替、および前記ＰＨＩからの受信信号を複数のデータ
    リンクレイヤ処理装置にマルチ接続する機能と、 前記加入者のＤｃｈと前記データリンクレイヤ処理装置
    との間の接続を切り替える機能と、 前記現用のデータリンクレイヤ処理装置に前記スイッチ
    を介して接続された予備のデータリンクレイヤ処理装置
    からの送出信号を受信する迂回データ受信回路と、 前記迂回データ受信回路から受信したデータを、前記デ
    ータリンクレイヤー処理装置において送出信号にフレー
    ム多重して送出する機能と、 前記制御装置から設定により、前記データリンクレイヤ
    処理装置において、前記加入者のＤｃｈと前記ＰＨＩと
    の間のレイヤ２の論理リンク対応の多重動作および多重
    分離動作を設定する機能と、 前記制御装置より現用のデータリンクレイヤ処理装置と
    同じ設定を予備のデータリンクレイヤ処理装置に対して
    行う機能と、 前記制御装置からの指示により、前記現用のデータリン
    クレイヤ処理装置と接続されているＰＨＩからの受信信
    号を、切替先の予備のデータリンクレイヤ処理装置とマ
    ルチ接続し、前記切替先の予備のデータリンクレイヤ処
    理装置からの出力信号を切替元の現用のデータリンクレ
    イヤ処理装置の迂回データ受信回路に接続し、前記加入
    者のＤｃｈと前記データリンクレイヤ処理装置との間の
    接続を、１加入者毎に順次、前記現用のデータリンクレ
    イヤ処理装置から前記予備のデータリンクレイヤ処理装
    置に切り替え、前記予備のデータリンクレイヤ処理装置
    からの出力を前記現用のデータリンクレイヤ処理装置で
    フレーム多重して送出する機能とを備え、 前記現用のデータリンクレイヤ処理装置で処理している
    すべてのＤｃｈを、前記予備のデータリンクレイヤ処理
    装置に切り替えた後に前記スイッチを切り替えて、前記
    予備のデータリンクレイヤ処理装置の出力を前記ＰＨＩ
    に接続することで、前記現用のデータリンクレイヤ処理
    装置と前記予備のデータリンクレイヤ処理装置とを切り
    替えることを特徴とするデータリンクレイヤ処理装置の
    切替方式。
  11. 【請求項１１】前記インタフェースが、Ｖ５．１および
    Ｖ５．２で規定されることを特徴とする、請求項１〜１
    ０のいずれかに記載のデータリンクレイヤ処理装置の切
    替方式。
JP9175397A 1997-07-01 1997-07-01 データリンクレイヤ処理装置の切替方式 Expired - Fee Related JP3068512B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9175397A JP3068512B2 (ja) 1997-07-01 1997-07-01 データリンクレイヤ処理装置の切替方式
US09/108,725 US6298040B1 (en) 1997-07-01 1998-07-01 Data link layer processor system for a local exchange system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9175397A JP3068512B2 (ja) 1997-07-01 1997-07-01 データリンクレイヤ処理装置の切替方式

Publications (2)

Publication Number Publication Date
JPH1127386A JPH1127386A (ja) 1999-01-29
JP3068512B2 true JP3068512B2 (ja) 2000-07-24

Family

ID=15995387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9175397A Expired - Fee Related JP3068512B2 (ja) 1997-07-01 1997-07-01 データリンクレイヤ処理装置の切替方式

Country Status (2)

Country Link
US (1) US6298040B1 (ja)
JP (1) JP3068512B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667955B1 (en) * 1998-08-28 2003-12-23 International Business Machines Corporation Switching fabric system having at least one subsystem including switch core elements arranged in port expansion architecture
US9098641B1 (en) * 2006-01-30 2015-08-04 Cypress Semiconductor Corporation Configurable bus
US7852757B1 (en) 2009-03-10 2010-12-14 Xilinx, Inc. Status based data flow control for chip systems
USD728722S1 (en) 2013-04-29 2015-05-05 Ashbury International Group, Inc. Forend for modular tactical firearms
USD728723S1 (en) 2013-04-29 2015-05-05 Ashbury International Group, Inc. Forend for modular tactical firearms
JP6428322B2 (ja) * 2015-02-02 2018-11-28 沖電気工業株式会社 交換装置及び交換装置の制御方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750907B2 (ja) 1985-12-03 1995-05-31 沖電気工業株式会社 Ｉｓｄｎ加入者線信号処理装置
WO1994008413A1 (en) * 1992-09-30 1994-04-14 Fujitsu Limited Switching controller and switching control method to standby system in mixed system of duplex system and backup line
JPH077992A (ja) 1993-06-15 1995-01-10 Yamamoto Mfg Co Ltd モータの制御装置
JP2513137B2 (ja) 1993-07-02 1996-07-03 日本電気株式会社 信号装置の予備切替方法
JP3623997B2 (ja) * 1994-12-28 2005-02-23 富士通株式会社 デジタル交換機間中継方式及びデジタル交換機
JPH08288981A (ja) * 1995-04-18 1996-11-01 Fujitsu Ltd 異モード間における二重化伝送装置の回線切替えシステム
US6236655B1 (en) * 1995-07-19 2001-05-22 Fujitsu Network Communications, Inc. Port and link identification
JPH0974412A (ja) * 1995-09-04 1997-03-18 Fujitsu Ltd Ａｔｍ交換網のａｐｓシステム
JPH09261229A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd Ａｔｍ通信装置
KR100225519B1 (ko) * 1996-12-10 1999-10-15 유기범 프로세서간 통신 경로 이중화 장치
US5959972A (en) * 1997-05-27 1999-09-28 3Com Corporation Method of port/link redundancy in an ATM switch

Also Published As

Publication number Publication date
JPH1127386A (ja) 1999-01-29
US6298040B1 (en) 2001-10-02

Similar Documents

Publication Publication Date Title
US5315582A (en) Communications system between LAN's of different types
US6975587B1 (en) Mechanism for automatic protection switching in a router
US5761405A (en) Data integrity guarantee system
JP3004477B2 (ja) 重複メモリの同期化決定システム
JPH022272A (ja) 処理素子間を接続する接続法及び交換ネツトワーク
JP2003234757A (ja) データを損失せずにアクティブ・スイッチ・ファブリックとスタンドバイ・スイッチ・ファブリックの間を切り換えるための方法および装置
JP3068512B2 (ja) データリンクレイヤ処理装置の切替方式
US5502712A (en) Routing system in data communication with frame relay procedure control
JP3147801B2 (ja) 自動交換機システム
JPH0879309A (ja) Ｌａｎ間接続装置及びｌａｎ間接続システム
JP3881716B2 (ja) 通信信号伝送用の通信ネットワーク
JP3233104B2 (ja) 加入者ネットワークシステム及びその集線装置内情報設定方法
JPH05316149A (ja) ディジタル電子構内交換機
JPH1141246A (ja) ネットワーク接続装置の二重化システム
JP3505407B2 (ja) パートタイムトラフィック接続制御方法および伝送装置
JPH02170755A (ja) 中央スイツチフレームと、部分スイツチフレーム付きの接続端子群とを有する中央制御通信交換機用回路装置
JP3169861B2 (ja) 系切替制御方式
JPH06315033A (ja) 中継バックアップ方式
KR100217421B1 (ko) 사설교환기의 no.7 신호처리장치
JPH07264240A (ja) Ｐｖｃバックアップ方式
KR20000015186A (ko) 에이디에스엘 망 접속 장치를 유지관리하는 이중화 장치
JPH08221289A (ja) 二重化系の制御システム
JP3776267B2 (ja) 多重化装置
JPS58170253A (ja) デ−タ交換機
JPH03160838A (ja) マルチリンク制御方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090519

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees