KR100217421B1

KR100217421B1 - 사설교환기의 no.7 신호처리장치

Info

Publication number: KR100217421B1
Application number: KR1019960064865A
Authority: KR
Inventors: 고영훈
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1996-12-12
Filing date: 1996-12-12
Publication date: 1999-09-01
Also published as: KR19980046507A

Abstract

사설교환기의 No.7 신호처리장치가, 트렁크인터페이스부의 하이웨이 수에 대응되는 수로 구비되어 No.7신호를 추출 및 삽입하는 No.7 처리부들을 구비하고, No.7 처리부들이 각각 No.7 프로세서와 듀얼포트메모리로 구성되며, No.7신호처리장치의 제어부와 No.7 프로세서들이 각각 대응되는 듀얼포트메모리를 독립적으로 억세스하여 No.7 신호를 처리한다.

Description

사설교환기의 No.7 신호처리장치{APPARATUS FOR PROCESSING NO.7 SIGNALLING FOR PRIVATE EXCHANGE SYSTEM}

본 발명은 No.7 신호처리장치에 관한 것으로, 특히 사설교환기의 No.7 신호처리장치에 관한 것이다.

일반적으로 No.7 신호(No. signalling)는 공통선신호(Common channel signalling) 방법으로서 주로 국설교환기에 사용되고 있다. 그러나 상기와 같이 국설교환기 간 신호처리에 사용되어 오던 No.7 신호 방식이 사설교환기에도 도입되고 있으며, 특히 사설교환기 들로 구성되는 기업통신망 등에서 신호처리 방식으로서 No.7 신호 방식을 사용하는 경우 신호 처리의 효율성을 향상시킬 수 있다.

따라서 본 발명의 목적은 사설교환기에 사용될 수 있는 No.7 신호처리장치를 제공함에 있다.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 사설교환기의 No.7 신호처리장치가, 상기 No.7신호처리장치의 전반적인 동작을 제어하는 No.7 프로세서와, 상기 사설교환기내의 트렁크인터페이스부의 하이웨이 수에 대응되는 수로 구비되어 No.7신호를 추출 및 삽입하는 No.7 처리부들과, 상기 No.7 처리부들과 상기 No.7 프로세서 사이에 No.7신호 송수신을 위한 듀얼포트메모리들로 구성되어, 상기 No.7프로세서와 상기 No.7처리부들이 각각 대응되는 듀얼포트메모리를 독립적으로 억세스하여 No.7 신호를 처리하는 것을 특징으로 한다.

도 1은 본 발명의 실시예에 따라 No.7 신호처리장치를 구비하는 사설교환기의 구성을 도시하는 도면

도 2는 도 1에서 No.7 신호처리장치의 구성을 도시하는 도면

도 3은 도 2에서 No.7 처리부의 구성을 도시하는 도면

도 1은 본 발명의 실시예에 따른 No.7 신호처리장치를 구비하는 사설교환기의 구성을 도시하고 있다. 가입자인터페이스회로(Subscriber Line Interface circuit)11은 사설교환기에 연결된 가입자들과 인터페이스하는 기능을 수행한다. 트렁크인터페이스회로(Digital Trunk Interface circuit)13은 트렁크 라인들과 인터페이스하는 기능을 수행한다. 스위치회로(switching circuit)12는 상기 가입자인터페이스회로11과 트렁크인터페이스회로13과 연결되며, 가입자라인과 트렁크라인 사이의 데이터를 시분할하여 스위칭하는 기능을 수행한다. 주제어부(main control module)14는 사설교환기의 전반적인 동작을 제어하는 기능을 수행한다. 가입자신호처리부16은 상기 주제어부14의 제어하에 상기 가입자인터페이스회로11의 기능을 제어한다. No.7 신호처리부15는 상기 주제어부14의 제어하에 상기 트렁크인터페이스회로13의 No.7 신호를 처리하는 기능을 수행한다.

상기 도 1을 참조하면, No.7 신호처리 방식은 OSI 7-계층의 구성 요소로 나눌수 있다. 상기 트렁크인터페이스회로13은 가장 낮은 계층인 제1계층의 역할을 담당한다. 즉, 상기 트렁크인터페이스회로13은 다른 교환기와의 물리적 접속이 가능하도록 주어진 규격에 맞춰 라인 신호를 송수신한다.

이때 No.7 신호처리부15는 제2계층인 데이터 연결계층과 제3계층인 네트워크 계층의 역할을 담당한다. 따라서 상기 No.7 신호처리부15는 트렁크인터페이스회로13에서 추출된 공통 메시지 채널에서 No.7 신호처리 방식의 규격에 맞춰 들어온 메시지 프레임을 읽어내고 이에 따른 동작을 수행하여 상위 계층으로 메시지를 전송한다. 또한 상기 상위계층에서 내려오는 메시지에 따라 동작을 수행하고, 메시지 프레임을 구성하여 PCM 하이웨이(highway)를 통해 트렁크인터페이스회로13에 출력한다.

그러면 사설교환기의 종합적인 제어를 수행하는 상기 주제어부14는 하위모듈올라오는 메시지에 따라 적절한 동작을 수행하고, 수행 결과에 따른 메시지를 다시 하위모듈에 전송하여 각종 호에 대한 제어와 교환 기능의 수행을 제어한다.

도 2는 상기 도 1에서 No.7 신호처리부15의 구성을 도시하는 도면이다. 마이크로프로세서21은 No.7 신호처리부15의 전반적인 동작을 제어한다. 롬23은 프로그램 메모리로서, 상기 마이크로프로세서21의 제어하에 No.7 신호처리부15의 전반적인 동작을 제어하기 위한 프로그램을 저장하고 있다. 상기 롬23은 플래시 메모리(flash memory)를 사용할 수 있다. 램24는 상기 마이크로프로세서21이 프로그램을 수행하는 중에 발생되는 데이터를 일시저장한다. 상기 램24는 SRAM(Static Random Access Memory)를 사용할 수 있다. 백업메모리(back-up memory)25는 정전 등에 대비하여 데이터를 백업하는 기능을 수행한다. 통신부22는 상기 주제어부14와 연결되며, 상기 마이크로프로세서21의 제어하에 상기 주제어부14와 메시지를 통신하는 기능을 수행한다. 상기 주제어부14와 No.7 신호처리부15 간에는 HDLC 프로토콜을 사용할 수 있으며, 이런 경우 상기 통신부22는 HDLC제어부가 될 수 있다.

No.7 처리부26은 트렁크인터페이스회로13의 각 PCM 하이웨이에 대응되는 수로 구성되며, 상기 마이크로프로세서21의 제어하에 상기 트렁크와 No.7 신호를 인터페이스한다. 도 3은 상기 No.7 처리부26의 구성을 도시하고 있다. 상기 도3을 참조하면, No.7 프로세서31은 트렁크인터페이스회로13의 하이웨이와 연결되며, 상기 하이웨이상의 No.7 신호를 추출하거나 처리된 No.7 신호를 신호채널(signalling channel)에 삽입하는 기능을 수행한다. 상기 No.7 프로세서26은 상용화된 집적회로 MK5027을 사용할 수 있다. 듀얼포트메모리(Dual Port Memory: DPM)32는 상기 No.7 프로세서31과 마이크로프로세서21 사이에 위치되며, 듀얼 입출력포트가 각각 No.7 프로세서31 및 마이크로프로세서21에 연결되어 각각 억세스된다. 버퍼33은 상기 No.7 프로세서31과 마이크로프로세서21 사이에 연결되며, 버스중재제어신호CTL에 의해 제어된다.

상기 도 2 및 도 3을 참조하여 사설교환기에서 No.7 신호를 처리하는 동작을 살펴보면, 먼저 No.7 프로세서31은 상기 트렁크인터페이스회로13이 PCM 하이웨이로 출력하는 메시지를 리드하며, No.7 신호를 추출하여 상기 듀얼포트메모리32에 저장한 후 상기 마이크로프로세서21에 인터럽트를 건다. 그러면 상기 마이크로프로세서21은 상기 인터럽트신호에 의해 No.7 신호가 상기 듀얼포트메모리32에 저장되었음을 감지하고, 상기 듀얼포트메모리32를 제어하여 해당하는 No.7 신호를 리드한다. 이후 상기 마이크로프로세서21은 상기 No.7 신호를 상기 통신부22에 메시지 형태로 출력하며, 상기 통신부22는 상기 주제어부14에 약속된 형태의 HDLC 메시지 형태로 변환하여 출력한다.

이와 반대로 상기 주제어부14에 HDLC 형태로 출력되는 메시지는 통신부22를 통해 사이 마이크로프로세서21에 전달되며, 상기 마이크로프로세서21은 이를 상기 듀얼포트메모리32에 저장한다. 그러면 상기 No.7 프로세서31은 상기 듀얼포트메모리32에 저장된 No.7 신호를 억세스한 후 해당하는 PCM 하이웨이의 신호채널에 삽입한다.

상기한 바와 같이 듀얼포트메모리32와 버퍼33을 이용하여 마이크로프로세서21과 No.7 프로세서들은 모두 독립된 프로세서 버스를 갖는다. 따라서 상기 마이크로프로세서21과 No.7 프로세서31이 독립적인 동작 수행이 가능하므로, No.7 신호 처리방식에 관한 처리속도를 향상시키게 된다. 즉, 상기 듀얼포트메모리32를 사용하지 않는 구조에서는 한 프로세서의 동작이 진행중인 상태에서 모든 다른 프로세서는 버스를 통한 억세스가 불가능하므로 대기 상태에 있게되어 전체적인 메시지의 처리속도가 저하된다. 따라서 상기와 같이 듀얼포트메모리32를 사용하여 No.7 신호를 처리하므로, No.7 처리부26과 마이크로프로세서21은 각각 독립적으로 No.7 신호를 억세스하게 되어 No.7 신호의 처리 효율을 향상시키게 된다. 따라서 상기 마이크로프로세서21의 수행 능력(performance)만 향상시킬 수 있으면, 상기 No.7 처리부26의 수를 용이하게 확장시킬 수 있게 된다.

상술한 바와 같이 사설교환기에서 교환기들 간에 공통선신호 방식인 No.7 신호 방식을 사용할 수 있어 신호 처리 기능을 향상시킬 수 있다. 그리고 상기 No.7 신호처리부에서 No.7 신호를 처리하는 제어부와 하이웨이와 접속되는 No.7 프로세서들 사이에 듀얼포트메모리를 연결하므로서, 각 프로세서들이 No.7 신호 처리 제어부와 독립적으로 No.7 신호를 처리할 수 있어 No.7 신호 처리 효율을 확장시킬 수 있는 이점이 있다.

Claims

사설교환기의 No.7 신호처리장치에 있어서,

상기 No.7신호처리장치의 전반적인 동작을 제어하는 No.7 프로세서와,

상기 사설교환기내의 트렁크인터페이스부의 하이웨이 수에 대응되는 수로 구비되어 No.7신호를 추출 및 삽입하는 No.7 처리부들과,

상기 No.7 처리부들과 상기 No.7 프로세서 사이에 No.7신호 송수신을 위한 듀얼포트메모리들로 구성되어,

상기 No.7프로세서와 상기 No.7처리부들이 각각 대응되는 듀얼포트메모리를 독립적으로 억세스하여 No.7 신호를 처리하는 것을 특징으로 하는 사설교환기의 No.7 신호처리장치.