JPH0759135A - 構内交換機及び該交換機に使用するラインカード - Google Patents
構内交換機及び該交換機に使用するラインカードInfo
- Publication number
- JPH0759135A JPH0759135A JP6135590A JP13559094A JPH0759135A JP H0759135 A JPH0759135 A JP H0759135A JP 6135590 A JP6135590 A JP 6135590A JP 13559094 A JP13559094 A JP 13559094A JP H0759135 A JPH0759135 A JP H0759135A
- Authority
- JP
- Japan
- Prior art keywords
- data
- private branch
- branch exchange
- group
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/58—Arrangements providing connection between main exchange and sub-exchange or satellite
- H04Q3/62—Arrangements providing connection between main exchange and sub-exchange or satellite for connecting to private branch exchanges
- H04Q3/625—Arrangements in the private branch exchange
- H04Q3/627—Details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0435—Details
- H04Q11/0442—Exchange access circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Astronomy & Astrophysics (AREA)
- General Physics & Mathematics (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
Abstract
(57)【要約】
【目的】 システムフレームの効率の良いデータ充填が
得られる構内交換機を提供することにある。 【構成】 構内交換機１内のラインカードは標準出力フ
レームをシステムバスにスイッチする複数のインターフ
ェースを具えている。これらの標準出力フレームＳＦは
加入者データＢ１，Ｂ２に加えて制御データＣを含む。
その結果、システムバスＳＢのシステムフレームが効率
よく充填されない。この問題を解消するために、標準出
力フレームからの加入者データＢ１，Ｂ２のみをシステ
ムバスＳＢにスイッチするスイッチング手段を設け、シ
ステムフレームを効率よく充填する。
得られる構内交換機を提供することにある。 【構成】 構内交換機１内のラインカードは標準出力フ
レームをシステムバスにスイッチする複数のインターフ
ェースを具えている。これらの標準出力フレームＳＦは
加入者データＢ１，Ｂ２に加えて制御データＣを含む。
その結果、システムバスＳＢのシステムフレームが効率
よく充填されない。この問題を解消するために、標準出
力フレームからの加入者データＢ１，Ｂ２のみをシステ
ムバスＳＢにスイッチするスイッチング手段を設け、シ
ステムフレームを効率よく充填する。
Description
【０００１】
【産業上の利用分野】本発明は、入加入者線路からのデ
ータを、加入者データ及び制御データを含む標準出力フ
レーム内に収容する複数のインターフェースを有するラ
インカードを具える構内交換機（ＰＢＸ）に関するもの
である。本発明はこのような構内交換機に使用するライ
ンカードにも関するものである。
ータを、加入者データ及び制御データを含む標準出力フ
レーム内に収容する複数のインターフェースを有するラ
インカードを具える構内交換機（ＰＢＸ）に関するもの
である。本発明はこのような構内交換機に使用するライ
ンカードにも関するものである。
【０００２】
【従来の技術】構内交換機のラインカードに使用されて
いる既知のインターフェースはジーメン社製のＩＳＡＣ
（登録商標）−Ｓインターフェースである。このインタ
ーフェースが記載されているマニュアルは”ICs for co
mmunication,ISDN SubscriberAccess Controller, ISAC
（登録商標）-S,PEB 2085"である。このマニュアルは
ＩＳＡＣ（登録商標）−Ｓマニュアルとも称されてい
る。ＩＳＡＣ（登録商標）−Ｓインターフェースは入加
入者のデータを標準出力フレーム内に挿入し、このフレ
ームは更に制御データで満たされる。これらの標準出力
フレームがシステムバス、いわゆるＩＯＭ（登録商標）
−２バスにスイッチされる。このバスはこれらのデータ
をラインカード上に存在する他のシステム構成要素に搬
送する。ＩＯＭ（登録商標）−２バスは、８チャネルを
含み、各チャネルがＩＳＡＣ（登録商標）−Ｓインター
フェースの正確に一つの標準出力フレームを収容する標
準システムフレームを有する。ＩＳＡＣ（登録商標）−
Ｓインターフェースをプログラムすることにより、どの
インターフェースにどのチャネルを割り当てるか決める
ことができる。標準出力フレームは幾つかのタイプの構
内交換機では使用できず、従って冗長であるデータを含
む。このことはフレームが効率よく充填されないことを
意味する。各ＩＯＭ（登録商標）−２バスは基本的には
８個のインターフェースから到来するデータを処理する
のに適するのみである。
いる既知のインターフェースはジーメン社製のＩＳＡＣ
（登録商標）−Ｓインターフェースである。このインタ
ーフェースが記載されているマニュアルは”ICs for co
mmunication,ISDN SubscriberAccess Controller, ISAC
（登録商標）-S,PEB 2085"である。このマニュアルは
ＩＳＡＣ（登録商標）−Ｓマニュアルとも称されてい
る。ＩＳＡＣ（登録商標）−Ｓインターフェースは入加
入者のデータを標準出力フレーム内に挿入し、このフレ
ームは更に制御データで満たされる。これらの標準出力
フレームがシステムバス、いわゆるＩＯＭ（登録商標）
−２バスにスイッチされる。このバスはこれらのデータ
をラインカード上に存在する他のシステム構成要素に搬
送する。ＩＯＭ（登録商標）−２バスは、８チャネルを
含み、各チャネルがＩＳＡＣ（登録商標）−Ｓインター
フェースの正確に一つの標準出力フレームを収容する標
準システムフレームを有する。ＩＳＡＣ（登録商標）−
Ｓインターフェースをプログラムすることにより、どの
インターフェースにどのチャネルを割り当てるか決める
ことができる。標準出力フレームは幾つかのタイプの構
内交換機では使用できず、従って冗長であるデータを含
む。このことはフレームが効率よく充填されないことを
意味する。各ＩＯＭ（登録商標）−２バスは基本的には
８個のインターフェースから到来するデータを処理する
のに適するのみである。
【０００３】
【発明が解決しようとする課題】本発明の目的はシステ
ムフレームの効率の良いデータ充填が得られる頭書に記
載したタイプの構内交換機を提供することにある。
ムフレームの効率の良いデータ充填が得られる頭書に記
載したタイプの構内交換機を提供することにある。
【０００４】
【課題を解決するための手段】本発明は、入加入者線路
からのデータを、加入者データ及び制御データを含む標
準出力フレーム内に収容する複数のインターフェースを
有するラインカードを具える構内交換機において、前記
ラインカードは標準出力フレームからの加入者データの
みをシステムフレームにおいてシステムバスにスイッチ
するよう構成されたスイッチ手段を具えることを特徴と
する。
からのデータを、加入者データ及び制御データを含む標
準出力フレーム内に収容する複数のインターフェースを
有するラインカードを具える構内交換機において、前記
ラインカードは標準出力フレームからの加入者データの
みをシステムフレームにおいてシステムバスにスイッチ
するよう構成されたスイッチ手段を具えることを特徴と
する。
【０００５】この構成によれば、ラインカード上の他の
システム構成要素に使用されない制御データがシステム
バスに供給されない。これらの制御データの代わりに加
入者データのみがシステムバスにスイッチされる。この
ことは、本発明による構内交換機においては従来の場合
より多数のインターフェースをＩＯＭ（登録商標）−２
バスに接続することができることを意味する。
システム構成要素に使用されない制御データがシステム
バスに供給されない。これらの制御データの代わりに加
入者データのみがシステムバスにスイッチされる。この
ことは、本発明による構内交換機においては従来の場合
より多数のインターフェースをＩＯＭ（登録商標）−２
バスに接続することができることを意味する。
【０００６】本発明構内交換機の一実施例においては、
複数のインターフェースを第１群と第２群に分け、これ
らのインターフェースに少なくとも部分的に分布された
スイッチング手段により第１群の標準出力フレームを第
１データバスにスイッチするとともに、第２群の標準出
力フレームを遅延して第２データバスにスイッチし、更
に第１データバス上及び第２データバス上の加入者デー
タのみをシステムバスにスイッチするように構成する。
この構成によれば、多量の追加のハードウエアを必要と
することなく且つインターフェースのプログラミングの
意味のある調整を必要とすることなくシステムフレーム
を効率的に充填することができる。
複数のインターフェースを第１群と第２群に分け、これ
らのインターフェースに少なくとも部分的に分布された
スイッチング手段により第１群の標準出力フレームを第
１データバスにスイッチするとともに、第２群の標準出
力フレームを遅延して第２データバスにスイッチし、更
に第１データバス上及び第２データバス上の加入者デー
タのみをシステムバスにスイッチするように構成する。
この構成によれば、多量の追加のハードウエアを必要と
することなく且つインターフェースのプログラミングの
意味のある調整を必要とすることなくシステムフレーム
を効率的に充填することができる。
【０００７】本発明構内交換機の他の実施例において
は、前記スイッチング手段は、第１群をフレーム同期信
号に応答してスイッチするとともに第２群を遅延線によ
り遅延されたフレーム同期信号に応答してスイッチする
ように構成する。これにより第２群の遅延スイッチング
を実行する簡単なシステムが達成される。
は、前記スイッチング手段は、第１群をフレーム同期信
号に応答してスイッチするとともに第２群を遅延線によ
り遅延されたフレーム同期信号に応答してスイッチする
ように構成する。これにより第２群の遅延スイッチング
を実行する簡単なシステムが達成される。
【０００８】本発明構内交換機の更に他の実施例におい
ては、前記スイッチング手段は、第１群をフレーム同期
信号に応答してスイッチするとともに、第２群を、第１
群により発生され第１データバス上に加入者データが存
在することを示しフレーム同期信号として使用すること
ができるスイッチング信号に応答してスイッチするよう
に構成する。この構成によれば、遅延線を使用しないで
第２群を第１群に対し遅延してスイッチすることができ
るため、追加のハードウエアが一層少なくなるととも
に、システムが遅延線の不正確さによる影響を受けなく
なる。
ては、前記スイッチング手段は、第１群をフレーム同期
信号に応答してスイッチするとともに、第２群を、第１
群により発生され第１データバス上に加入者データが存
在することを示しフレーム同期信号として使用すること
ができるスイッチング信号に応答してスイッチするよう
に構成する。この構成によれば、遅延線を使用しないで
第２群を第１群に対し遅延してスイッチすることができ
るため、追加のハードウエアが一層少なくなるととも
に、システムが遅延線の不正確さによる影響を受けなく
なる。
【０００９】本発明構内交換機の更に他の実施例におい
ては、複数のインターフェースに少なくとも部分的に分
布された前記スイッチング手段は、加入者データが使用
可能データあることを示す各インターフェースにより発
生しうるスイッチング信号を使用するとともに、前記イ
ンターフェースを直列に配置し、各インターフェースに
より発生される前記スイッチング信号を次のインターフ
ェースの同期入力端子に供給し、更に前記スイッチング
手段は、各インターフェースに結合され且つスイッチン
グ信号を受信する第１入力端子及び標準出力フレームを
受信する第２入力端子を有し、加入者データをシステム
バスに選択的にスイッチするゲートを具えた構成にす
る。本例は、追加のデータバスを使用する必要がなく、
外部スイッチの代わりに費用有効論理ゲートを使用して
システムフレームを効率的に充填するシステムを提供す
る。
ては、複数のインターフェースに少なくとも部分的に分
布された前記スイッチング手段は、加入者データが使用
可能データあることを示す各インターフェースにより発
生しうるスイッチング信号を使用するとともに、前記イ
ンターフェースを直列に配置し、各インターフェースに
より発生される前記スイッチング信号を次のインターフ
ェースの同期入力端子に供給し、更に前記スイッチング
手段は、各インターフェースに結合され且つスイッチン
グ信号を受信する第１入力端子及び標準出力フレームを
受信する第２入力端子を有し、加入者データをシステム
バスに選択的にスイッチするゲートを具えた構成にす
る。本例は、追加のデータバスを使用する必要がなく、
外部スイッチの代わりに費用有効論理ゲートを使用して
システムフレームを効率的に充填するシステムを提供す
る。
【００１０】本発明構内交換機の更に他の実施例におい
ては、前記ラインカードはインターフェースの制御デー
タの少なくとも一部分を内部メッセージに変換するマイ
クロコントローラを具え、このマイクロコントローラを
その内部メッセージがシステムバスにスイッチされるよ
うに配置する。本例によれば、追加のデータバスを使用
することなくこれらの内部メッセージをラインカード上
に存在する他のシステム構成要素に転送することができ
る。
ては、前記ラインカードはインターフェースの制御デー
タの少なくとも一部分を内部メッセージに変換するマイ
クロコントローラを具え、このマイクロコントローラを
その内部メッセージがシステムバスにスイッチされるよ
うに配置する。本例によれば、追加のデータバスを使用
することなくこれらの内部メッセージをラインカード上
に存在する他のシステム構成要素に転送することができ
る。
【００１１】
【実施例】図面につき本発明の実施例を説明する。図１
は構内交換機１の簡略ブロック回路図を示す。構内交換
機は複数のラインカード２−１，．．．２−Ｎを具え
る。これらのラインカードは加入者線路Ａにも、公衆電
話網ＰＮ又は別の構内交換機ＰＡＢＸにも接続すること
ができる。このようなラインカード２は入線及び出線と
スイッチング回路網３との間のインターフェースを形成
する。スイッチング回路網３は適正な加入者線路相互の
交換及び加入者線路及び公衆電話網間の交換を行う。制
御セクション４が、例えばスイッチング回路網３の制御
のために使用される。
は構内交換機１の簡略ブロック回路図を示す。構内交換
機は複数のラインカード２−１，．．．２−Ｎを具え
る。これらのラインカードは加入者線路Ａにも、公衆電
話網ＰＮ又は別の構内交換機ＰＡＢＸにも接続すること
ができる。このようなラインカード２は入線及び出線と
スイッチング回路網３との間のインターフェースを形成
する。スイッチング回路網３は適正な加入者線路相互の
交換及び加入者線路及び公衆電話網間の交換を行う。制
御セクション４が、例えばスイッチング回路網３の制御
のために使用される。
【００１２】図２は複数個のインターフェース８を２つ
の群ＧＲ１及びＧＲ２に分けたラインカード２を示す。
群ＧＲ１は８個のインターフェースを具え、群ＧＲ２は
７個のインターフェースを備える。各インターフェース
には加入者線路Ａからのデータが供給される。標準ＩＳ
ＤＮ装置がこのような加入者線路に接続される場合に
は、インターフェースはそのＳ−入力端子に２つのＢ−
チャネルＢ１及びＢ２及び１つのＤ−チャネルＤを受信
する。これらのデータはインターフェースにより標準出
力フレーム内に収容される。更に制御データがこの標準
出力フレームに付加される。このような標準出力フレー
ムは４バイト、即ち各Ｂ−チャネルのための１バイト、
Ｄ−チャネルのデータを含む制御データＣのための２バ
イトを有する。このような標準出力フレームの正確な構
造は前記ＩＳＡＣ（登録商標）−Ｓマニュアルの第４９
頁に示されている。２群のインターフェースがそれらの
標準出力フレームをゲートＩＤＰを経てデータバスＤＢ
１及びＤＢ２に２０４８ｋビット／ｓのビットレートで
書き込む。これらの両データバスは各４バイトの８つの
ＣＨ−チャネルを含むフレームを有する。各チャネルに
一つのインターフェースの標準出力フレームが収容され
る。ＩＳＡＣ（登録商標）−ＳのＡＤＦ１−レジスタを
プログラムすることにより（ＩＳＡＣ（登録商標）−Ｓ
マニュアル第２０２頁）、チャネルを各インターフェー
スに割り当てる。各インターフェースはそのタイミング
制御のために入力端子ＦＳＣにフレーム同期信号ＳＹＮ
Ｃを受信する。第１群は２０４８ｋビット／ｓシステム
２７により直接供給されるフレーム同期信号ＳＹＮＣを
受信する。第２群は遅延線２３により２バイトだけ遅延
されたフレーム同期信号ＳＹＮＣ′を受信する。更に、
各インターフェースは４０９６ｋＨｚのクロック信号
（図示せず）を受信する（ＩＳＡＣ（登録商標）−Ｓマ
ニュアル参照）。
の群ＧＲ１及びＧＲ２に分けたラインカード２を示す。
群ＧＲ１は８個のインターフェースを具え、群ＧＲ２は
７個のインターフェースを備える。各インターフェース
には加入者線路Ａからのデータが供給される。標準ＩＳ
ＤＮ装置がこのような加入者線路に接続される場合に
は、インターフェースはそのＳ−入力端子に２つのＢ−
チャネルＢ１及びＢ２及び１つのＤ−チャネルＤを受信
する。これらのデータはインターフェースにより標準出
力フレーム内に収容される。更に制御データがこの標準
出力フレームに付加される。このような標準出力フレー
ムは４バイト、即ち各Ｂ−チャネルのための１バイト、
Ｄ−チャネルのデータを含む制御データＣのための２バ
イトを有する。このような標準出力フレームの正確な構
造は前記ＩＳＡＣ（登録商標）−Ｓマニュアルの第４９
頁に示されている。２群のインターフェースがそれらの
標準出力フレームをゲートＩＤＰを経てデータバスＤＢ
１及びＤＢ２に２０４８ｋビット／ｓのビットレートで
書き込む。これらの両データバスは各４バイトの８つの
ＣＨ−チャネルを含むフレームを有する。各チャネルに
一つのインターフェースの標準出力フレームが収容され
る。ＩＳＡＣ（登録商標）−ＳのＡＤＦ１−レジスタを
プログラムすることにより（ＩＳＡＣ（登録商標）−Ｓ
マニュアル第２０２頁）、チャネルを各インターフェー
スに割り当てる。各インターフェースはそのタイミング
制御のために入力端子ＦＳＣにフレーム同期信号ＳＹＮ
Ｃを受信する。第１群は２０４８ｋビット／ｓシステム
２７により直接供給されるフレーム同期信号ＳＹＮＣを
受信する。第２群は遅延線２３により２バイトだけ遅延
されたフレーム同期信号ＳＹＮＣ′を受信する。更に、
各インターフェースは４０９６ｋＨｚのクロック信号
（図示せず）を受信する（ＩＳＡＣ（登録商標）−Ｓマ
ニュアル参照）。
【００１３】データバスＤＢ１及びＤＢ２のフレーム構
造を図３に示す。加入者データ、即ち２つの群のＢ−チ
ャネルＢ１及びＢ２が正確に時間的に並んで位置するこ
と明らかである。データバスの加入者データをシステム
バスＳＢへ６４ｋＨｚスイッチ２４によりスイッチング
することにより、システムバス上のシステムフレームに
加入者データのみを存在させることが達成される。この
システムバスはデータを他の処理のためにラインカード
上の他のシステム構成要素に２０４８ｋビット／ｓで搬
送する。図２に示す実施例に対しては、インターフェー
スと２０４８ｋビット／ｓシステムとの間でデータが全
２重モードで交換されることに注意されたい。ＩＳＡＣ
（登録商標）−Ｓはバス上のデータを同時に読み書きす
るよう設計されている。この目的のために、ＩＳＡＣ
（登録商標）−Ｓは２つのポート（ＩＤＰ０及びＩＤＰ
１）を有している。本発明はデータをバスに書き込む状
態について最も良く説明することができるので、単一ポ
ートＩＤＰのみを示す。他の詳細は前記マニュアルに記
載されている。スイッチ２４は６４ｋＨｚのクロックを
発生する素子２５に結合する。このスイッチは当業者に
より標準のマルチプレクサ及びデマルチプレクサにより
簡単に実現することができる。これらの素子は”Logic
Desin Principles: with emphasis on testable semicu
stom circuits"Edward j.McCluskey 著、Prentice Hall
International 発行、1986年、の第11. 3 章に記載さ
れている。
造を図３に示す。加入者データ、即ち２つの群のＢ−チ
ャネルＢ１及びＢ２が正確に時間的に並んで位置するこ
と明らかである。データバスの加入者データをシステム
バスＳＢへ６４ｋＨｚスイッチ２４によりスイッチング
することにより、システムバス上のシステムフレームに
加入者データのみを存在させることが達成される。この
システムバスはデータを他の処理のためにラインカード
上の他のシステム構成要素に２０４８ｋビット／ｓで搬
送する。図２に示す実施例に対しては、インターフェー
スと２０４８ｋビット／ｓシステムとの間でデータが全
２重モードで交換されることに注意されたい。ＩＳＡＣ
（登録商標）−Ｓはバス上のデータを同時に読み書きす
るよう設計されている。この目的のために、ＩＳＡＣ
（登録商標）−Ｓは２つのポート（ＩＤＰ０及びＩＤＰ
１）を有している。本発明はデータをバスに書き込む状
態について最も良く説明することができるので、単一ポ
ートＩＤＰのみを示す。他の詳細は前記マニュアルに記
載されている。スイッチ２４は６４ｋＨｚのクロックを
発生する素子２５に結合する。このスイッチは当業者に
より標準のマルチプレクサ及びデマルチプレクサにより
簡単に実現することができる。これらの素子は”Logic
Desin Principles: with emphasis on testable semicu
stom circuits"Edward j.McCluskey 著、Prentice Hall
International 発行、1986年、の第11. 3 章に記載さ
れている。
【００１４】第１群のインターフェースにより発生しう
る信号ＳＤＳ１（ＩＳＡＣ（登録商標）−Ｓマニュアル
第１３頁）を第２群のインターフェースのＦＳＣ入力端
子に供給することにより、第２群を遅延してスイッチす
ることもできる。信号ＳＤＳ１は、標準出力フレームの
Ｂ−チャネルがデータバスに存在するときハイレベルに
なり、フレームの残部中ローレベルになるようにプログ
ラムすることができる。この目的のために第１群の第１
インターフェース８−１から到来する信号ＳＤＳ１の反
転信号ＳＤＳ１′を使用することにより、遅延線２３と
同一の効果を達成することができる。信号ＳＤＳ１′の
立上り縁を同期のために使用する。この実施例で使用す
る反転信号ＳＤＳ１′を図３に示す。
る信号ＳＤＳ１（ＩＳＡＣ（登録商標）−Ｓマニュアル
第１３頁）を第２群のインターフェースのＦＳＣ入力端
子に供給することにより、第２群を遅延してスイッチす
ることもできる。信号ＳＤＳ１は、標準出力フレームの
Ｂ−チャネルがデータバスに存在するときハイレベルに
なり、フレームの残部中ローレベルになるようにプログ
ラムすることができる。この目的のために第１群の第１
インターフェース８−１から到来する信号ＳＤＳ１の反
転信号ＳＤＳ１′を使用することにより、遅延線２３と
同一の効果を達成することができる。信号ＳＤＳ１′の
立上り縁を同期のために使用する。この実施例で使用す
る反転信号ＳＤＳ１′を図３に示す。
【００１５】所定のタイプの交換機では処理できないＤ
−チャネルをこのタイプの交換機に好適な内部メッセー
ジに変換するために、各インターフェースは読出／書込
ポートＲＷを経てマイクロコントローラ２６に結合され
る。このマイクロコントローラはこれらのデータを内部
メッセージに変換し、次いでこれらのメッセージをシス
テムフレームの所定の位置で出力バスにスイッチする。
図３に、システムフレームの最後の２バイトに変換され
たＤ−チャネルが充填されることが示されている。シス
テムフレーム内の異なるバイトにこれらのデータを充填
することもできること勿論である。この場合には群ＧＲ
１及びＧＲ２内のインターフェースの数及びそれらの標
準出力フレームを収容するチャネルの割当を考慮する必
要がある。
−チャネルをこのタイプの交換機に好適な内部メッセー
ジに変換するために、各インターフェースは読出／書込
ポートＲＷを経てマイクロコントローラ２６に結合され
る。このマイクロコントローラはこれらのデータを内部
メッセージに変換し、次いでこれらのメッセージをシス
テムフレームの所定の位置で出力バスにスイッチする。
図３に、システムフレームの最後の２バイトに変換され
たＤ−チャネルが充填されることが示されている。シス
テムフレーム内の異なるバイトにこれらのデータを充填
することもできること勿論である。この場合には群ＧＲ
１及びＧＲ２内のインターフェースの数及びそれらの標
準出力フレームを収容するチャネルの割当を考慮する必
要がある。
【００１６】図４は本発明の他の実施例を示す。本例で
はインターフェースを直列に結合する。第１インターフ
ェース８−Ａに２０４８ｋビット／ｓシステム２７のフ
レーム同期信号ＳＹＮＣを供給する。このインターフェ
ースは、その標準出力フレームを第１チャネル、即ち同
期信号パルスの立ち上がり縁の直後に書き込むようにプ
ログラムする。これを図５に示す。フレームの使用され
ない部分をＮＵで示す。インターフェース８−Ａの信号
ＳＤＳ１の反転信号ＳＤＳ１′をインターフェース８−
Ｂに供給する。この信号はインターフェース８−Ａの加
入者データ（Ｂ−チャネル）がシステムバスに存在する
ことを示す。この信号を同期パルスとして使用するとと
もに、インターフェース８−ＢのＡＤＦ１−レジスタを
このインターフェースもその標準出力フレームを第１チ
ャネルに書き込むようにプログラムすることにより、こ
のインターフェースがその標準出力フレームをインター
フェース８−Ａより２バイト遅れて発生するようにす
る。インターフェース８−ＢのＳＤＳ１信号の反転信号
ＳＤＳ１′を次のインターフェース８−Ｃに供給するこ
とにより同様の動作を達成することができる。以下同様
にこのようなスイッチングを続けることができる。イン
ターフェースの加入者データのみをシステムバスに供給
するするために、論理ゲート９を用いる。このゲートの
真理値表を図４Ｂに示す。標準出力フレームのデータが
入力端子Ｘに存在するとともに信号ＳＤＳ１が入力端子
Ｗに存在する場合に、加入者データのみがシステムバス
にスイッチされる。この論理ゲートは、エネーブル入力
端子ＥＮの信号がハイレベルの場合にエネーブルされる
ため、信号ＳＤＳ１をエネーブル信号として使用するこ
ともできる。図５には３つのインターフェースのフレー
ムとシステムバス上のシステムフレームを示している。
もっと多数のインターフェースを直列に挿入することに
よりシステムフレームをもっと多数の加入者データで満
たすことができること勿論である。
はインターフェースを直列に結合する。第１インターフ
ェース８−Ａに２０４８ｋビット／ｓシステム２７のフ
レーム同期信号ＳＹＮＣを供給する。このインターフェ
ースは、その標準出力フレームを第１チャネル、即ち同
期信号パルスの立ち上がり縁の直後に書き込むようにプ
ログラムする。これを図５に示す。フレームの使用され
ない部分をＮＵで示す。インターフェース８−Ａの信号
ＳＤＳ１の反転信号ＳＤＳ１′をインターフェース８−
Ｂに供給する。この信号はインターフェース８−Ａの加
入者データ（Ｂ−チャネル）がシステムバスに存在する
ことを示す。この信号を同期パルスとして使用するとと
もに、インターフェース８−ＢのＡＤＦ１−レジスタを
このインターフェースもその標準出力フレームを第１チ
ャネルに書き込むようにプログラムすることにより、こ
のインターフェースがその標準出力フレームをインター
フェース８−Ａより２バイト遅れて発生するようにす
る。インターフェース８−ＢのＳＤＳ１信号の反転信号
ＳＤＳ１′を次のインターフェース８−Ｃに供給するこ
とにより同様の動作を達成することができる。以下同様
にこのようなスイッチングを続けることができる。イン
ターフェースの加入者データのみをシステムバスに供給
するするために、論理ゲート９を用いる。このゲートの
真理値表を図４Ｂに示す。標準出力フレームのデータが
入力端子Ｘに存在するとともに信号ＳＤＳ１が入力端子
Ｗに存在する場合に、加入者データのみがシステムバス
にスイッチされる。この論理ゲートは、エネーブル入力
端子ＥＮの信号がハイレベルの場合にエネーブルされる
ため、信号ＳＤＳ１をエネーブル信号として使用するこ
ともできる。図５には３つのインターフェースのフレー
ムとシステムバス上のシステムフレームを示している。
もっと多数のインターフェースを直列に挿入することに
よりシステムフレームをもっと多数の加入者データで満
たすことができること勿論である。
【図１】構内交換機の簡略ブロック回路図である。
【図２】インターフェースを２つの群に分けた本発明に
よるラインカードの一実施例のブロック回路図である。
よるラインカードの一実施例のブロック回路図である。
【図３】図２に示す実施例のシステムフレーム及びこの
フレームにどの様にデータが充填されるか示す図であ
る。
フレームにどの様にデータが充填されるか示す図であ
る。
【図４】Ａはインターフェースを直列に結合した本発明
によるラインカードの他の実施例のブロック回路図であ
り、Ｂは図４Ａに示す論理ゲートの真理値表を示す図で
ある。
によるラインカードの他の実施例のブロック回路図であ
り、Ｂは図４Ａに示す論理ゲートの真理値表を示す図で
ある。
【図５】図４Ａに示す実施例のシステムフレームを示す
図である。
図である。
１ 構内交換機 ２ ラインカード ３ スイッチング回路網 ４ 制御セクション Ａ 加入者線路 ＰＮ 公衆電話網 ＰＡＢＸ 構内交換機 ８ インターフェース ＧＲＩ，ＧＲ２ 第１群、第２群 ＤＢ１，ＤＢ２ 第１データバス、第２データバス ＳＹＮＣ，ＳＹＮＣ′ フレーム同期信号 ＳＦ 標準出力フレーム ＳＤＳ１，ＳＤＳ′ スイッチング信号 ２３ 遅延線 ２４ ６４ｋＨｚスイッチ ２５ クロック発生素子 ２７ ２０４８ｋビット／ｓシステム ２６ マイクロコントローラ
Claims (7)
- 【請求項１】 入加入者線路（Ａ）からのデータを、加
入者データ（Ｂ１，Ｂ２）及び制御データ（Ｃ）を含む
標準出力フレーム（ＳＦ）内に収容する複数のインター
フェース（８）を有するラインカード（２）を具える構
内交換機（１）において、前記ラインカード（２）は標
準出力フレーム（ＳＦ）からの加入者データ（Ｂ１，Ｂ
２）のみをシステムフレームにおいてシステムバス（Ｓ
Ｂ）にスイッチするよう構成されたスイッチ手段を具え
ていることを特徴とする構内交換機。 - 【請求項２】 複数のインターフェース（８）を第１群
（ＧＲ１）と第２群（ＧＲ２）に分け、これらのインタ
ーフェース（８）に少なくとも部分的に分布されたスイ
ッチング手段により第１群（ＧＲ１）の標準出力フレー
ム（ＳＦ）を第１データバス（ＤＢ１）にスイッチする
とともに、第２群（ＧＲ２）の標準出力フレーム（Ｓ
Ｆ）を遅延して第２データバス（ＤＢ２）にスイッチ
し、更に第１データバス（ＤＢ１）上及び第２データバ
ス（ＤＢ２）上の加入者データのみをシステムバス（Ｓ
Ｂ）にスイッチするように構成したことを特徴とする請
求項１記載の構内交換機。 - 【請求項３】 前記スイッチング手段は、第１群（ＧＲ
１）をフレーム同期信号（ＳＹＮＣ）に応答してスイッ
チするとともに第２群（ＧＲ２）を遅延線（２３）によ
り遅延されたフレーム同期信号（ＳＹＮＣ′）に応答し
てスイッチするように構成されていることを特徴とする
請求項２記載の構内交換機。 - 【請求項４】 前記スイッチング手段は、第１群をフレ
ーム同期信号に応答してスイッチするとともに、第２群
を、第１群により発生され第１データバス上に加入者デ
ータが存在することを示しフレーム同期信号として使用
することができるスイッチング信号に応答してスイッチ
するように構成されていることを特徴とする請求項２記
載の構内交換機。 - 【請求項５】 複数のインターフェース（８）に少なく
とも部分的に分布された前記スイッチング手段は、加入
者データが使用可能データあることを示す各インターフ
ェース（８）により発生しうるスイッチング信号（ＳＤ
Ｓ１）を使用するとともに、前記インターフェース
（８）を直列に結合し、各インターフェースにより発生
される前記スイッチング信号（ＳＤＳ１）を次のインタ
ーフェースの同期入力端子（ＦＳＣ）に供給し、更に前
記スイッチング手段は、各インターフェース（８）に結
合され且つスイッチング信号（ＳＤＳ１）を受信する第
１入力端子（Ｗ）及び標準出力フレーム（ＳＦ）を受信
する第２入力端子（Ｘ）を有し、加入者データをシステ
ムバス（ＳＢ）に選択的にスイッチするゲート（９）を
具えていることを特徴とする請求項１記載の構内交換
機。 - 【請求項６】 前記ラインカード（２）はインターフェ
ース（８）の制御データ（Ｃ）の少なくとも一部分を内
部メッセージに変換するマイクロコントローラ（２６）
を具え、このマイクロコントローラ（２６）が、その内
部メッセージがシステムバス（ＳＢ）にスイッチされる
ように配置されていることを特徴とする請求項１〜５の
いずれかに記載の構内交換機。 - 【請求項７】 入加入者線路（Ａ）からのデータを、加
入者データ（Ｂ１，Ｂ２）及び制御データ（Ｃ）を含む
標準出力フレーム（ＳＦ）内に収容する複数のインター
フェース（８）を有するラインカード（２）を具える請
求項１〜６のいずれかに記載の構内交換機に使用するラ
インカード（２）において、当該ラインカード（２）は
標準出力フレーム（ＳＦ）からの加入者データのみをシ
ステムフレームにおいてシステムバス（ＳＢ）にスイッ
チするよう構成されたスイッチ手段を具えていることを
特徴とするラインカード。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP93201796 | 1993-06-21 | ||
| NL93201796:5 | 1993-06-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0759135A true JPH0759135A (ja) | 1995-03-03 |
Family
ID=8213915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6135590A Pending JPH0759135A (ja) | 1993-06-21 | 1994-06-17 | 構内交換機及び該交換機に使用するラインカード |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5513179A (ja) |
| EP (1) | EP0635987A3 (ja) |
| JP (1) | JPH0759135A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100206465B1 (ko) * | 1996-05-04 | 1999-07-01 | 윤종용 | 사설교환기의 종합정보통신망 접속장치 및 방법 |
| US6272144B1 (en) * | 1997-09-29 | 2001-08-07 | Agere Systems Guardian Corp. | In-band device configuration protocol for ATM transmission convergence devices |
| US6633639B1 (en) * | 1997-12-30 | 2003-10-14 | Nortel Networks Limited | Telephone switch configuration detector |
| FR2773296B1 (fr) | 1997-12-31 | 2000-01-21 | Alsthom Cge Alcatel | Carte d'abonne, unite de raccordement d'abonne, et centre de commutation permettant de concentrer des trames internet |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2128446B (en) * | 1982-10-02 | 1985-09-04 | Standard Telephones Cables Ltd | Telecommunication exchange |
| CA1320555C (en) * | 1988-05-10 | 1993-07-20 | Shigehiko Yazawa | Private automatic branch exchange system with line accessing number adding feature |
| JPH02161854A (ja) * | 1988-12-14 | 1990-06-21 | Hitachi Ltd | 伝送制御手順選択方式 |
| JPH04119042A (ja) * | 1990-09-10 | 1992-04-20 | Fujitsu Ltd | Ｉｓｄｎのｄチャンネル輻輳制御方式 |
| JPH04185094A (ja) * | 1990-11-20 | 1992-07-01 | Toshiba Corp | ボタン電話システム |
| JPH04207691A (ja) * | 1990-11-30 | 1992-07-29 | Matsushita Electric Ind Co Ltd | 通信制御装置 |
| DE4205554C1 (ja) * | 1992-02-24 | 1992-12-24 | Siemens Nixdorf Informationssysteme Ag, 4790 Paderborn, De | |
| EP0616482A3 (en) * | 1993-03-15 | 1997-12-03 | Koninklijke Philips Electronics N.V. | A telecommunication system and a linecard |
-
1994
- 1994-06-14 EP EP94201702A patent/EP0635987A3/en not_active Withdrawn
- 1994-06-17 JP JP6135590A patent/JPH0759135A/ja active Pending
- 1994-06-21 US US08/263,105 patent/US5513179A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0635987A2 (en) | 1995-01-25 |
| EP0635987A3 (en) | 1997-06-25 |
| US5513179A (en) | 1996-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0091932B1 (en) | Telephone switching control arrangement | |
| EP0259119B1 (en) | Control information communication arrangement for a distributed control switching system | |
| JPS6367943A (ja) | パケットスイッチ | |
| JPH0581105B2 (ja) | ||
| JPH0311159B2 (ja) | ||
| US4885738A (en) | Method of and apparatus for establishing a wideband communication facility through a switched communications network having narrow bandwidth time division multiplexed channels | |
| US7301941B2 (en) | Multistage digital cross connect with synchronized configuration switching | |
| JPH0476280B2 (ja) | ||
| JPH04256236A (ja) | 情報スイッチング方法および装置 | |
| US20010033569A1 (en) | Multistage digital cross connect with integral frame timing | |
| EP0806100A1 (en) | Grooming device for streamlining telecommunication signals | |
| EP0289733B1 (en) | Switching method for integrated voice/data communications | |
| JPH0573306B2 (ja) | ||
| US20010033584A1 (en) | Time slot interchanger | |
| EP0836358B1 (en) | Time-slot allocation method in a TDM communication system | |
| JPH0759135A (ja) | 構内交換機及び該交換機に使用するラインカード | |
| US5446731A (en) | Signaling channel data transmitting/receiving circuit of a primary multiplexer | |
| JPH0342759B2 (ja) | ||
| JP3009745B2 (ja) | 信号情報のチャンネル同期交換の方法 | |
| KR100190290B1 (ko) | 동기식 초고속 전송 장치의 타임 스위칭 시스템및 그 제어 방법 | |
| KR100282406B1 (ko) | 에이티엠 셀 변환 시스템에서 톤과 디티엠에프스위칭 장치 및방법 | |
| KR960007669B1 (ko) | 교환 시스템 | |
| EP0903956A2 (en) | A network between a local exchange and an access network, and a semi-conductor large-scaled integrated circuit for use in the network | |
| KR19980046507A (ko) | 사설교환기의 no.7 신호처리장치 | |
| US20030128721A1 (en) | Programmable frame splitter |