JPS6367943A - パケットスイッチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 花街分野 本発明はパケット交換装置、より詳細には高容量パケッ
ト　スイッチと関連する制御機構に関する。

発明の技術的背景 バケツｌ〜通信の技術がデジタル　データ通信を越えて
他のタイプの情報の伝送、例えば、音声及びイメージ通
信に拡張されると、バケット網要素に要求されるパケッ
ト処理能力が必然的に増加する。高能カパケソト綱要素
の一例として１９８５年１０月２９日付けで、Ｊ、Ｓ、
ターナ−（、Ｊ、Ｓ。

Ｔｕｒｎｅｒ）　らに公布された合衆国特許第４，５５
０，３９７号に開示される高速パゲソト交換システムが
ある。

このターナ−（Ｔｕｒｎｅｒ）システムにおいては、高
バケツ１〜能力が網を横断してのパケット遅延を減少さ
せる目的で可変バッファリング技術を使用する交換ノー
ドの複数の段から成る自己経路指定網によって達成され
る。代替経路指定メカニズムがこれを使用しなければ多
量のｌ・ラヒックを通信する複数の経路が１つのノード
を通じてチャネルされる状況を発生させるようなアンバ
ランスド　トラヒック状態においての網の容量を向上さ
せるために使用される。代替経路が使用されるため、パ
ケットはそれらの着信先の所で必ずしもそれらが送信さ
れたのと同一の順番にて受信されることなく、多くの場
合、着信先の所でバケット並べ換えメカニズムを実現す
ることが要求される。このターナ−（Ｔｕｒｎｅｒ）ら
のシステムは自己経路指定網を太き（向上させるが、多
段網を通じてのパケットの累積遅延及び順番に敏感なト
ラヒックを運ぶために代替網経路を使用したとき必要と
されるパケッ１、の並び換えが多くのアプリケーション
において大きな問題となる。

パケット化された情報を交換する問題を解決するための
第２の周知のアプローチがＭ、オーシック（Ｍ、０ｒｓ
ｉｃ）に公布された合衆国特許第４，５２４，４４０号
に開示される。このＭ、オーシック（Ｍ、０ｒｓｉｃ）
のシステムは個々のパケット　サイズ化されたデータ通
信に対して別個の回路が確立されることから高速回路交
換システムと呼ばれる。情報は複数の通信モジュールか
ら発信元チャネルを通じて複数のポート　コントローラ
及び通信網に運ばれ、さらにここから着信先チャネルに
運ばれる。個々の通信モジュールは着信先チャネルを定
義する回路設定要求信号及びデータを送信する送信機を
含む。個々のポート　コントローラは着信先チャネルが
使用可能であるか定義する複数の状態語の１つを格納し
、個々のこれら状態語は個々のポートコントローラにサ
イクルされる。あるポート　コントローラにサイクルさ
れた状態語の１つが回路設定要求信号によって要求され
る１つの使用可能なチャネルを定義する場合、このポー
ト　コントローラは回路設定要求信号及びこれに続くデ
ータを網に送（る。網はこの回路設定要求信号に応答し
て要求される着信先チャネルへの回路を確立する。オー
シック（Ｍ、０ｒｓｉｃ）　システムのポート　コント
ローラはこのサイクル状態語を有効に利用して通信モジ
ュールによるパケットの送信を制御する。ただし、オー
シック（Ｍ、０ｒｓｉｃ）　システムの網は回路設定要
求信号に応答してただちに着信先チャネルへの要求回路
を確立することが必要とされ、また要求信号とパケット
自体をこの両者が同一チャネル内に運ばれるため区分す
ることが必要とされるため比較的複雑になる。

つまり、大きな複雑な網及び複雑なパケット処理能力を
使用することなく高容量パゲソ］−交換を実現すること
は現在のところ困難である。先行技術におけるその他の
問題として、累積遅延、多段自己経路指定バケソ１１内
でのパケットの並べ換えの必要性、パケットと要求信号
が同一チャネル内に運ばれることに起因するパケットと
要求信号を区別するための網の複雑さ、及びオーシック
（Ｍ、０ｒｓｉｃ）　　システムにみられるような回路
設定要求信号に応答して回路を迅速に確立するために要
求される網の厳しい要件を満す必要性の問題等が存在す
る。

発明の概要 これら問題の解決及び技術上の向」二か本発明の原理に
よる一例としての単一段パケット　スイソチによって達
成される。この−例としての単一段パケット　スイッチ
においては、個々の全ての入りパケット　チャネルと個
々の化パケット　チャネルに固有の個々の複数のセレク
タの間に永久接続が存在し、単純な制御リング構成がセ
レクタを受信されたバケット内に含まれる見出し及び制
御リング上に運ばれる網状態定義に応答して入りチャネ
ルを出チャネルに接続するために選択的に起動するのに
使用される。

本発明によるパケット　スイッチは複数の入りパケット
　チャネル上に受信されるパケットを複数の出バケット
　チャネルに交換するために使用される。このパケット
　スイッチは個々が入りパケット　チャネルの少なくと
も１つから受信されるパケットを格納するための複数の
パケット　バッファを含む。このパケット　バッファは
さらに個々が個々のパケット　バッファに永久的に接続
され、個々が化パケット　チャネルの少なくとも１つと
関連し、パケット　チャネルの任意の１つをそのセレク
タと関連する化パケット　チャネルに選択的に接続する
ための複数のセレクタを含む。

パケット　スイッチ制御メカニズムはバケットバッファ
内に格納されたパケットに応答して格納されるパケット
内の見出しに基づいてセレクタによって遂行される選択
的接続を制御する。

本発明による一例としての実施態様においては、制御メ
カニズムはまた格納されたパケットに応答してパケット
　バッファからの格納されたパケットの伝送を選択的に
遂行する。この制御メカニズムは複数の送信制御ノード
とセレクタ制御ノード及びこれらノードを相互接続する
複数の導線から構成されるパケット　バッファの１つの
化パケット　チャネルの１つへの現在の接続状態を定義
する信号をこれら送信制御ノード及びセレクタ制御ノー
ドに送信するための制御リングである。個々のセレクタ
制御ノードはセレクタの少なくとも１つによって遂行さ
れる選択的接続を制御し、個々の送信制御ノードはパケ
ット　バッファの少なくとも１つからのパケットの送出
を遂行する。個々の送信制御ノードは関連するパケット
　バッファによる任意の化パケット　チャネルを定義す
る見出しを含む任意の１つのパケットの受信及び制御リ
ングから送信されるパケット　バッファがいずれも現在
この任意の化パケット　チャネルに接続されて般いこと
を示す接続状態を定義する信号に応答して、制御リング
導線によって送信された信号を関連するパケット　バッ
ファがこの任意の化パケット　チャネルに接続されてい
ることを示す接続状態を定義するように変更し、関連す
るパケット　バッファからのこの任意のパケットの送出
を遂行する。個々のセレクタ制御ノードは制御リング導
線によって送信された任意のパケット　バッファがその
セレクタ制御ノードと関連する化パケット　チャネルに
接続されていることを示す接続状態を定義する信号に応
答して関連するセレクタがこの任意のパケット　バッフ
ァをこの化パケット　チャネルに接続するように制御す
る。

この−例としての実施態様においては、制御リング導線
によって送信される信号はまた個々の化パケット　チャ
ネルがパケットを受信するのに使用できるか否かを定義
する。送信制御ノードは制御ノード導線によって送信さ
れる信号が化パケット　チャネルがパケットを受信する
のに使用できることを定義しないかぎり制御リング導線
によって送信された化パケット　チャネルへの接続を定
義する信号を変更することもパケットを化パケット　チ
ャネルに送出するように制御することもない。

複数の出時分割多重リンクは各々複数の回路交換チャネ
ル及び化パケット　チャネルの少なくとも１つを運ぶ。

個々の出バケット　チャネルはセレクタの１つと出時分
割多重リンクの１つの間に挿入されたセレクタから受信
されたパケットを出時分割多重リンク上の化パケット　
チャネルに挿入するための化パケット　　バッファを含
む。

実施例 全般的な説明 第１図は本発明の原理を図解する一例としてのパケット
　スイッチ２０１２のブロック図である。

パケット　スイッチ２０１２は複数の入りバケツト　チ
ャネル、例えば、８１上に受信されるパケットを複数の
化パケット　チャネル、例えば、８２に交換するために
使用される。入りパケット　チャネル８１は入り時分割
多重リンク１５上の２５６タイムスロツト中の６４個の
所定のパケット　タイムスロットから構成される。化パ
ケット　チャネル８２は出時分割多重リンク１３上の２
５６個のタイムスロットの中の６４個の所定のパケット
タイムスロットから構成される。パケット　スイッチ２
０１２は入りリンク、例えば、１５及び２３上の関連す
る入りパケット　チャネルから受信されるパケットを格
納するための複数の入りパケット　バッファ、例えば、
２１２０−１及び２１２０−２を含む。パケット　スイ
ッチ２０１２はさらに個々が化パケット　チャネルの１
つと関連する複数のセレクタ、例えば、２１２Ｂ−１及
び２１２８−２を含むが、これは任意の入りパケット　
バッファを多重導線バス２１０２を介して関連する化パ
ケット　チャネルに選択的に接続する。制御リング２１
１０は複数の送信制御ノード、例えば、２１２３−１及
び２１２３−２、セレクタ制御ノド、例えば、２１２４
−１及び２１２４−２、及び入りパケット　バッファの
現在の接続状態を定義する信号を送信するための多重導
線バス２１１１を含む。個々のセレクタ制御ノードは関
連する１つのセレクタによる選択的接続を制御し、個々
の送信制御ノードは関連する１つのパケット　バッファ
からのパケットの送出を遂行する。送信制御ノド２１２
：３−１は、例えば、関連する入りパケット　バッファ
２１２０−１によるリンク２１上の化パケット　チャネ
ルを定義する見出しを含む任意のパケットの受信及び多
重導線バス２１１１によって送信される入りパケット　
バッファのいずれもが現在リンク２１上の化パケット　
チャネルに接続されていないことを示す１つの接続状態
を定義する信号に応答して、バス２１１１によって送信
される信号を入りパケット　バッファ２１２０−１から
リンク２１上の化パケット　チャネルへの接続を定義す
るように変更する。セレクタ制御ノド２１２４−２はバ
ス２１１１によって送信され　　Ｃ る入りパケット　バッファ２１２０−１がリンク２１上
の化パケット　チャネルに接続されていることを示す接
続状態を定義する信号に応答してこの接続定義をラッチ
２１２９−１に格納することにより、セレクタ２１２８
−２を制御し、入りパケット　バッファ２１２０−１を
多重導線バス２１０２の導線ｌＰを介してリンク２１上
の化パケット　チャネルに接続する。

個々の出時分割多重リンクは複数の回路交換チャネル及
び化パケット　チャネルの１つを運ぶ。

個々の化パケット　チャネルはセレクタの１つと出時分
割多重リンクの１つの間に挿入されたセレクタからのパ
ケットを出時分割多重リンク上の化パケット　チャネル
内に格納するための化パケット　バッファを含む。例え
ば、時分割多重リンク１３上の化パケット　チャネル８
２はセレクタ２１２８−１からのパケットを格納するた
めの出バケット　バッファ２１３０−１を含む。マルチ
プレクサ２１３３−１は出バケット　バッファ２１３０
−１からのパケット　チャネルを出時分ｌｔ） 多重重リンク１３に送出するために複数の回路交換チャ
ネル（図示なし）と結合する。

バス２１１１上に送信される信号はまた個々の化パケッ
ト　チャネルがパケットを受信するのに使用できるか否
かを定義する。例えば、化パケット　バッファ２１３０
−１がパケットを受信するのに使用できない場合は、こ
れはバス２１１１上に送信するために導線２１２７−１
を介して論理Ｏのスロットル　ビットを送信する。例え
ば、送信制御ノード２１２３−１はバス２１１１によっ
て送信される信号がリンク２１上の出パケットチャネル
をパケットを受信するために使用できると定義しないか
ぎり、リンク２１上の出パケットチャネルへの接続を定
義することもあるいはパケットをリンク２１上の化パケ
ット　チャネルに送出することもない。

第２図及び第３図の交換システム１０内にはパケット　
スイッチ２０１２が別個に示されておらず、回路／パケ
ット時分割多重スイッチ２０１０に統合して示される。

詳細な説明 第２図及び第３図は、第１１図に従って配置されたとき
、−例としての交換システム１０のブロック図を示す。

交換システム１０は回路交換及びパケット交換の両方を
複数のアクセス　ポート、例えば、Ｐｌ、Ｐ２、Ｐ５及
びＰ６を介して、例えば、顧客テレターミナル、ベンダ
　データベース、電話オペレータ位置ターミナルあるい
はパケット　アクセス　ポートを表わす複数のユーザス
テーション、例えば、１００１．１００２．１００５及
び１００６に提供するための複数のｌ５ＤＮ交換モジユ
ール、例えば、１０００及び１０５０を含む。交換モジ
ュール１０００及び１０５０はこれらが統合サービス　
デジタル網（ｉｎｔｅｇｒａｔｅｄ　５ｅｒｖｉｃｅ　
ｄｉｇｉｔａｌ　ｎｅｔｗｏｒｋ　、　ｌＮ５Ｄ）機能
を提供することからｌ５ＤＮ交換モジユールと呼ばれる
。統合サービス　デジタル網は電話統合デジタル網から
進化した音声及び非音声サービスを含む広範囲にわたる
サービスをサポートするための終端間デジタル接続を提
供する網であると定義され、ユーザは限られたセントの
標準多目的顧客インタフェースによってこれにアクセス
できる。個々のユーザ　ステーション、例えば、１００
２は情報をそれと関連する交換モジュール、例えば、１
０００にあるいはこれからＢ−チャネルと呼ばれる２つ
の６４キロビット／秒チャネル及びＤ−チャネルと呼ば
れる１つの１６キロビソｌ−／　秒チャネルを通じて送
受信する。Ｂ−チャネルはデジタル化された音声サンプ
ルを８０００　８ビットサンプル／秒の速度にて運ぶ、
あるいはデジタルデータを６４キロビット／秒の速度で
運ぶのに使用される。個々のＢ−チャネルは交換システ
ム１０によって他のユーザ　ステーション、例えば、１
００１．１００５あるいは１００６に個別に回路交換さ
れる。ユーザ　ステーションからのＤ−チャネルはユー
ザ　ステーションと交換システム１０の間のメツセージ
信号法のため及びユーザステジョンの間でデータ　パケ
ットを運ぶための両方に使用される。Ｄ−チャネルは他
のユーザステーションに、あるいは交換モジュール１０
００内の回路交換呼及びパケット交換呼の両方の確立を
制御する制御ユニット１０１７にパケット交換される。

ユーザ　ステーションと制御ユニット１０１７の間のメ
ツセージ信号法は機能タイプでも刺激タイプでもあり得
る。機能信号法はその生成あるいは分析においである程
度の知能処理を必要とし、一方刺激信号法はユーザ　ス
テーションのところの１つの事象、例えば、キーボタン
を押すことによって生成されるあるいは交換システム１
０からのユーザ　ステーションによって実行されるべき
基本命令を含む。

この−例としての実施態様においては、情報はユーザ　
ステーション、例えば、１００２と交換モジュール１０
００の間を伝送の個々の方向に対して１つのペアのワイ
ヤーを使用して４線ユ一ザアクセス回線１００４を介し
て運ばれる。ユーザ回線１００４は１９２キロビット／
秒の速度でシリアル　ピッＩ・流を運ぶが、これには上
に述べた２つの６４キロビット／秒Ｂ−チャネル及び１
つの１６キロビツト／秒Ｄ−チャネルに対する１４４キ
ロビット／秒並びにフレーミング、ＤＣバランシング、
制御及び保守を含むさまざまな機能のために使用される
４８キロビット／秒が含まれる。

ユーザ回線１００４は国際電報電話諮問委員会（ＣＣＩ
ＴＴ）によってＴ−インタフェースとして指定されるも
のと同一である。Ｔ−インタフェースの使用は一例にす
ぎず、本発明は他のアクセス方法を使用するシステムに
も同しように適用できる。

交換モジュール１０００内において、ユーザ回線、例え
ば、１００３及び１００４は２つのデジタル回線ユニッ
ト１１０１及び１１０２によって終端される。回路交換
情報は個々のデジタル回線ユニット１１０１及び１１０
２と回路交換ユニッ）１０１１との間を複数の３２チヤ
ネル双方向データ　パス、例えば、１２１１．１２１２
．１２１３、及び１２１４を介して運ばれる。これらデ
ータバス、例えば、バス１２１１は主に回路交換ユニッ
ト１０１１によって交換モジュール１０００によって処
理されるユーザ　ステーションにあるいは回路／パケッ
ト時分割多重スイッチ２０１０に回路交換されるＢ−チ
ャネル情報を運ぶのに使用されるが、これらデータ　パ
スはまたＤ−チャネル情報を運ぶのに使用することもで
きる。このＤ−チャネル情報はさらに所定の回路交換ユ
ニット１０１１のチャネル及び１つの３２−チャネル双
方向データ　パス１２０５を介してパケット交換ユニッ
ト１４００に運ばれる。これらデータ　パス、例えば、
パス１２１１上の個々のチャネルあるいはタイムスロッ
トは１つのユーザ　ステーションからの８個のＢ−チャ
ネル　ビットあるいは個々の４つの異なるユーザ　ステ
ーションからの２つのＤ−チャネル　ビットを含む。パ
ケット交換情報は個々のデジタル回線ユニソ）１１０１
及び１１０２とパケット交換ユニット１４００の間を第
２の複数の３２−チャネル双方向データ　パス、例えば
、１２１５．１２１６．１２１７及び１２１８を介して
運ばれる。これらデータ　パス、例えば、１２１３ある
いは１２０５上の個々のチャネルあるいはタイムスロッ
トは個々の４つの異なるユーザ　ステーションからの２
つのＤ−チャネル　ビットを含む。

この−例としての実施態様においては、パケット交換ユ
ニット１４００は９６個のプロトコールハンドラ１７０
０−０から１７００−９５、及びプロトコール　ハンド
ラ１７００−０から１７００−９５と通信インタフェー
ス１９００とを相互接続するパケット相互接続回路１８
００を含む。デジタル回線ユニット１１０１及び１１０
２からプロトコール　ハンドラ１７０（１０から１７０
０−９５へのアクセスは個々が１群の１６個のプロトコ
ール　ハンドラと関連する６つのデータ　ファンアウト
　ユニット１６０（］−０から１６００−５を介して得
られる。個々のユーザ　ステーション、例えば、１００
２はプロトコール　ハンドラ１７００−０から１７００
−　９５の１つ、より具体的には、それと関連するプロ
トコール　ハンドラ内に含まれる３２個の高レベル　デ
ータリンク制御（旧ｇｈ−１ｅｖｅｌ　Ｄａｔａ　　Ｌ
ｉｎｋ　Ｃｏｎｔｒｏｌ。

ＨＤＬＣ）回路（図示なし）の１つと関連する。

この実施態様においては、システムの初期化において、
通信リンクがプロトコール　ハンドラのＨＤＬＣ回路と
ユーザ　パケット　ステーション内の同等のＨＤＬＣ回
路（図示なし）との間で確立される。これらリンクは）
（ＤＬＣフレーム内のパケットを周知のＨＤＬＣプロト
コールに従って運ぶために使用される。

Ｄ−チャネル通信リンク上をユーザ　ステーションと関
連するプロトコール　ハンドラとの間で運ばれるパケッ
トは、通常、可変長である。個々のユーザ　ステーショ
ン、例えば、１００２は１つあるいは複数の論理リンク
を介してパケットの送信及び受信を行なう。この例にお
いては、論理リンクＬＬＯがユーザ　ステーション１０
０２へのあるいはこれからの回路交換呼及びパケット交
換呼の両方を設定するための信号法パケットを運ぶため
に使用され、論理リンクＬＬＩがバケット交換呼の間に
ユーザ　ステーション１００２へあるいはこれからデー
タ　パケットを運ぶために使用される。論理リンクＬＬ
Ｉはさらにユーザ　スチージョン１００２が複数の同時
パケット交換データ呼に従事するときに使用できるよう
に複数の論理チャネルに細分割することもできる。個々
のパケットの論理リンク及び論理チャネル番号はそのパ
ケットの見出しの部分によって定義される。

ユーザ　パケット　ステーションからプロトコール　ハ
ンドラによって受信される個々のパケットはそのプロト
コール　ハンドラ内のランダム　アクセス　メモリ（図
示なし）内に格納される。受信されたパケットが信号法
パケットである場合、つまり、パケットが論理リンクＬ
ＬＯ上に受信されたときは、これは後に制御ユニッＩ−
１０１７に伝送するためにパケット相互接続回路１８０
０を介して通信インタフェース１９００に送信される。

受信されたパケットがデータ　パケットであるとき、つ
まり、これが論理リンクＬＬＩの論理チャネルの１つに
受信され、バケット交換呼がモジュール１０００と関連
するユーザ　ステーションの１つに対して既に確立され
ている場合は、データパケットがパケット相互接続回路
１８００を介してその後に着信先ユーザ　ステーション
に送くるためそれと関連するプロトコール　ハンドラに
送くられる。（パケット交換呼が同一のプロトコール　
ハンドラと関連する２つのユーザ　パケット　ステーシ
ョン間で確立された場合は、ユーザ情報パケットをパケ
ット相互接続回路１８００を介して送信する必要はない
。この場合は、プロトコール　ハンドラは、単に、ユー
ザ情報パケットを適当なチャネルを通じて着信先ユーザ
　パケット　ステーションに送信する）。受信されたデ
ータ　パケットが既に他の交換モジュールの１つによっ
て処理されるユーザ　ステーション、例えば、交換モジ
ュール１０５０によって処理されるユーザ　ステーショ
ン１００６へのパケット交換呼に使用するために確立さ
れている場合は、このデータ　パケットはパケット相互
接続回路１８００を介して通信インタフェース１９００
に送信される。

このデータ　パケットはその後回路交換ユニット１０１
１　　（第４図）内に含まれるリンク　インタフェース
４４１、及び時分割多重スイッチ２０１０を介して着信
先ユーザ　ステーション１００６と関連する交換モジュ
ール１０５０内のプロトコールハンドラに送くられる。

任意のプロトコール　ハンドラ、例えば、１７００−〇
がユーザ　ステーションから１つの完全なパケットを受
信し、そのパケットの着信先、つまり、他のプロトコー
ル　ハンドラの１つあるいは通信インタフェース１９０
０を決定すると、これは論理Ｏの送信要求（Ｒｅｑｕｅ
ｓｔ　ｔｏ　５ｅｎｄ　、　ＲＴ　Ｓ　）信号を６−導
線バス１７０１−０の１つの導線を通じてパケット相互
接続回路１８００に送信する。

同様に、通信インタフェース１９００がプロトコール　
ハンドラの１つに送信するためのパケットを持つ場合は
、これは論理０のＲＴＳ信号を６−導線バス１９０１の
１つの導線に送くる。パケット相互接続回路１８００は
個々のプロトコールハンドラ及び通信インタフェース１
９００を所定の順に送信するために起動する。通信イン
タフェース１９００は信号法パケット及びモジュール間
データ　パケットを交換モジュール１０００によって処
理される全てのユーザ　パケット　ステーションに送信
するため、パケット相互接続回路１８００によって起動
されるシーケンスは通信インタフェース１９００を個々
のプロトコール　ハンドラの個々の起動に対して１６回
起動する。パケット相互接続回路１８００のシーケンス
がプロトコール　ハンドラ１７００−０に到達すると、
パケット相互接続回路１８００はバス１７０１−Ｏ上の
ＲＴＳ信号に応答して論理Ｏのクリア（Ｃ１ｅａｒ　Ｔ
ｏ　５ｅｎｄ　％　ＣＴ　Ｓ）信号をバス１７０１−０
の第２の導線を通じてプロトコール　ハンドラ１７００
−０に送くる。プロトコール　ハンドラ１７００−０は
このＣＴＳ信号に応答してその格納されたパケットを高
速度、例えば、１０メガビット／秒にて、パケット相互
接続回路１８００を介してその着信先に送くる。全ての
プロトコール　ハンドラ及び通信インタフェース１９０
０はパケットを受信することができるが、この実施態様
においては、典型的には、パケット見出しによって着信
先として定義される１つのみがその後の伝送のためにパ
ケットを格納する。１つの完全なパケットがプロトコー
ル　ハンドラ１７００−０によって送信された後にはじ
めて、パケット相互接続回路１８００はそのシーケンス
を再開する。

着信先プロトコール　ハンドラあるいは通信インタフェ
ース１９００によるパケットの受信は確認パケットをプ
ロトコール　ハンドラ１７０（１−０におくり返すこと
によって通知される。

回路交換ユニッ）１０１１が第４図に詳細に示される。

入り情報は３２−チャネル双方向データバス、例えば、
デジタル回線ユニッＩ−１１０２からのバス１２１１及
び１２１２、デジタル回線ユニット１１０１からのバス
１２１３及び１２１４、及びパケット交換ユニット１４
００からのバス１２０５上に受信される。ペアのデータ
　インタフェース４０１及び４０２は受信された情報を
ペアの２５６−チャネル時分割多重回線４０３及び４０
５上に多重化する。マルチプレクサ／デマルチプレクサ
４０７はさらにこの２つの２５６−チャネル回線４０３
及び４０５をタイムスロット交換器４１０に伝送するた
めに１つの５１２−チャネル時分割多重回線４０８に多
重化する。タイムスロット交換器４１０は回路交換機能
を遂行し、制御ランダム　アクセス　メモリ（ＲＡＭ）
　４１１から読み出される命令に従ってタイムスロット
の順番を交換する。並び換えられたタイムスロットは５
１２−チャネル時分割多重回線４１２上をマルチプレク
サ／デマルチプレクサ４１４に向けて伝送される。マル
チプレクサ／デマルチプレクサ４１４はこの５１２チヤ
ネルを２つの２５６−チャネル時分割多重回線４１５及
び４１７にデマルチプレキシングする。回線４１５及び
４１７はぺ□アのリンク　インタフェース４４１及び４
４２に接続する。リンク　インタフェース４４１及び４
４２は導線及び信号コンディショニング機能を遂行し、
次に個々の回線４１５及び４１７上に受信される２５６
−チャネルを２５６−チャネル入りリンク１５及び１６
を介して時分割多重スイ・ノチ２０１０に伝送する。

逆方向においては、時分割多重スイッチ２０１０はは２
つの２５６−チャネル出リンク１３及び１４上の情報を
リンク　インタフェース４４１及び４４２に伝送する。

個々の回線１３及び１４からの２５６−チャネルは次に
リンク　インタフェース４４１及び４４２によってマル
チプレクサ／デマルチプレクサ４１４に向う２つの２５
６−チャネル時分割多重回線４１８及び４１６上に置か
れる。マルチプレクサ／デマルチプレクサ４１４はこの
情報を１つの５１２チヤネル時分割多重回線４１３上に
多重化しタイムスロット交換器４１０に送くる。タイム
スロット交換器４１０は受信されたタイムスロットを制
御ＲＡＭ４１１から読み出される命令に従って並べ換え
、再配列されたタイムスロットをマルチプレクサ／デマ
ルチプレクサ４０７に延びる５１２−チャネル時分割多
重回線４０９上に送出する。マルチプレクサ／デマルチ
プレクサ４０７はこの５１２チヤネルをデータインタフ
ェース４０１及び４０２に延びる２つの２５６−チャネ
ル時分割多重回線４０４及び４０６上にデマルチプレキ
シングする。データｌ インタフェース４０１及び４０２はさらにこの情報を３
２−チャネル　データ　バス、例えば、１２１１．１２
１２．１２１３．１２１４及び１２０５上にデマルチプ
レキシングする。

回路／パケット時分割多重スイッチ（ＴＭＳ）２０１０
　（第３図）は回路交換呼及びパケット交換呼の両方に
対してモジュール間接続を提供する機能、並びに交換モ
ジュールの制御ユニット関、例えば、交換モジュール１
ｏｏｏの制御ユニット１０１７と交換モジュール１０５
０内の対応する制御ユニットとの間のモジュール間制御
パケットを運ぶ機能を遂行する。以下の説明はＴＭＳ２
０１０が回路交換呼に対してモジュール間接続を提供す
る動作について述べる。ＴＭＳ２０１０は時間シェア空
間ディビジョン　スイッチを含むが、これは２５６タイ
ムスロツトのフレームあるいは約４８８ナノ秒のチャネ
ルにて動作し、個々がその入力ボートＩＰＩからＩＰ２
５５からその出力ポートＯＰＩから０Ｐ２５５までの経
路を完結する。

個々の交換モジュールは２つの入力ボート及び２つの出
力ポートに接続される。例えば、交換モジュール１００
０は２５６−チャネル入りリンク１５及び１６を介して
ボートＩＰＩ及びＩＦ５に接続され、２５６−チャネル
出リンク１３及び１４を介して化ポー）ＯＰ　１からＯ
Ｐ２から接続される。

ＴＭＳ２０１０は２つの実質的に同一のユニットから成
る奇数スイッチ　ユニット２１００及び偶数スイッチ　
ユニット２２００を含む。奇数スイッチ　ユニット２１
００内において、個々の入力ボートからの導線、例えば
、人カポ−ｔｌＰ１からの導線ｌ及び入カポ−）ＩＰ２
５３からの導線２５３は１つの多重導線Ｅ−バス２１０
２にまとめられ、バス部分２１０３を介して奇数交換ユ
ニット２１００の１２８個の出カポ−）ＯＰ　１から０
Ｐ２５５と関連する１２８個の個々のセレクタの１２８
個の入力端子に結合される。第３図には出力ポートＯＰ
　１と関連するセレクタ２１３１−１及び出力ポート０
Ｐ２５３と関連するセレクタ２１３ｍ−２のみが示され
る。例えば、セレクタ２１３ｍ−１は制御ＲＡＭ２１３
１−１内に格納された命令に応答してその入力端子の異
なる１つを個々のフレームの２５６タイムスロツトの個
々においてマルチプレクサ２１３３−１に接続する。

例えば、従来の回路交換呼をアナログ　ステーション１
００１からアナログ　ステーション１０５１に確立する
プロセスの一部として、入力ポートＩＰ１を出カポ−）
ＯＰ２５３に接続し、しかも入力ポートＩＰ２５３を出
力ポートＯＰ１に接続するのに使用できる１つのタイム
スロットを選択する。

制＠ＲＡＭ２１３２−１内に書き込まれた命令はタイム
スロットＴＳ４３において出力ポートＯＰ１に接続する
ためセレクタ２１３１−１によって導線２５３が選択さ
れるべきであることを定義する。制御ＲＡＭ２１３２−
２内に書き込まれた命令はタイムスロットＴＳ４３にお
いて出力ポート０Ｐ２５３に接続するためセレクタ２１
３１−２によって導線１が選択されるべきであることを
定義する。

交換モジュールと７ＭＳ２０１０の間の個々のリンク上
の１つのタイムスロットが交換モジューＯｒ。

ルの制御ユニットと交換システム１０の中央ｆｆｔｌ［
Ｉである管理モジュール２０３０の間の制御通信に予約
される。例えば、タイムスロットＴＳ１は入力ポートＩ
ＰＩに向うリンク１５上及び出力ポートＯＰ１からのリ
ンク１３上の予約された制御タイムスロットである。タ
イムスロットＴＳＩにおいて、入カポ−１−Ｉ　Ｐ　１
は常に出力ポート０Ｐ２５５に接続され、入力ポートＩ
Ｐ２５５は常に出力ポートＯＰＩに接続される。タイム
スロットＴＳ２は入力ポートＩＰ２に向うリンク１６上
及び出力ポートＯＰ２からのリンク１４上の予約された
制御タイムスロットである。タイムスロットＴＳ２にお
いて、入力ポートＩＰ２は常に出力ポート０Ｐ２５５に
接続され、入力ポートＩＰ２５５は常に出カポ−）ＯＦ
２に接続される。同様に、他の入力／出力ボートペアの
個々に向うあるいはこれからのリンクは１つの予約され
た制御卸タイムスロットを持つ。制御メツセージは制御
ユニット１０１７内のプロセッサ５６６（第５図）によ
って生成され、メモリ５６７内に格納される。管理モジ
ュール２０３０のための制御メツセージはメモリ５６７
を介して直接メモリ　アクセス（ＤＭＡ）ユニット５５
８及び経路４４０を介してリンク　インタフェース４４
１に送出され、ここで、このメツセージは６ビツト　セ
グメントにて入りボートＩＰＩへの入りリンク１５上の
タイムスロットＴＳＩの反復に挿入される。タイムスロ
ットＴＳＩの個々の発生において、入力ポートＩＰＩが
出力ポートｏｐ２５５に接続され、制御メツセージの６
−ビット　セグメントが出力ポート０Ｐ２５５を介して
メツセージ　スイッチ２０３１に運ばれる。メツセージ
　スイッチ２０３１は制御メツセージのこのビットを集
め、完結したメツセージを管理モジュール２０３０に転
送する。同様に、管理モジュール２０３０から制御ユニ
ット１０１７への制御メソセージはメツセージ　スイッ
チ２０３１、入力ポートＩＰ２５５、出力ポートＯＰ１
及び出リンク１３を介してリンク　インタフェース４４
１に送出され、ここで、６ビツトセグメントがタイムス
ロットＴＳＩから抽出され、経路４４０及びＤＭＡユニ
ット５５Ｂを介して制御ユニット１０１７内のメモリ５
６７に運ばれる。

モジュール間回路交換接続を提供するのに加えて、７Ｍ
Ｓ２０１０は異なる交換モジュール上のユーザ　ステー
ション間の呼に対するモジュール間データ　パケット及
び異なる交換モジュールの制御ユニット間のモジュール
間制御パケットの両方を運ぶためのモジュール間パケッ
ト交換接続を提供する。この例においては、７ＭＳ２０
１０の奇数入力及び出力ポートに接続された個々の入り
及び出リンク上の２５６タイムスロツトのなかの６４タ
イムスロツトが集合的に通信インタフェース１９００と
７ＭＳ２０１０の間のパケットチャネルとして使用され
る。ここでパケット　タイムスロットと呼ばれる６４個
のタイムスロットは各各パケットの１２ビツトを含む。

つまり、入力ポートＩＰＩへの入りリンク１５上のパケ
ット　チャネル及び出力ポートＯＰＩからの出リンク１
３上のパケット　チャネルは６．１４４メガビット／秒
のビット速度を持つ。交換モジュールとＴＭＳ２０１０
との間の１つのパケット　チャネルがそ′　　の交換モ
ジュール上のファミリーのプロセッサへのあるいはこれ
からのパケット通信を提供するのに使用される。例えば
、交換モジュール１０００内においては、ファミリーの
プロセッサは制御ユニット１０１７及びプロトコール　
ハンドラ１７００−０から１７００−９５によって構成
される。個々のモジュール間パケットはその見出しの部
分に着信先交換モジュールを定義するモジュール側柵及
びその交換モジュール上の特定の着信先プロセッサを定
義するプロセッサ側柵からなるアドレス欄を含む。通信
インタフェース１９００　（第２図）はパケット交換ユ
ニット１４００から受信されるモジュール間データ　パ
ケットを制御ユニット１０１７から受信されるモジュー
ル間制御パケットと結合し、これを入力ボートＩＰＩへ
のリンク１５上の６．１４４メガビット／秒パケット　
チャネル上に挿入するためにリンク　インタフェース４
４１に送出する。同様に、リンク　インクフェ−ス４４
１によって出ボートＯＰＩからのリンク１４上の６．１
４４メガビット／秒パケット　チャネル上に受信される
パケットは通信インタフェース１９００に送信され、プ
ロセッサ側柵に基づいて分離され、その後制御ユニット
１０１７あるいはパケット交換ユニット１４００に送出
される。

パケット　チャネルを形成するパケット　タイムスロッ
トのこの挿入及び抽出機能はリンク　インタフェース４
４１内で制御ｉ１ＲＡＭ　（図示なし）に格納されたパ
ケット　タイムスロット定義に従って遂行される。

通信インタフェース１９００　（第１０図）はそれぞれ
通信インタフェース１９００と制御ユニッ）１０１７、
パケット交換ユニット１４００、及びリンク　インタフ
ェース４４１の間の通信をコープイネイトするための３
つの通信コントローラ８００１．８００８及び８０１２
を含む。通信インタフェース１９００はさらにシュアル
　ポートランダム　アクセス　メモリ　（ＲＡＭ）８０
１５を、含むが、これは、例えば、個々が２５６にの１
ビソト位置を持つ２２個のメモリとして実現できる。

ＲＡＭ８０１５はバス８０１７を介してＲＡＭ８０１５
の１つのボートに接続される通信コントローラ８００１
８００Ｂ、及び８０１２の間で運ばれるパケットの中間
的な格納のために使用される。メモリ８０１６内に格納
された命令下で動作するプロセッサ８０１４はＲＡＭ８
０１５の第２のポートに接続され、モジュール間制御パ
ケット及びユーザ信号法パケットのプロトコール処理を
このパケットの転送の中間ステップとして遂行する。Ｒ
ＡＭ８０１５は個々がそのセクションと関連する着信先
に対するパケットの先入れ先出し方式の中間メモリとし
て使用される。一連の隣接する位置から成る４つのセク
ションを持つ。この４つのセクションはコントローラ８
００１．８００Ｂ、８０１２、及びプロセッサ８０１４
と関連する。

制御ユニット１０１７内において、プロセッサ５６６　
（第５図）はモジュール間制御パケットを生成し、この
パケットをメモリ５６７内に格納する。モジュール制御
パケットのアドレス欄は着信先交換モジュールを定義す
るモジュール側柵及び着信先交換モジュール内の制御ユ
ニットを定義するプロセッサ側柵を含む。ＤＭＡユニッ
ト５６１はこれらパケットをメモリ５６７から経路５６
２を介して通信コントローラ８００１に送信する。

通信コントローラ８００１はその後個々の受信されたパ
ケットをプロセッサ８０１４と関連するＲＡＭ８０１５
セクシヨン内に格納する。プロセッサ８０１４はこのパ
ケットをＲＡＭ８０１５から読み出し、必要なモジュー
ル間制御パケット処理を遂行し、交換モジュール１００
０以外の着信先交換モジュールを定義するモジュール側
柵に基づき受信されたパケットがコントローラ８０１２
に伝送されるべきであることを決定する。従って、プロ
セッサ８０１４はこのパケットをメモリ８０１５のコン
トローラ８０１２と関連するセクションに格納する。こ
のパケットはその後コントローラ８０１２によって読み
出され、入力ボートＩＰＩへの入りリンク上の６．１４
４メガビット／秒パケット　チャネル内に挿入するため
にリンク　インタフエース４４１に送くられる。プロセ
ッサ５６６はまたプロトコール　ハンドラ１７００−０
から１７００−９５に伝送されるべきパケットを生成す
ることもできる。この場合は、パケットのモジュール側
柵はパケットの受信すべきプロトコールハンドラの特定
の１つを定義する。このパケットはコントローラ８００
８と関連するＲＡＭ８０１５セクシヨンに送信される。

コントローラ８００８はＲＡＭ８０１５からこれらパケ
ットを読み出し、これらをバス１９０１及びパケット相
互接続回路１８００を介してこの特定の着信先プロトコ
ールハンドラに送くる。

個々の制御ユニット１０１７に加えて、プロトコール　
ハンドラ１７００−０から１７００−９５の個々はパケ
ットを通信インタフェース１９００及びリンク　インタ
フェース４４１を介して入力ボートＩＰＩへの入りリン
ク１５上の６．１４４メガビット／秒パケット　チャネ
ル上に送くる゛ことができる。プロトコール　ハンドラ
によってユーザステーションから受信される信号法パケ
ットはこのプロトコール　ハンドラによって交換モジュ
ール１０００を定義するモジュール側柵及び制御ユニッ
ト１０１７を定義するプロセッサ側柵とともに通信イン
タフェース１９００に送信される。

パケット交換データ呼、例えば、交換モジュール１００
０上のユーザ　ステーションと交換モジュール１０５０
上のユーザ　ステーション１００６との間のパケット交
換データ呼を確立するためのプロセスの部分として、ユ
ーザ　ステーション１００２と関連するプロトコール　
ハンドラ、例えば、プロトコール　ハンドラ１７００−
０は交換モジュール１０５０内のどのプロトコール　ハ
ンドラがユーザ　ステーション１００６と関連するか決
定する。プロトコール　ハンドラ１７００−〇はこの情
報を経路指定テーブル内に格納する。

この呼に対して使用されている特定の論理チャネル内に
ユーザ　ステーション１００２からその後受信されるデ
ータパケットは、この情報に基づいて、プロトコール　
ハンドラ１７００−０によってパケット相互接続回路１
８００を介して通信インタフェース１９００に交換モジ
ュール１０５０を定義するモジュール側柵及びユーザ　
ステーション１００６と関連するプロトコール　ハンド
ラを定義するプロセッサ側柵とともに送くられる。

ユーザ信号法パケット及びユーザ情報パケットは両方と
も通信コントローラ８００８によってパケット相互接続
回路１８００からバス１９０１を介して受信される。通
信コントローラ８００８はその後ユーザ信号法パケット
をプロセッサ８０１４と関連するＲＡＭ８０１５のセク
ション内に格納する。プロセッサ８０１４はユーザ信号
法パケットに関して必要なプロトコール処理を遂行し、
次にこれらを通信コントローラ８００１と関連するＲＡ
Ｍ８０１５のセクション内に格納する。これらパケット
はその後コントローラ８００１によってＲＡＭ８０１５
から読み出され、経路５６２及びＤＭＡユニット５６１
を介してメモリ５６７に送信される。通信コントローラ
８００８はパケット相互接続回路１８００から受信され
るユーザパケット情報を通信コントローラ８０１２と関
連するＲＡＭ８０１５のセクション内に格納する。

コントローラ８０１２は次にＲＡＭ８０１５からこれら
パケットを読み出し、これを入力ボートＩＰＩへの入り
リンク１５上の６．１４４メガビット／秒バケット　チ
ャネルに挿入するためにリンク　インタフェース４４１
に送信する。

出力ポートＯＰＩからの出リンク１３上に６．１４４メ
ガビット／秒パケット　チャネル上に受信されたパケッ
トはリンク　インタフェース４４１によって６４個の所
定のパケット　タイムスロットから抽出され、経路８０
１３を介して通信コントローラ８０１２に運ばれる。通
信コントローラ８０１２は受信されたモジュール間制御
パケットをプロセッサ８０１４と関連するＲＡＭ８０１
５のセクションに格納する。プロセッサ８０１４はその
後のこのモジュール間制御パケットに関するプロトコー
ル処理を遂行し、次にこれを通信コントローラ８００１
と関連するＲＡＭ８０１５のセクションに格納する。コ
ントローラ８００１はパケットを読み出し、これを経路
５６２及びＤＭＡユニット５６１を介してメモリ５６７
に転送する。通信コントローラ８０１２はリンク　イン
タフェース４４１から受信されたユーザ情報パケットを
通信コントローラ８００８と関連するＲＡＭ８０１５の
セクションに格納する。コントローラ８００８はその後
これらを読み出し、バス１９０１及びパケット相互接続
回路１８００を介して適当な着信先プロトコール　ハン
ドラに転送する。

ＴＭＳ２０１０（第３図）内において、入力ポートＩＰ
ＩＯ所で入りリンク１５上に受信される６４パケツト　
タイムスロットが入りパケットバッファ装置２１２０−
１内に格納される。パケット　タイムスロットである入
りリンク１５上のこのタイムスロットの定義はシステム
の初期化においてＴＭＳコントローラ２１０１によって
制御ＲＡＭ２１３２−１内に格納される。この定義はそ
の後制御ＲＡＭ２１３２−１から入りパケットバッファ
装置２１２０−１にリンク１５から適当なタイムスロッ
トが抽出されるように運ばれる。

個々の入力ポートは類似の関連する入りパケットバッフ
ァ装置を持つ。例えば、入カポ−）ＩＰ２５３は関連す
る入りパケット　バッファ装置２１２０−２を持つ。個
々の入りパケット　バッファ装置からの出力導線、例え
ば、入りパケットバッファ装置２１２０−１からの導線
ＩＰ及び入りパケット　バッファ２１２０−２からの導
線２５３Ｐは多重導線Ｅ−バス２１０２にまとめられ、
バス部分２１０４を介して奇数スイッチユニット２１０
０の１２８個の出力ポートＯＰＩから０Ｐ２５５と関連
する１２８個のセレクタの個々の１２８個の入力端子に
結合される。第３図には出力ポートＯＰＩと関連するセ
レクタ２１２８−１及び出力ポート０Ｐ２５３と関連す
るセレクタ２１２８−２のみが示される。入りパケット
　バッファ装置、例えば、２１２０−１及び２１２〇−
２からのパケットの伝送、及びセレクタ、例えば、２１
２８−１及び２１２８−２による入力導線の選択は複数
の送信制御ノード、例えば、２１２３−１及び２１２３
−２、複数のセレクタ制御ノード、例えば、２１２４−
１及び２１２４−２、及び１つのリング　リピータ２１
４０を含む制御リング２１１０によって制御される。制
御リング２１１０は１つの７ビツト状態バスＩｎ−スロ
ットル　ビットを含む１つの８導線バスを含む。

この状態バスはセレクタ、例えば、２１２Ｌ−１及び２
１２８−２の状態を、つまりそれらが現在パケットを運
ぶのに使用されているか否かを定義するために使用され
る。状態バスはバス１２８個のセレクタの個々の状態を
リング２１１０の回りを反復的に伝送される１２８個の
状態語のシーケンスによって定義する。７個の論理０　
（０００００００）から成る状態語はそのセレクタが現
在アイドルである、つまり、パケットを運んでいないこ
とを定義する。非ゼロの状態語はそのセレクタが現在パ
ケットを運んでいることを定義し、この特定の７ビツト
状態語は１２８個の入りパケット　バッファ装置のどれ
が現在パケットをそのセレクタに伝送しているかを定義
する。１２８個の状態語のリング　サイクルは個々の１
２５マイクロ秒フレーム当たり３２回反復される。１つ
のパケットが入リパケット　バッファ装置２１２０−１
によって受信され、そのパケット　アドレスがそのパケ
ットが交換モジュール１０５０に向けられていることを
定義するものと仮定する。入りパケット　バッファ装置
２１２０−１は、ここでパケット存在信号と呼ばれる１
つの信号を導線２１１９−１を通じて送信制御ノード２
１２３−１に送くる。入りパケットバッファ装置２１２
０−１はまた要求パルスを導線２１２１１を通じて送信
制御ノード２１２３−１にセレクタ２１２８−２の状態
を定義する状態語の到着と同時に送くる。状態語がｏｏ
ｏｏｏｏｏであり、セレクタ２１２８−２が現在アイド
ルであることを定義する場合は、送信制御ノード２１２
３−１はこれを入力ポートＩＰ１、つまり、交換モジュ
ール１０００を定義する非ゼロ状態語００００００１と
交換する。セレクタ制御ノード２１２４−２がその後セ
レクタ２１２８−２と関連する時間に非ゼロの状態語０
０００００１を受信すると、ノード２１２４−２は状態
語００００００１を経路２１２６−２を介して格納のた
めにランチ２１２’ｌ−２を送（る。ラッチ２１２９−
２への格納はセレクタ制御ノード２１２４−２から導線
２１２５−２を介してラッチ２１２９−２にスペーサ　
パルスを送くることによって実現される。

ラッチ２１２９−２の内容は１２８個の入力端子のどれ
がセレクタ２１２Ｂ−２によって化パケット　バッファ
装置２１３０−２への接続のために選択されるべきか定
義する。ラッチ２１２１−２内の状態語００００００１
はセレクタ２１２８−２が導線ＩＰを化パケット　バッ
ファ装置２１３〇−２に接続すべきであることを定義す
る。送信制御ノード２１２３−１はその後ゴー信号（ｇ
。

ｓｉｇｎａｌ　）を導線２１２２−１を介して入りパケ
ット　バッファ装置２１２０−１に送くる。このゴー信
号は送信制御ノード２１２３−１によってセレクタ２１
２Ｂ−２が正しくセットされることを保証するために入
すパケソト　バッファ装置２１２０−１から要求信号が
受信された後生なくとも１リング　サイクル後に送くら
れる。ゴー信号に応答して、入りパケット　バッファ装
置２１２０−１は受信されたパケットをＥ−バス２１０
２の導線ＩＰ及びセレクタ２１２Ｂ−２を介して化パケ
ット　バッファ装置２１３（１−２に送くる。制御ＲＡ
Ｍ２１３２−２はマルチプレク・す・２１２２−２の動
作を制御して、セレクタ２１３１−２からの回路交換情
報及び出バケット　バッファ装置２１３０−２からのパ
ケット交換情報を出力ボートＯＰ　２５３からの単一の
２５６チヤネル時分割多重リンク２１上に結合する。３
つのパケットチャネルの９６個の所定のパケット　タイ
ムスロットの個々において、化パケット　バッファ装置
２１３０−２は格納されたパケットの１２ビツトセグメ
ントを交換モジュール１０５０に送出するためにマルチ
プレクサ２１３３−２を介して出カポ−）ＯＰ　２５３
に送くる。残りのタイムスロットにおいて、セレクタ２
１３１−２からの回路交換情報がマルチプレクサ２１３
１−２を介して交換モジュール１０５０に送出するため
に出カポ−１−ＯＰ　２５３に送くられる。

入りパケット　バッファ装置２１２０−１によってパケ
ットが全部送出されると、これは導線２１１９−１から
パケット存在信号を除去する。

この除去に応答して、送信制御ノード２１２３−　　。

■はセレクタ２１２Ｂ−２の状態を定義する状態語００
００００１の代わりにアイドル状態語ｏｏｏｏｏｏｏを
置く。

セレクタ２１２Ｂ−２が特定の時間においてアイドルで
あり個々のリング　サイクルの特定のポイントにおいて
状態語ｏｏｏｏｏｏｏが存在する場合でも、出バケット
　バッファ装置２１３０−２がパケットを受信できる状
態にない場合がある。

受信できない場合、化パケット　バッファ装置２１３０
−２は論理０の論理スロットル　ビットをｉ＆’１２１
２７−２を介してセレクタ制御ノード２１２４−２に送
くる。この論理０のスロットルビットはセレクタ制御ノ
ード２１２４−２によって制御リング２１１０上にセレ
クタ２１２Ｂ−２と関連する状態語が送信されるのと同
一のリングサイクル上の時点において挿入される。この
論理０のスロットル　ビットは任意の制御ノードがバゲ
ットをセレクタ２１２Ｂ−２に送信することを抑止する
。

入りパケット　バッファ２１２０−１　　（第９図）は
入カポ−）ＩＰＩに向う入りリンク１５上のパケット　
タイムスロット内に受信されるビットを格納するための
メモリ９０１を含む。これらパケットは導線１を介して
メモリ９０１に運ばれる。

メモリ９０１の書込み及び読出しは書込みアドレス発生
器９０３及び読出しアドレス発生器９０４によって制御
されるが、これはセレクタ９０２を介してメモリ９０１
に選択的にアクセスする。制御ＲＡＭ２１３２−１から
の導線２１３５−１上の信号は書込みアドレス発生器９
０３及び標識検出器９２０への入カポ−［Ｐｌのパケッ
ト　タイムスロットを定義する。標識検出器９２０は個
々の受信されたパケットのオープニング及びクロージン
グ標識を検出する。標識検出器９２０が書込みアドレス
発生器９０３にオープニング標識が受信されたことを通
知すると、書込みアドレス発生器９０３はパケットのビ
ットのメモリ９０１への書込みを実行する。標識検出器
９２０が書込みアドレス発生器９０３にクロージング標
識が受信されたことを通知すると、書込みアドレス発生
器はメモリ９０１への書込みの停止を制御し、またメモ
リ９０１内に格納されたパケットの数をカウントするの
に使用されるパケット　カウンタ９３５を１だけ増分す
る。パケットが完全に格納されると、読出しアドレス発
生器９０４はパケットの最初のビットの標識検出器９３
０への送出を開始する。標識検出器９３０はパケット　
オープニング標識を受信すると、パケット見出しのモジ
ュール副ａ（挿入されたゼロを削除して）を見出しラッ
チ９０５に送くる。読出しアドレス発生器９０４は導線
９３３上に論理１の信号を送くることによってモジュー
ル側柵をラッチ９０５に格納し、Ｓ−Ｒフリップフロッ
プ９１０をセットする。へＮＤゲート９３６はその２つ
の入力端子の所にフリップフロップ９１０からの出力信
号及びメモリ９０１内に少なくとも１つのパケットが存
在することを示すパケット　カウンタ９３５からの信号
を受信すると、導線３２０１を通じて入りパケット　バ
ッファ装？Ｉ２１２０−１（第１０図）内に含まれるマ
ルチプレクサ３０２５にパケット存在信号を送くる。カ
ウンタ９０６はシステム　クロック２１５０から３２．
７６８メガビツト　クロック信号Ｃ１及び８．０キロヘ
ルツ同期信号５ＹＮＣを受信する。カウンタ９０６は７
ビソト　カウンタであり、制御リング２１１０の個々の
サイクルにおいてｏｏｏｏｏｏｏから１１１１１１１に
一度増分される。カウンタ９０６は同期信号５ＹＮＣの
内部遅延バージョンをカウントする。内部遅延の量は入
りパケット　バッファ装置２１２０−１の制御リング２
１１０に対する距離に依存する。比較器９０７はカウン
タ９０６内に存在するカウントを見出しラッチ９０５内
に格納されたモジュール側柵と比較する。カウンタ９０
６内に存在するカウントが見出しラッチ９０５内に格納
されたモジュール側柵に等しいときは、比較器９０７は
論理Ｏの要求パルスを導線を通じて入りパケットバッフ
ァ装置２１２０−１内に含まれるマルチプレクサ３０１
５に送くる。モジュール側柵が、例えば、交換モジュー
ル１０５０’をパケットの着信先として定義するときは
、比較器９０７によって送信された要求パルスは送信制
御ノード２１２３−１の所で制御リング２１１０上に存
在するセレクタ２１２８−２の状態を定義する状態語と
一致する。

送信制御ノード２１２３−１が導線２１２２−１上にゴ
ー信号を返すと、このゴー信号を読出しアドレス発生器
９０４によって受信され、発生器９０４はパケット（パ
ケット見出しを含む）の導線ＩＰへの伝送を開始する。

標識検出器９３０がパケット　クロージング標識を検出
すると、検出器９３０は導線９３２上に停止信号を送り
フリップフロップ９１０をリセットする。これにより導
線３０２１上のパケット存在信号が除去される。

ＡＮＤゲート９３４は、その２つの入力端子の所に導線
９３２上の停止信号及び導線３０３１上のゴー信号を受
信するとく論理１の信号をパケットカウンタ９３５に送
り、カウンタ９３５を送出されたパケットを計算に入れ
るために１だけ減分する。追加のカウンタ（図示なし）
が書込みアドレス発生器９０３が読出しアドレス発生器
９０４を上回らないことを保証するために使用される。

送信制御ノード２１２３−１　（第６図）は語認識回路
６０１を含むが、これは制御リング２１１ｏの７導線状
態バス６１（Ｉｓを受け、状態パス６１０−８がアイド
ル状態語ｏｏｏｏｏｏｏを定義するたびに４人力ＡＮＤ
ゲー）６０４の１つの入力端子に論理１信号を送信する
。ＡＮＤゲート６０４の他の３つの入力端子は入りパケ
ット　バッファ装置２１２０−１からの導線２１２１−
１及び２１１！ＩＪ−１上の要求パルス及びパケット存
在信号、及び制御リング２１１ｏのスロットル　ビット
導線６１０−Ｔを受ける。ここでも要求パルスが交換モ
ジュール１０５ｏと関連するセレクタ２１２Ｂ−２を定
義するものと仮定する。ＡＮＤゲート６０４は以下の場
合にのみ導線２１２１−１上に受信される要求パルスと
同時に論理１のパルスを生成する。つまり、■）バケッ
ト存在信号が導線２１１９−１上に存在する、２）語認
識回路６０１が状態バス６１０−５上のアイドル状態語
ｏｏｏｏｏｏｏの存在を示す論理１を生成している、及
び３）アイドル状態語ｏｏｏｏｏｏｏと関連するスロッ
トル　ピットが論理１であり化パケット　バッファ装置
２１３０−２が現在パケットを受信できることを示すと
きにのみ同時に論理１パルスを生成する。状態バス６１
０−３はまたセレクタ６０３によっても受信されるが、
これはＡＮＤゲート６０４からの論理１の信号が存在し
ない場合、状態バス６１０−３上の状態語をフリップフ
ロップ６０７−１から６０７−７に格納するためにＡＮ
Ｄゲート６０６−１から６０６−７を介して送くる。た
だし、ＡＮＤゲート６０４が論理１の信号を送信したと
きは、セレクタ６０３はこの代わりにレジスタ６０２内
に格納された状態語をフリップフロップ６０’ｌ−１か
ら６０７−７に格納するためにＡＮＤゲート６０６−１
から６０６−７に送くる。送信制御ノード２１２３−１
については、レジスタ６０２が関連する入力ポートＩＰ
Ｉ及び交換モジュール１０００を定義する状態語０００
０００１を格納する。フリップフロップ６０’ｌ−１か
ら６０７−７及び６０８によって格納された個々の状態
語及び関連するスロットル　ピットはその後クロック信
号ＣＩに応答して状態バス６１１−３及びスロットル導
線６１１−丁を介して制御リング２１１０に送くられる
。

ＡＮＤゲート６０４によって生成される論理１のパルス
もフリップフロップ６２１に送信されるが、フリップフ
ロップ６２１はこれに応答してＳ−Ｒタイプ　フリップ
フロップ６２２をセットする。

セレクタ６２３は導線２１２１−１上の要求パルスによ
って制御されるが、フリップフロップ６２２からのＱ出
力信号、及びフリップフロップ６２４からのＱ出力信号
を受信する。１つのリング　サイクルが完結した後に導
線２１２１−Ｌｌ；、、に再び要求パルスが発生すると
、フリップフロップ６２２のＱ出力の所で生成された論
理１信号がセレクタ６２３によってフリップフロップ６
２４に格納されるべく送信される。フリップフロップ６
２４のＱ出力はセレクタ６２３に戻るため、これはフリ
ップフロップ６２４がその後説明のごとくリセットされ
るまで論理ルベルにとどまる。この論理ルベルはゴー信
号として導線２１２２−１を介して入りパケット　バッ
ファ装置２１２０−１に送信される。送信制御ノード２
１２３−１のＤ及びＳ−Ｒフリップフロップは同期的に
動作する。

入りパケット　バッファ装置２１２０−１がパケットの
送信を完結すると、これは導線２１１９−１上のパケッ
ト存在信号を除去する。この除去は３人力ＡＮＤゲート
６０５によって検出されるが、これは反転入力端子の所
に導線２１１９−１を受信し、またこの２つの非反転入
力端子の所に導５ｓ２１２１−１上に生成された要求パ
ルス及びフリップフロップ６２２によって生成された論
理１の信号を受信する。導線２１１９−１上のパケット
存在信号が除去されると、ＮＡＮＤゲート６０５は論理
０のパルスを導線２１２１−１上に受信される次の要求
パルスと同時に送信する。ＮＡＮＤゲート６０５によっ
て送信される論理Ｏのパルスはフリップフロップ６２２
及び６２４をリセットし、これらが別のパケットの伝送
の制御を行なうことを可能とする。この論理Ｏのパルス
はまたＡＮＤゲート６０６−１から６０６−７の入力端
子にも結合され、状態バス６１１−３上の状態語ｏｏｏ
ｏｏｏｉＯ代わりに再度セレクタ２１２８−２をアイド
ルと定義するアイドル状ｓ語ｏｏｏｏｏｏ。

と置換する。

セレクタ制御ノード２１２４−２　（第７図）は８導線
バス２１１１を介して制御リング２１１０から状態バス
７１０−３及びスロットル　ピット導線７１０−Ｔ上に
個々の状態語及び関連するスロットル　ピットを受信す
る。状態語はフリップフロップ７０７−１から７０７−
７に格納され、後にクロック信号Ｃ１に応答して送出さ
れる。７ビソト　カウンタ７０１はシステム　クロック
２１５０からクロック信号Ｃ１及び同期信号５ＹＮＣを
受信し、個々のリング　サイクルにおいて一度ｏｏｏｏ
ｏｏｏから１１１１１１１に順に増分される。比較器７
０３はカウンタ７０１によって生成されたカウントとレ
ジスタ７０２内の出力ポートあるいはそのセレクタ制御
ノードと関連する交換モジュールを定義する７ビツト語
とを比較する。セレクタ制御ノード２１２４−２内にお
いてレジスタ７０２内に格納された語は出力ポート０Ｐ
２３５及び関連する交換モジュール１０５０を定義する
１１１１１１０である。従って、比較器７０３　＆［＊
理１のストローブ　パルスをセレクタ制御ノード２１２
４−２の所の制御リング２１１０上のセレクタ２１２Ｂ
−２の状態を定義する状態語の存在と同時に生成する。

この論理１のストローブパルスはフリップフロップ７２
１によってクロック信号Ｃ１の１サイクルだけ遅延され
、次に導線２１２５−２上をラッチ２１２９−２に送く
られる。結果として、ラッチ２１２９−２内にフリップ
フロップ　７０７−１から７０’１７からの出力状態バ
ス７１１−３上の出力状態が格納される。化パケット　
バッファ装置２１３　（１−２からのスロットル　ビッ
トは導線２１２７−２を介してセレクタ７０４に送くら
れるが、セレクタ７０４はまた制御リング２１１０から
のスロットル　ビット導線７１０−Ｔを受信する。導線
７１０−Ｔからのスロットル　ビットはセレクタ７０４
によって、比較器７０３からのストローブ　パルスと同
時に起るスロットル　ビットを除いて全てフリップフロ
ップ７０５に送（られる。ストローブ　パルスが存在す
ると、この代わりに化パケット　バッファ装置２１３０
−２からの導線２１２７−２上のスロットル　ビットが
後に導線７１１−Ｔを介して制御リング２１１０に送出
するためにフリップフロップ７０５に送くられる。この
方法で、化パケット　バッファ装置２１３０−２がパケ
ットを受信することができないことを示す出バケット　
バッファ装置２１３０−２からの論理Ｏのスロットルビ
ットが制御リング２１１０上にセレクタ２１２Ｂ−２の
状態を定義する状態語と関連して挿入される。

システム　クロック２１５０　（第３図）は外部ソース
、例えば、もう１つの交換システムからタイミングを派
生し、この３２．７６８メガヘルツＡ システム　クロック信号Ｃ１及び８．０キロヘルツ同期
信号５ＹＮＣをＥ−バス２１０２を介してＴＭＳ２０１
０内の各種要素に配布する。これらクロック信号はＥ−
バス２１０２を横断する過程で遅延される。リング中継
器２１４０は制御リング２１１０の開始と制御リング２
１１０の終端を結ぶが、制御リング２１００の導線上に
受信される状態語及びスロットル　ビットを次のサイク
ルの開始において再同期する。リング中継器（第８図）
はバス２１１１の個々の導線に対する８個の同期回路８
０１−１から８０１−８、及び２つのクロック回路８０
２及び８０３を含む。同期回路８０１−１は４つのフリ
ップフロップ８１１から８１４を含むが、これらは遅延
されたクロック信号Ｃ１に応答してバス２１１１の最初
の導線からの４ビツトを順次受信及び格納する。フリッ
プフロップ８１１から８１４内に格納される４つのビッ
トは遅延されたクロック信号Ｃ１及び同期信号５ＹＮＣ
からクロック回路８０３によって派生されるクロック信
号に応答して同時にラッチ８１５内に格θ　４ 納される。ラッチ８１５の内容はその後遅延されてない
クロック信号Ｃ１及び同期信号５ＹＮＣからクロック回
路８０２によって派生されるクロック信号に応答して並
列に４つのフリップフロップ８１６から８１９に送信さ
れる。マルチプレクサ８２７．８２８及び８２９はそれ
ぞれフリップフロップ８１７．８１８及び８１９に格納
するためにラッチ８１５からの並列入力、あるいは前の
フリップフロップ８１６．８１７及び８１８からの出力
信号を選択する。フリップフロップ８１６から８１９内
に格納される４ビツトは非遅延クロック信号Ｃ１に応答
してバス２１１１の最初の導線上に順に送出される。７
個の追加の同期回路、例えば、同期回路８０１−８はバ
ス２１１１の他の７つの導線に対して同一の機能を遂行
する。こうして、制御リング２１１０の回りを信号が伝
搬することに起因するタイミング　スキューが次のリン
グ　サイクルが開始される前に除去される。

システム１０内で回路交換呼及びパケット交換呼の両方
を確立するために必要とされる呼処理は交換モジュール
の制御ユニット、例えば、交換モジュール１０００内の
制御ユニット１０１７と管理モジュール２０３０によっ
て共同して遂行される。この実施態様においては、管理
モジュール２０３０はグローバル　データ、例えば、使
用可能な時分割多重スイッチ２０１０を通じて回路交換
経路に関するデータを格納する。モジュール１０００と
１０５０との間の回路交換経路の確立には、前述のごと
く、モジュール１０００と１０５０の間及び時分割多重
スイッチ２０１０の間のリンク上に使用できる回路交換
タイムスロットの選択が含まれる。管理モジュール２０
３０は時分割多重スイッチ２０１０に延びる使用可能な
回路交換タイムスロットを定義するグローバル　データ
を格納し、任意のモジュール間回路交換呼に対して使用
されるべきタイムスロットの選択を遂行する。

管理モジュール２０３０はまたユーザパケットステーシ
ョンへのプロトコール　ハンドラ、例工ば、１７００−
０の関連を定義するデータを格納する。これらデータは
パケット交換呼の確立の際に発信及び着信ユーザ　パケ
ット　ステーションの両方と関連するプロトコール　ハ
ンドラ内に要求される経路テーブル項目を生成するのに
使用される。本実施態様においては管理モジュール２０
３０がこれらグローバル　データを格納するために使用
されるが、このデータを格納するために交換モジュール
を使用することもできる。後者の場合は、呼を処理する
ために必要とされる全てのプロセッサ間通信はメソセー
ジ　スイッチ２ｏ３１及び管理モジュール２０３０を巻
き込むことなく時分割多重スイッチ１０のパケット交換
機能を使用して達成される。

前述のごとく、この実施態様におけるモジュール間回路
交換呼の確立は１つの時分割多重スイン（−２０１０タ
イムスロットの選択を必要とする。

回路交換ユニソｌ−１０１１（第４図）内のタイムスロ
ット交換器はモジュール間回路交換呼に対して使用され
るタイムスロットをループ　バンクする能力を持つ。モ
ジュール内交換情報は時分割多重回路４１２及び４−１
３上には運ばれないが、り６フ イムスロソト交換器４１０内に１つのモジュール内呼が
確立されたとき個々の回線４１２及び４１３上の（個々
の伝送の方向に対して１つの）２つのタイムスロットが
モジュール間回路交換呼を運ぶのに使用できなくなる。

この実施態様においては、モジュール間回路交換呼が回
線４１２及び４１３上の使用不可となるタイムスロット
が時分割多重スイッチ２０１Ｏに延びるパケット　チャ
ネルを構成する所定のパケット　タイムスロットと対応
するように確立される。モジュール内回路交換呼が確立
されるたびに、タイムスロットの選択が使用不可となる
回線４１２及び４１３上のタイムスロットが６４個のパ
ケット　タイムスロットの２つに対応するように行なわ
れる。従って、交換モジュール１０００内に最高３２の
モジュール内回路交換呼を確立可能なモジュール間回路
交換呼の数を減少させることなく確立することが可能と
なる。

【図面の簡単な説明】

第１１図は本発明の原理を図解するパケット　　スイワ
ナの一例としての実施態様のブロック図を示し； 第２図及び第３図は第１１図に従って配置されたとき第
１図のパケット　スイッチを使用する一例としての交換
システムのブロック図を示し；第４図及び第５図は第２
図及び第３図のシステム内に含まれる回路交換ユニット
及び関連する制御ユニットの図を示し、； 第６図から第８図は第３図に示されるように制御リング
に接続される送信制御ノード、セレクタ制御ノード、及
びリング中継器の図を示し；第９図は第２図及び第３図
のシステム内のモジュール間パケット通信に対して使用
される入りパケットの図を示し； 第１０図は第２図及び第３図のシステム内でモジュール
間制御パケット、ユーザ情報パケット及びアクセス信号
法パケットを運ぶために使用される通信インタフェース
の図を示し； 第１１図は第２図と第３図との配置関係を示す図である
。 〔主要部分の符号の説明〕 入りパケット　チャネル−８１ 出バケット　チャネルー−−−−−−８２入りパケット
　バッファー２１２０−１．２１２０−２セレクタ・−
−−−一−・−一−−−−・−−−−−−−−−−−−
−−−−２１２Ｅｌ−１，２１２Ｂ−２出願人　：　ア
メリカン　テレフォン　アンドテレグラフ　カムパニー

Claims (1)

1. 【特許請求の範囲】 １、複数の入りパケットチャネル上に受信されるパケッ
   トを複数の出パケットチャネルに交換するためのパケッ
   トスイッチにおいて、該パケットスイッチが 各々が該入りパケットチャネルの少なくと も１つから受信されるパケットを交換するための複数の
   パケットバッファ、 各々が個々の該パケットバッファに永久的 に接続され各々が該出パケットチャネルの少なくとも１
   つと関連する該パケットバッファの任意の１つを該個々
   のセレクタと関連する出パケットチャネルに選択的に接
   続するための複数のセレクタ、及び 該格納されたパケットに応答して該格納されたパケット
   内の見出しに基づいて該セレクタによる該選択的接続を
   制御するための手段を含むことを特徴とするパケットス
   イッチ。 ２、特許請求の範囲第１項に記載のパケットスイッチに
   おいて、 該制御手段が個々が該セレクタの少なくとも１つによっ
   て遂行される該選択的接続を制御するための複数のセレ
   クタ制御ノードを含むことを特徴とするパケットスイッ
   チ。 ３、特許請求の範囲第１項に記載のパケットスイッチに
   おいて、さらに 該格納されたパケットに応答して該パケットバッファか
   らの該格納されたパケットの送出を選択的に実行するた
   めの手段を含むことを特徴とするパケットスイッチ。 ４、特許請求の範囲第３項に記載のパケットスイッチに
   おいて、 該制御手段が個々が該セレクタの少なくとも１つによっ
   て遂行される選択的接続を制御するための複数のセレク
   タ制御ノードを含み、 該格納されたパケットの送出を選択的に実行するための
   手段が個々が該パケットバッファの少なくとも１つから
   のパケットの送出を実行するための複数の送信制御ノー
   ドを含むことを特徴とするパケットスイッチ。 ５、特許請求の範囲第４項に記載のパケットスイッチに
   おいて、さらに 該送信制御ノード及び該セレクタ制御ノード及び該送信
   制御ノードと該セレクタ制御ノードを相互接続するため
   の手段から構成される該パケットバッファの１つの現在
   の接続状態を定義する信号を該出パケットチャネルの１
   つに送信するための制御リングが含まれることを特徴と
   するパケットスイッチ。 ６、特許請求の範囲第５項に記載のパケットスイッチに
   おいて、 個々の該送信制御ノードが該個々の送信制御ノードと関
   連するパケットバッファによる該出パケットチャネルの
   任意の１つの定義する見出しを含む任意のパケットの受
   信、及び該相互接続手段によって送信された該パケット
   バッファのいずれも現在該任意の出パケットチャネルに
   接続されてないという１つの接続状態を定義する信号に
   応答して、該相互接続手段によって送信された該信号を
   該個々の送信制御ノードと関連する該パケットバッファ
   が該任意の出パケットチャネルに接続されているという
   別の接続状態を定義するように変更し、該個々の送信制
   御ノードと関連する該パケットバッファからの該任意の
   パケットの送出を実行することを特徴とするパケットス
   イッチ。 ７、特許請求の範囲第６項に記載のパケットスイッチに
   おいて、個々の該セレクタ制御ノードが該相互接続手段
   によって送信された任意の１つのパケットバッファが該
   個々のセレクタ制御ノードと関連する１つの出パケット
   チャネルに接続されているという接続状態を定義する信
   号に応答して、該任意のパケットバッファの該個々のセ
   レクタ制御ノードと関連する１つのセレクタによる該個
   々の制御ノードと関連する該出パケットチャネルへの接
   続を制御することを特徴とするパケットスイッチ。 ８、特許請求の範囲第４項に記載のパケットスイッチに
   おいて、さらに 該送信制御ノード及び該セレクタ制御ノード及び該送信
   制御ノードと該セレクタ制御ノードを相互接続するため
   の手段から構成され、該送信制御ノード及び該セレクタ
   制御ノードに個々の該出パケットチャネルがパケットを
   受信するために使用できることを定義する信号及び該パ
   ケットバッファの１つの該出パケットチ ャネルの１つへの現在の接続状態を定義する信号を送信
   するための制御リングが含まれることを特徴とするパケ
   ットスイッチ。 ９、特許請求の範囲第８項に記載のパケットスイッチに
   おいて、個々の該送信制御ノードが該個々の送信制御ノ
   ードと関連する１つのパケットバッファによる該出パケ
   ットチャネル の任意の１つを定義する見出しを含む１つの任意のパケ
   ット、及び該相互接続手段から送信された該任意の出パ
   ケットチャネルがパケットの受信に使用できることを定
   義する信号及び該パケットバッファのいずれもが現在該
   任意の出パケットチャネルに接続されてないという接続
   状態を定義する信号に応答して、該相互接続手段によっ
   て送信された該信号を該個々の送信制御ノードと関連す
   る該パケットバッファが該任意の出パケットチャネルに
   接続されているという接続状態を定義するように変更し
   、該個々の送信制御ノードと関連する該パケットバッフ
   ァからの該任意のパケットの送出を実行することを特徴
   とするパケットスイッチ。 １０、特許請求の範囲第９項に記載のパケットスイッチ
   において、個々の該セレクタ制御ノードが該相互接続手
   段によって送信された任意の１つのパケットバッファが
   該個々のセレクタ制御ノードと関連する１つの出パケッ
   トチャネルに接続されているという接続状態を定義する
   信号に応答して、該任意のパケットバッファの該個々の
   セレクタ制御ノードと関連する１つのセレクタによる該
   個々のセレクタ制御ノードと関連する該出パケットチャ
   ネルへの接続を制御することを特徴とするパケットスイ
   ッチ。