KR960007669B1 - 교환 시스템 - Google Patents

Abstract

내용 없음.

Description

교환 시스템

제1도는 본 발명의 원리를 설명하는 분산 제어 교환 시스템의 실시예에 대한 블록 다이어그램.

제2도 및 3도는 제11도에 따라 배열될때, 제1도 시스템의 더 상세한 다이어그램.

제4도 및 5도의 제2도 및 3도의 시스템의 포함된 회선 교환 유니트 및 관련 제어 유니트의 다이어그램.

제6도 내지 8도는 전송 제어 노드, 선택기 제어 노드, 및 제3도에 도시된 제어 링에 상호 접속된 링 중계기의 다이어그램.

제9도는 제2도 및 3도의 시스템에서 모듈간 패킷 통신을 위해 사용된 인입 패킷 버퍼의 다이어그램.

제10도는 제2도 및 3도의 시스템에서 모듈간 제어 패킷, 사용자 정보 패킷 및 액세스 신호 전송 패킷을 전달하는데 사용된 통신 인터페이스의 다이어그램.

제11도는 제2도 및 3도의 교환 시스템의 조합을 도시한 도면.

* 도면의 주요부분에 대한 부호의 설명

10 : 분산 제어 교환 시스템 1011 : 회선 교환 장치

1017 : 제어 장치 1900 : 통신 인터페이스

2011 : 모듈간 접속 장치 2012 : 모듈간 패킷 교환기

2123-1 : 전송 제어 노드 2124-2 : 선택기 제어 노드

2140 : 링 중계기

기술분야

본 발명은 분산 제어 교환 시스템(distributed control switching system)에 관한 것으로서, 특히 그러한 시스템의 제어 유니트 사이에서 제어 정보를 통신하는 유니트에 관한 것이다.

발명의 배경

저장된 프로그램 제어 통신 교환 시스템은 메모리에 저장된 프로그램에 응답하여 교환 기능을 제어하는 어떤 형태의 지능을 포함한다. 역사적으로 그러한 시스템은 전체 시스템 제어를 위해 단일 처리 요소를 포함한다. 기술과 시스템 설계가 발전함에 따라, 좀더 복잡한 기능 및 결정을 위한 처리 시간을 절약하기 위하여 주처리 요소로부터 특정 루틴 기능의 실행을 분리시키는 것이 바람직하게 되었다. 오늘날은, 좀더 복잡한 시스템 기능과 결정의 몇몇 실행을 몇몇 지능 처리기로 분리시키는 시스템들이 설계되고 있다.

교환 시스템 제어 전략의 발전을 통해서, 다양한 처리 요소가 상호 통신하는 방법에서 변화가 발생되었다. 몇몇 시스템은 처리기들 사이의 모든 통신을 위해 사용되는 개별 제어기 버스 구조를 갖추었다. 다른 시스템들은 제어 정보를 해석하고 교환 시스템의 전체 동작을 통제하는 중앙 제어기와 분산 시스템 처리기 사이에 통신 경로를 제공하는데 교환 시스템의 통신 경로를 사용해왔다. 그러나, 이들 공지된 시스템들은 그 실행에 있어서 복잡하고 시간이 소비되는 작동을 필요로 한다. 더욱이 그러한 시스템은 분산 처리기를 통제하는 중앙 제어기에 대한 그들의 의존성 때문에 분산 처리의 완전한 장점을 취할 수 있다.

H.J.Beuscher 등에게 1982년 5월 30일에 허용된 미합중국 특허 제4,322,843호의 발명에 따른 제어 정보 통신 유니트는 이전의 유니트의 복잡성과 시간을 소모하는 성질을 감소시켜 처리기간 통신의 이점들을 성취했다. Beuscher 특허 발명의 한 양호한 실시예에 따르면, 제어 유니트는 다수의 제어 워드를 포함하는 패킷 또는 제어 메시지에 의해 어떤 교환 시스템 통신 경로를 통하여 상호 통신한다. 상기 시스템에 포함되어 있는 제어 분산 유니트는 수신된 제어 워드를 제어 패킷내로 누산하고 그러한 모든 제어 패킷을 공유 메모리에 저장한다. 제어 패킷은 그후 공유 메모리로부터 패킷을 패킷 헤더에 의해 규정된 목적지 제어 유니트로의 연속 전송을 위한 적당한 설비로 각각 전송함으로써 순차적으로 패킷 교환된다. 그러나, 패킷 교환 메카니즘의 순차 특성은 실제로 제어 분산 유니트의 용량을 교환기 제어 패킷으로 제한한다. 그러나 제한은 시스템 제어 처리기가 종합 정보 통신망(ISDN) 용량의 규정과 연관된 특징들을 실행하는 데 사용될때 특히 심각하게 된다.

전술한 바로 보면, 공지된 분산 제어 교환 시스템내의 처리기간 제어 통신을 위해 사용되는 순차 패킷 교환 설비의 제한된 용량은 본 기술 분야에서 인지된 문제점이다.

발명의 개요

분산 제어 교환 시스템에 대한 본 발명의 원리에 따라 앞서의 문제점은 해결되고 기술적인 진보가 성취된다. 본 발명에 따른 분산 제어 교환 시스템에서, 시스템 교환 묘듈내의 제어 유니트는 고속 인입 패킷 채널을 통하여 모듈간 제어 패킷(inter-module control packet)을 순차적이 아니라 동시에 모듈간 패킷 교환기로 전송하므로써, 양호하게는 독립적인 경로를 통하여 목적 제어 유니트로의 전송을 위한 고속 송출 패킷 채널로 전송하므로써 빠르게 통신한다. 여러 제어 유니트 사이에 다중 패킷 스트림을 동시에 전달하는 모듈간 패킷 교환기의 용량은 시스템의 제어 통신 능력을 향상시키므로써 시스템 호출 처리 능력과, 시스템 제어 유니트에 의해 실행될 수 있는 다양하고 복잡한 특징을 향상시킨다.

본 발명에 따른 교환 시스템은 각각 다수의 액세스 포트를 갖고 있는 다수의 교환 모듈을 포함한다. 인입 및 송출 패킷 채널은 각각의 교환 모듈과 모듈간 패킷 교환기 사이에서 연장된다. 교환 모듈의 각각은 교환 유니트, 예컨대, 액세스 포트로 그리고 액세스 포트로부터 정보를 교환하는 회선 교환 장치(circuit switching unit) 또는 패킷 교환 장치(packet switching unit)를 포함한다. 각각의 교환 모듈은 그 교환 장치를 제어하며 모듈간 제어 패킷을 발생시키는 제어장치(control unit)와 제어 장치에 의해 발생된 모듈간 제어 패킷을 인입 패킷 채널상으로 모듈간 패킷 교환기에 전송하는 통신 인터페이스(commnication interface)를 더 포함한다. 통신 인터페이스는 또한 모듈간 패킷 교환기로부터 송출 패킷 채널상으로 수신된 모듈간 제어 패킷을 제어 장치에 전송한다. 모듈간 패킷 교환기는 다수의 인입 패킷 채널로 수신된 모듈간 제어 패킷을 다중 독립 경로를 통하여 송출 패킷 채널로 동시에 패킷 교환한다.

본 발명의 대표적인 실시예에서, 각각의 교환 모듈은 회선 교환 유니트와 패킷 교환 유니트를 포함한다. 회선 교환 유니트는 액세스 포트들과 모듈간 접속 유니트 사이에 회선 교환 접속을 제공한다. 통신 인터페이스는 제어 유니트와 모듈간 패킷 교환기 사이로 모듈간 데어 패킷을 전송하는 것 외에도, 대표적인 실시예에서 통신 인터페이스의 패킷 교환 유니트와 모듈간 패킷 교환기 사이로 사용자 정보 패킷을 전송한다. 모듈간 패킷 교환기는 인입 패킷 채널로 수신된 모듈간 제어 패킷과 사용자 정보 패킷을 다중 독립 경로를 통하여 송출 패킷 채널로 동시에 패킷 교환한다.

인입 및 송출 시간 다중 링크는 교환 모듈의 각각과 모듈간 접속 유니트 사이로 회선 교환 접속을 연장시키며, 각각의 교환 모듈과 모듈간 패킷 교환기 사이로 패킷 채널을 전송한다. 각각의 교환 모듈은 인입 시간 다중 링크상에 인입 패킷 채널을 삽입하고, 송출 시간 다중 링크로부터 송출 패킷 채널을 추출한다. 인입 및 송출 패킷 채널은 묘듈간 패킷 교환기에 의해서 각각 인입 및 송출 시간 다중 링크로부터 비슷하게 추출되고 그 링크에 삽입된다. 회선 교환 유니트가 모듈간 접속 유니트를 포함하지 않고도 내부-모듈 회선 교환 접속부를 완성시키는 능력이 있을지라도, 그러한 접속은 인입 및 송출 시간-다중 링크의 부분을 모듈간 회선 교환 트래픽에 대해 가용할 수 없게 한다. 패킷 채널을 그러한 사용되지 않은 링크 부분에 삽입하므로써, 회선 교환 유니트는 패킷 채널외에도 링크로 전송될 수 있는 모듈간 회선 교환 트래픽을 감소시킴이 없이 소정의 내부-모듈 접속부가 설치되도록 인에이블된다.

교환 모듈에서, 패킷 교환 유니트는 교환 시스템과 사용자국 또는 액세스 포트에 연결된 트렁크 사이의 메시지 신호 전송(signaling)을 실행시키기 위하여 액세스 신호 전송 패킷을 전송하는데 사용되는 통신 인터페이스와 액세스 포트들 사이의 신호 전송 채널을 제공한다. 모듈간 제어 패킷들 및 사용자 정보 패킷들을 전송하는 것 외에도, 통신 인터페이스는 그러한 메시지 신호 전송이 실행되도록 패킷 교환 유니트와 제어 유니트 사이에 액세스 신호 전송 패킷을 전송한다.

본 발명의 좀더 완전한 이해는 첨부된 도면과 연관하여 다음 명세서를 읽으면 될 것이다.

제1도는 본 발명의 원리를 나타내는 분산 제어 교환 시스템(10)의 블록 다이어그램이다. 제2 및 3도는, 제11도에 따라서 배열될때 시스템(10)의 좀더 상세한 다이어그램을 나타낸다. 교환 시스템(10)(제1도)은 회선 교환 및 패킷 교환 서비스를 다수의 액세스 포트(예컨대, P1, P2, P9 및 P5)를 통하여 다수의 사용자국(예컨대 1001, 1002, 1009 및 1005)에 제공하는 다수의 교환 모듈(예컨대 1000, 1020 및 1050)을 포함한다(비록 액세스 포트가 대표적인 실시예에서 사용자국에 그리고 사용자국으로부터 시스템 액세스를 제공할지라도, 다른 액세스 포트는 또한 트렁크로부터 그리고 트렁크에 시스템 액세스를 제공할 수 있다). 각각의 사용자국(예컨대 1002)는 두 개의 회선-교환 B-채널과 하나의 패킷 교환 D-채널에서 정보를 그 관련 교환 모듈(예컨대 1000)으로 전송하며 (1000)으로부터 정보를 수신한다. B-채널들은 회선 교환 유니트(1011)로 전송되고, 교환 모듈(1000)에 의해 서브되는 다른 사용자국들 또는 다른 교환 모듈로의 전송을 위한 모듈간 접속 유니트(2011)로 회선 교환된다. 사용자국으로부터 D-채널은 패킷 교환 유니트(1400)에 전송된다. D-채널에서 수신된 패킷은 사용자 정보 패킷 또는 액세스 신호 전송 패킷일 수 있다. 액세스 신호 전송 패킷은 사용자국들과 교환 모듈 제어 유니트(예컨대 1017) 사이에 메시지 전송을 실행하는데 사용된다. 패킷 교환 유니트(1400)는 사용자국들과 제어 유니트(1017) 사이에 통신 인터페이스(1900)를 통하여 액세스 신호 전송 패킷을 전송한다. 패킷 교환 유니트(1400)는 교환 모듈(1000)에 의해 서브된 사용자국 사이 및, 그러한 사용자국과 모듈간 패킷 교환기(2012) 사이에 통신 인터페이스(1900) 및 링크 인터페이스(441 및 441)를 통하여 사용자 정보 패킷을 전송한다. 제어 유니트(1017)는 회선 교환 유니트(1011)에 의한 회선-교환 접속의 설정 및 패킷 교환 유니트(1400)에 의한 패킷-교환기 접속의 설정을 제어하는데 사용된다.

각각의 교환 모듈(예컨대 1000)은 256 타임 슬로트 인입 시간-다중화 링크(15) 및 256 타임 슬로트 송출 시간-다중화 링크(13)에 의해 모듈간 접속 유니트(2011)와 모듈간 패킷 교환기(2012)에 연결된다. 링크에 대한 256 타임 슬로트중에 64 타임 슬로트는 단일 패킷 채널을 형성하기 위한 패킷 타임 슬로트로 이용된다. 예를들어, 링크(15)상에 64 패킷 타임 슬로트는 인압 패킷 채널(81)을 형성한다. 링크(13)상의 64 패킷 타임 슬로트는 송출 패킷 챈러(82)을 형성한다. 인입 링크의 각각에 대한 나머지 타임 슬로트는 모듈간 접속 유니트(2011)에 의해 송출 링크상의 비 패킷(non-packet) 타임 슬로트에 회선-교환된다. 인입 패킷 채널에 수신된 패킷은 모듈간 패킷 교환기(2012)내의 인입 패킷 버퍼(2120-1)에 저장된다. 예를들어, 링크(15,19 및 23)상의 인입 패킷 채널에 수신된 패킷은 각각 인입 패킷 버퍼(2120-1,2130-3 및 2120-2)에 의해 저장된다. 다수의 선택기(예컨대 2128-1,2128-2 및 2128-2)는 각각 송출 패킷 채널중 하나와 연관되며, 각각 인입 패킷 버퍼의 임의 버퍼를 연관 송출 패킷 채널에 연결시키는 능력이 있다. 송출 패킷 버퍼는 선택기와 송출 패킷 채널 사이에 삽입된다. 예를들어, 송출 패킷 버퍼(2130-1,2130-3 및 2130-2)는 선택기(2128-1,2128-3 및 128-2)와, 링크(13,17 및 21)상의 송출 패킷 채널 사이에 각각 삽입되어 있다. 멀티플렉서(2133-1,2133-3 및 2133-2)는 모듈간 접속 유니트(2011)로부터의 회선-교환기 정보와, 출력 링크(13,17 및 21)로의 모듈간 패킷 교환기(2012)로부터의 송출 패킷 채널을 각각 결합시킨다.

제1도에 도시되어 있지는 않지만, 멀티플렉서 출력 단자들은 송출 링크(예컨대, 13,17 및 21)에 의해 교환 모듈에 연결되어 있다. 제어 링(2110)은 선택기에 의해 만들어진 선택적인 접속을 제어하며, 인입 패킷 버퍼에 의해 저장된 패킷의 선택적인 전송을 실행한다. 특히, 모듈간 패킷 교환기(2012)는 모듈간 패킷 송출 패킷 채널로의 독립 경로를 통하여 동시에 패킷 교환한다. 예컨대, 제1도에 도시되어 있듯이 인입 패킷 버퍼(2120-1,2120-3 및 2120-2)에 저장된 패킷은 독립 경로(2001,2003 및 2002)를 통하여 선택기(2128-3,2128-2 및 2128-1)에 각각 동시에 패킷 교환된다. 예시적인 실시예에서, 모듈간 패킷 교환기(2012)는 교환 모듈 제어 유니트들(예컨대 1017) 사이에 모듈간 제어 패킷을 전송하고 교환 모듈의 패킷 교환 유니트들(예컨대 1400) 사이에 모듈간 사용자 정보 패킷을 전송하는데 사용된다.

제2 및 3도에 상세하게 도시된 교환 시스템(10)의 다이어그램에서, 제1도의 링크 인터페이스(441 및 441')는 단일한 양방향 링크 인터페이스(441)로서 도시되어 있고, 모듈간 접속 유니트(2011), 모듈간 패킷 교환기(2012) 및 멀티플렉서(2133-1 및 2133-2)는 단일 회선 패킷 시간-다중화 교환기(2010)에 연결되어 있다. 또한, 두개의 교환 모듈만이 제2도에 명확히 도시되어 있다.

상세한 기술

제2도 및 3도는 제11도에 따라서 배열될때 실시예의 교환 시스템의 블록 다이어그램을 나타낸다. 교환 시스템(10)은 다수의 액세스 포트(예컨대 P1, P2, P5 및 P6)를 통하여 회선 교환 서비스 및 패킷 교환 서비스를 고객 단말기, 밴더 데이타 베이스, 전화 교환수 위치 단자 또는 패킷 액세스 포트를 나타내는 다수의 사용자국(예컨대 1001, 1002, 1005 및 1006)으로 제공하기 위해 다수의 ISDN 교환 모듈(예컨대 1000 및 1050)을 포함한다. 교환 모듈(1000 및 1050)은 ISDN 교환 모듈로 불리는데, 이것은 종합 정보 디지탈 통신망(ISDN) 능력을 제공하기 때문이다. 종합 정보 디지탈 통신망은 사용자가 일련의 제한된 다목적 표준 고객 인터페이스에의해 액세스되는 음성 및 비음성 서비스를 포함하는 광범위한 서비스를 뒷받침하기 위해 목적지간에 디지탈 연결을 제공하는 전화 통화 종합 정보 통신망에서 진정된 통신망으로서 규정된다. 각 사용자국(예컨대 1002)는 B-채널이라 불리는 두개의 초당 64 킬로비트 채널 및 D-채널이라 불리는 하나의 초당 16 킬로비트 채널로 정보를 사용자국과 연관된 교환 모듈(예컨대 1000)으로 전송하며 그 모듈로부터 정보를 수신한다. B-채널은 초당 8000, 8-비트 샘플의 전송률로 디지트화 음성 샘플을 전송하거나 또는 초당 64 킬로비트의 전송율로 디지탈 데이타를 전송하도록 사용될 수 있다. 각각의 B-채널은 교환 시스템(10)에 의해 다른 사용자국(예컨대 1001, 1005 또는 1006)으로 각기 회선-교환된다. 사용자국으로부터의 D-채널은 사용자국과 교환 시스템(10) 사이에서 메시지 신호 전송을 행하며 사용자국들 중에서 데이타 패킷을 전달하도록 사용된다. D-채널은 다른 사용자국 또는 제어 유니트(CU)(1017)로 패킷 교환되고, 제어 유니트는 교환 모듈(1000)내에서 회선 교환 호출 및 패킷 교환 호출의 설정을 제어한다. 사용자국과 제어 유니트(1017) 사이에서 메시지 신호 전송은 기능상 형태 또는 자극 형태로 이루어질 수 있다. 기능상 신호 전송은 그다음의 발생 또는 분석에서 지능 처리의 정도를 포함하는 반면 자극 신호 전송은 사용자국에서의 단일 이벤트의 결과, 예컨대 키의 누름의 결과로서 발생하거나, 또는 사용자국에 의해 행해질 교환 시스템(10)으로부터의 기본 명령을 포함한다.

본 예시적 실시예에서, 정보는 사용자국(예컨대, 1002)과 교환 모듈(1000) 사이에서 각각의 방향으로 전송을 위해 한쌍 전선을 이용하는 4개의 전선 사용자 액세스 라인(1004)을 통하여 전달된다. 사용자 라인(1004)은 위에서 설명한 두 개의 초당 64 킬로비트 B-채널 및 하나의 초당 16 킬로비트 D-채널을 위한 초당 144 킬로비트 및 프래이밍, DC 평형, 제어 및 보수를 포함하는 여러 기능용으로 사용된 초당 48 킬로비트를 포함하는 초당 192 킬로비트의 전송율로 직렬 비트 스트림을 전송한다. 사용자 라인(1004)은 T-인터페이스라 불리는 것을 나타낸다. 본 시스템에서 T-인터페이스의 사용은 하나의 본보기이다. 본 발명의 다른 액세스 방법을 이용하는 시스템에도 똑같이 적용 가능하다.

교환 모듈(1000)에서, 사용자 라인(예컨대 1003 및 1004)은 두 디지탈 라인 유니트(1101 및 1102)로 종단된다. 회선 교환 정보는 각 디지탈 라인 유니트(1101 및 1102)와 회선 교환 유니트(CSU)(1011) 사이에서 다수의 32-채널 양방향 데이타 버스(예컨대 1211,1212,1213 및 1214)를 통하여 전달된다. 비록 버스(1211)와 같은 데이타 버스가 교환 모듈(1000)에 의해 서브된 사용자국으로 또는 회선 패킷 시간-다중화 교환기(2010)로 회선 교환 유니트(1011)에 의해 회로 교환된 B-채널 정보를 전달하도록 사용될지라도, 그 데이타 버스는 소정 회선 교환 유니트(1011) 및 32-채널 양방향 데이타 버스(1205)를 통하여 패킷 교환 유니트(1400)로 전달되는 D-채널 정보를 전달하도록 사용될 수도 있다.

버스(1211)와 같은 데이타 버스상의 각 채널 또는 타임 슬로트한 사용자국에서 오는 8 B-채널 비트 또는 각기 다른 네 사용자국에서 오는 2 D-채널 비트를 포함할 수 있다.

패킷 교환 정보는 각 디지탈 라인 유니트(1101 및 1102)와 패킷 교환 유니트(1400) 사이에서 다수의 제2의 32-채널 양방향 데이타 버스(예컨대 1215, 1216, 1217 및 1218)를 통하여 전달된다. (1213 또는 1205)와 같은 데이타 버스상의 각 채널 또는 타임 슬로트는 각기 다른 네 사용자국에서 오는 2 D-채널 비트를 포함할 수 있다.

본 예시적 실시예에서, 패킷 교환 유니트(1400)는 96 프로토콜 처리기(1700-0 내지 1700-95), 및 프로토콜 처리기(1700-1 내지 1700-95)와 통신 인터페이스(1900)를 상호 접속하는 패킷 상호 접속부(1800)를 포함한다. 디지탈 라인 유니트(1101 및 1102)로부터 프로토콜 처리기(1700-1 내지 1700-95)로의 액세스는 한 그룹의 16 프로토콜 처리기와 각기 연관된 여섯 데이타 팬아우트(DFO) 유니트(1600-1 내지 1600-5)를 통하여 달성된다. 각각의 사용자국(예컨대 1002)은 프로토콜 처리기(1700-0 내지 1700-95)중의 하나, 특히, 연관 프로토콜 처리기내에 포함된 32 하이 레벨 데이타 링크 콘트롤(High level Data Link Control ; HDLC) 회로(도시 안됨)중의 한 회로와 연결된다. 본 실시예에서, 통신 링크는 프로토콜 처리기의 HDLC 회로와 시스템 초기화때 사용자국내의 등위 HDLC 회로(도시 안됨) 사이에 설정된다. 이들 링크는 공지된 HDLC 프로토콜에 따라 HDLC 프레임내의 패킷을 전달하도록 사용된다.

사용자국들과 연관 프로토콜 처리기 사이의 D-0채널 통신 링크에서 전달된 패킷은 일반적으로 가변 길이이다. 각 사용자국(예컨대 1002)은 하나 또는 그 이상의 논리 링크를 통하여 패킷을 전송하며 수신한다. 본 예에 따라서, 논리 링크 LL0 사용자국(1002)과의 회선 교환 호출 및 패킷 교환 호출을 셋업하기 위해 신호 전송 패킷을 전달하는데 사용되며 논리 링크 LL1는 사용자국(1002)과의 패킷 교환 호출동안 데이타 패킷을 전달하도록 사용된다. 논리 링크 LL1 사용자국(1002)이 동시적인 다수의 패킷 교환 데이타 호출에 이용될때 사용하기 위해 다수의 논리 채널로 더 세분될 수 있다. 각 패킷의 논리 링크 및 논리 채널의 수는 그 패킷의 헤더 부분에 의해 규정된다. 사용자국으로부터의 프로토콜 처리기에 의해 수신된 각 패킷은 그 프로토콜 처리기내의 랜덤 액세스 메모리(도시 안됨)에 저장된다. 만일 수신된 패킷이 신호 전송 패킷이면, 즉, 이것이 논리 링크 LL0에서 수신되면, 이것은 제어 유니트(1017)로의 후속 전송을 위해 패킷 상호 접속부(1800)를 통하여 통신 인터페이스(DI)(1900)으로 전송된다. 만일 수신된 패킷이 데이타 패킷이면, 즉, 이것이 논리 링크 LL1의 논리 채널중의 한 채널에서 수신되고, 패킷 교환 호출이 교환 모듈(1000)과 연관된 사용자국증의 하나에 이미 설정된 것이면, 데이타 패킷은 패킷 상호 접속부(1800)를 통하여 후속 전송을 위해 목적지 사용자국과 연관된 프로토콜 처리기로 전송된다(만일 패킷 교환 호출이 동일한 프로토콜 처리기와 연관된 두 사용자국 사이에서 설정되면, 그 데이타 패킷은 패킷 상호 접속부(1800)를 통하여 전송될 필요가 없다. 그 대신에 프로토콜 처리기는 적당한 채널에서 데이타 패킷을 목적지 사용자국으로 간단히 전송한다). 만일 수신된 데이타 패킷이 다른 교환 모듈중의 하나에 의해 서브된 사용자국, 예컨대 교환 모듈(1050)에 의해 섭된 사용자국(1006)으로의 패킷 교환 호출에서 사용하기 위해 이미 설정된 논리 채널에서 수신되면, 데이타 패킷은 회선 교환 유니트(제4도,1011)에 포함된 링크 인터페이스(L1)(441)를 통한 후속 전송을 위해 패킷 상호 접속부(1800)를 통하여 통신 인터페이스(1900)로 전송되며, 시간-다중화 교환기(2010)를 통하여 목적지 사용자국(1006)과 연관된 교환 모듈(1050)내의 프로토콜 처리기로 전송된다.

주어진 프로토콜 처리기(예컨대, 1700-1)가 사용자국으로부터 완전한 패킷을 수신하고, 그 패킷의 목적지, 즉, 다른 프로토콜 처리기 또는 통신 인터페이스(1900)중의 하나를 결정할때, 그 프로토콜 처리기는 여섯 도선 버스(1701-0)중의 한 도선상의 논리 제어 송신 요구(Request To Send : RTS) 신호를 패킷 상호 접속부(1800)로 전송한다.

유사하게, 통신 인터페이스(1900)가 프로토콜 처리기 중의 하나로 전송할 준비가 된 패킷을 가질때, 그 인터페이스는 여섯 도선 버스(1901)중의 한 도선상의 논리 제로 RTS 신호를 전송한다. 패킷 상호 접속부(1800)는 각각의 프로토콜 처리기와 통신 인터페이스(1900)를 소정 순차로 전송하도록 인에이블시킨다.

통신 인터페이스(1900)는 신호 전송 패킷 및 모듈간 데이타 패킷 및 모듈간 데이타 패킷을 교환 모듈(1000)에 의해 서브된 모든 사용자국으로 전송하기 때문에, 패킷 상호 접속부(1800)에 의해 행해진 순차는 각 프로토콜 처리기를 각기 인에이블 하기 위해 통신 인터페이스(1900)를 16번 인에이블시킨다. 패킷 상호 접속부(1800) 순차가 프로토콜 처리기(1700-0)에 도달할 때, 패킷 상호 접속부(1800)는 버스(1701-0)의 제2도선상의 논리 제로 송신 클리어(C1ear To Send : CTS) 신호를 프로토콜 처리기(1700-0)로 전송함으로써 버스(1701-0)상의 RTS 신호에 응답한다. 프로토콜 처리기(1700-0)는 패킷 상호 접속부(1800)를 통하여 높은 전송율, 예컨대, 초당 10 메가비트의 전송율로 저장된 패킷을 그 목적지로 전송함으로써 CTS 신호에 응답한다. 모든 프로토콜 처리기 및 통신 인터페이스(1900)는 패킷을 수신할 수 있지만, 본 실시예에서는, 전형적으로 패킷 헤더에 의해 규정된 하나이목적지만이 후속 전송을 위해 패킷을 실제로 저장한다. 완전한 패킷이 프로토콜 처리기(1700-0)에 의해 전송된 이후에만, 패킷 상호 접속부(1800) 순차가 재개한다. 목적지 프로토콜 처리기 또는 통신 인터페이스(1900)에 의한 패킷의 수신은 확인 패킷을 프로토콜 처리기(1700-0)로 다시 전송함으로써 확인된다.

회선 교환 유니트(1011)는 제4도에서 더 상세히 도시된다. 인입 정보는 디지탈 라인 유니트(1102)로부터의 버스(1211 및 1212), 디지탈 라인 유니트(1101)로부터의 버스(1213 및 1214), 및 패킷 교환 유니트(1400)로부터의 버스(1205)와 같은 32-채널 양방향 데이타 버스에서 수신된다. 한쌍의 데이타 인터페이스(DI)(401 및 402)는 한쌍의 256-채널 시간-다중화 라인(403 및 405)으로 수신된 정보를 멀티플렉서한다. 멀티플렉스/디멀티플렉스(MUX/DMX)(407)는 두 256-채널 라인(403 및 405)을 타입-슬로트 교환기(ISI)(401)로 전송하기 위해 단일 512-채널 시간-다중화 라인(408)으로 멀티플렉스한다. 타임-슬로트 교환기(410)는 제어 랜덤 액세스 메모리(RAM)(411)로부터 판독된 명령에 따라 타임-슬로트의 순서를 교환하는 회선 교환 기능을 행한다. 재정리된 타임 슬로트는 512-채널 시간-다중화 라인(412)을 통하여 멀티플렉스/디멀티플렉스(MUX/DMX)(414)로 전송되는데, (414)는 512 채널을 두 256-채널 시간-다중화 라인(415 및 417)으로 디멀티플렉스한다. 라인(415 및 417)은 한쌍의 링크 인터페이스(441 및 417)에서 수신된 256 채널을 256-채널 인입 링크(15 및 16)를 통하여 시간-다중화 교환기(2010)로 전송한다.

역방향으로, 시간-다중화 교환기(2010)는 두 256-채널 송출 링크(13 및 14)상의 정보를 링크 인터페이스(441 및 442)로 전송한다. 각 링크(13 및 14)로부터의 256 채널은 두 256-채널 시간-다중화 라인(418 및 416)상의 링크 인터페이스(441 및 442)에 의해 멀티플렉스/디멀티플렉스(414)로 전송된다.

이 멀티플렉스/디멀티플렉스는 정보를 타임 슬로트 교환기(410)로 가는 단일 512-채널 시간 다중화 라인(413)으로 멀티플렉스한다. 타임-슬로트 교환기(410)는 제어 RAM(CR)(411)으로부터 판독된 명령에 따라 수신된 타임 슬로트를 재정리하여 재정리된 타임 슬로트를 512-채널 시간-다중화 라인(409)을 통해 멀티플렉스/디멀티플렉스(407)로 전송한다. 멀티플렉스/디멀티플렉스(407)는 512 채널을 데이타 인터페이스(401 및 402)로 가는 두 256-채널 시간-다중화 라인(404 및 406)으로 디멀티플렉스한다. 또한 정보를 1211, 1212, 1213, 1214 및 1215)와 같은 32-채널 데이타 버스로 디멀티플렉스한다.

회선 패킷 시간-다중화 교환기(Time-Multiplexed Switch : TMS)(제3도,2010)는 교환 모듈 제어 유니트, 예컨대, 교환 모듈(1000)의 제어 유니트(1017)와 교환 모듈(1050)내의 대응하는 제어 유니트 사이에서 모듈간 제어 패킷을 전달하고 회선 교환 호출 및 패킷 교환 호출용 모듈간 접속부를 제공하도록 작용한다. 다음의 설명은 회선 교환기 호출용 모듈간 접속부를 제공할때 TMS(2010)의 작동에 관련된다. TMS(2010)는 그 입력 포트 IP1 내지 IP255에서 그 출력 포트 OP1 내지 OP255까지 경로를 형성하기 위해 256 타임 슬로트의 프레임 또는 대략 488 나노초의 채널에서 작동하는 시분할 공간 분할 교환기를 포함한다. 각 교환 모듈은 두 입력 포트 및 출력 포트에 접속된다. 예를들어, 교환 모듈(1000)은 256-채널 인입 링크(15 및 16)를 거쳐 입력 포트 IP1 및 IP2 256-채널 송출 링크(13 및 14)를 통하여 출력 포트 OP1 및 OP2로부터 접속된다. TMS(2010)는 실제적으로 동일한 두 교환기 유니트, 즉, 기수 교환기 유니트(2100) 및 우수 교환기 유니트(2200)를 구비한다. 기수 유니트(2100)내에서, 모든 입력 포트로부터의 도선, 예컨대, 입력 포트 IP1로부터의 도선(1) 및 입력 포트 IP253로부터의 도선(253)는 다중-도선 E-버스(2101)내에서 결합되고, 버스부(2103)를 통하여 기수 교환기 유니트(2100)의 128 출력 포트 OP1 내지 OP255와 연관된 128 선택기 각각의 128 입력단자에 연결된다. 제3도에는 출력 포트 OP1에 연관된 선택기(213-1) 및 출력 포트 OP253에 연관된 선택기(213-2)만이 도시된다. 예를들어, 선택기(213-1)는 각 프레임의 각각의 256-타임 슬로트동안 그 입력 단자의 다른 단자들을 멀티플렉서(2133-1)에 접속하도록 제어 RAM(CR)(2132-1)에 저장된 명령에 응답하여 작동한다. 멀티플렉서(2133-1)의 출력 단자는 출력 포트 OP1에 접속된다. 사용자국(1002)에서 사용자국(1006)으로 가는 통상의 회선 교환 호출을 설정하는 과정의 일부로써, 예를들어, 타임 슬로트는 입력 포트 IP1를 출력 포트 OP253에 접속하고 입력 포트 IP253를 출력 포트 OP1에 접속하는데 유용한 타임 스로트가 선택된다. 타임 슬로트 TS43이 선택된다고 가정해 보자. 호출 설정의 일부로써, TMS 제어기(2101)는 명령을 제어 버스(도시 안됨)를 통하여 제어 RAM(2132-1 및 2132-2)에 기록한다. 제어 RAM(2131-1)에 기록된 명령은 타임 슬로트 TS43 동안, 도선(253)이 출력 포트 OP1에 접속하기 위해 선택기(2131-1)에 의해 선택되는 것을 규정한다. 제어 RAM(2131-2)에 기록된 명령은 타임 슬로트 TS43 동안, 도선(1)이 출력 포트 OP253에 접속하기 위해 선택기(2131-2)에 의해 선택되는 것을 규정한다.

교환 모듈 및 TMS(2101) 사이의 각 링크상의 한 타임 슬로트는 교환 시스템(10)의 중앙 제어를 대표하는 관리 모듈(administrative module : AM)(2030)과 교환 모듈 제어 유니트간의 통신을 제어하기 위해 확보된다. 예를들어, 타임 슬로트 TS1는 입력 포트 IP1으로 가는 링크(15) 및 출력 포트 OP1로부터의 링크(13)상의 확보된 제어 타임 슬로트이다. 타임 슬로트 TS1 동안, 입력 포트 IP1는 항상 출력 포트 OP255에 접속되며 입력 포트 IP255는 항상 출력 포트 OP1에 접속된다. 타임 슬로트 TS2는 입력 포트 IP2로의 링크(16) 및 출력 포트 OP2로부터의 링크(14)상의 확보된 제어 타임 슬로트이다. 타임 슬로트 TS2 동안, 입력 포트 IP2는 항상 출력 포트 OP255에 접속되며 입력 포트 IP255는 항상 출력 포트 OP2에 접속된다. 유사하게, 각기 다른 입력/출력 포트 쌍을 왕래하는 링크는 유일한 확보된 제어 타임 슬로트를 갖는다. 제어 메시지는 제어 유니트(1017)내의 프로세서(제5도,566)에 의해 발생되어 메모리(567)에 저장된다. 관리 모듈(2020)에 대한 제어 메시지는 직접 메모리 액세스(DMA) 유니트(558) 및 경로(440)를 통하여 메모리(567)로부터 링크 인터페이스(441)로 전송되는데, 여기에서 메시지는 입력 포트 IP1로의 인입 링크(15)상의 타임 슬로트 TS1를 반복하여 6-비트 세그먼트에 삽입된다. 타임슬로트 TS1의 발생동안, 입력 포트 IP1는 출력 포트 OP255에 접속되며 제어 메시지의 6-비트 세그먼트는 출력 포트 OP255를 통하여 메시지 교환기(2031)로 전달되는데, 이 메시지 교환기는 제어 메시지의 비트를 축적하고 완전한 메시지를 관리 모듈(2030)로 발송한다. 유사하게 관리 모듈(2030)에서 제어 유니트(1017)로 가는 제어 메시지는 메시지 교환기(2031), 입력 포트 IP255, 출력 포트 OP1 및 송출 링크(13)를 통하여 링크 인터페이스(441)로 전송되는데, 여기에서 6-비트 세그먼트는 타임 슬로트 TS1에서 추출되어 경로(440) 및 DMA 유니트(558)를 통하여 제어 유니트(1017)에 메모리(567)로 전달된다.

모듈간 회선 교환 접속부를 제공하는데 부가하여, TMS(2010)는 또한 다른 교환 모듈상의 사용자국들간의 호출을 위한 모듈간 데이타 패킷 및 다른 교환 모듈의 제어 유니트들간의 모듈간 제어 패킷을 전달하기 위해 모듈간 패킷 교환 접속부를 제공한다. 본 예에서, TMS(2010)의 기수 입력 및 출력 포트에 접속된 각 인입 및 송출 링크상의 256 타임 슬로트중의 64 타임 슬로트는 통신 인터페이스(1900) 및 TMS(2010) 사이의 패킷 채널로서 집합적으로 사용된다. 여기서 패킷 타임 슬롯으로 불리는 64 타임 스롯들 각각은 12비트의 한 패킷을 포함한다. 그리하여 입력 포트 IP1로의 인입 링크(15)상의 패킷 채널의 비트 전송율 및 출력 포트 OP1로부터 송출 링크(13)상의 패킷 채널의 비트 전송율은 초당 6.144 메가비트이다. 교환 모듈 및 TMS(2010)간의 단일 패킷 채널은 그 교환 모듈에서 프로세서군과의 패킷 통신을 제공하기 위해 사용된다. 예를들어, 교환 모듈(1000)에서, 프로세서군은 제어 유니트(1017) 및 프로토콜 처리기(1700-1 내지 1700-95)를 포함한다. 모듈간 패킷 각각은 목적지 교환 모듈을 규정하는 모듈 서브 필드, 및 그 교환 모듈에서 특정한 목적지 프로세서를 규정하는 프로세서 서브 필드를 포함하는 어드레스 필드를 패킷의 헤더의 부분으로서 포함한다. 통신 인터페이스(CI)(제2도,1900)는 입력 포트 IP1로 가는 링크(15)상의 초당 6.144 메가비트 패킷 채널로 삽입을 위한 링크 인터페이스(LI)(411)로 전송을 위해, 제어 유니트(CU)(1017)에서 수신된 모듈간 제어 패킷과 패킷 교환 유니트(1400)에서 수신된 모듈간 데이타 패킷을 결합토록 작용한다. 유사하게 출력 포트 OP1에서 오는 링크(13)상의 초당 6.144 메가비트 패킷 채널에서 링크 인터페이스(411)에 위해 수신된 패킷은 프로세서 서브 필드에 기초한 분리 및 제어 유니트(1017) 또는 패킷 교환 유니트(1400)로의 후속 전송을 위해, 통신 인터페이스(1900)로 전송된다. 패킷 패널을 형성하는 패킷 타임 슬로트를 삽입 및 추출하는 기능은 제어 RAM(도시 안됨)에 저장된 패킷 타임 슬로트 규정에 따라 인터페이스(441)에 실행된다.

통신 인터페이스(제10도,1900)는 통신 인터페이스와 제어 유니트(1017), 패킷 교환 유니트(1400), 및 링크 인터페이스(441)간의 각각의 통신을 조절하는 세 개의 통신 제어기(8001,8008 및 8012)를 포함한다. 또한 통신 인터페이스(1900)는 이중 포트의 랜덤 액세스 메모리(RAM)(8015)를 포함하는데, 이 RAM은 256K의 1-비트 기억 장소를 각기 갖는 22개 메모리로서 구현될 수도 있다. RAM(8015)은 버스(8017)를 통하여 RAM(8015)의 한 포트에 접속되는 통신 제어기(8001,8008 및 8012)중으로 전달되는 패킷의 중개 저장을 하기 위해 사용된다. 메모리(8016)에 저장된 명령하에서 작동하는 프로세서(8014)는 RAM(8015)의 제2포트에 접속되며 모듈간 제어 패킷 사용자 신호 전송 패킷을 전달하는 중간 단계로서 모듈간 제어 패킷 및 사용자 신호 전송 패킷의 프로토콜 처리를 행한다. RAM(8015)은 네 부분으로 구성되는데, 각 부분은 그 부분과 연관된 목적지로 저장하기 위해 선입선출 방식으로 패킷의 중개 저장을 위해 사용된 차례로 인접한 기억 장소를 구비한다. 네 부분은 제어기(8001,8008,8012)와 연관된다.

제어 유니트(1017)내에서, 프로세서(제5도,566)는 모듈간 제어 패킷을 발생하여 그 패킷을 메모리(567)에 저장한다. 모듈간 제어 패킷의 어드레스 필드는 목적지 교환 모듈을 규정하는 모듈 서브 필드 및 목적지 교환 모듈에서 제어 유니트를 규정하는 프로세서 서브 필드를 포함한다. DMA 유니트(561)는 수신된 패킷을 프로세서(8014)와 연관된 RAM(8015)에 순차적으로 저장하는 제어기와 통신하도록 경로(562)를 통하여 패킷을 메모리(567)로부터 전송한다. 프로세서(8014)는 이 패킷을 RAM(8015)으로부터 판독하고, 필요한 모듈간 제어 패킷 처리를 행하며, 교환 모듈(1000) 이외의 목적지 교환 모듈을 규정하는 모듈 서브 필드에 기초하여 수신된 패킷이 제어기(8012)로 전송되는가를 판단한다.

따라서, 프로세서(8014)는 패킷을 제어기(8012)에 연관된 메모리(8015)에 저장한다. 패킷은 제어기(8012)에 의해 순차적으로 판독되어 입력 포트 IP1으로의 인입 링크(15)상의 초당 6.114 메가비트의 패킷 채널로 삽입을 위해 링크 인터페이스(441)로 전송된다. 또한, 프로세서(566)는 프로토콜 처리기(PH)(1700-0 내지 1700-95)로 전송될 패킷을 발생한다.

그 경우에 있어서, 패킷의 모듈 서브 필드는 교환 모듈(1000)을 규정하며 프로세서 서브 필드는 패킷을 수신하는 프로토콜 처리기중의 특정한 한 프로토콜 처리기를 규정한다. 그러한 패킷은 제어기(8008)에 연관된 RAM(8015)으로 전송된다.

제어기(8008)는 패킷을 RAM(8015)으로부터 판독하여 그 패킷을 버스(1901) 및 패킷 상호 접속부(1800)를 통하여 특정한 목적지 프로토콜 처리기로 전송한다.

제어 유니트(1017)에 부가하여, 각각의 프로토콜 처리기(1700-0 내지 1700-95)는 통신 인터페이스(1900) 및 입력 포트 IP1로 가는 인입 링크(15)상의 초당 6.144 메가비트 패킷 채널상의 링크 인터페이스(441)를 통하여 패킷을 전송할 수 있다. 프로토콜 처리기에 의해 사용자국으로부터 수신된 신호 전송 패킷은 그 프로토콜 처리기에 교환 모듈(1000)을 규정하는 서브 필드 및 제어 유니트(1017)를 규정하는 프로세서 서브 필드를 갖는 통신 인터페이스(1900)로 전송된다. 예를들어, 교환 모듈(1000)상의 사용자국(1002) 및 교환 모듈(1050)상의 사용자국(1006)간의 패킷 교환 데이타 호출을 설정하는 처리의 일부로서, 사용자국(1002)에 연관된 프로토콜 처리기, 예컨대, 프로토콜 처리기(1700-0)는 호출용으로 사용되는 특정 논리 채널에서 사용자국(1002)으로부터 수신된 데이타 패킷이 프로토콜 처리기(1700-0)에 의해 상호 접속부(1800)를 통하여 교환 모듈(1050)을 규정하는 모듈 서브 필드 및 사용자국(1006)에 연관된 프로토콜 처리기를 규정하는 프로세서 서브 필드를 갖는 통신 인터페이스(1900)로 전송되도록 그러한 정보를 루팅 테이블에 저장한다. 사용자 신호 전송 패킷 및 사용자 정보 패킷은 통신 제어기(8008)에 의해 버스(1901)를 통하여 패킷 상호 접속부(1800)로부터 수신된다. 통신 제어기(8008)는 사용자 신호 전송 패킷을 프로세서(8014)에 연관된 RAM(8015)에 순차적으로 저장한다. 프로세서(9014)는 사용자 신호 전송 패킷의 필요한 프로토콜 처리를 행하며 이것을 통신 제어기(8001)에 연관된 RAM(8015)에 저장한다. 그 패킷은 제어기(8001)에 의해 RAM(8015)으로부터 연속적으로 판독되어 경로(562) 및 DMA 유니트(561)를 통하여 메모리(567)로 전송된다. 통신 제어기(8808)는 패킷 상호 접속부(1800)로부터 수신된 사용자 정보 패킷을 통신 제어기(8012)에 연관된 RAM(8015)에 저장된다. 그후 제어기(8012)는 패킷을 RAM(8015)으로부터 판독하여 입력 포트 IP1으로 가는 인입 링크상의 초당 6.144 메가비트 패킷 채널내로 삽입을 위해 링크 인터페이스(411)로 전송한다.

출력 포트 OP1로부터의 송출 링크(13)상의 초당 6.144 메가비트 패킷 채널에서 수신된 패킷은 링크 인터페이스(441)에 의해 예정된 64 패킷 타임 슬로트로부터 추출되어 경로(8013)를 통하여 통신 제어기(8012)로 전달된다. 이 제어기는 수신된 모듈간 제어 패킷을 프로세서(8014)에 연관된 RAM(8015)에 연속하여 저장한다. 프로세서(8014)는 그러한 모듈간 제어 패킷이 프로토콜 처리를 연속적으로 행하며 그것을 통신 제어기(8001)에 연관된 RAM(8015)에 저장한다. 제어기(8001)는 패킷을 판독하며 경로(562) 및 DMA 유니트(561)를 통하여 메모리(567)로 전송한다. 통신 제어기(8012)는 링크 인터페이스(441)로부터 수신된 사용자 정보 패킷을 통신 제어기(8008)에 연관된 RAM(8015)에 저장한다. 제어기(8008)는 패킷을 연속하여 판독하며 버스(1901) 및 패킷 접속부(1800)를 통하여 적절한 목적지 프로토콜 처리기로 전송한다.

TMS(제3도,1010)내에서, 입력 포트 IP1의 인입 링크(15)에서 수신된 64 패킷 타임 슬로트내의 정보는 인입 패킷 버퍼(2120-1)에 저장된다. 패킷 타임 슬로트인 인입 링크(15)상의 타임 슬로트의 정의는 TMS 제어기(2010)에 의한 시스템 초기화때 제어 RAM(2131-1)에 저장된다. 그러한 정의는 인입 링크(15)로부터 적당한 타임 슬로트가 추출되도록 제어 RAM(2132-1)에서 인입 패킷 버퍼(2120-1)로 전달된다. 각 입력 포트는 유사한 연관 인입 패킷 버퍼를 갖는다. 예를들어, 입력 포트 IP253는 연관된 인입 패킷 버퍼(2120-2)를 갖는다.

각 인입 패킷 버퍼로부터의 출력 도선, 예로서, 인입 패킷 버퍼(2120-1)로부터의 도선 IP 및 인입 패킷 버퍼(2120-2)로부터의 253P는 다중-노선 E-버스(2102)에서 결합되어, 버스(2004)를 통하여 기수 교환기 유니트(2100)의 128 출력 포트 OP1 내지 OP255에 연관된 각각의 128 선택기의 128 입력 단자에 연결된다. 제3도에는 출력 포트 OP1에 연관된 선택기(2128-1) 및 출력 포트 OP253에 연관된 선택기(2128-2)만이 도시된다. 인입 패킷 버퍼(예로서 2120-1 및 1220-2)로부터 패킷의 전송, 및 선택기(예로서 2128-1 및 2128-2)에 의한 인입 도선의 선택은 다수의 전송 제어 노드(예로서 2123-1 및 2123-2), 다수의 선택기 제어 노드(예로서 2124-1 및 2124-2), 및 랑 중계기(2140)를 상호 접속하는 제어 링(2110)에 의해 제어된다. 제어 링(2110)은 7-비트 상태 버스 및 단일 트로틀 비트를 포함하는 8-도선 버스(2111)를 포함한다. 상태버스는 선택기(예로서 2128-1 및 2118-2)가 현재 패킷을 전달하는데 사용되는가 아닌가에 대하여 선택기의 상태를 규정하도록 사용된다. 상태 버스는 반복적으로 링(2110) 주변으로 전송된 128 상태 워드의 순차에 의해 128 선택기 각각의 상태를 규정한다. 일곱 논리 제로(0000000)를 포함하는 상태 워드는 선택기가 현재 유휴 상태인가, 즉 선택기가 패킷을 전달하지 않는 것을 규정한다. 논제로 상태 워드는 선택기가 현재 패킷을 전달하는가를 규정하며 특정한 7-비트 상태 워드는 128 인입 패킷 버퍼중의 어느 것이 현재 패킷을 그 선택기로 전달하는가를 규정한다. 128 상태 워드의 링 사이클은 각 125-마이크로초 프레임 동안 32번 반복한다. 패킷이 인입 패킷 버퍼(2120-1)에 수신되었으며 그리고 패킷 어드레스의 모듈 서브 필드가 패킷의 교환 모듈(1050)을 행해 가는 것을 규정하는 것을 가정해 보자. 인입 패킷 버퍼(2120-1)는 여기에서 패킷 존재 신호(packet persent signal)로 불리는 도선(2119-1)상의 신호를 전송 제어 노드(2123-1)로 전송한다. 인입 패킷 버퍼(2120-1)는 또한 도선(2121-1)상의 요구 펄스를 선택기(2128-2)이 상태를 규정하는 상태 워드의 도달과 일치하는 전송 제어 노드(2123-1)로 전송한다. 만일 상태 워드가 선택기(2128-1)의 현재 유휴 상태를 규정하는 것을 가정해 보자. 인입 패킷 버퍼(2120-1)는 여기에서 패킷 존재 신호(packet persent signal)로 불리는 도선(2119-1)상의 신호를 전송 제어 노드(2123-1)로 전송한다. 인입 패킷 버퍼(2120-1)는 또한 도선(2121-1)상의 요구 펄스를 선택기(2128-2)의 상태를 규정하는 상태 워드의 도달과 일치하는 전송 제어 노드(2123-1)로 전송한다. 만일 상태 워드가 선택기(2128-1)의 현재 유휴 상태를 규정하는 0000000이라면, 전송 제어 노드(2123-1)는 입력 포트 IP1 또는 동등하게 교환 모듈(1000)을 규정하는 논제로 상태 워드 0000001로 대체한다. 선택기 제어 노드(2124-2)가 선택기(2128-2)에 연관된 시간에 논제로 상태워드 0000001를 연속적으로 수신할 때, 노드(2124-2)는 상태 워드 0000001를 래치(2129-2)내에 저장을 위해 경로(2126-2)를 통해 전송된다. 래치(2129-2)로부터의 스트로브 펄스의 래치(2129-2)로의 전송에 의해 실행된다. 래치(2129-2)의 내용은 128 압력 단자중의 어느 것이 송출 패킷 버퍼(2130-2)로의 접속을 위해 선택기(2128-2)에 의해 선택되는 것을 규정한다. 래치(2129-2)의 상태 워드 0000001는 상태 워드 0000001는 선택기(2128-2)가 도선 IP를 송출 패킷 버퍼(2130-2)에 접속하는 것을 규정한다. 전송 제어 노드(2123-1)는 고(go) 신호를 도선(2122-1)를 통하여 인입 패킷 버퍼(2120-1)로 순차적으로 전송한다. 이 고 신호는 선택기(2128-2)가 적절히 세트된 것을 보증하기 위해 요구 신호가 인입 패킷 버퍼(2120-1)로부터 수신된 적어도 한 링 사이클 이후 전송 제어 노드(2123-1)에 의해 전송된다. 고 신호에 응답하여, 인입 패킷 버퍼(2120-1)는 수신된 패킷을 E-버스(2012)의 도선 IP를 통하여 송출 패킷 버퍼(2130-2)로 전송한다. 제어 RAM(2132-2)은 출력 포트 OP253에서 오는 단일 256-채널 시간-다중화 링크(21)에서 송출 패킷 버퍼(2130-2)은 출력 포트 OP253에서 오는 단일 256-채널 시간-다중화 링크(21)에서 송출 패킷 버퍼(2130-2)로부터의 패킷 교환 정보 및 선택기(2123-2)로부터의 회선 교환 정보를 결합하도록 멀티플렉서(2132-2)를 제어한다. 예정된 각각의 64 패킷 타임 슬로트동안, 송출 패킷 버퍼(2130-2)는 저장된 패킷의 12-비트 세그먼트를 교환 모듈(1050)로 전송하기 위해 멀티플렉서(2133-2)를 통하여 출력 포트 OP253로 전송한다. 그 나머지의 타임 슬로트동안, 선택기(2132-2)로부터의 회선 교환 정보는 교환 모듈(1050)로 전송하기 위해 멀티플렉서(2133-2)를 통하여 출력 포크 OP253로 전송된다.

일단 완전한 패킷이 인입 패킷 버퍼(2120-1)에 의해 전송되면, 이것은 도선(2119-1)에서 패킷 존재 신호를 제거한다. 이 제거에 응답하며, 전송 제어 노드(2123-1)는 선택기(2128-2)의 상태를 규정하는 상태 워드 0000001를 유효 상태 워드 0000000로 대체한다.

선택기(2128-2)가 상태 워드 0000000가 각각의 링 사이클의 적당한 점에서 존재하도록 특정 시간에 유효할지라도, 송출 패킷 버퍼(2130-2)는 패킷을 수신할 준비가 되지 않을 수도 있다. 만일 그렇지 않다면 송출 패킷 버퍼(2130-2)는 논리 제로 트로틀 비트를 도선(2127-2)을 통하여 선택기 제어 노드(2124-2)로 전송한다. 논리 제로 트로틀 비트는 선택기(2128-2)로 전송한다. 논리 제로 트로틀 비트는 선택기(2128-2)에 연관된 상태 워드가 전송된 링 사이클의 동일한 시간에, 선택기 제어 노드(2124-2)에 의해 제어 링(2110)으로 삽입된다. 논리 제로 트로틀 비트는 전송 제어 노드가 패킷을 선택기(2128-2)로 전송시키지 못하게 한다.

인입 패킷 버퍼(제9도,2120-1)는 입력 포트 IP1로의 인입 링크(15)상의 패킷 타임 슬로트에서 수신된 비트를 저장하기 위한 메모리(901)를 포함한다. 이러한 패킷들은 도선(1)을 거쳐서 메모리(901)로 전송된다. 메모리(901)의 기록 및 판독 작용은 선택기(902)를 통하여 메모리(901)를 선택적으로 액세스하는 기록 어드레스 발생기(903) 및 판독 어드레스 발생기(904)에 의해 제어된다. 제어 RAM(2132-1)으로부터의 도선(2135-1)상의 신호는 기록 어드레스 발생기(903) 및 플래그 검출기(920)로 가는 입력 포트 IP1 패킷 타임 슬로트를 규정한다. 이 플래그 검출기는 각각의 수신된 패킷의 개방 및 폐쇄 플래그를 검출한다. 플래그 검출기(920)가 개방 플래그가 수신되었음을 기록 어드레스 발생기(903)에 알리면, 기록 어드레스 발생기(903)는 패킷의 비트를 메모리(901)에 기록한다. 플래그 검출기(920)가 폐쇄 플래그가 수신되었음을 기록 어드레스 발생기(901)가 알리면, 기록 어드레스 발생기는 메모리(901)내로 기록의 중단을 제어하며, 또한 메모리(901)에 저장된 패킷의 수를 계수하는데 사용된 패킷 계수기(935)를 1씩 증분한다. 완전한 패킷이 저장된 이후, 판독 어드레스 발생기(904)는 패킷의 초기 비트를 플래그 검출기(930)로 전송한다. 이 검출기는 패킷 개방 플래그를 검출하여 삽입 제로 비트는 삭제되고, 패킷 헤더의 모듈 서브 필드를 헤더 래치(905)로의 후속 전송을 제어한다. 판독 어드레스 발생기(904)는 모듈 서브 필드를 헤더 래치(905)에 저장시키도록 하며 S-R 플립플롭(910)을 세트하도록 도선(933)으로 논리 1 신호를 전송한다. 두 입력 단자에서 적어도 하나의 패킷이 메모리(901)에서 유용함을 지적하는 패킷 계수기(905)로부터의 신호와 플립플롭(910)으로부터의 출력 신호를 수신하는 AND 게이트(936)는 패킷 존재 신호를 도선(2119-1)로 전송한다. 계수기(906)는 시스템 클럭(2150)으로부터 32.768MHz 클럭 신호 C1 및 8.0MHz 동기 신호 SYNC를 수신한다. 계수기(906)는 제어 링(2110)의 각 사이클 동안 0000000에서 1111111로 증분되는 7-비트 계수기이다. 계수기(906)는 내부적으로 지연된 동기 신호 SYNC의 변형을 계수한다. 내부적 지연량은 제어 링(21110)에 대하여 인입 패킷 버퍼(2120-1)의 위치에 의존한다.

비교기(907)는 게수기(906)의 계수 존재와 헤더 래치(905)에 저장된 모듈 서브 필드와를 비교한다. 계수기(96)의 계수 존재가 헤더 래치(905)에 저장된 모듈 서브 필드와 동일할때, 비교기(907)는 도선(2121-1)상의 논리 1 요구 펄스를 전송 제어 노드(2123-1)로 전송한다. 모듈 서브 필드가 패킷 목적지로서 교환 모듈을 규정할때, 비교기(907)에 의해 전송된 요구 펄스는 선택기(2128-2)의 상태를 규정하는 상태 워드의 전송 제어 노드(2123-1)에서 제어링(2110)의 존재와 일치한다.

전송 제어 노드(2123-1)가 고(go) 신호를 도선(2122-1)로 되돌릴때, 고 신호는 판독 어드레스 발생기(904)에 의해 수신되고 이는 패킷 헤드를 포함하는 패킷의 도선 IP 상의 전송을 초기화 한다. 플래그 검출기(930)가 패킷 폐쇄 플래그를 검출할때, 검출기(930)는 도선(2119-1)상의 패킷 존재 신호가 제거되도록 플립플롭(910)을 리세트시키기 위해 도선(932)상의 스톱 신호를 전송한다. 두 입력 단자에서 도선(932)상의 스톱 신호 및 도선(2122-1)상의 고 신호를 수신하는 AND 게이트(934)는 전송된 패킷을 적절히 계수하기 위해 계수기(935)를 1씩 증분시키도록 논리 1 신호를 패킷 계수기(935)로 전송한다. 부가적인 계수기(도시 안됨)는 기록 어드레스 발생기(903)가 판독 어드레스 발생기(904)를 오버테이크(overtake)하지 않는 것을 확실히 하도록 사용된다.

전송 제어 노드(제6도,2123-1)는 상태 버스(610-S)가 유휴 상태 워드 0000000를 규정할 때마다 제어 링(211)의 일곱-도선 상태 버스(610-S)를 수신하여 4-입력 AND 게이트중의 한 입력 단자로 논리 1 신호를 전송하는 워드 인식 회로(word recognition circuit)(601)를 포함한다. AND 게이트(604)의 다른 새 입력 단자는 인입 패킷 버퍼(2120-1)의 도선(2121-1 및 2119-1), 및 제어 링(2110)의 트로틀 비트 도선(610-T)상의 요구 펄스 및 패킷 존재 신호를 수신한다. 또다시, 요구 펄스가 교환 모듈에 연관된 선택기(2128-2)를 규정하는 것을 가정해 보자. AND 게이트(604)는 1) 패킷 존재 신호가 도선(2119-1)에서 존재할 때 2) 워드 인식 회로(601)가 상태 버스(610-S)상의 유휴 상태 워드 0000000의 존재를 나타내는 논리 1을 발생할 때 3) 유휴 상태 워드 0000000에 연관된 트로틀 비트가 논리 1로서 송출 패킷 버퍼(2130-2)가 현재 패킷을 수신할 수 있음을 나타낼 때만 도선(2121-1)에서 수신된 요구 펄스와 일치하는 논리 1 펄스를 발생한다. 상태 버스(610-S)는 또한 선택기(603)에 의해 수신되는데, 이 선택기는 AND 게이트(604)로부터 논리 1 신호가 없을시에, 상태 버스(610-S)상의 상태 워드를 플립플롭(607-1 내지 607-7)에 저장하기 위해 AND 게이트(606-1 내지 606-7)로 전송한다. 전송 제어 노드(2123-1)를 위하여, 레지스터(602)는 연관된 입력 포트 IP1 및 교환 모듈(1000)을 규정하는 상태 워드 0000001를 저장한다. 플립플롭(607-1 내지 607-7)에 의해 저장된 각각의 상태 워드 및 연관 트로틀 비트는 클럭 신호 C1에 응답하여 상태 버스(611-S) 및 트로틀 비트 도선(611-T)를 통하여 순차적으로 제어 링(2110)으로 전송된다. AND 게이트(604)에 의해 발생된 논리 1 펄스도 또한 S-R형 플립플롭(622)을 세트시키는 플립플롭(621)으로 전송된다. 도선(2121-1)상의 요구 펄스에 의해 제어되는 선택기(623)는 플립플롭(622)으로부터 Q 출력 신호 및 플립플롭(624)으로부터 Q 출력 신호를 수신한다. 전체 링 사이클의 완료후의 요구 펄스가 또다시 도선(2121-1)에서 발생할때, 플립플롭(622)의 Q 출력에서 발생된 논리 1 신호는 플립플롭(624)에 의해 저장되도록 선택기(623)에 의해 전송된다. 플립플롭(624)이 Q 출력이 선택기(623)로 복귀되기 때문에, 이것은 플립플롭(624)이 후속적으로 리세트될 때까지 논리 1 레벨로 그대로 남아 있는다. 논리 1 레벨은 도선(2122-1)를 통하여 고 신호로서 인입 패킷 버퍼(2120-1)로 전송된다. 전송 제어 노드의 D 및 S-R 플립플롭은 동기적으로 작동한다.

인입 패킷 버퍼(2120-1)가 패킷의 전송을 완료할 때, 이것은 도선(2119-1)상의 패킷 존재 신호를 제거한다. 그러한 제거는 3-입력 NAND 게이트(605)에 의해 검출된다. 이 NAND 게이트는 반전 입력 단자에서 도선(2119-1)를 수신하며, 그 두 비-반전 입력 단자는 도선(2121-1)에서 발생된 요구 펄스 및 플립플롭(622)에 의해 발생된 논리 1 신호를 수신한다. 패킷 존재 신호가 도선(2119-1)에서 제거될때, NAND 게이트(605)는 도선(2121-1)에서 수신된 다음 요구 펄스와 일치하는 논리 제로 펄스를 전송한다. NAND 게이트(605)에 의해 전송된 논리 제로 펄스는 또다른 패킷의 전송을 제어할 준비가 되게 플립플롭(602 및 604)을 리세트하도록 작용한다. 논리 제로 펄스는 또한 유휴 상태 워드 0000000가 유휴의 선택기(2128-2)를 또다시 규정하는 상태 버스(611-S)상의 상태 워드 0000001 대신 대체되도록 AND 게이트(606-1 내지 606-7)의 입력 단자에 연결된다.

선택기 제어 노드(제7도,2124-2)는 상태 버스(710-S) 및 트로틀 비트 도선(710-T)상의 상태 워드 및 연관 트로틀 비트를 8-도선 버스(2111)를 통하여 제어 링(2110)으로부터 수신한다. 상태 워드는 플립플롭(707-1 내지 707-7)에 저장되고 클럭 신호 C1에 응답하여 후속적으로 전송된다. 7-비트 계수기(701)는 시스템 클럭(2150)으로부터 클럭 신호 C1 및 동기 신호 SYNC를 수신하며 각 링 사이클 동안 0000000에서 1111111으로 순차적으로 증분된다.

비교기(703)는 계수기(701)에 의해 발생된 계수를 선택기 제어 노드와 연관된 교환 모듈 또는 출력 포트를 규정하는 레지스터(702)에 저장된 7-비트 워드와 비교한다. 선택기 제어 노드(2124-2)에서, 레지스터(702)에 저장된 워드는 출력 포트 OP253 및 연관 교환 모듈(1050)을 규정하는 1111110이다.

따라서, 비교기(703)는 선택기(2128-2)의 상태를 규정하는 상태 워드의 선택기 제어 노드(2124-2)의 제어링(2110)에서의 존재와 일치하는 논리 1 스트로브 펄스를 발생한다. 논리 1 스트로브 펄스는 플립플롭(721)에 의해 클럭 신호 C1이 한 사이클씩 지연되어 플립플롭(701-1 내지 707-7)로부터의 추력 상태 버스(711-S)상이 상태 워드의 래치(2129-2)내로의 저장를 행하도록 도선(2125-2)에서 래치(2129-2)로 전송된다. 송출 패킷 버퍼(2130-2)로부터의 트로틀 비트는 도선(2127-2)에서 래치(2129-2)로 전송된다. 송출 패킷 버퍼(2130-2)로부터의 트로틀 비트는 도선(2127-2)를 통하여 제어 링(2110)으로부터 트로틀 비트 도선(710-T)로부터의 트로틀 비트는 선택기(704)에 의해 비교기(703)의 스트로브 펄스와 일치하는 트로틀 비트를 제외하고 플립플롭(705)으로 모두 전송된다. 스트로브 펄스가 존재할때, 송출 패킷 버퍼(2130-2)로부터 도선(2127-2)상의 트로틀 비트는 도선(711-T)을 통하여 제어 링(2110)으로의 후속 전송을 위해 플립플롭(705)으로 전송된다. 이 방법으로, 송출 패킷 버퍼(2130-2)로부터의 논리 제로 트로틀 비트는 선택기(2128-2)의 상태를 규정하는 상태 워드와 연관하여 제어 링(2110)에 삽입된다.

시스템 클럭(제3도,2150)은 외부 소스, 예로서 다른 교환 시스템으로부터 타이밍을 유도하며, 그의 32.768MHz 시스템 클럭 신호 C1 및 그의 8.0KHz 동기신호 SYNC를 E-버스(2120)를 통하여 TMS(2010)내의 여러 구성 요소로 분배한다. 클럭 신호 E-버스(2120)를 횡단할때 지연된다. 제어 링(2110)의 처음과 끝을 결합하는 링 중계기(2140)는 다음 사이클을 시작할 때 제어 링(2110)이 도선에서 수신된 상태 워드 및 트로틀 비트를 재동기하도록 작동한다. 링 중계기(제8도,2140)는 버스(2111)의 각 도선에 대해 하나씩인, 여덟 동기 회로(801-1 내지 801-8) 및, 두 클럭 회로(802 및 803)를 포함한다. 동기 회로(801-1)는 지연된 클럭 신호 C1에 응답하여 버스(2111)의 첫째 도선으로부터의 4 비트를 순차적으로 수신하며 저장하는 네 플립플롭(811 내지 814)을 포함한다. 플립플롭(811 내지 814)에 저장된 4 비트는 클럭 회로(803)에 의해 지연 클럭 및 동기 신호, C1 및 SYNC로부터 유도된 클럭 및 동기 신호에 응답하여 래치(815)에 동시에 저장된다. 래치(815)의 내용은 클럭 회로(802)에 의해 비지연 클럭 및 동기 신호 C1 및 SYNC로부터 유도된 클럭 신호에 응답하여 후속하여 병렬로 네 플립플롭(816 내지 819)으로 전송된다. 멀티플렉서(872,828 및 829)에 저장하기 위해 래치(815)로부터의 병렬 입력, 또는 선행 플립플롭(816,817 및 818)으로부터의 출력 신호를 선택한다. 플립플롭(816 내지 819)에 저장된 4 비트는 비지연 클럭 신호 C1에 응답하여 버스(2111)의 제1도선에서 순차적으로 전송된다. 부가적인 일곱 동기 회로, 예로서, 동기 회로(801-8)는 버스(2111)의 다른 일곱 도선에 대해서도 동일한 기능을 행한다. 그리하여 제어 링(2110) 주변으로 신호의 통과로 이어날 수 있는 임의의 타이밍 스큐(skew)는 다음 링 사이클이 시작되기 전에 제거된다.

시스템(10)내에서 회선 교환 호출 및 패킷 교환 호출을 설정하도록 요구딘 호출 처리는 교환 모듈의 제어 유니트, 예로서, 교환 모듈(1000)의 제어 유니트(1017), 및 관리 모듈(2030)에 의해 협동적으로 실행된다. 본 실시예에서, 관리 모듈(2030)은 시간-다중화 교환기(2010)를 통하는 유용한 회선 교환 경로와 같은 전역 데이타를 저장한다. 모듈(1000 및 1050) 사이에서 회선 교환 경로를 설정하는 호출은 모듈(1000 및 1050) 및 시간-다중화 교환기(2010) 사이에서 링크상의 유용한 회선 교환 타임 슬로트를 선택하는 것에 유의한다. 관리 모듈(2030)은 시간-다중화 교환기로의 회선 교환 타임 슬로트의 유용성을 규정하는 전역 데이타를 저장하며 주어진 모듈간 회선 교환 호출룡으로 사용될 슬로트의 선택을 행한다. 관리 모듈(2030)은 또한 사용자국으로의 프로토콜 선택기(예로서 1700-0)의 연관, 규정하는 데이타를 저장한다. 이러한 데이타는 시작 및 종료 사용자국과 연관된 프로토콜 처리기에서 요구된 루팅 테이블 엔트리를 발생시키기 위해 피킷 교환 호출의 설정중에 사용된다. 비록, 관리 모듈(2030)이 본 실시예에서 그러한 전역 데이타를 저장하도록 사용될지라도, 교환 모듈도 또한 그러한 데이타를 저장학도록 사용될 수 있다. 후자의 경우에, 호출을 처리하기 위해 필요한 모든 프로세서간 통신은 메시지 교환기(2031) 및 관리 모듈(2030)을 포함함이 없이 시간-다중화 교환기(2010)의 패킷 교환 능력을 이용하여 실행될 수 있다.

본 실시예에서 모듈간 회선 교환 호출을 설정하는 것은 하나의 시간-다중화 교환기(2010) 타임 슬로트의 선택을 요구한다는 점에 유의한다. 회선 교환 유니트(제4도,1011)에서 타임 슬로트 교환기(TSI)(410)는 내부-모듈 회선 교환 호출을 위해 사용된 타임 슬로트를 다시 루프할 수 있다. 내부-모듈 호출 정보가 시간-다중화 라인(412 및 413)에서 전달되지 않더라도, 라인(412 및 413) 각각의 (전송의 각 방향에 하나) 두 타임 슬로트는 단일 내부-모듈 호출이 타임-슬로트 교환기(410)내에서 설정될때 모듈간 회선 교환 호출을 전달하는데 이용할 수 없다. 본 실시예에서, 내부-모듈 회선 교환 호출은 라인(412 및 413)에 무용한 타임 슬로트가 시간-다중화 교환기(2010)으로 가는 패킷 채널을 구비하는 예정된 패킷 타임 슬로트에 응답하도록 설정될 수 있다. 내부-모듈 회선 교환 호출이 설정될 때마다, 타임 슬로트는 무용하게 형성된 라인(412 및 413)상의 타임 슬로트가 64 패킷 타임 슬로트중의 두 타임 슬로트에 대응하도록 선택된다.

따라서, 32 내부-모듈 회선 교환 호출까지는 설정될 수 있는 모듈간 회선 교환 호출의 수를 감소시키지 않고도 교환 모듈(1000)내에서 설정될 수 있다.

Claims (10)

1. 각각 다수의 액세스 포토를 갖는 다수의 교환 모듈과, 모듈간 제어 패킷을 교환하는 모듈간 패킷 교환기와, 상기 교환 모듈 각각으로부터 상기 모듈간 패킷 교환기로의 인입 패킷 채널과, 상기 모듈간 패킷 교환기로부터 상기 교환 모듈 각각으로의 송출 패킷 채널을 포함하는 교환 시스템에 있어서, 상기 교환 모듈 각각은 상기 각 교환 모듈의 상기 액세스 포트로 또는 액세스 포트로부터 정보를 교환하는 수단과, 상기 교환 수단을 제어하고 모듈간 제어 패킷을 생성하는 수단과, 통신 인터페이스를 포함하며, 상기 통신 인터페이스는 상기 제어 수단에 의해 생성된 모듈간 제어 패킷을 인입 패킷 채널로 상기 모듈간 패킷 교환기에 전송하는 수단과, 상기 모듈간 패킷 교환기로부터 상기 송출 패킷 채널로 수신된 모듈간 제어 패킷을 상기 제어 수단에 전송하는 수단을 포함하며, 상기 모듈간 패킷 교환기는 상기 교환 모듈로부터의 인입 패킷 채널 및 상기 교환 모듈로의 송출 패킷 채널에 직접 접속되며, 상기 모듈간 패킷 교환기는 상기 인입 패킷 채널로 수신된 패킷들을 저장하는 수단과, 상기 다수의 인입 패킷 채널로 수신되고 상기 저장 수단에 의해 저장된 모듈간 제어 패킷을 다수의 독립 경로를 통해 상기 다수의 송출 패킷 채널로 동시에 패킷 교환하는 수단을 포함하는 것을 특징으로 하는 교환 시스템.
2. 제1항에 있어서, 모듈간 접속 유니트를 더 포함하고, 상기 각각의 교환 모듈의 상기 교환 수단은 상기 각각의 교환 모듈의 상기 액세스 포트들과 상기 모듈간 접속 유니트 사이에 회선 교환 접속부를 제공하는 회선 교환 수단을 포함하며, 상기 모듈간 접속 유니트는 회선 교환 통신을 위해 상기 교환 모듈 각각의 회선 교환 수단을 상기 교환 모듈의 다른 모듈들의 액세스 포트들 사이에 상호 접속시키는 수단을 포함하는 것을 특징으로 하는 교환 시스템.
3. 제2항에 있어서, 상기 각각의 교환 모듈의 상기 교환 수단은 상기 각각의 교환 모듈의 상기 액세스 포트들과 상기 각각의 교환 모듈의 상기 통신 인터페이스 사이에 패킷 교환 접속부를 제공하는 패킷 교환수단을 더 포함하며, 상기 교환 모듈의 상기 통신 인터페이스는 상기 각 교환 모듈의 상기 패킷 교환 수단을 통하여 상기 각 교환 모듈의 상기 액세스 포트들로부터 수신된 사용자 정보 패킷을 인입 패킷 채널로 상기 모듈간 패킷 교환기에 전송하는 수단, 및 상기 모듈간 패킷 교환기로부터 송출 패킷 채널로 수신된 사용자 정보 패킷을 상기 교환 모듈의 상기 패킷 교환 수단에 전송하는 수단을 포함하며, 상기 모듈간 패킷 교환기의 상기 패킷 교환 수단은 상기 다수의 인입 패킷 채널로 수신된 모듈간 제어 패킷과 사용자 정보 패킷을 상기 다수의 독립 경로를 통하여 상기 다수의 송출 패킷 채널에 동시에 패킷 교환하는 것을 특징으로 하는 교환 시스템.
4. 제3항에 있어서, 상기 교환 시스템은 회선 교환 접속부를 상기각 교환 모듈로부터 상기 모듈간 접속 유니트로 연장시키고, 인입 패킷 채널을 상기 각 교환 모듈로부터 상기 모듈간 패킷 교환기로 전달하는 인입 시간-다중화 링크와, 회선 교환 접속부를 상기 모듈간 접속 유니트로부터 상기 각 교환 모듈로 연장시키며, 송출 패킷 채널을 상기 모듈간 패킷 교환기로부터 상기 각각의 교환 모듈로 전달하는 송출 시간-다중화 링크를 더 포함하며, 상기 각 교환 모듈은 상기 각 교환 모듈의 상기 통신 인터페이스에 결합되어 인입 패킷 채널을 상기 인입 시간-다중화 링크상으로 상기 모듈간 패킷 교환기에 삽입시키는 수단과, 상기 각 교환 모듈의 상기 통신 인터페이스에 결합되어 상기 각 교환 모듈간 패킷 채널을 상기 송출 시간-다중화 링크로부터 추출하는 수단을 더 포함하며, 상기 모듈간 패킷 교환기는 상기 모듈간 패킷 교환기의 상기 패킷 교환 수단으로의 전송을 위해 상기 인입 시간-다중화 링크중 하나로부터 인입 패킷 채널을 각각 추출하는 다수의 수단과, 상기 송출 시간-다중화 링크중의 하나에 삽입하기 위하여 상기 모듈간 패킷 교환기의 상기 패킷 교환 수단으로부터 송출 패킷 채널중 하나를 각각 전송하는 다수의 수단을 더 포함하는 것을 특징으로 하는 교환 시스템.
5. 제3항에 있어서, 상기 각각의 교환 모듈의 제어 수단은 송출 액세스 신호 전송 패킷을 생성하고, 상기교환 모듈의 상기 패킷 교환 수단은 각각의 교환 모듈의 상기 통신 인터페이스와 상기 각각의 교환 모듈의상기 액세스 포트 사이에 신호 전송 채널을 더 제공하며, 상기 각각의 교환 모듈의 상기 통신 인터페이스는 상기 각각의 교환 모듈의 상기 패킷 교환 수단의 상기 신호 전송 채널을 통하여 상기 각각의 교환 모듈의 상기 액세스 포트들로부터 수신된 인입 액세스 신호 전송 패킷을 상기 각각의 교환 모듈의 상기 제어 수단에 전송하는 수단, 및 상기 각각의 교환 모듈의 상기 제어 수단에 의해 발생된 송출 액세스 신호전송 패킷을 상기 각각의 교환 모듈의 상기 패킷 교환 수단의 상기 신호 전송 채널을 통하여 상기 각각의 교환 모듈의 상기 액세스 포트들에 전송하는 수단을 더 포함하는 것을 특징으로 하는 교환 시스템.
6. 제1항에 있어서, 상기 각각의 교환 모듈의 상기 교환 수단은 상기 각각의 교환 모듈의 상기 액세스 포트들과 상기 각각의 교환 모듈의 상기 통신 인터페이스 사이에 패킷 교환 접속부를 제공하는 패킷 교환 수단을 포함하며, 상기 각각의 교환 모듈의 상기 통신 인터페이스는 상기 각각의 교환 모듈의 상기 패킷 교환 수단을 통하여 상기 각각의 교환 모듈의 상기 액세스 포트들로부터 수신된 사용자 정보 패킷을 인입 패킷 채널상으로 상기 모듈간 패킷 교환기에 전송하는 수단, 및 상기 모듈간 패킷 교환기로부터 송출 패킷 채널상으로 수신된 사용자 정보 패킷을 상기 각각의 교환 모듈의 상기 패킷 교환수단에 전송하는 수단을 더 포함하며, 상기 모듈간 패킷 교환기의 상기 패킷 교환 수단은 다수의 독립 경로를 통하여 상기 다수의 인입 패킷 채널로 수신된 사용자 정보 패킷과 모듈간 제어 패킷을 상기 다수의 송출 패킷 채널에 동시에 패킷 교환하는 것을 특징으로 하는 교환 시스템.
7. 제6항에 있어서, 상기 각각의 교환 모듈이 상기 제어 수단은 송출 액세스 신호 전송 패킷을 발생시키며, 상기 각각의 교환 모듈의 상기 패킷 교환 수단은 상기 각각의 교환 모듈의 상기 액세스 포트들과 상기 각각의 교환 모듈의 상기 통신 인터페이스 사이에 신호 전송 채널을 더 제공하며, 상기 각각의 교환 모듈의 상기 통신 인터페이스는 상기 각각의 교환 모듈의 상기 패킷 교환 수단의 상기 신호 전송 채널을 통하여 상기 각각의 교환 모듈의 상기 액세스 포트들로부터 수신된 인입 액세스 신호 전송 패팃을 상기 각각의 교환 모듈의 상기 제어 수단에 전송하는 수단, 및 상기 각각의 교환 모듈의 상기 제어 수단에 의해 발생된 송출 액세스 신호 전송 패킷을 상기 각각의 교환 모듈의 상기 패킷 교환 수단의 상기 신호 전송 채널을 통하여 상기 각각의 교환 모듈의 상기 액세스 포트에 전송하는 수단을 더 포함하는 것을 특징으로 하는 교환 시스템.
8. 제1항에 있어서, 상기 각각의 교환 모듈의 상기 교환 수단은 상기 각각의 교환 모듈의 상기 액세스 포트들로의 패킷 교환 접속부를 제공하는 수단을 포함하는 것을 특징으로 하는 교환 시스템.
9. 제1항에 있어서, 상기 각각의 교환 모듈의 상기 교환 수단은 상기 각각의 교환 모듈의 상기 액세스 포트들과 상기 각각의 교환 모듈의 상기 제어 수단 사이에 신호 전송 채널을 제공하는 것을 특징으로 하는 교환 시스템.
10. 제1항에 있어서, 상기 모듈간 패킷 교환기는 상기 인입 패킷 채널중 적어도 하나로부터 수신된 패킷을 저장하는 다수의 패킷 버퍼와, 상기 송출 패킷 채널중 적어도하나에 연관되고, 상기 패킷 버퍼중 임의 버퍼를 상기 각각의 선택기에 연관된 송출 패킷 채널에 선택적으로 접속하는 다수의 선택기 및 상기 저장된 패킷에 응답하여 상기 저장된 패킷내에 포함되어 있는 헤더에 근거하여 상기 선택기에 의해 선택된 선택 접속부를 제어하는 수단을 포함하는 것을 특징으로 하는 교환 시스템.

Images