JPH0810876B2 - パケットスイッチ - Google Patents

パケットスイッチ

Info

Publication number
JPH0810876B2
JPH0810876B2 JP62220544A JP22054487A JPH0810876B2 JP H0810876 B2 JPH0810876 B2 JP H0810876B2 JP 62220544 A JP62220544 A JP 62220544A JP 22054487 A JP22054487 A JP 22054487A JP H0810876 B2 JPH0810876 B2 JP H0810876B2
Authority
JP
Japan
Prior art keywords
packet
selector
control node
outgoing
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62220544A
Other languages
English (en)
Other versions
JPS6367943A (ja
Inventor
ゴードン マックハーグ クリストファー
アンソニー ピアース ディヴィッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPS6367943A publication Critical patent/JPS6367943A/ja
Publication of JPH0810876B2 publication Critical patent/JPH0810876B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/64Hybrid switching systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】 技術分野 本発明はパケット交換装置、より詳細には高容量パケ
ット スイッチと関連する制御機構に関する。
発明の技術的背景 パケット通信の技術がデジタル データ通信を越えて
他のタイプの情報の伝送、例えば、音声及びイメージ通
信に拡張されると、パケット網要素に要求されるパケッ
ト処理能力が必然的に増加する。高能力パケット網要素
の一例として1985年10月29日付けでJ.S.ターナー(J.S.
Turner)らに公布された合衆国特許第4,550,397号に開
示される高速パケット交換システムがある。このターナ
ー(Turner)システムにおいては、高パケット能力が網
を横断してのパケット遅延を減少させる目的で可変バッ
ファリング技術を使用する交換ノードの複数の段から成
る自己経路指定網によって達成される。代替経路指定メ
カニズムがこれを使用しなければ多量のトラヒックを通
信する複数の経路が1つのノードを通じてチャネルされ
る状況を発生させるようなアンバランスド トラヒック
状態においての網の容量を向上させるために使用され
る。代替経路が使用されるため、パケットはそれらの着
信先の所で必ずしもそれらが送信されたのと同一の順番
にて受信されることなく、多くの場合、着信先の所でパ
ケット並べ換えメカニズムを実現することが要求され
る。このターナー(Turner)らのシステムは自己経路指
定網を大きく向上させるが、多段網を通じてのパケット
の累積遅延及び順番に敏感なトラヒックを運ぶために代
替網経路を使用したとき必要とされるパケットの並び換
えが多くのアプリケーションにおいて大きな問題とな
る。
パケット化された情報を交換する問題を解決するため
の第2の周知のアプローチがM.オージック(M.Orsic)
に公布された合衆国特許第4,524,440号に開示される。
このM.オージック(M.Orsic)のシステムは個々のパケ
ット サイズ化されたデータ通信に対して別個の回路が
確立されることから高速回路交換システムと呼ばれる。
情報は複数の通信モジュールから発信元チャネルを通じ
て複数のポート コントローラ及び通信網に運ばれ、さ
らにここから着信先チャネルに運ばれる。個々の通信モ
ジュールは着信先チャネルを定義する回路設定要求信号
及びデータを送信する送信機を含む。個々のポート コ
ントローラは着信先チャネルが使用可能であるか定義す
る複数の状態語の1つを格納し、個々のこれら状態語は
個々のポートコントローラに循環される。あるポート
コントローラに循環された状態語の1つが回路設定要求
信号によって要求される1つの使用可能なチャネルを定
義する場合、このポート コントローラは回路設定要求
信号及びこれに続くデータを網に送くる。網はこの回路
設定要求信号に応答して要求される着信先チャネルへの
回路を確立する。オージック(M.Orsic)システムのポ
ート コントローラはこのサイクル状態語を有効に利用
して通信モジュールによるパケットの送信を制御する。
ただし、オージック(M.Orsic)システムの網は回路設
定要求信号に応答してただちに着信先チャネルへの要求
回路を確立することが必要とされ、また要求信号とパケ
ット自体をこの両者が同一チャネル内に運ばれるため区
分することが必要とされるため比較的複雑になる。
つまり、大きな複雑な網及び複雑なパケット処理技術
を使用することなく高容量パケット交換を実現すること
は現在のところ困難である。先行技術におけるその他の
問題として、累積遅延、多段自己経路指定パケット網内
でのパケットの並べ換えの必要性、パケットと要求信号
が同一チャネル内に運ばれることに起因するパケットと
要求信号を区別するための網の複雑さ、及びオージック
(M.Orsic)システムにみられるような回路設定要求信
号に応答して回路を迅速に確立するために要求される網
の厳しい要件を満す必要性の問題等が存在する。
発明の概要 本発明の目的はこれら問題の解決及び技術的に向上さ
せるパケット スイッチを提供することにあり、そして
この目的のためには本発明の原理による一例としての単
一段パケット スイッチによって達成される。この一例
としての単一段パケット スイッチにおいては、個々の
全ての入りパケット チャネルと個々の出パケット チ
ャネルに固有の個々の複数のセレクタの間に永久接続が
存在し、単純な制御リング構成がセレクタを受信された
パケット内に含まれる見出し及び制御リング上に運ばれ
る網状態定義に応答して入りチャネルを出チャネルに接
続するために選択的に起動するのに使用される。
本発明によるパケット スイッチは複数の入りパケッ
ト チャネル上に受信されるパケットを複数の出パケッ
ト チャネルに交換するために使用される。このパケッ
ト スイッチは個々が入りパケット チャネルの少なく
とも1つから受信されるパケットを格納するための複数
のパケット バッファを含む。このパケット バッファ
はさらに個々が個々のパケット バッファに永久的に接
続され、個々が出パケット チャネルの少なくとも1つ
と関連し、パケット チャネルの任意の1つをそのセレ
クタと関連する出パケット チャネルに選択的に接続す
るための複数のセレクタを含む。パケット スイッチ制
御メカニズムはパケット バッファ内に格納されたパケ
ットに応答して格納されるパケット内の見出しに基づい
てセレクタによって遂行される選択的接続を制御する。
本発明による一例としての実施態様においては、制御
メカニズムはまた格納されたパケットに応答してパケッ
ト バッファからの格納されたパケットの伝送を選択的
に遂行する。この制御メカニズムは複数の送信制御ノー
ドとセレクタ制御ノード及びこれらノードを相互接続す
る複数の導線から構成されるパケット バッファの1つ
の出パケット チャネルの1つへの現在の接続状態を定
義する信号をこれら送信制御ノード及びセレクタ制御ノ
ードに送信するための制御リングである。個々のセレク
タ制御ノードはセレクタの少なくとも1つによって遂行
される選択的接続を制御し、個々の送信制御ノードはパ
ケット バッファの少なくとも1つからのパケットの送
出を遂行する。個々の送信制御ノードは任意の出パケッ
ト チャネルを定義する見出しを含む任意のパケットの
関連するパケット バッファによる受信に応答し、かつ
接続状態を定義する制御リング導線によって送信される
信号に応答する。この接続状態においては、どのパケッ
ト バッファもその任意の出パケット チャネルへ現在
接続されておらず、その関連したパケット バッファか
らそのパケットの送信を実行することによってなされ
る。個々のセレクタ制御ノードは接続状態を定義する制
御リング導線によって送信される信号に応答する。その
接続状態においては、任意のパケット バッファはセレ
クタ制御ノードに関連する出パケット チャネルに接続
されており、その出パケット チャネルへその任意のパ
ケット バッファを接続するようそのセレクタ制御ノー
ドを制御することによってなされる。
この一例としての実施態様においては、制御リング導
線によって送信される信号はまた個々の出パケット チ
ャネルがパケットを受信するのに使用できるか否かを定
義する。送信制御ノードは制御ノード導線によって送信
される信号が出パケット チャネルがパケットを受信す
るのに使用できることを定義しないかぎり制御リング導
線によって送信された出パケット チャネルへの接続を
定義する信号を変更することもパケットを出パケット
チャネルに送出するように制御することもない。
複数の出時分割多重リンクは各々複数の回路交換チャ
ネル及び出パケット チャネルの少なくとも1つを運
ぶ。個々の出パケット チャネルはセレクタの1つと出
時分割多重リンクの1つの間に挿入されたセレクタから
受信されたパケットを出時分割多重リンク上の出パケッ
ト チャネルに挿入するための出パケット バッファを
含む。
本発明によれば、大きい、複雑なネットワーク及び複
雑なパケット処理を要求されずに、高容量パケット ス
イッチが達成できる。
実施例 全般的な説明 第1図は本発明の原理を図解する一例としてのパケッ
ト スイッチ2012のブロック図である。パケット スイ
ッチ2012は複数の入りパケット チャネル、例えば、81
上に受信されるパケットを複数の出パケット チャネ
ル、例えば、82に交換するために使用される。入りパケ
ット チャネル81は入り時分割多重リンク15上の256タ
イムスロット中の64個の所定のパケット タイムスロッ
トから構成される。出パケット チャネル82は出時分割
多重リンク13上の256個のタイムスロットの中の64個の
所定のパケットタイムスロットから構成される。パケッ
ト スイッチ2012は入りリンク、例えば、15及び23上の
関連する入りパケット チャネルから受信されるパケッ
トを格納するための複数の入りパケット バッファ、例
えば、2120−1及び2120−2を含む。パケット スイッ
チ2012はさらに個々が出パケット チャネルの1つと関
連する複数のセレクタ、例えば、2128−1及び2128−2
を含むが、これは任意の入りパケット バッファを多重
導線バス2102を介して関連する出パケット チャネルに
選択的に接続する。制御リング2110は複数の送信制御ノ
ード、例えば、2123−1及び2123−2、セレクタ制御ノ
ド、例えば、2124−1及び2124−2、及び入りパケット
バッファの現在の接続状態を定義する信号を送信する
ための多重導線バス2111を含む。個々のセレクタ制御ノ
ードは関連する1つのセレクタによる選択的接続を制御
し、個々の送信制御ノードは関連する1つのパケット
バッファからのパケットの送出を遂行する。送信制御ノ
ド2123−1は、例えば、関連する入りパケット バッフ
ァ2120−1によるリンク21上の出パケット チャネルを
定義する見出しを含む任意のパケットの受信及び多重導
線バス2111によって送信される入りパケット バッファ
のいずれもが現在リンク21上の出パケット チャネルに
接続されていないことを示す1つの接続状態を定義する
信号に応答して、バス2111によって送信される信号を入
りパケット バッファ2120−1からリンク21上の出パケ
ット チャネルへの接続を定義するように変更する。セ
レクタ制御ノド2124−2はバス2111によって送信される
入りパケット バッファ2120−1がリンク21上の出パケ
ット チャネルに接続されていることを示す接続状態を
定義する信号に応答してこの接続定義をラッチ2129−1
に格納することにより、セレクタ2128−2を制御し、入
りパケット バッファ2120−1を多重導線バス2102の導
線1Pを介してリンク21上の出パケット チャネルに接続
する。
個々の出時分割多重リンクは複数の回路交換チャネル
及び出パケット チャネルの1つを運ぶ。個々の出パケ
ット チャネルはセレクタの1つと出時分割多重リンク
の1つの間に挿入されたセレクタからのパケットを出時
分割多重リンク上の出パケット チャネル内に格納する
ための出パケット バッファを含む。例えば、時分割多
重リンク13上の出パケット チャネル82はセレクタ2128
−1からのパケットを格納するための出パケット バッ
ファ2130−1へ割り当てられる。マルチプレクサ2133−
1は出パケット バッファ2130−1からのパケット チ
ャネルを出時分割多重リンク13に送出するために複数の
回路交換チャネル(図示なし)と結合する。
バス2111上に送信される信号はまた個々の出パケット
チャネルがパケットを受信するのに使用できるか否か
を定義する。例えば、出パケット バッファ2130−1が
パケットを受信するのに使用できない場合は、これはバ
ス2111上に送信するために導線2127−1を介して論理0
のスロットル ビットを送信する。例えば、送信制御ノ
ード2123−1はバス2111によって送信される信号がリン
ク21上の出パケット チャネルをパケットを受信するた
めに使用できると定義しないかぎり、リンク21上の出パ
ケット チャネルへの接続を定義することもあるいはパ
ケットをリンク21上の出パケット チャネルに送出する
こともない。状態語は0000000であり、スロットル ビ
ットは論理ビットである。
第2図及び第3図の交換システム10内にはパケット
スイッチ2012が別個に示されておらず、回路/パケット
時分割多重スイッチ2010に統合して示される。
詳細な説明 第2図及び第3図は、第11図に従って配置されたと
き、一例としての交換システム10のブロック図を示す。
交換システム10は回路交換及びパケット交換の両方を複
数のアクセス ポート、例えば、P1、P2、P5及びP6を介
して、例えば、顧客テレターミナル、ベンダ データベ
ース、電話オペレータ位置ターミナルあるいはパケット
アクセス ポートを表わす複数のユーザ ステーショ
ン、例えば、1001、1002、1005及び1006に提供するため
の複数のISDN交換モジュール、例えば、1000及び1050を
含む。交換モジュール1000及び1050はこれらが統合サー
ビス デジタル網(integrated service digital netwo
rk、INSD)機能を提供することからISDN交換モジュール
と呼ばれる。統合サービス デジタル網は電話統合デジ
タル網から進化した音声及び非音声サービスを含む広範
囲にわたるサービスをサポートするための終端間デジタ
ル接続を提供する網であると定義され、ユーザは限られ
たセットの標準多目的顧客インタフェースによってこれ
にアクセスできる。個々のユーザ ステーション、例え
ば、1002は情報をそれと関連する交換モジュール、例え
ば、1000にあるいはこれからB−チャネルと呼ばれる2
つの64キロビット/秒チャネル及びD−チャネルと呼ば
れる1つの16キロビット/秒チャネルを通じて送受信す
る。B−チャネルはデジタル化された音声サンプルを80
00 8ビットサンプル/秒の速度にて運ぶ、あるいはデジ
タルデータを64キロビット/秒の速度で運ぶのに使用さ
れる。個々のB−チャネルは交換システム10によって他
のユーザ ステーション、例えば、1001、1005あるいは
1006に個別に回路交換される。ユーザ ステーションか
らのD−チャネルはユーザ ステーションと交換システ
ム10の間のメッセージ信号法のため及びユーザ ステシ
ョンの間でデータ パケットを運ぶための両方に使用さ
れる。D−チャネルは他のユーザ ステーションに、あ
るいは交換モジュール1000内の回路交換呼及びパケット
交換呼の両方の確立を制御する制御ユニット1017のパケ
ット交換される。ユーザ ステーションと制御ユニット
1017の間のメッセージ信号法は機能タイプでも刺激タイ
プでもあり得る。機能信号法はその生成あるいは分析に
おいてある程度の知能処理を必要とし、一方刺激信号法
はユーザ ステーションのところの1つの事象、例え
ば、キーボタンを押すことによって生成されるあるいは
交換システム10からのユーザ ステーションによって実
行されるべき基本命令を含む。
この一例としての実施態様においては、情報はユーザ
ステーション、例えば、1002と交換モジュール1000の
間を伝送の個々の方向に対して1つのペアのワイヤーを
使用して4線ユーザアクセス回線1004を介して運ばれ
る。ユーザ回線1004は192キロビット/秒の速度でシリ
アル ビット流を運ぶが、これには上に述べた2つの64
キロビット/秒B−チャネル及び1つの16キロビット/
秒D−チャネルに対する144キロビット/秒並びにフレ
ーミング、DCバランシング、制御及び保守を含むさまざ
まな機能のために使用される48キロビット/秒が含まれ
る。ユーザ回線1004は国際電信電話諮問委員会(CCIT
T)によってT−インタフェースとして指定されるもの
と同一である。T−インタフェースの使用は一例にすぎ
ず、本発明は他のアクセス方法を使用するシステムにも
同じように適用できる。
交換モジュール1000内において、ユーザ回線、例え
ば、1003及び1004は2つのデジタル回線ユニット1101及
び1102によって終端される。回路交換情報は個々のデジ
タル回線ユニット1101及び1102と回路交換ユニット1011
との間を複数の32チャネル双方向データ バス、例え
ば、1211、1212、1213、及び1214を介して運ばれる。こ
れらデータ バス、例えば、バス1211は主に回路交換ユ
ニット1011によって交換モジュール1000によって処理さ
れるユーザ ステーションにあるいは回路/パケット時
分割多重スイッチ2010に回路交換されるB−チャネル情
報を運ぶのに使用されるが、これらデータ バスはまた
D−チャネル情報を運ぶのに使用することもできる。こ
れらのバスはB−チャネル、D−チャネルのいずれに対
しても使用できる。このD−チャネル情報はさらに所定
の回路交換ユニット1011のチャネル及び1つの32−チャ
ネル双方向データ バス1205を介してパケット交換ユニ
ット1400に運ばれる。これらデータ バス、例えば、バ
ス1211上の個々のチャネルあるいはタイムスロットは1
つのユーザ ステーションからの8個のB−チャネル
ビットあるいは個々の4つの異なるユーザ ステーショ
ンからの2つのD−チャネル ビットを含む。パケット
交換情報は個々のデジタル回線ユニット1101及び1102と
パケット交換ユニット1400の間を第2の複数の32−チャ
ネル双方向データ バス、例えば、1215、1216、1217及
び1218を介して運ばれる。これらデータ バス、例え
ば、1213あるいは1205上の個々のチャネルあるいはタイ
ムスロットは個々の4つの異なるユーザ ステーション
からの2つのD−チャネル ビットを含む。
この一例としての実施態様においては、パケット交換
ユニット1400は96個のプロトコール ハンドラ1700−0
から1700−95、及びプロトコール ハンドラ1700−0か
ら1700−95と通信インタフェース1900とを相互接続する
パケット相互接続回路1800を含む。デジタル回線ユニッ
ト1101及び1102からプロトコール ハンドラ1700−0か
ら1700−95へのアクセスは個々が1群の16個のプロトコ
ール ハンドラと関連する6つのデータ ファンアウト
ユニット1600−0から1600−5を介して得られる。個
々のユーザ ステーション、例えば、1002はプロトコー
ル ハンドラ1700−0から1700−95の1つ、より具体的
には、それと関連するプロトコール ハンドラ内に含ま
れる32個の高レベル データ リンク制御(High−leve
l Data Link Control、HDLC)回路(図示なし)の1つ
と関連する。この実施態様においては、システムの初期
化において、通信リンクがプロトコール ハンドラのHD
LC回路とユーザ パケット ステーション内の同等のHD
LC回路(図示なし)との間で確立される。これらリンク
はHDLCフレーム内のパケットを周知のHDLCプロトコール
に従って運ぶために使用される。
D−チャネル通信リンク上をユーザ ステーションと
関連するプロトコール ハンドラとの間で運ばれるパケ
ットは、通常、可変長である。個々のユーザ ステーシ
ョン、例えば、1002は1つあるいは複数の論理リンクを
介してパケットの送信及び受信を行なう。この例におい
ては、論理リンクLL0がユーザ ステーション1002への
あるいはこれからの回路交換呼及びパケット交換呼の両
方を設定するための信号法パケットを運ぶために使用さ
れ、論理リンクLL1がパケット交換呼の間にユーザ ス
テーション1002へあるいはこれからデータ パケットを
運ぶために使用される。論理リンクLL1はさらにユーザ
ステーション1002が複数の同時パケット交換データ呼
に従事するときに使用できるように複数の論理チャネル
に細分割することもできる。個々のパケットの論理リン
ク及び論理チャネル番号はそのパケットの見出しの部分
によって定義される。ユーザ パケット ステーション
からプロトコール ハンドラによって受信される個々の
パケットはそのプロトコール ハンドラ内のランダム
アクセス メモリ(図示なし)内に格納される。受信さ
れたパケットが信号法パケットである場合、つまり、パ
ケットが論理リンクLL0上に受信されたときは、これは
後に制御ユニット1017に伝送するためにパケット相互接
続回路1800を介して通信インタフェース1900に送信され
る。受信されたパケットがデータ パケットであると
き、つまり、これが論理リンクLL1の論理チャネルの1
つに受信され、パケット交換呼がモジュール1000と関連
するユーザ ステーションの1つに対して既に確立され
ている場合は、データ パケットがパケット相互接続回
路1800を介してその後に着信先ユーザ ステーションに
送くるためそれと関連するプロトコール ハンドラに送
くられる。(パケット交換呼が同一のプロトコール ハ
ンドラと関連する2つのユーザ パケット ステーショ
ン間で確立された場合は、ユーザ情報パケットをパケッ
ト相互接続回路1800を介して送信する必要はない。この
場合は、プロトコール ハンドラは、単に、ユーザ情報
パケットを適当なチャネルを通じて着信先ユーザ パケ
ット ステーションに送信する)。受信されたデータ
パケットが既に他の交換モジュールの1つによって処理
されるユーザ ステーション、例えば、交換モジュール
1050によって処理されるユーザ ステーション1006への
パケット交換呼に使用するために確立されている場合
は、このデータ パケットはパケット相互接続回路1800
を介して通信インタフェース1900に送信される。このデ
ータ パケットはその後回路交換ユニット1011(第4
図)内に含まれるリンク インタフェース441、及び時
分割多重スイッチ2010を介して着信先ユーザ ステーシ
ョン1006と関連する交換モジュール1050内のプロトコー
ル ハンドラに送くられる。
任意のプロトコール ハンドラ、例えば、1700−0が
ユーザ ステーションから1つの完全なパケットを受信
し、そのパケットの着信先、つまり、他のプロトコール
ハンドラの1つあるいは通信インタフェース1900を決
定すると、これは論理0の送信要求(Request to Sen
d、RTS)信号を6−導線バス1701−0の1つの導線を通
じてパケット相互接続回路1800に送信する。同様に、通
信インタフェース1900がプロトコール ハンドラの1つ
に送信するためのパケットを持つ場合は、これは論理0
のRTS信号を6−導線バス1901の1つの導線に送くる。
パケット相互接続回路1800は個々のプロトコールハンド
ラ及び通信インタフェース1900を所定の順に送信するた
めに起動する。通信インタフェース1900は信号法パケッ
ト及びモジュール間データ パケットを交換モジュール
1000によって処理される全てのユーザ パケット ステ
ーションに送信するため、パケット相互接続回路1800に
よって起動されるシーケンスは通信インタフェース1900
を個々のプロトコール ハンドラの個々の起動に対して
16回起動する。換言すれば、最初の6個のプロトコール
ハンドラが起動された後、通信インターフェース1900
は起動される。これは、通信インターフェース1900が個
々のプロトコール ハンドラよりももっと多いトラヒッ
クを取り扱うからである。パケット相互接続回路1800の
シーケンスがプロトコール ハンドラ1700−0に到達す
ると、パケット相互接続回路1800はバス1701−0上のRT
S信号に応答して論理0のクリア(Clear To Send、CT
S)信号をバス1701−0の第2の導線を通じてプロトコ
ール ハンドラ1700−0に送くる。プロトコール ハン
ドラ1700−0はこのCTS信号に応答してその格納された
パケットを高速度、例えば、10メガビット/秒にて、パ
ケット相互接続回路1800を介してその着信先に送くる。
全てのプロトコール ハンドラ及び通信インタフェース
1900はパケットを受信することができるが、この実施態
様においては、典型的には、パケット見出しによって着
信先として定義される1つのみがその後の伝送のために
パケットを格納する。1つの完全なパケットがプロトコ
ール ハンドラ1700−0によって送信された後にはじめ
て、パケット相互接続回路1800はシーケンスを再開す
る。着信先プロトコール ハンドラあるいは通信インタ
フェース1900によるパケットの受信は確認パケットをプ
ロトコール ハンドラ1700−0におくり返すことによっ
て通知される。
回路交換ユニット1011が第4図に詳細に示される。入
り情報は32−チャネル双方向データ バス、例えば、デ
ジタル回線ユニット1102からのバス1211及び1212、デジ
タル回線ユニット1101からのバス1213及び1214、及びパ
ケット交換ユニット1400からのバス1205上に受信され
る。ペアのデータ インタフェース401及び402は受信さ
れた情報をペアの256−チャネル時分割多重回線403及び
405上に多重化する。マルチプレクサ/デマルチプレク
サ407はさらにこの2つの256−チャネル回線403及び405
をタイムスロット交換器410に伝送するために1つの512
−チャネル時分割多重回線408に多重化する。タイムス
ロット交換器410は回路交換機能を遂行し、制御ランダ
ム アクセス メモリ(RAM)411から読み出される命令
に従ってタイムスロットの順番を交換する。並び換えら
れたタイムスロットは512−チャネル時分割多重回線412
上をマルチプレクサ/デマルチプレクサ414に向けて伝
送される。マルチプレクサ/デマルチプレクサ414はこ
の512チャネルを2つの256−チャネル時分割多重回線41
5及び417にデマルチプレキシングする。回線415及び417
はペアのリンク インタフェース441及び442に接続す
る。リンク インタフェース441及び442は導線及び信号
コンディショニング機能を遂行し、次に個々の回線415
及び417上に受信される256−チャネルを256−チャネル
入りリンク15及び16を介して時分割多重スイッチ2010に
伝送する。
逆方向においては、時分割多重スイッチ2010は2つの
256−チャネル出リンク13及び14上の情報をリンク イ
ンタフェース441及び442に伝送する。個々の回線13及び
14からの256−チャネルは次にリンク インタフェース4
41及び442によってマルチプレクサ/デマルチプレクサ4
14に向う2つの256−チャネル時分割多重回線418及び41
6上に置かれる。マルチプレクサ/デマルチプレクサ414
はこの情報を1つの512チャネル時分割多重回線413上に
多重化しタイムスロット交換器410に送くる。タイムス
ロット交換器410は受信されたタイムスロットを制御RAM
411から読み出される命令に従って並べ換え、再配列さ
れたタイムスロットをマルチプレクサ/デマルチプレク
サ407に延びる512−チャネル時分割多重回線409上に送
出する。マルチプレクサ/デマルチプレクサ407はこの5
12チャネルをデータインタフェース401及び402に延びる
2つの256−チャネル時分割多重回線404及び406上にデ
マルチプレキシングする。デーダインタフェース401及
び402はさらにこの情報を32−チャネル データ バ
ス、例えば、1211、1212、1213、1214及び1205上にデマ
ルチプレキシングする。
回路/パケット時分割多重スイッチ(TMS)2010(第
3図)は回路交換呼及びパケット交換呼の両方に対して
モジュール間接続を提供する機能、並びに交換モジュー
ルの制御ユニット間、例えば、交換モジュール1000の制
御ユニット1017と交換モジュール1050内の対応する制御
ユニットとの間のモジュール間制御パケットを運ぶ機能
を遂行する。以下の説明はTMS2010が回路交換呼に対し
てモジュール間接続を提供する動作について述べる。TM
S2010は256タイムスロットのフレームあるいは約488ナ
ノ秒のチャネルにて動作し、個々がその入力ポートIP1
からIP255からその出力ポートOP1からOP255までの経路
を完結する。個々の交換モジュールは2つの入力ポート
及び2つの出力ポートに接続される。例えば、交換モジ
ュール1000は256−チャネル入りリンク15及び16を介し
てポートIP1及びIP2に接続され、256−チャネル出リン
ク13及び14を介して出ポートOP1からOP2から接続され
る。TMS2010は2つの実質的に同一のユニットから成る
奇数スイッチ ユニット2100及び偶数スイッチ ユニッ
ト2200を含む。奇数スイッチ ユニット2100内におい
て、個々の入力ポートからの導線、例えば、入力ポート
IP1からの導線1及び入力ポートIP253からの導線253は
1つの多重導線E−バス2102にまとめられ、バス部分21
03を介して奇数交換ユニット2100の128個の出力ポートO
P1からOP255と関連する128個の個々のセレクタの128個
の入力端子に結合される。第3図には出力ポートOP1と
関連するセレクタ2131−1及び出力ポートOP253と関連
するセレクタ2131−2のみが示される。例えば、セレク
タ2131−1は制御RAM2132−1内に格納された命令に応
答してその入力端子の異なる1つを個々のフレームの25
6タイムスロットの個々においてマルチプレクサ2133−
1に接続する。例えば、従来の回路交換呼をアナログ
ステーション1001からアナログ ステーション1051に確
立するプロセスの一部として、入力ポートIP1を出力ポ
ートOP253に接続し、しかも入力ポートIP253を出力ポー
トOP1に接続するのに使用できる1つのタイムスロット
を選択する。制御RAM2132−1内に書き込まれた命令は
タイムスロットTS43において出力ポートOP1に接続する
ためセレクタ2131−1によって導線253が選択されるべ
きであることを定義する。制御RAM2132−2内に書き込
まれた命令はタイムスロットTS43において出力ポートOP
253に接続するためセレクタ2131−2によって導線1が
選択されるべきであることを定義する。
交換モジュールとTMS2010の間の個々のリンク上の1
つのタイムスロットが交換モジュールの制御ユニットと
交換システム10の中央制御である管理モジュール2030の
間の制御通信に予約される。例えば、タイムスロットTS
1は入力ポートIP1に向うリンク15上及び出力ポートOP1
からのリンク13上の予約された制御タイムスロットであ
る。タイムスロットTS1において、入力ポートIP1は常に
出力ポートOP255に接続され、入力ポートIP255は常に出
力ポートOP1に接続される。タイムスロットTS2は入力ポ
ートIP2に向うリンク16上及び出力ポートOP2からのリン
ク14上の予約された制御タイムスロットである。タイム
スロットTS2において、入力ポートIP2は常に出力ポート
OP255に接続され、入力ポートIP255は常に出力ポートOP
2に接続される。同様に、他の入力/出力ポートペアの
個々に向うあるいはこれからのリンクは1つの予約され
た制御タイムスロットを持つ。制御メッセージは制御ユ
ニット1017内のプロセッサ566(第5図)によって生成
され、メモリ567内に格納される。管理モジュール2030
のための制御メッセージはメモリ567を介して直接メモ
リ アクセス(DMA)ユニット558及び経路440を介して
リンク インタフェース441に送出され、ここで、この
メッセージは6ビット セグメントにて入りポートIP1
への入りリンク15上のタイムスロットTS1の反復に挿入
される。タイムスロットTS1の個々の発生において、入
力ポートIP1が出力ポートOP255に接続され、制御メッセ
ージの6−ビット セグメントが出力ポートOP255を介
してメッセージ スイッチ2031に運ばれる。メッセージ
スイッチ2031は制御メッセージのこのビットを集め、
完結したメッセージを管理モジュール2030に転送する。
同様に、管理モジュール2030から制御ユニット1017への
制御メッセージはメッセージ スイッチ2031、入力ポー
トIP255、出力ポートOP1及び出リンク13を介してリンク
インタフェース441に送出され、ここで、6ビット
セグメントがタイムスロットTS1から抽出され、経路440
及びDMAユニット558を介して制御ユニット1017内のメモ
リ567に運ばれる。
モジュール間回路交換接続を提供するのに加えて、TM
S2010は異なる交換モジュール上のユーザ ステーショ
ン間の呼に対するモジュール間データ パケット及び異
なる交換モジュールの制御ユニット間のモジュール間制
御パケットの両方を運ぶためのモジュール間パケット交
換接続を提供する。この例において、TMS2010の奇数入
力及び出力ポートに接続された個々の入り及び出リンク
上の256タイムスロットのなかの64タイムスロットが集
合的に通信インタフェース1900とTMS2010の間のパケッ
トチャネルとして使用される。ここでパケット タイム
スロットと呼ばれる64個のタイムスロットは各各パケッ
トの12ビットを含む。つまり、入力ポートIP1への入り
リンク15上のパケット チャネル及び出力ポートOP1か
らの出リンク13上のパケット チャネルは6.144メガビ
ット/秒のビット速度を持つ。交換モジュールとTMS201
0との間の1つのパケット チャネルがその交換モジュ
ール上のファミリーのプロセッサへのあるいはこれから
のパケット通信を提供するのに使用される。例えば、交
換モジュール1000内においては、ファミリーのプロセッ
サは制御ユニット1017及びプロトコール ハンドラ1700
−0から1700−95によって構成される。個々のモジュー
ル間パケットはその見出しの部分に着信先交換モジュー
ルを定義するモジュール副欄及びその交換モジュール上
の特定の着信先プロセッサを定義するプロセッサ副欄か
らなるアドレス欄を含む。通信インタフェース1900(第
2図)はパケット交換ユニット1400から受信されるモジ
ュール間データ パケットを制御ユニット1017から受信
されるモジュール間制御パケットと合体するよう作動
し、これを入力ポートIP1へのリンク15上の6.144メガビ
ット/秒パケット チャネル上に挿入するためにリンク
インタフェース441に送出する。同様に、リンク イ
ンタフェース441によって出ポートOP1からのリンク14上
の6.144メガビット/秒パケット チャネル上に受信さ
れるパケットは通信インタフェース1900に送信され、プ
ロセッサ副欄に基づいて分離され、その後制御ユニット
1017あるいはパケット交換ユニット1400に送出される。
パケット チャネルを形成するパケット タイムスロッ
トのこの挿入及び抽出機能はリンク インタフェース44
1内で制御RAM(図示なし)に格納されたパケット タイ
ムスロット定義に従って遂行される。
通信インタフェース1900(第10図)はそれぞれ通信イ
ンタフェース1900と制御ユニット1017、パケット交換ユ
ニット1400、及びリンク インタフェース441の間の通
信をコーディネイトするための3つの通信コントローラ
8001、8008及び8012を含む。通信インタフェース1900は
さらにジュアル ポート ランダム アクセス メモリ
(RAM)8015を含むが、これは、例えば、個々が256Kの
1ビット位置を持つ22個のメモリとして実現できる。RA
M8015はバス8017を介してRAM8015の1つのポートに接続
される通信コントローラ8001、8008、及び8012の間で運
ばれるパケットの中間的な格納のために使用される。メ
モリ8016内に格納された命令下で動作するプロセッサ80
14はRAM8015の第2のポートに接続され、モジュール間
制御パケット及びユーザ信号法パケットのプロトコール
処理をこのパケットの転送の中間ステップとして遂行す
る。RAM8015は個々がそのセクションと関連する着信先
に対するパケットの先入れ先出し方式の中間メモリとし
て使用される。一連の隣接する位置から成る4つのセク
ションを持つ。この4つのセクションはコントローラ80
01、8008、8012、及びプロセッサ8014と関連する。
制御ユニット1017内において、プロセッサ566(第5
図)はモジュール間制御パケットを生成し、このパケッ
トをメモリ567内に格納する。モジュール制御パケット
のアドレス欄は着信先交換モジュールを定義するモジュ
ール副欄及び着信先交換モジュール内の制御ユニットを
定義するプロセッサ副欄を含む。DMAユニット561はこれ
らパケットをメモリ567から経路562を介して通信コント
ローラ8001に送信する。通信コントローラ8001はその後
個々の受信されたパケットをプロセッサ8014と関連す
る。RAM8015セクション内に格納する。プロセッサ8014
はこのパケットをRAM8015から読み出し、必要なモジュ
ール間制御パケット処理を遂行し、交換モジュール1000
以外の着信先交換モジュールを定義するモジュール副欄
に基づき受信されたパケットがコントローラ8012に伝送
されるべきであることを決定する。従って、プロセッサ
8014はこのパケットをメモリ8015のコントローラ8012と
関連するセクションに格納する。このパケットはその後
コントローラ8012によって読み出され、入力ポートIP1
への入りリンク上の6.144メガビット/秒パケット チ
ャネル内の挿入するためにリンク インタフェース441
に送くられる。プロセッサ566はまたプロトコール ハ
ンドラ1700−0から1700−95に伝送されるべきパケット
を生成することもできる。この場合は、パケットのモジ
ュール副欄はパケットの受信すべきプロトコールハンド
ラの特定の1つを定義する。このパケットはコントロー
ラ8008と関連するRAM8015セクションに送信される。コ
ントローラ8008はRAM8015からこれらパケットを読み出
し、これらをバス1901及びパケット相互接続回路1800を
介してこの特定の着信先プロトコールハンドラに送く
る。
個々の制御ユニット1017に加えて、プロトコール ハ
ンドラ1700−0から1700−95の個々はパケットを通信イ
ンタフェース1900及びリンク インタフェース441を介
して入力ポートIP1への入りリンク15上の6.144メガビッ
ト/秒パケット チャネル上に送くることができる。プ
ロトコール ハンドラによってユーザステーションから
受信される信号法パケットはこのプロトコール ハンド
ラによって交換モジュール1000を定義するモジュール副
欄及び制御ユニット1017を定義するプロセッサ副欄とと
もに通信インタフェース1900に送信される。パケット交
換データ呼、例えば、交換モジュール1000上のユーザ
ステーションと交換モジュール1050上のユーザ ステー
ション1006との間のパケット交換データ呼を確立するた
めのプロセスの部分として、ユーザ ステーション1002
と関連するプロトコール ハンドラ、例えば、プロトコ
ール ハンドラ1700−0は交換モジュール1050内のどの
プロトコール ハンドラがユーザ ステーション1006と
関連するか決定する。プロトコール ハンドラ1700−0
はこの情報を経路指定テーブル内に格納する。この呼に
対して使用されている特定の論理チャネル内にユーザ
ステーション1002からその後受信されるデータパケット
は、この情報に基づいて、プロトコール ハンドラ1700
−0によってパケット相互接続回路1800を介して通信イ
ンタフェース1900に交換モジュール1050を定義するモジ
ュール副欄及びユーザ ステーション1006と関連するプ
ロトコール ハンドラを定義するプロセッサ副欄ととも
に送くられる。ユーザ信号法パケット及びユーザ情報パ
ケットは両方とも通信コントローラ8008によってパケッ
ト相互接続回路1800からバス1901を介して受信される。
通信コントローラ8008はその後ユーザ信号法パケットを
プロセッサ8014と関連するRAM8015のセクション内に格
納する。プロセッサ8014はユーザ信号法パケットに関し
て必要なプロトコール処理を遂行し、次にこれらを通信
コントローラ8001と関連するRAM8015のセクション内に
格納する。これらパケットはその後コントローラ8001に
よってRAM8015から読み出され、経路562及びDMAユニッ
ト561を介してメモリ567に送信される。通信コントロー
ラ8008はパケット相互接続回路1800から受信されるユー
ザパケット情報を通信コントローラ8012と関連するRAM8
015のセクション内に格納する。コントローラ8012は次
にRAM8015からこれらパケットを読み出し、これを入力
ポートIP1への入りリンク15上の6.144メガビット/秒パ
ケット チャネルに挿入するためにリンク インタフェ
ース441に送信する。
出力ポートOP1からの出力リンク13上に6.144メガビッ
ト/秒パケット チャネル上に受信されたパケットはリ
ンク インタフェース441によって64個の所定のパケッ
ト タイムスロットから抽出され、経路8013を介して通
信コントローラ8012に運ばれる。通信コントローラ8012
は受信されたモジュール間制御パケットをプロセッサ80
14と関連するRAM8015のセクションに格納する。プロセ
ッサ8014はその後のこのモジュール間制御パケットに関
するプロトコール処理を遂行し、次にこれを通信コント
ローラ8001と関連するRAM8015のセクションに格納す
る。コントローラ8001はパケットを読み出し、これを経
路562及びDMAユニット561を介してメモリ567に転送す
る。通信コントローラ8012はリンク インタフェース44
1から受信されたユーザ情報パケットを通信コントロー
ラ8008と関連するRAM8015のセクションに格納する。コ
ントローラ8008はその後これを読み出し、バス1901及び
パケット相互接続回路1800を介して適当な着信先プロト
コール ハンドラに転送する。
TMS2010(第3図)内において、入力ポートIP1の所で
入りリンク15上に受信される64パケット タイムスロッ
トが入りパケット バッファ装置2120−1内に格納され
る。パケット タイムスロットである入りリンク15上の
このタイムスロットの定義はシステムの初期化において
TMSコントローラ2101によって制御RAM2132−1内に格納
される。この定義はその後制御RAM2132−1から入りパ
ケット バッファ装置2120−1にリンク15から適当たタ
イムスロットが抽出されるように運ばれる。個々の入力
ポートは類似の関連する入りパケット バッファ装置を
持つ。例えば、入力ポートIP253は関連する入りパケッ
ト バッファ装置2120−2を持つ。個々の入りパケット
バッファ装置からの出力導線、例えば、入りパケット
バッファ装置2120−1からの導線1P及び入りパケット
バッファ2120−2からの導線253Pは多重導線E−バス21
02にまとめられ、バス部分2104を介して奇数スイッチユ
ニット2100の128個の出力ポートOP1からOP255と関連す
る128個のセレクタの個々の128個の入力端子に結合され
る。第3図には出力ポートOP1と関連するセレクタ2128
−1及び出力ポートOP253と関連するセレクタ2128−2
のみが示される。入りパケット バッファ装置、例え
ば、2120−1及び2120−2からのパケットの伝送、及び
セレクタ、例えば、2128−1及び2128−2による入力導
線の選択は複数の送信制御ノード、例えば、2123−1及
び2123−2、複数のセレクタ制御ノード、例えば、2124
−1及び2124−2、及び1つのリング中継器2140を含む
制御リング2110によって制御される。制御リング2110は
1つの7ビット状態バス及び単一スロットル ビットを
含む1つの8導線バスを含む。この状態バスはセレク
タ、例えば、2128−1及び2128−2の状態を、つまりそ
れらが現在パケットを運ぶのに使用されているか否かを
定義するために使用される。状態バスはバス128個のセ
レクタの個々の状態をリング2110の回りを反復的に伝送
される128個の状態語のシーケンスによって定義する。
7個の論理0(0000000)から成る状態語はそのセレク
タが現在アイドルである、つまり、パケットを運んでい
ないことを定義する。非ゼロの状態語はそのセレクタが
現在パケットを運んでいることを定義し、この特定の7
ビット状態語は128個の入りパケット バッファ装置の
どれが現在パケットをそのセレクタに伝送しているかを
定義する。128個の状態語のリング サイクルは個々の1
25マイクロ秒フレーム当たり32回反復される。1つのパ
ケットが入りパケット バッファ装置2120−1によって
受信され、そのパケット アドレスがそのパケットが交
換モジュール1050に向けられていることを定義するもの
と仮定する。入りパケット バッファ装置2120−1は、
ここでパケット存在信号と呼ばれる1つの信号を導線21
19−1を通じて送信制御ノード2123−1に送くる。入り
パケットバッファ装置2120−1はまた要求パルスを導線
2121−1を通じて送信制御ノード2123−1にセレクタ21
28−2の状態を定義する状態語の到着と同時に送くる。
状態語が0000000であり、セレクタ2128−2が現在アイ
ドルであることを定義する場合は、送信制御ノード2123
−1はこれを入力ポートIP1、つまり、交換モジュール1
000を定義する非ゼロ状態語の0000001と交換する。セレ
クタ制御ノード2124−2がその後セレクタ2128−2と関
連する時間に非ゼロの状態語0000001を受信すると、ノ
ード2124−2は状態語0000001を経路2126−2を介して
格納のためにラッチ2129−2を送くる。ラッチ2129−2
への格納はセレクタ制御ノード2124−2から導線2125−
2を介してラッチ2129−2にスペーサ パルスを送くる
ことによって実現される。ラッチ2129−2の内容は128
個の入力端子のどれがセレクタ2128−2によって出パケ
ット バッファ装置2130−2への接続のために選択され
るべきか定義する。ラッチ2129−2内の状態語0000001
はセレクタ2128−2が導線1Pを出パケット バッファ装
置2130−2に接続すべきであることを定義する。送信制
御ノード2123−1はその後ゴー信号(go signal)を導
線2122−1を介して入りパケット バッファ装置2120−
1に送くる。このゴー信号は送信制御ノード2123−1に
よってセレクタ2128−2が正しくセットされることを保
証するために入りパケット バッファ装置2120−1から
要求信号が受信された後少なくとも1リング サイクル
後に送くられる。ゴー信号に応答して、入りパケット
バッファ装置2120−1は受信されたパケットをE−バス
2102の導線1P及びセレクタ2128−2を介して出パケット
バッファ装置2130−2に送くる。制御RAM2132−2は
マルチプレクサ2122−2の動作を制御して、セレクタ21
31−2からの回路交換情報及び出パケット バッファ装
置2130−2からのパケット交換情報を出力ポートOP253
からの単一の256チャネル時分割多重リンク21上に結合
する。3つのパケットチャネルの96個の所定のパケット
タイムスロットの個々において、出パケット バッフ
ァ装置2130−2は格納されたパケットの12ビットセグメ
ントを交換モジュール1050に送出するためにマルチプレ
クサ2133−2を介して出力ポートOP253に送くる。残り
のタイムスロットにおいて、セレクタ2131−2からの回
路交換情報がマルチプレクサ2133−2を介して交換モジ
ュール1050に送出するために出力ポートOP253に送くら
れる。
入りパケット バッファ装置2120−1によってパケッ
トが全部送出されると、これは導線2119−1からパケッ
ト存在信号を除去する。この除去に応答して、送信制御
ノード2123−1はセレクタ2128−2の状態を定義する状
態語0000001の代わりにアイドル状態語0000000を置く。
セレクタ2128−2が特定の時間においてアイドルであ
り個々のリング サイクルの特定のポイントにおいて状
態語0000000が存在する場合でも、出パケット バッフ
ァ装置2130−2がパケットを受信できる状態にない場合
がある。受信できない場合、出パケット バッファ装置
2130−2は論理0の論理スロットル ビットを導線2127
−2を介してセレクタ制御ノード2124−2に送くる。こ
の論理0のスロットル ビットはセレクタ制御ノード21
24−2によって制御リング2110上にセレクタ2128−2と
関連する状態語が送信されるのと同一のリングサイクル
上の時点において挿入される。この論理0のスロットル
ビットは任意の制御ノードがパケットをセレクタ2128
−2に送信することを抑止する。
入りパケット バッファ2120−1(第9図)は入力ポ
ートIP1に向う入りリンク15上のパケット タイムスロ
ット内に受信されるビットを格納するためのメモリ901
を含む。これらパケットは導線1を介してメモリ901に
運ばれる。メモリ901の書込み及び読出しは書込みアド
レス発生器903及び読出しアドレス発生器904によって制
御されるが、これはセレクタ902を介してメモリ901に選
択的にアクセスする。制御RAM2132−1からの導線2135
−1上の信号は書込みアドレス発生器903及び標識検出
器920への入力ポートIP1のパケット タイムスロットを
定義する。標識検出器920は個々の受信されたパケット
のオープニング及びクロージング標識を検出する。標識
検出器920が書込みアドレス発生器903にオープニング標
識が受信されたことを通知すると、書込みアドレス発生
器903はパケットのビットのメモリ901への書込みを実行
する。標識検出器920が書込みアドレス発生器903にクロ
ージング標識が受信されたことを通知すると、書込みア
ドレス発生器はメモリ901への書込みの停止を制御し、
またメモリ901内に格納されたパケットの数をカウント
するのに使用されるパケット カウンタ935を1だけ増
分する。パケットが完全に格納されると、読出しアドレ
ス発生器904はパケットの最初のビットの標識検出器930
への送出を開始する。標識検出器930はパケット オー
プニング標識を受信すると、パケット見出しのモジュー
ル副欄(挿入されたゼロを削除して)を見出しラッチ90
5に送くる。読出しアドレス発生器904は導線933上に論
理1の信号を送くることによってモジュール副欄をラッ
チ905に格納し、S−Rフリップフロップ910をセットす
る。ANDゲート936はその2つの入力端子の所にフリップ
フロップ910からの出力信号及びメモリ901内に少なくと
も1つのパケットが存在することを示すパケット カウ
ンタ935からの信号を受信すると、導線2119−1へパケ
ット存在信号を送る。カウンタ906はシステム クロッ
ク2150から32.768メガビット クロック信号C1及び8.0
キロヘルツ同期信号SYNCを受信する。カウンタ906は7
ビット カウンタであり、制御リング2110の個々のサイ
クルにおいて0000000から1111111に一度増分される。カ
ウンタ906は同期信号SYNCの内部遅延バージョンをカウ
ントする。内部遅延の量は入りパケット バッファ装置
2120−1の制御リング2110に対する距離に依存する。比
較器907はカウンタ906内に存在するカウントを見出しラ
ッチ905内に格納されたモジュール副欄と比較する。カ
ウンタ906内に存在するカウントが見出しラッチ905内に
格納されたモジュール副欄に等しいときは、比較器907
は論理0の要求パルスを導線を通じて入りパケット バ
ッファ装置2120−1内に含まれるマルチプレクサ3015に
送くる。モジュール副欄が、例えば、交換モジュール10
50をパケットの着信先として定義するときは、比較器90
7によって送信された要求パルスは送信制御ノード2123
−1の所で制御リング2110上に存在するセレクタ2128−
2の状態を定義する状態語と一致する。
送信制御ノード2123−1が導線2122−1上にゴー信号
を返すと、このゴー信号を読出しアドレス発生器904に
よって受信され、発生器904はパケット(パケット見出
しを含む)の導線1Pへの伝送を開始する。標識検出器93
0がパケット クロージング標識を検出すると、検出器9
30は導線932上に停止信号を送りフリップフロップ910を
リセットする。これにより導線3021上のパケット存在信
号が除去される。ANDゲート934は、その2つの入力端子
の所に導線932上の停止信号及び導線3031上のゴー信号
を受信すると、論理1の信号をパケット カウンタ935
に送り、カウンタ935を送出されたパケットを計算に入
れるために1だけ減分する。追加のカウンタ(図示な
し)が書込みアドレス発生器903が読出しアドレス発生
器904を上回らないことを保証するために使用される。
送信制御ノード2123−1(第6図)は語認識回路601
を含むが、これは制御リング2110の7導線状態バス610
−Sを受け、状態パス610−Sがアイドル状態語0000000
を定義するたびに4入力ANDゲート604の1つの入力端子
に論理1信号を送信する。ANDゲート604の他の3つの入
力端子は入りパケット バッファ装置2120−1からの導
線2121−1及び2119−1上の要求パルス及びパケット存
在信号、及び制御リング2110のスロットル ビット導線
610−Tを受ける。ここでも要求パルスが交換モジュー
ル1050と関連するセレクタ2128−2を定義するものと仮
定する。ANDゲート604は以下の場合にのみ導線2121−1
上に受信される要求パルスと同時に論理1のパルスを生
成する。つまり、1)パケット存在信号が導線2119−1
上に存在する、2)語認識回路601が状態バス610−S上
のアイドル状態語0000000の存在を示す論理1を生成し
ている、及び3)アイドル状態語0000000と関連するス
ロットル ビットが論理1であり出パケット バッファ
装置2130−2が現在パケットを受信できることを示すと
きにのみ同時に論理1パルスを生成する。状態バス610
−Sはまたセレクタ603によっても受信されるが、これ
はANDゲート604からの論理1の信号が存在しない場合、
状態バス610−S上の状態語をフリップフロップ607−1
から607−7に格納するためにANDゲート606−1から606
−7を介して送くる。ただし、ANDゲート604が論理1の
信号を送信したときは、セレクタ603はこの代わりにレ
ジスタ602内に格納された状態語をフリップフロップ607
−1から607−7に格納するためにANDゲート606−1か
ら606−7に送くる。送信制御ノード2123−1について
は、レジスタ602が関連する入力ポートIP1及び交換モジ
ュール1000を定義する状態語0000001を格納する。フリ
ップフロップ607−1から607−7及び608によって格納
された個々の状態語及び関連するスロットル ビットは
その後クロック信号C1に応答して状態バス611−S及び
スロットル導線611−Tを介して制御リング2110に送く
られる。ANDゲート604によって生成される論理1のパル
スもフリップフロップ621に送信されるが、フリップフ
ロップ621はこれに応答してS−Rタイプ フリップフ
ロップ622をセットする。セレクタ623は導線2121−1上
の要求パルスによって制御されるが、フリップフロップ
622からのQ出力信号、及びフリップフロップ624からの
Q出力信号を受信する。1つのリング サイクルが完結
した後に導線2121−1上に再び要求パルスが発生する
と、フリップフロップ622のQ出力の所で生成された論
理1信号がセレクタ623によってフリップフロップ624に
格納されるべく送信される。フリップフロップ624のQ
出力はセレクタ623に戻るため、これはフリップフロッ
プ624がその後説明のごとくリセットされるまで論理1
レベルにとどまる。この論理1レベルはゴー信号として
導線2122−1を介して入りパケット バッファ装置2120
−1に送信される。送信制御ノード2123−1のD及びS
−Rフリップフロップは同期的に動作する。
入りパケット バッファ装置2120−1がパケットの送
信を完結すると、これは導線2119−1上のパケット存在
信号を除去する。この除去は3入力ANDゲート605によっ
て検出されるが、これは反転入力端子の所に導線2119−
1を受信し、またこの2つの非反転入力端子の所に導線
2121−1上に生成された要求パルス及びフリップフロッ
プ622によって生成された論理1の信号を受信する。導
線2119−1上のパケット存在信号が除去されると、NAND
ゲート605は論理0のパルスを導線2121−1上に受信さ
れる次の要求パルスと同時に送信する。NANDゲート605
によって送信される論理0のパルスはフリップフロップ
622及び624をリセットし、これらが別のパケットの伝送
の制御を行なうことを可能とする。この論理0のパルス
はまたANDゲート606−1から606−7の入力端子にも結
合され、状態バス611−S上の状態語0000001の代わりに
再度セレクタ2128−2をアイドルと定義するアイドル状
態語0000000と置換する。
セレクタ制御ノード2124−2(第7図)は8導線バス
2111を介して制御リング2110から状態バス710−S及び
スロットル ビット導線710−T上に個々の状態語及び
関連するスロットル ビットを受信する。状態語はフリ
ップフロップ707−1から707−7に格納され、後にクロ
ック信号C1に応答して送出される。7ビット カウンタ
701はシステム クロック2150からクロック信号C1及び
同期信号SYNCを受信し、個々のリング サイクルにおい
て一度0000000から1111111に順に増分される。比較器70
3はカウンタ701によって生成されたカウントとレジスタ
702内の出力ポートあるいはそのセレクタ制御ノードと
関連する交換モジュールを定義する7ビット語とを比較
する。セレクタ制御ノード2124−2内においてレジスタ
702内に格納された語は出力ポートOP235及び関連する交
換モジュール1050を定義する1111110である。従って、
比較器703は論理1のストローブ パルスをセレクタ制
御ノード2124−2の所の制御リング2110上のセレクタ21
28−2の状態を定義する状態語の存在と同時に生成す
る。この論理1のストローブパルスはフリップフロップ
721によってクロック信号C1の1サイクルだけ遅延さ
れ、次に導線2125−2上をラッチ2129−2に送くられ
る。結果として、ラッチ2129−2内にフリップフロップ
707−1から707−7からの出力状態バス711−S上の出
力状態が格納される。出パケット バッファ装置2130−
2からのスロットル ビットは導線2127−2を介してセ
レクタ704に送くられるが、セレクタ704はまた制御リン
グ2110からのスロットル ビット導線710−Tを受信す
る。導線710−Tからのスロットル ビットはセレクタ7
04によって、比較器703からのストローブ パルスと同
時に起るスロットル ビットを除いて全てフリップフロ
ップ705に送くられる。ストローブ パルスが存在する
と、この代わりに出パケット バッファ装置2130−2か
らの導線2127−2上のスロットル ビットが後に導線71
1−Tを介して制御リング2110に送出するためにフリッ
プフロップ705に送くられる。この方法で、出パケット
バッファ装置2130−2がパケットを受信することがで
きないことを示す出パケット バッファ装置2130−2か
らの論理0のスロットルビットが制御リング2110上にセ
レクタ2128−2の状態を定義する状態語と関連して挿入
される。
システム クロック2150(第3図)は外部ソース、例
えば、もう1つの交換システムからタイミングを派生
し、この32.768メガヘルツ システム クロック信号C1
及び8.0キロヘルツ同期信号SYNCをE−バス2102を介し
てTMS2010内の各種要素に配布する。これらクロック信
号はE−バス2102を横断する過程で遅延される。リング
中継器2140は制御リング2110の開始と制御リング2110の
終端を結ぶが、制御リング2100の導線上に受信される状
態語及びスロットル ビットを次のサイクルの開始にお
いて再同期する。リング中継器(第8図)はバス2111の
個々の導線に対する8個の同期回路801−1から801−
8、及び2つのクロック回路802及び803を含む。同期回
路801−1は4つのフリップフロップ811から814を含む
が、これらは遅延されたクロック信号C1に応答してバス
2111の最初の導線からの4ビットを順次受信及び格納す
る。フリップフロップ811から814内に格納される4つの
ビットは遅延されたクロック信号C1及び同期信号SYNCか
らクロック回路803によって派生されるクロック信号に
応答して同時にラッチ815内に格納される。ラッチ815の
内容はその後遅延されてないクロック信号C1及び同期信
号SYNCからクロック回路802によって派生されるクロッ
ク信号に応答して並列に4つのフリップフロップ816か
ら819に送信される。マルチプレクサ827、828及び829は
それぞれフリップフロップ817、818及び819に格納する
ためにラッチ815からの並列入力、あるいは前のフリッ
プフロップ816、817及び818からの出力信号を選択す
る。フリップフロップ816から819内に格納される4ビッ
トは非遅延クロック信号C1に応答してバス2111の最初の
導線上に順に送出される。7個の追加の同期回路、例え
ば、同期回路801−8はバス2111の他の7つの導線に対
して同一の機能を遂行する。こうして、制御リング2110
の回りを信号が伝搬することに起因するタイミング ス
キュー(ゆがみ)が次のリング サイクルが開始される
前に除去される。
システム10内で回路交換呼及びパケット交換呼の両方
を確立するために必要とされる呼処理は交換モジュール
の制御ユニット、例えば、交換モジュール1000内の制御
ユニット1017と管理モジュール2030によって共同して遂
行される。この実施態様においては、管理モジュール20
30はグローバル データ、例えば、使用可能な時分割多
重スイッチ2010を通じて回路交換経路に関するデータを
格納する。モジュール1000と1050との間の回路交換経路
の確立には、前述のごとく、モジュール1000と1050の間
及び時分割多重スイッチ2010の間のリンク上に使用でき
る回路交換タイムスロットの選択が含まれる。管理モジ
ュール2030は時分割多重スイッチ2010に延びる使用可能
な回路交換タイムスロットを定義するグローバル デー
タを格納し、任意のモジュール間回路交換呼に対して使
用されるべきタイムスロットの選択を遂行する。管理モ
ジュール2030はまたユーザパケット ステーションへの
プロトコール ハンドラ、例えば、1700−0の関連を定
義するデータを格納する。これらデータはパケット交換
呼の確立の際に発信及び着信ユーザ パケット ステー
ションの両方と関連するプロトコール ハンドラ内に要
求される経路テーブル項目を生成するのに使用される。
本実施態様においては管理モジュール2030がこれらグロ
ーバル データを格納するために使用されるが、このデ
ータを格納するために交換モジュールを使用することも
できる。後者の場合は、呼を処理するために必要とされ
る全てのプロセッサ間通信はメッセージ スイッチ2031
及び管理モジュール2030を巻き込むことなく時分割多重
スイッチ10のパケット交換機能を使用して達成される。
前述のごとく、この実施態様におけるモジュール間回
路交換呼の確立は1つの時分割多重スイッチ2010タイム
スロットの選択を必要とする。回路交換ユニット1011
(第4図)内のタイムスロット交換器はモジュール間回
路交換呼に対して使用されるタイムスロットをループ
バックする能力を持つ。モジュール内交換情報は時分割
多重回路412及び413上には運ばれないが、タイムスロッ
ト交換器410内に1つのモジュール内呼が確立されたと
き個々の回線412及び413上の(個々の伝送の方向に対し
て1つの)2つのタイムスロットがモジュール間回路交
換呼を運ぶのに使用できなくなる。この実施態様におい
ては、モジュール間回路交換呼が回線412及び413上の使
用不可となるタイムスロットが時分割多重スイッチ2010
に延びるパケット チャネルを構成する所定のパケット
タイムスロットと対応するように確立される。モジュ
ール内回路交換呼が確立されるたびに、タイムスロット
の選択が使用不可となる回線412及び413上のタイムスロ
ットが64個のパケット タイムスロットの2つに対応す
るように行なわれる。従って、交換モジュール1000内に
最高32のモジュール内回路交換呼を確立可能なモジュー
ル間回路交換呼の数を減少させることなく確立すること
が可能となる。
【図面の簡単な説明】
第1図は本発明の原理を図解するパケット スイッチの
一例としての実施態様のブロック図を示し; 第2図及び第3図は第11図に従って配置されたとき第1
図のパケット スイッチを使用する一例としての交換シ
ステムのブロック図を示し; 第4図及び第5図は第2図及び第3図のシステム内に含
まれる回路交換ユニット及び関連する制御ユニットの図
を示し、; 第6図から第8図は第3図に示されるように制御リング
に接続される送信制御ノード、セレクタ制御ノード、及
びリング中継器の図を示し; 第9図は第2図及び第3図のシステム内のモジュール間
パケット通信に対して使用される入りパケットの図を示
し; 第10図は第2図及び第3図のシステム内でモジュール間
制御パケット、ユーザ情報パケット及びアクセス信号法
パケットを運ぶために使用される通信インタフェースの
図を示し; 第11図は第2図と第3図との配置関係を示す図である。 〔主要部分の符号の説明〕 入りパケット チャネル……81 出パケット チャネル……82 入りパケット バッファ……2120−1、2120−2 セレクタ……2128−1、2128−2
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−222640(JP,A) 特開 昭57−38043(JP,A) 特表 昭59−501034(JP,A) 昭和59年電子通信学会総合全国大会 1939 竹内他「SYnchronus C omposite Packet Swi tchingによる交換機構成法」

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】複数の入りパケット チャネル(例えば、
    81)にて受信されたパケットを複数の出パケット チャ
    ネル(例えば、82)へ交換するパケット スイッチ(20
    12)であって、該パケット スイッチは、 少なくとも1個の該入りパケット チャネルから受信さ
    れたパケットを各々が記憶する複数のパケット バッフ
    ァ(例えば、2120−1)と、各々の該パケット バッフ
    ァへ各々が永続的に接続され、かつ少なくとも1個の該
    出パケット チャネルに各々が関連した複数のセレクタ
    (例えば、2128−1)とを備え、該セレクタはいずれか
    の該パケット バッファを該各セレクタに関連した出パ
    ケット チャネルへ選択的に割り当てており、 さらに該パケット スイッチは、該記憶されたパケット
    に応答して該記憶されたパケット内に含まれる見出しに
    基づいて該セレクタによってなされた選択的な割り当て
    を制御する手段を備えるパケット スイッチにおいて、 該パケット スイッチはさらに、該記憶されたパケット
    に応答して該パケット バッファから該記憶されたパケ
    ットを選択的に送信する手段を備え、該送信手段は、少
    なくとも1個の該パケット バッファからパケットを各
    々が送信する複数の送信制御ノード(例えば、2123−
    1)を備え、 該制御手段は少なくとも1個の該セレクタによってなさ
    れた選択的な割り当てを各々が制御する複数のセレクタ
    制御ノード(例えば、2124−1)を備え、該パケット
    スイッチはさらに、該送信制御ノード及び該セレクタ制
    御ノードを備える制御リング(2110)と、ある該パケッ
    ト バッファのある該出パケット チャネルへの現在の
    割り当ての割当状態を規定する該送信制御ノード及び該
    セレクタ制御ノードへ信号を送信するために該セレクタ
    制御ノードと該送信制御ノードとを相互接続する手段
    (2111)とを備えることをを特徴とするパケットスイッ
    チ。
  2. 【請求項2】特許請求の範囲第1項に従うパケットスイ
    ッチにおいて、各々の該送信制御ノードは、任意の1個
    の該出パケット チャネルを規定する見出しを含む任意
    のパケットの該各送信制御ノードに関連したパケット
    バッファによる受信と、いずれの該パケット バッファ
    も該任意の出パケット チャネルへ現在送信されていな
    い割当状態を規定する該相互接続手段(2111)によって
    送信される信号とに応答して該各送信制御ノードに関連
    した該パケット バッファが該任意の出パケット チャ
    ネルへ割り当てられている割当状態を規定するために該
    相互接続手段(2111)によって送信される該信号の変更
    を行い、かつ該各送信制御ノードに関連する該パケット
    バッファから該任意のパケットを送信することを特徴
    とするパケット スイッチ。
  3. 【請求項3】特許請求の範囲第2項に従うパケットスイ
    ッチにおいて、各々の該セレクタ制御ノードは、任意の
    パケット バッファが該各セレクタ制御ノードに関連し
    た出パケット チャネルへ割り当てられる割当状態を規
    定する該相互接続手段(2111)によって送信される信号
    に応答して該任意のバッファの該各セレクタ制御ノード
    に関連するセレクタによる該各セレクタ制御ノードに関
    連した該出パケット チャネルへの割り当てを制御する
    ことを特徴とするパケット スイッチ。
  4. 【請求項4】特許請求の範囲第1項に従うパケットスイ
    ッチにおいて、該複数のパケット バッファの内の1個
    のパケット バッファを該複数のセレクタのすべてへ各
    々が接続する複数の導体(1P、253P)からなる多導体バ
    ス手段(2102)をさらに備えることを特徴とするパケッ
    ト スイッチ。
  5. 【請求項5】特許請求の範囲第1項に従うパケットスイ
    ッチにおいて、各々の該複数のセレクタは、それを通し
    て該複数のパケット バッファから該各セレクタに関連
    した出パケット チャネルへパケットを送信することを
    特徴とするパケット スイッチ。
  6. 【請求項6】特許請求の範囲第1項に従うパケットスイ
    ッチにおいて、該相互接続手段(2111)もまた、ある該
    送信制御ノードがパケットの送信を延期させるべきこと
    を指示するスロットル ビットを搬送することを特徴と
    するパケット スイッチ。
JP62220544A 1986-09-05 1987-09-04 パケットスイッチ Expired - Lifetime JPH0810876B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US904961 1986-09-05
US06/904,961 US4780870A (en) 1986-09-05 1986-09-05 Packet switch
SG22294A SG22294G (en) 1986-09-05 1994-02-07 Packet switch

Publications (2)

Publication Number Publication Date
JPS6367943A JPS6367943A (ja) 1988-03-26
JPH0810876B2 true JPH0810876B2 (ja) 1996-01-31

Family

ID=26663873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62220544A Expired - Lifetime JPH0810876B2 (ja) 1986-09-05 1987-09-04 パケットスイッチ

Country Status (6)

Country Link
US (1) US4780870A (ja)
EP (1) EP0259118B1 (ja)
JP (1) JPH0810876B2 (ja)
CA (1) CA1282150C (ja)
DE (1) DE3788605T2 (ja)
SG (1) SG22294G (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2187067B (en) * 1986-02-21 1989-11-29 Fuji Xerox Co Ltd Stellate store and broadcast network with collision avoidance
US5043979A (en) * 1986-09-16 1991-08-27 Hitachi, Ltd. Time-division channel arrangement
US6005867A (en) * 1986-09-16 1999-12-21 Hitachi, Ltd. Time-division channel arrangement
US7058062B2 (en) * 1986-09-16 2006-06-06 Hitachi, Ltd. Packet switching system having self-routing switches
US4922438A (en) * 1986-12-11 1990-05-01 Siemens Aktiengesellschaft Method and apparatus for reading packet-oriented data signals into and out of a buffer
DE3743685A1 (de) * 1987-12-23 1989-07-06 Philips Patentverwaltung Koppelfeld und koppelfeldsteuerung fuer ein vermittlungssystem
JP2706253B2 (ja) * 1988-03-14 1998-01-28 三菱電機株式会社 ヘツダ駆動形パケツト交換方式
SE462361B (sv) * 1988-03-30 1990-06-11 Ellemtel Utvecklings Ab Paketdatavaeljare
US4875206A (en) * 1988-03-31 1989-10-17 American Telephone And Telegraph Comopany, At&T Bell Laboratories High bandwidth interleaved buffer memory and control
US4942574A (en) * 1988-03-31 1990-07-17 American Telephone And Telegraph Company, At&T Bell Laboratories Concurrent resource request resolution mechanism
US5233603A (en) * 1988-04-21 1993-08-03 Nec Corporation Packet switch suitable for integrated circuit implementation
US4937817A (en) * 1988-12-29 1990-06-26 American Telephone And Telegraph Company Packet selection for packet distribution arrangements
GB8915135D0 (en) * 1989-06-30 1989-08-23 Inmos Ltd Message routing
GB8915137D0 (en) * 1989-06-30 1989-08-23 Inmos Ltd Message routing
DE3922401A1 (de) * 1989-07-07 1991-01-24 Ant Nachrichtentech Anordnung zum vermitteln von signalisierpaketen zwischen einer vielzahl von endstellen
US4974223A (en) * 1989-09-18 1990-11-27 International Business Machines Corporation Parallel architecture for high speed flag detection and packet identification
US4993025A (en) * 1989-11-21 1991-02-12 Picker International, Inc. High efficiency image data transfer network
US4999832A (en) * 1989-11-27 1991-03-12 At&T Bell Laboratories Broadband multirate switching architecture
JP2803262B2 (ja) * 1989-12-15 1998-09-24 日本電気株式会社 パケット・スイッチ
US5272697A (en) * 1990-02-23 1993-12-21 At&T Bell Laboratories Apparatus and method for time multiplexing a resource among a plurality of entities
US5165024A (en) * 1990-04-12 1992-11-17 Apple Computer, Inc. Information transfer and receiving system with a ring interconnect architecture using voucher and ticket signals
US5165019A (en) * 1990-05-29 1992-11-17 Apple Computer, Inc. Ring interconnect system architecture
JPH0695686B2 (ja) * 1990-08-24 1994-11-24 登 山口 データ通信ユニットおよびデータ通信装置
US5121240A (en) * 1990-08-29 1992-06-09 The Trustees Of Columbia University In The City Of New York Optical packet time compression and expansion
US5197064A (en) * 1990-11-26 1993-03-23 Bell Communications Research, Inc. Distributed modular packet switch employing recursive partitioning
US5179552A (en) * 1990-11-26 1993-01-12 Bell Communications Research, Inc. Crosspoint matrix switching element for a packet switch
US5124978A (en) * 1990-11-26 1992-06-23 Bell Communications Research, Inc. Grouping network based non-buffer statistical multiplexor
US5157654A (en) * 1990-12-18 1992-10-20 Bell Communications Research, Inc. Technique for resolving output port contention in a high speed packet switch
US5166926A (en) * 1990-12-18 1992-11-24 Bell Communications Research, Inc. Packet address look-ahead technique for use in implementing a high speed packet switch
US5291482A (en) * 1992-07-24 1994-03-01 At&T Bell Laboratories High bandwidth packet switch
US5590122A (en) * 1994-12-22 1996-12-31 Emc Corporation Method and apparatus for reordering frames
GB2308959A (en) * 1995-12-29 1997-07-09 Ericsson Telefon Ab L M Data switching apparatus with fair queuing
US5878227A (en) * 1996-07-01 1999-03-02 Sun Microsystems, Inc. System for performing deadlock free message transfer in cyclic multi-hop digital computer network using a number of buffers based on predetermined diameter
US6763034B1 (en) * 1999-10-01 2004-07-13 Stmicroelectronics, Ltd. Connection ports for interconnecting modules in an integrated circuit
US7433683B2 (en) * 2000-12-28 2008-10-07 Northstar Acquisitions, Llc System for fast macrodiversity switching in mobile wireless networks
US6891828B2 (en) * 2001-03-12 2005-05-10 Network Excellence For Enterprises Corp. Dual-loop bus-based network switch using distance-value or bit-mask
US20020191588A1 (en) * 2001-06-13 2002-12-19 Drexel University Integrated circuit and packet switching system
US7773506B2 (en) * 2003-10-14 2010-08-10 Qualcomm Incorporated Method and apparatus for data communications over multiple channels
US9454441B2 (en) 2010-04-19 2016-09-27 Microsoft Technology Licensing, Llc Data layout for recovery and durability
US8996611B2 (en) 2011-01-31 2015-03-31 Microsoft Technology Licensing, Llc Parallel serialization of request processing
US8447833B2 (en) 2010-04-19 2013-05-21 Microsoft Corporation Reading and writing during cluster growth phase
US9170892B2 (en) 2010-04-19 2015-10-27 Microsoft Technology Licensing, Llc Server failure recovery
US8181061B2 (en) 2010-04-19 2012-05-15 Microsoft Corporation Memory management and recovery for datacenters
US9813529B2 (en) 2011-04-28 2017-11-07 Microsoft Technology Licensing, Llc Effective circuits in packet-switched networks
US8533299B2 (en) 2010-04-19 2013-09-10 Microsoft Corporation Locator table and client library for datacenters
US8438244B2 (en) 2010-04-19 2013-05-07 Microsoft Corporation Bandwidth-proportioned datacenters
US8843502B2 (en) 2011-06-24 2014-09-23 Microsoft Corporation Sorting a dataset of incrementally received data
US9778856B2 (en) 2012-08-30 2017-10-03 Microsoft Technology Licensing, Llc Block-level access to parallel storage
US11422907B2 (en) 2013-08-19 2022-08-23 Microsoft Technology Licensing, Llc Disconnected operation for systems utilizing cloud storage
US9798631B2 (en) 2014-02-04 2017-10-24 Microsoft Technology Licensing, Llc Block storage by decoupling ordering from durability

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2458196A1 (fr) * 1979-06-01 1980-12-26 Materiel Telephonique Niveau de commutation d'un operateur pour reseau de commutation de donnees numeriques par paquets
US4322843A (en) * 1979-12-26 1982-03-30 Bell Telephone Laboratories, Incorporated Control information communication arrangement for a time division switching system
JPS5738043A (en) * 1980-08-20 1982-03-02 Ricoh Co Ltd Line exchange system
EP0097351A3 (en) * 1982-06-21 1986-02-26 Nec Corporation Router unit and routing network for determining an output port by detecting a part of an input packet
US4488288A (en) * 1982-06-25 1984-12-11 At&T Bell Laboratories End-to-end information memory arrangement in a line controller
US4491945A (en) * 1982-06-25 1985-01-01 At&T Bell Laboratories Fast packet switch
US4484324A (en) * 1982-08-23 1984-11-20 At&T Bell Laboratories Control information communication arrangement for a time division switching system
JPS59224942A (ja) * 1983-06-03 1984-12-17 Nippon Telegr & Teleph Corp <Ntt> デイジタル交換機
US4524440A (en) * 1983-12-06 1985-06-18 At&T Bell Laboratories Fast circuit switching system
US4550397A (en) * 1983-12-16 1985-10-29 At&T Bell Laboratories Alternate paths in a self-routing packet switching network
US4536873A (en) * 1984-03-19 1985-08-20 Honeywell Inc. Data transmission system
US4596010A (en) * 1984-05-03 1986-06-17 At&T Bell Laboratories Distributed packet switching arrangement
US4623996A (en) * 1984-10-18 1986-11-18 Mcmillen Robert J Packet switched multiple queue NXM switch node and processing method
US4644533A (en) * 1985-05-06 1987-02-17 American Telephone & Telegraph Company Packet switch trunk circuit queueing arrangement

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
昭和59年電子通信学会総合全国大会1939竹内他「SYnchronusCompositePacketSwitchingによる交換機構成法」

Also Published As

Publication number Publication date
EP0259118A3 (en) 1990-01-24
EP0259118B1 (en) 1993-12-29
SG22294G (en) 1995-03-17
DE3788605T2 (de) 1994-07-14
EP0259118A2 (en) 1988-03-09
CA1282150C (en) 1991-03-26
JPS6367943A (ja) 1988-03-26
DE3788605D1 (de) 1994-02-10
US4780870A (en) 1988-10-25

Similar Documents

Publication Publication Date Title
JPH0810876B2 (ja) パケットスイッチ
EP0259119B1 (en) Control information communication arrangement for a distributed control switching system
JP2956969B2 (ja) 仮想pbx呼処理方法
US4736364A (en) Switching system control arrangements
CA1281398C (en) Time division circuit switch
JP3589660B2 (ja) アクセス制御atmスイッチ
ES2306514T3 (es) Comunicaciones integradas de voz y datos sobre una red de area local.
EP0091932B1 (en) Telephone switching control arrangement
EP0266530B1 (en) A method of controlling a multi-stage interconnection network
US4751697A (en) Distributed packet switching sytem
JPS62189895A (ja) 狭帯域チヤネルを持つ通信網を通じて広帯域通信施設を確立するための方法と装置
JPH0638606B2 (ja) パケツト交換方式
JPH02135837A (ja) 非同期時分割スイッチ
JPH0581105B2 (ja)
EP0259117B1 (en) Distributed packet switching system
US5128927A (en) Switching network and switching network control for a transmission system
KR960007669B1 (ko) 교환 시스템
Bohm The DTM protocol: Design and Implementation
DK173240B1 (da) Dataoverføringsfremgangsmåde for et digitalt formidlingssystem og apparatur til udøvelse af fremgangsmåden
JPH05145573A (ja) Atm交換ノードシステム
JPS63287294A (ja) 回線・パケット複合スイッチ方式
Goeldner An integrated circuit/packet switching local area network—Performance analysis and comparison of strategies
EP1069799A2 (en) QOS aware expansion mechanism
JPH01500634A (ja) 自己ルーチング交換システム
Goeldner et al. Architecture of a New Inhouse Communication System Providing Integrated Circuit and Packet Switching