SE462361B - Paketdatavaeljare - Google Patents

Paketdatavaeljare

Info

Publication number
SE462361B
SE462361B SE8801183A SE8801183A SE462361B SE 462361 B SE462361 B SE 462361B SE 8801183 A SE8801183 A SE 8801183A SE 8801183 A SE8801183 A SE 8801183A SE 462361 B SE462361 B SE 462361B
Authority
SE
Sweden
Prior art keywords
data
outgoing
packet
links
address information
Prior art date
Application number
SE8801183A
Other languages
English (en)
Other versions
SE8801183L (sv
SE8801183D0 (sv
Inventor
R G Wicklund
N K J Rooth
Original Assignee
Ellemtel Utvecklings Ab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ellemtel Utvecklings Ab filed Critical Ellemtel Utvecklings Ab
Priority to SE8801183A priority Critical patent/SE462361B/sv
Publication of SE8801183D0 publication Critical patent/SE8801183D0/sv
Priority to DE89850071T priority patent/DE68909823T2/de
Priority to EP89850071A priority patent/EP0335848B1/en
Priority to US07/322,938 priority patent/US4935922A/en
Priority to CA000594973A priority patent/CA1316243C/en
Publication of SE8801183L publication Critical patent/SE8801183L/sv
Publication of SE462361B publication Critical patent/SE462361B/sv

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/02Details
    • H04L12/16Arrangements for providing special services to substations
    • H04L12/18Arrangements for providing special services to substations for broadcast or conference, e.g. multicast
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems

Description

15 20 25 462 361 2 och möjliggöra att ett och samma datapaket förmedlas till flera utgående datalänkar utan att mycket snabba styrminnen och komplicerade kretsar behöver utnyttjas. Dessutom skall den tidsmässiga ordningsföljden mellan olika datapaket säkerställas. Detta àstadkoms genom att väljaren är försedd med ett separat minnesorgan för varje inkommande datalänk och med ett separat minnesorgan för varje utgående datalänk. Minnesorganen hörande till de in- kommande länkarna avger styrsignaler för selektiv inskrivning av ett datapaket i ett eller flera buffertregister hörande till var sin utgående datalänk, och minnesorganen hörande till de utgående länkarna tillhandahåller ny adress- information till datapaketen pa de utgaende länkarna.
Uppfinningens kännetecken framgår av patentkraven.
FIGURBESKRIVNING Uppfinningen kommer att beskrivas närmare med hänvisning till ritningen på vilken figuren visar ett utföringsexempel på en paketdatavâljare enligt upp- finningen.
FÖREDRAGEN UTFÖRINGSFÜRM I figuren visas ett utföringsexempel på en paketdataväljare enligt uppfinningen.
Väljaren är ansluten mellan ett. antal inkommande och ett antal utgående datalänkar, av vilka tre av varje slag visas i figuren. De inkommande data- länkarna är betecknade 10, 30 och 5D och de utgående 22, 42 och 62. De inkommande datalänkarna är anslutna till var sitt första organ ll, 31 och 51, vilka sinsemellan är likadana, och av vilka organet ll är visat i en mer detaljerad blockschemaform är de övriga. Den inkommande datalänken 1D är ansluten till ett buffertregister 12, i vilket inkommande datapaket skrivs in.
När ett datapaket skrivits in i registret 12 adresseras ett minnesorgan 13 med adressinformationen i datapaketets adressdel. Minnesorganet utgörs lämpligen av ett s k tabellminne och adressinformationen av ett kanalnummer som anger vilken av ett antal olika kanaler som datapaketet överförts pa. Från minnes- organet fås information om till vilken eller vilka utgående datalänkar paketet skall förmedlas. Denna information lagras exempelvis i ett register med en databit för varje utgående länk från väljaren, vilket visas symboliskt i figuren.
Nn- 10 15 20 25 30 462 361 Exempelvis kan logiska ettor i registrets första och tredje positioner och en logisk nolla i registrets andra position betyda att datapaketet skall förmedlas till de utgående datalänkarna 22 och 62 men inte till länken 42.
Buffertregistret 12 och motsvarande register i organen 31 och 51 är via var sin ledning 14, 34 och 54 och en i figuren symboliskt markerad databuss 70 förbundna med tre sinsemellan likadana andra organ 18, 38 och 58. Organet 18 visas i mer detaljerad blockschemaform än de övriga.
Ett datapaket som är adresserat till den utgående länken 22 skrivs in i ett buffertregister 19 i organet 18. Detta sker med hjälp av en aktiveringssignal pa en av tre styrledningar 15, 35 och 55 fran minnesorganen i organen ll, 31 och 51. Exempelvis förmedlas ett datapaket från den inkommande länken 10 till den utgående länken 22 via organet 18 med hjälp av en aktiveringssignal i form av en logisk etta pa styrledningen 15. Pa motsvarande sätt förmedlas ett datapaket från länken 10 till den utgående länken 42 via organet 38 med hjälp av en aktiveringssignal pa styrledningen 16, osv. Om aktiveringssignaler uppträder pa flera av styrledningarna 15-17 skrivs datapaketet in i flera av organen 18, 38 och 58, vilket pa ett enkelt sätt möjliggör s k "broadcast" och "multicast".
Da ett datapaket skrivits in i registret 19 adresseras ett minnesorgan 20, lämpligen ett s k tabellminne, med adressinformationen i datapaketets adress- del och inkommande organs nummer. Fran styrminnet fas därefter en ny adressinformation, som ersätter den tidigare. Delítsker enligt det visade exemplet efter det att datapaketet skrivits in i ett register 21. Det är dock i princip tänkbart att lata detta ske redan i registret 19 och att därvid slopa registret 21. Det kan nämnas att de olika minnesorganen uppdateras för 'varje nytt koppel, exempelvis med hjälp av en i figuren icke visad överordnad mikroprocessor.
Som framgått ovan sker inskrivningen av datapaket selektivt i organen 18, 38 och 58 pa sa sätt att endast de datapaket som skall förmedlas till exempelvis den utgående länken 22 skrivs in i buffertregistret 19 i organet 18. Därför kan relativt sma buffertregister utnyttjas för var och en av de utgaende länkarna.
Den selektiva inskrivningen i buffertregistren medför även att minnesorganet 20 och motsvarande minnen i organen 38 och 58 vid de övriga utgaende länkarna 10 462 361 kan arbeta förhållandevis langsamt, eftersom datahastigheten är relativt lag i dessa organ. Datahastigheten är relativt lag även i organen ll, 31 och 51 vid de inkommande länkarna 10, 30 och 50, vilket medför att även minnena i dessa organ kan arbeta förhallandevis långsamt. Hög datahastighet förekommer endast pa ledningarna 14, 34 och 54 och 70, vilka förbinder organen 10, 3D och 50 vid de inkommande länkarna med organen 18, 38 och 58 vid de utgående länkarna.
Med en väljare enligt uppfinningen säkerställs även den tidsmässiga ordnings- följden mellan olika datapaket, eftersom dessa alltid läses ut ur buffert- registren i organen 18, 38 och 58 i samma ordning som de läses in i dem. f: dfi f:

Claims (2)

10 15 20 462 361 5 PATENTKRAV
1. Paketdataväljare för att förmedla datapaket omfattande en adressdel och en informationsdel från en av ett antal inkommande datalänkar (10, 30, 50) till en eller flera utgående datalänkar (22, 42, 62) och att tillhandahålla ny adressinformation som är avsedd för datapaketen på de utgående datalänkarna, varvid väljaren omfattar ett till varje inkommande datalänk (10, 30, 50) hörande första organ (ll, 31, 51), med var sitt buffertregister (t ex 12) för inkommande datapaket, ett till varje utgående datalänk (22, 42, 62) hörande andra organ (18, 38, 58) med var sitt buffertregister (t ex 19) för utgående datapaket samt organ (14, 34, 54, 70) som förbinder vart och ett av buffertregistren (t ex 12) i nämnda första organ (ll, 31, 51) med vart och ett av buffertregistren (t ex 19) i nämnda andra organ (18, 38, 58), k ä n n e t e c k n a d därav att vart och ett av nämnda första organ (11, 31, 51) omfattar ett första minnesorgan (t ex 13) och att vart och ett av nämnda andra organ (18, 38, 58) omfattar ett andra minnesorgan (t ex 20), att vart och ett av nämnda första minnesorgan (t ex 13) är anordnat att alstra styrsignaler till nämnda andra organ (18, 38, 58) för selektiv inskrivning av varje inkommande datapaket i ett eller flera av nämnda buffertregister (t ex 19) i beroende av datapaketets adressinformation och att nämnda andra minnesorgan (t ex 20) är anordnade att i beroende av data- paketets adressinformation tillhandahålla nämnda nya adressinformation som är avsedd för datapaketen på de utgående datalänkarna (22, 42, 62).
2. Paketdataväljare enligt patentkrav 1, k ä n n e t e c k n a d därav att vart och ett av nämnda andra organ (18, 38, 58) även omfattar ytterligare ett buffertregister (t ex 21) i vilket varje datapaket förses med den nya adress- informationen.
SE8801183A 1988-03-30 1988-03-30 Paketdatavaeljare SE462361B (sv)

Priority Applications (5)

Application Number Priority Date Filing Date Title
SE8801183A SE462361B (sv) 1988-03-30 1988-03-30 Paketdatavaeljare
DE89850071T DE68909823T2 (de) 1988-03-30 1989-02-27 Datenpaketschaltungsanordnung zum Übertragen von Datenpaketen von einer oder vielen einkommenden Datenübertragungsanlagen zu einer oder vielen ausgehenden Datenübertragungsanlagen.
EP89850071A EP0335848B1 (en) 1988-03-30 1989-02-27 Packet data switch for transferring data packets from one or a plurality of incoming data links to one or a plurality of outgoing data links
US07/322,938 US4935922A (en) 1988-03-30 1989-03-15 Packet data switch for transferring data packets from one or a plurality of incoming data links to one or a plurality of outgoing data links
CA000594973A CA1316243C (en) 1988-03-30 1989-03-29 Packet data switch for transferring data packets from one or a plurality of incoming data links to one or a plurality of outgoing data links

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE8801183A SE462361B (sv) 1988-03-30 1988-03-30 Paketdatavaeljare

Publications (3)

Publication Number Publication Date
SE8801183D0 SE8801183D0 (sv) 1988-03-30
SE8801183L SE8801183L (sv) 1989-10-01
SE462361B true SE462361B (sv) 1990-06-11

Family

ID=20371869

Family Applications (1)

Application Number Title Priority Date Filing Date
SE8801183A SE462361B (sv) 1988-03-30 1988-03-30 Paketdatavaeljare

Country Status (5)

Country Link
US (1) US4935922A (sv)
EP (1) EP0335848B1 (sv)
CA (1) CA1316243C (sv)
DE (1) DE68909823T2 (sv)
SE (1) SE462361B (sv)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3833490A1 (de) * 1988-10-01 1990-04-05 Philips Patentverwaltung Koppelfeld fuer ein vermittlungssystem
US5323387A (en) * 1989-03-23 1994-06-21 Sharp Kabushiki Kaisha Data transmission apparatus
US5210744A (en) * 1989-06-28 1993-05-11 Mitsubishi Denki Kabushiki Kaisha Cell exchange apparatus
JPH04176235A (ja) * 1990-11-08 1992-06-23 Nintendo Co Ltd ゲーム機用通信アダプタ
JP2700956B2 (ja) * 1991-01-18 1998-01-21 シャープ株式会社 データ伝送装置
GB2255257A (en) * 1991-04-24 1992-10-28 Plessey Telecomm Telecommunications switching
JPH04326449A (ja) * 1991-04-26 1992-11-16 Sharp Corp インタフェース装置
JP2671699B2 (ja) * 1991-11-15 1997-10-29 三菱電機株式会社 セル交換装置
US5398235A (en) * 1991-11-15 1995-03-14 Mitsubishi Denki Kabushiki Kaisha Cell exchanging apparatus
US5243596A (en) * 1992-03-18 1993-09-07 Fischer & Porter Company Network architecture suitable for multicasting and resource locking
SE515177C2 (sv) * 1992-06-01 2001-06-25 Ericsson Telefon Ab L M Kvadratisk väljararkitektur
US5418911A (en) * 1992-06-09 1995-05-23 Intel Corporation Data path switch method and apparatus that provides capacitive load isolation
SE515275C2 (sv) * 1992-12-14 2001-07-09 Ericsson Telefon Ab L M Paketdatanät
DE69429200T2 (de) * 1993-02-15 2002-07-18 Mitsubishi Electric Corp Datenwarteschlangenvorrichtung und ATM-Zellenvermittlung beruhend auf Schieben und Suchen
US5884040A (en) * 1995-01-11 1999-03-16 Sony Corporation Per-packet jamming in a multi-port bridge for a local area network
US5857075A (en) * 1995-01-11 1999-01-05 Sony Corporation Method and integrated circuit for high-bandwidth network server interfacing to a local area network
US5764895A (en) * 1995-01-11 1998-06-09 Sony Corporation Method and apparatus for directing data packets in a local area network device having a plurality of ports interconnected by a high-speed communication bus
US6256313B1 (en) 1995-01-11 2001-07-03 Sony Corporation Triplet architecture in a multi-port bridge for a local area network
US5940597A (en) * 1995-01-11 1999-08-17 Sony Corporation Method and apparatus for periodically updating entries in a content addressable memory
US6308218B1 (en) 1997-09-17 2001-10-23 Sony Corporation Address look-up mechanism in a multi-port bridge for a local area network
US6363067B1 (en) 1997-09-17 2002-03-26 Sony Corporation Staged partitioned communication bus for a multi-port bridge for a local area network
US6816490B1 (en) 1997-09-17 2004-11-09 Sony Corporation Statistical learning technique in a multi-port bridge for a local area network
US6157951A (en) * 1997-09-17 2000-12-05 Sony Corporation Dual priority chains for data-communication ports in a multi-port bridge for a local area network
US6617879B1 (en) 1997-09-17 2003-09-09 Sony Corporation Transparently partitioned communication bus for multi-port bridge for a local area network
US6442168B1 (en) 1997-09-17 2002-08-27 Sony Corporation High speed bus structure in a multi-port bridge for a local area network
US6301256B1 (en) 1997-09-17 2001-10-09 Sony Corporation Selection technique for preventing a source port from becoming a destination port in a multi-port bridge for a local area network

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH591190A5 (sv) * 1975-04-25 1977-09-15 Hasler Ag
US4081612A (en) * 1975-07-31 1978-03-28 Hasler Ag Method for building-up of routing addresses in a digital telecommunication network
FR2513472B2 (fr) * 1980-03-20 1986-08-01 Labo Cent Telecommunicat Commutateur de paquets pour un reseau a commutation de paquets
US4484326A (en) * 1982-11-04 1984-11-20 At&T Bell Laboratories Packet load monitoring by trunk controllers
KR900006793B1 (ko) * 1984-10-18 1990-09-21 휴우즈 에어크라프트 캄파니 패킷 스위치 다중 대기행렬 NxM 스위치 노오드 및 처리 방법
US4651318A (en) * 1984-11-30 1987-03-17 At&T Bell Laboratories Self-routing packets with stage address identifying fields
US4701906A (en) * 1985-06-27 1987-10-20 American Telephone And Telegraph Company, At&T Bell Laboratories Packet switching network with multiple packet destinations
US4754451A (en) * 1986-08-06 1988-06-28 American Telephone And Telegraph Company, At&T Bell Laboratories N-by-N "knockout" switch for a high-performance packet switching system with variable length packets
US4780870A (en) * 1986-09-05 1988-10-25 American Telephone And Telegraph Company, At&T Bell Laboratories Packet switch

Also Published As

Publication number Publication date
SE8801183L (sv) 1989-10-01
US4935922A (en) 1990-06-19
CA1316243C (en) 1993-04-13
DE68909823D1 (de) 1993-11-18
EP0335848B1 (en) 1993-10-13
SE8801183D0 (sv) 1988-03-30
DE68909823T2 (de) 1994-02-10
EP0335848A1 (en) 1989-10-04

Similar Documents

Publication Publication Date Title
SE462361B (sv) Paketdatavaeljare
EP0714534B1 (en) Multiple-port shared memory interface and associated method
US7093076B2 (en) Memory system having two-way ring topology and memory device and memory module for ring-topology memory system
US6980027B2 (en) Synchronous first-in/first-out block memory for a field programmable gate array
US7020736B1 (en) Method and apparatus for sharing memory space across mutliple processing units
US4797880A (en) Non-blocking, self-routing packet switch
US6356109B1 (en) Programmable device
EP0380368A3 (en) Cell switching system
WO1992009025A3 (en) Register forwarding multi-port register file
US7302505B2 (en) Receiver multi-protocol interface and applications thereof
US5544104A (en) Virtual crosspoint memory
US6185206B1 (en) ATM switch which counts multicast cell copies and uses a second memory for a decremented cell count value
US7254139B2 (en) Data transmission system with multi-memory packet switch
EP2405362A1 (en) A connection arrangement
US7199609B1 (en) Dedicated input/output first in/first out module for a field programmable gate array
JPS61110250A (ja) 複数のバスを有するデ−タ処理システム
US5815499A (en) ATM switch address generating circuit
SE514343C2 (sv) Metod och anordning för multicasting
US6680939B1 (en) Expandable router
US5822316A (en) ATM switch address generating circuit
US6314489B1 (en) Methods and systems for storing cell data using a bank of cell buffers
US7038487B2 (en) Multi-function interface
US6442097B2 (en) Virtual channel DRAM
JPS617968A (ja) プログラム可能なステータス・レジスタ装置
JPH0730585A (ja) パケットスイッチ

Legal Events

Date Code Title Description
NAL Patent in force

Ref document number: 8801183-8

Format of ref document f/p: F

NUG Patent has lapsed