JP2962279B2 - Ａｔｍネットワークの輻輳制御方式 - Google Patents
Ａｔｍネットワークの輻輳制御方式Info
- Publication number
- JP2962279B2 JP2962279B2 JP14846797A JP14846797A JP2962279B2 JP 2962279 B2 JP2962279 B2 JP 2962279B2 JP 14846797 A JP14846797 A JP 14846797A JP 14846797 A JP14846797 A JP 14846797A JP 2962279 B2 JP2962279 B2 JP 2962279B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- packet
- congestion
- input
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＴＭ（Asynchro
nous Transfer Mode：非同期通信モード）通信方式を用
いたネットワークの輻輳制御に関し、特に輻輳発生時に
おけるＡＡＬ（ATM Adaptation Layer）−Ｔｙｐｅ５の
パケットのパケット単位の廃棄制御に関するものであ
る。
nous Transfer Mode：非同期通信モード）通信方式を用
いたネットワークの輻輳制御に関し、特に輻輳発生時に
おけるＡＡＬ（ATM Adaptation Layer）−Ｔｙｐｅ５の
パケットのパケット単位の廃棄制御に関するものであ
る。
【０００２】
【従来の技術】従来、ＡＴＭネットワークでの輻輳制御
方式としてのＡＡＬ−Ｔｙｐｅ５のパケット単位での廃
棄方式としては、ＡＴＭスイッチの輻輳時にＡＡＬ−Ｔ
ｙｐｅ５のパケットを構成するＡＴＭセルを全て廃棄す
るＥＰＤ（Early Packet Discard）方式、又は、輻輳検
出時点までの途中のセルまでは転送し、輻輳検出時点以
降のセルは廃棄するＰＰＤ（Partial Packet Discard）
方式が提案され、実施されている。
方式としてのＡＡＬ−Ｔｙｐｅ５のパケット単位での廃
棄方式としては、ＡＴＭスイッチの輻輳時にＡＡＬ−Ｔ
ｙｐｅ５のパケットを構成するＡＴＭセルを全て廃棄す
るＥＰＤ（Early Packet Discard）方式、又は、輻輳検
出時点までの途中のセルまでは転送し、輻輳検出時点以
降のセルは廃棄するＰＰＤ（Partial Packet Discard）
方式が提案され、実施されている。
【０００３】
【発明が解決しようとする課題】前記従来のＥＰＤ方式
の場合、輻輳発生時にはＡＡＬ−Ｔｙｐｅ５の構成セル
は全て廃棄されてしまうが、ＡＡＬ−Ｔｙｐｅ５は、プ
ロトコルを軽くするために、自らにはシーケンシャル番
号等の他のパケットとの関係を表す情報を持っていない
ため、パケット全体の廃棄の有無はＡＡＬのレイヤのみ
では判断することができない。
の場合、輻輳発生時にはＡＡＬ−Ｔｙｐｅ５の構成セル
は全て廃棄されてしまうが、ＡＡＬ−Ｔｙｐｅ５は、プ
ロトコルを軽くするために、自らにはシーケンシャル番
号等の他のパケットとの関係を表す情報を持っていない
ため、パケット全体の廃棄の有無はＡＡＬのレイヤのみ
では判断することができない。
【０００４】このため、受信側では受信できたＡＡＬ−
Ｔｙｐｅ５の他のパケットを元にしてアプリケーション
レイヤ等の上位レイヤにおける解析結果によって、パケ
ットが廃棄されたらしいということを推測するしかな
い。この場合、上位レイヤでは廃棄されたパケットの再
送を要求することになる。
Ｔｙｐｅ５の他のパケットを元にしてアプリケーション
レイヤ等の上位レイヤにおける解析結果によって、パケ
ットが廃棄されたらしいということを推測するしかな
い。この場合、上位レイヤでは廃棄されたパケットの再
送を要求することになる。
【０００５】しかしながら、パケットは輻輳発生のため
に廃棄されたにもかかわらず、またすぐに再送を要求さ
れ、それを受けて送信側でむやみに再送を行えば、再送
による更なる輻輳発生につながる可能性もでてくるとい
った問題が生ずる。
に廃棄されたにもかかわらず、またすぐに再送を要求さ
れ、それを受けて送信側でむやみに再送を行えば、再送
による更なる輻輳発生につながる可能性もでてくるとい
った問題が生ずる。
【０００６】また、ＰＰＤ方式の場合には、輻輳発生時
にパケットの後半が廃棄されるため最終セルは必ず廃棄
されてしまうが、ＡＡＬ−Ｔｙｐｅ５のパケットは最終
セルがトレイラとなっており、パケットの誤りの検出や
構成するセルの数の監視等は全てトレイラである最終セ
ルが受信できないと何もできなくなってしまう。また、
最終セルが抜ければ次のパケットと当該パケットの区切
りを失うことになり、途中のセルまで転送されたパケッ
トと次のパケットが一つのパケットと見なされてしま
い、次のパケットが完全な形で受信されたとしてもＣＲ
Ｃによるエラーチェック、構成セル数のチェックで誤り
が検出されてしまうことになる。
にパケットの後半が廃棄されるため最終セルは必ず廃棄
されてしまうが、ＡＡＬ−Ｔｙｐｅ５のパケットは最終
セルがトレイラとなっており、パケットの誤りの検出や
構成するセルの数の監視等は全てトレイラである最終セ
ルが受信できないと何もできなくなってしまう。また、
最終セルが抜ければ次のパケットと当該パケットの区切
りを失うことになり、途中のセルまで転送されたパケッ
トと次のパケットが一つのパケットと見なされてしま
い、次のパケットが完全な形で受信されたとしてもＣＲ
Ｃによるエラーチェック、構成セル数のチェックで誤り
が検出されてしまうことになる。
【０００７】すなわち、輻輳発生により後半が廃棄され
たパケットと共にそれに引き続く完全なパケットも異常
と見なされて廃棄されることになってしまい、一度に２
パケットを失うことになってしまう。そのため、上位の
アプリケーションレイヤでの再送要求は当然２パケット
が要求されることになり、再送による更なる輻輳がより
生じやすくなるという問題がある。
たパケットと共にそれに引き続く完全なパケットも異常
と見なされて廃棄されることになってしまい、一度に２
パケットを失うことになってしまう。そのため、上位の
アプリケーションレイヤでの再送要求は当然２パケット
が要求されることになり、再送による更なる輻輳がより
生じやすくなるという問題がある。
【０００８】
【課題を解決するための手段】本発明は、ＡＴＭスイッ
チの輻輳時にＡＡＬ−Ｔｙｐｅ５のパケットを構成する
最終セル１セル以外の全てのセルを廃棄し、最終セル１
セルのみを転送する手段と、転送される最終セルに、輻
輳発生によりＡＡＬ−Ｔｙｐｅ５のパケットが廃棄され
たことを示す情報を付加する手段を設けることにより、
受信側において、ネットワークの輻輳によってパケット
廃棄が発生したことを確認できるようにしたことを特徴
とするものである。
チの輻輳時にＡＡＬ−Ｔｙｐｅ５のパケットを構成する
最終セル１セル以外の全てのセルを廃棄し、最終セル１
セルのみを転送する手段と、転送される最終セルに、輻
輳発生によりＡＡＬ−Ｔｙｐｅ５のパケットが廃棄され
たことを示す情報を付加する手段を設けることにより、
受信側において、ネットワークの輻輳によってパケット
廃棄が発生したことを確認できるようにしたことを特徴
とするものである。
【０００９】
【発明の実施の形態】図１は、本発明の実施の形態を示
すブロック図である。入力端子Ａから入力された入力セ
ル１は、セレクタ１０４の入力Ｃと最終セル検出回路１
０２とＶＣＩ抽出回路１０１とに入力される。ＶＣＩ抽
出回路１０１からはＶＣＩ選択信号３が出力され、書き
込みアドレス生成回路１０７と読み出しアドレス生成回
路１０８とに入力される。最終セル検出回路１０２から
は最終セル選択信号４が出力され、輻輳セル生成回路１
０３と輻輳セル挿入制御回路１０５と書き込みアドレス
生成回路１０７とに入力される。
すブロック図である。入力端子Ａから入力された入力セ
ル１は、セレクタ１０４の入力Ｃと最終セル検出回路１
０２とＶＣＩ抽出回路１０１とに入力される。ＶＣＩ抽
出回路１０１からはＶＣＩ選択信号３が出力され、書き
込みアドレス生成回路１０７と読み出しアドレス生成回
路１０８とに入力される。最終セル検出回路１０２から
は最終セル選択信号４が出力され、輻輳セル生成回路１
０３と輻輳セル挿入制御回路１０５と書き込みアドレス
生成回路１０７とに入力される。
【００１０】輻輳セル生成回路１０３からは輻輳セル５
が出力され、セレクタ１０４の入力Ｄに入力される。セ
レクタ１０４からはセルバッファ書き込みセル２が出力
され、セルバッファ１０６に入力される。セルバッファ
１０６からはセルバッファ出力９とバッファ閾値超過信
号６とが出力される。セルバッファ出力９は出力端子Ｂ
から出力され、バッファ閾値超過信号６は書き込みアド
レス生成回路１０７と輻輳セル挿入制御回路１０５に入
力される。
が出力され、セレクタ１０４の入力Ｄに入力される。セ
レクタ１０４からはセルバッファ書き込みセル２が出力
され、セルバッファ１０６に入力される。セルバッファ
１０６からはセルバッファ出力９とバッファ閾値超過信
号６とが出力される。セルバッファ出力９は出力端子Ｂ
から出力され、バッファ閾値超過信号６は書き込みアド
レス生成回路１０７と輻輳セル挿入制御回路１０５に入
力される。
【００１１】書き込みアドレス生成回路１０７からは書
き込みアドレス７が出力され、セルバッファ１０６に入
力される。輻輳セル挿入制御回路１０５からは輻輳セル
挿入選択信号１０が出力され、セレクタ１０４の選択端
子に入力される。読み出しアドレス生成回路１０８から
は読み出しアドレス８が出力され、セルバッファ１０６
に入力される。
き込みアドレス７が出力され、セルバッファ１０６に入
力される。輻輳セル挿入制御回路１０５からは輻輳セル
挿入選択信号１０が出力され、セレクタ１０４の選択端
子に入力される。読み出しアドレス生成回路１０８から
は読み出しアドレス８が出力され、セルバッファ１０６
に入力される。
【００１２】次に、本発明の動作について、図１、及び
図２のタイムチャートを参照して説明する。なお、説明
の簡単化のため、ＶＣＩ＝１のセルのみに着目して本発
明の動作を説明するが、ＶＣＩ＝２，３，…のセルに対
してもそれぞれ図１と同様構成からなる回路によって輻
輳制御が行われている。
図２のタイムチャートを参照して説明する。なお、説明
の簡単化のため、ＶＣＩ＝１のセルのみに着目して本発
明の動作を説明するが、ＶＣＩ＝２，３，…のセルに対
してもそれぞれ図１と同様構成からなる回路によって輻
輳制御が行われている。
【００１３】入力端子Ａから入力されたＡＡＬ Ｔｙｐ
ｅ５の入力セル１は図２のタイムチャートで示すように
入力される。最終セル抽出回路１０２では、入力セル１
からＶＣＩ＝１のＡＡＬ−Ｔｙｐｅ５の最終セルを検出
し、ＶＣＩ＝１の最終セルのみに対して最終セル選択信
号４を出力する。ＶＣＩ抽出回路１０１では入力された
入力セル１からＶＣＩを抽出してＶＣＩ＝１のセルのみ
にＶＣＩ選択信号３を出力する。
ｅ５の入力セル１は図２のタイムチャートで示すように
入力される。最終セル抽出回路１０２では、入力セル１
からＶＣＩ＝１のＡＡＬ−Ｔｙｐｅ５の最終セルを検出
し、ＶＣＩ＝１の最終セルのみに対して最終セル選択信
号４を出力する。ＶＣＩ抽出回路１０１では入力された
入力セル１からＶＣＩを抽出してＶＣＩ＝１のセルのみ
にＶＣＩ選択信号３を出力する。
【００１４】輻輳セル生成回路１０３では最終セル選択
信号４のタイミングで輻輳セル５を生成する。輻輳セル
挿入制御回路１０５は、最終セル選択信号４のタイミン
グでバッファ閾値超過信号６が発生しているときには輻
輳セル挿入選択信号１０を出力してセレクタ１０４の入
力をＤ側に切り替え、セルバッファ書き込みセル２とし
て輻輳セル５を選択する。
信号４のタイミングで輻輳セル５を生成する。輻輳セル
挿入制御回路１０５は、最終セル選択信号４のタイミン
グでバッファ閾値超過信号６が発生しているときには輻
輳セル挿入選択信号１０を出力してセレクタ１０４の入
力をＤ側に切り替え、セルバッファ書き込みセル２とし
て輻輳セル５を選択する。
【００１５】バッファ閾値超過信号６はセルバッファの
バッファ占有量をセルバッファの書き込みアドレス７と
読み出しアドレス８から計算し、予め設定したバッファ
占有量の閾値を越えた場合に出力する。書き込みアドレ
ス生成回路１０７は、通常はＶＣＩ＝１のセルが入力さ
れる毎にインクリメントされるが、バッファ閾値超過信
号６が入力された時点で出力を停止する。また、先頭セ
ル（最終セルの次のセル）の書き込みアドレスを保持し
ておき、輻輳セル挿入選択信号１０が入力されたときに
書き込みアドレス７を保持しておいた先頭セルのアドレ
スに戻す。従って、輻輳セル５は、バッファ閾値超過信
号６が発生したときの先頭セルのアドレスに書き込まれ
る。
バッファ占有量をセルバッファの書き込みアドレス７と
読み出しアドレス８から計算し、予め設定したバッファ
占有量の閾値を越えた場合に出力する。書き込みアドレ
ス生成回路１０７は、通常はＶＣＩ＝１のセルが入力さ
れる毎にインクリメントされるが、バッファ閾値超過信
号６が入力された時点で出力を停止する。また、先頭セ
ル（最終セルの次のセル）の書き込みアドレスを保持し
ておき、輻輳セル挿入選択信号１０が入力されたときに
書き込みアドレス７を保持しておいた先頭セルのアドレ
スに戻す。従って、輻輳セル５は、バッファ閾値超過信
号６が発生したときの先頭セルのアドレスに書き込まれ
る。
【００１６】輻輳セル書き込み以降は、書き込みアドレ
スは再度ＶＣＩ＝１のセルが入力される毎にインクリメ
ントされる。このような動作により、バッファ閾値超過
信号６が発生したときに書き込まれていたパケット（先
頭セルから最終セル）を構成していたセルのアドレス
は、当該パケットの廃棄を示す輻輳セル５と次のパケッ
トを構成する入力セルによって上書きされることにな
る。
スは再度ＶＣＩ＝１のセルが入力される毎にインクリメ
ントされる。このような動作により、バッファ閾値超過
信号６が発生したときに書き込まれていたパケット（先
頭セルから最終セル）を構成していたセルのアドレス
は、当該パケットの廃棄を示す輻輳セル５と次のパケッ
トを構成する入力セルによって上書きされることにな
る。
【００１７】図２を用いて更に具体的に説明すると、入
力セル１にＶＣＩ＝１のＥＮＤセル（最終セル）に引き
続きＶＣＩ＝１のＶＣ１−１〜ＶＣ１−９とＥＮＤセル
から構成されるＡＡＬ−Ｔｙｐｅ５のパケットが入力さ
れてくる。最終セル選択信号４は、ＶＣＩ＝１の最終セ
ルが入力された時だけ“１”が出力される。また、ＶＣ
Ｉ選択信号３は、ＶＣＩ＝１の時だけ“１”が出力され
る。バッファ占有量は図２のように増加して行き、ＶＣ
１−７のセルが入力された時にバッファ閾値を超過し、
バッファ閾値超過信号が“１”となる。
力セル１にＶＣＩ＝１のＥＮＤセル（最終セル）に引き
続きＶＣＩ＝１のＶＣ１−１〜ＶＣ１−９とＥＮＤセル
から構成されるＡＡＬ−Ｔｙｐｅ５のパケットが入力さ
れてくる。最終セル選択信号４は、ＶＣＩ＝１の最終セ
ルが入力された時だけ“１”が出力される。また、ＶＣ
Ｉ選択信号３は、ＶＣＩ＝１の時だけ“１”が出力され
る。バッファ占有量は図２のように増加して行き、ＶＣ
１−７のセルが入力された時にバッファ閾値を超過し、
バッファ閾値超過信号が“１”となる。
【００１８】書き込みアドレス７は、最初のＶＣＩ＝１
の最終セルの時“１１”で先頭セルにあたるＶＣ１−１
のアドレスは“１２”とする。この時の先頭セルアドレ
ス“１２”を書き込みアドレス生成回路で保持する。引
き続きＶＣ１セルが入力される毎に書き込みアドレスは
インクリメントされるが、ＶＣ１−７のセルが入力され
た時点でバッファ閾値超過信号６が発生し、書き込みア
ドレスの生成を中止する。
の最終セルの時“１１”で先頭セルにあたるＶＣ１−１
のアドレスは“１２”とする。この時の先頭セルアドレ
ス“１２”を書き込みアドレス生成回路で保持する。引
き続きＶＣ１セルが入力される毎に書き込みアドレスは
インクリメントされるが、ＶＣ１−７のセルが入力され
た時点でバッファ閾値超過信号６が発生し、書き込みア
ドレスの生成を中止する。
【００１９】一方、輻輳セル挿入信号１０は、バッファ
閾値超過信号６が発生した後の最初の最終セル選択信号
４の発生タイミングで“１”となる。輻輳セル挿入信号
１０が“１”の時バッファ書き込みセル２として輻輳セ
ル５が選択され、バッファ１０６に書き込まれる。その
ときの書き込みアドレスは、書き込みアドレス生成回路
１０７に保持されている“１２”となる。その次に入力
されるＶＣＩ＝１のセルは書き込みアドレス“１３”か
ら順にインクリメントされて書き込まれる。
閾値超過信号６が発生した後の最初の最終セル選択信号
４の発生タイミングで“１”となる。輻輳セル挿入信号
１０が“１”の時バッファ書き込みセル２として輻輳セ
ル５が選択され、バッファ１０６に書き込まれる。その
ときの書き込みアドレスは、書き込みアドレス生成回路
１０７に保持されている“１２”となる。その次に入力
されるＶＣＩ＝１のセルは書き込みアドレス“１３”か
ら順にインクリメントされて書き込まれる。
【００２０】従って、前に書き込みアドレス７の“１
２”、“１３”……“１８”に書き込まれたセルのう
ち、アドレス“１２”は輻輳セルによって、またアドレ
ス“１３”〜“１８”は次に入力されたセルによって上
書きされるので、そのとき入力されたＶＣ１−１〜ＶＣ
１−９とＶＣ１最終セルは廃棄され、代わりに輻輳セル
５の１セルのみがセルバッファ１０６のアドレス“１
２”に書き込まれることになる。バッファの読み出しは
単純にシーケンシャルに書き込まれたセルが読み出され
るので、出力セル９としては、前記ＶＣ１−１〜ＶＣ１
−９とＶＣ１最終セルは出力されず、輻輳セル５のみが
出力される。
２”、“１３”……“１８”に書き込まれたセルのう
ち、アドレス“１２”は輻輳セルによって、またアドレ
ス“１３”〜“１８”は次に入力されたセルによって上
書きされるので、そのとき入力されたＶＣ１−１〜ＶＣ
１−９とＶＣ１最終セルは廃棄され、代わりに輻輳セル
５の１セルのみがセルバッファ１０６のアドレス“１
２”に書き込まれることになる。バッファの読み出しは
単純にシーケンシャルに書き込まれたセルが読み出され
るので、出力セル９としては、前記ＶＣ１−１〜ＶＣ１
−９とＶＣ１最終セルは出力されず、輻輳セル５のみが
出力される。
【００２１】輻輳セル５は、１セルのみでＡＡＬ−Ｔｙ
ｐｅ５のパケットを構成しており、パケットとしては完
全な形態を有している。従って、この１セルのみのＡＡ
Ｌ−Ｔｙｐｅ５のパケットのペイロード部分に輻輳した
ことを示すメッセージを載せることにより、受信側に輻
輳の発生による当該パケットの一括廃棄を知らせること
が可能になる。
ｐｅ５のパケットを構成しており、パケットとしては完
全な形態を有している。従って、この１セルのみのＡＡ
Ｌ−Ｔｙｐｅ５のパケットのペイロード部分に輻輳した
ことを示すメッセージを載せることにより、受信側に輻
輳の発生による当該パケットの一括廃棄を知らせること
が可能になる。
【００２２】
【発明の効果】本発明は、ＡＡＬ−Ｔｙｐｅ５のＡＴＭ
セルをパケット単位で廃棄する場合に、パケットを構成
する全てのセルを廃棄せずに、１セルのみで構成される
ＡＡＬ−Ｔｙｐｅ５の輻輳セルを転送しているので、１
セルのみの情報追加によって、受信側においてネットワ
ークの輻輳によるパケットの廃棄が発生したことを知る
ことが可能となる。また、ＰＰＤ方式の場合に発生する
正常パケットに波及する不具合を避けることができ、効
率的なネットワークの運用を図ることができる。
セルをパケット単位で廃棄する場合に、パケットを構成
する全てのセルを廃棄せずに、１セルのみで構成される
ＡＡＬ−Ｔｙｐｅ５の輻輳セルを転送しているので、１
セルのみの情報追加によって、受信側においてネットワ
ークの輻輳によるパケットの廃棄が発生したことを知る
ことが可能となる。また、ＰＰＤ方式の場合に発生する
正常パケットに波及する不具合を避けることができ、効
率的なネットワークの運用を図ることができる。
【００２３】
【図１】本発明の実施の形態を示すブロック図である。
【図２】本発明の動作を示すタイムチャートである。
１ 入力セル ２ セルバッファ書き込みセル ３ ＶＣＩ選択信号 ４ 最終セル選択信号 ５ 輻輳セル ６ バッファ閾値超過信号 ７ 書き込みアドレス ８ 読み出しアドレス ９ セルバッファ出力 １０ 輻輳セル挿入選択信号 １０１ ＶＣＩ抽出回路 １０２ 最終セル検出回路 １０３ 輻輳セル生成回路 １０４ セレクタ １０５ 輻輳セル挿入制御回路 １０６ セルバッファ １０７ 書き込みアドレス生成回路 １０８ 読み出しアドレス生成回路
Claims (3)
- 【請求項１】 ＡＴＭネットワークを構成するＡＴＭス
イッチにおける、前記ＡＴＭスイッチの輻輳時にＡＡＬ
−Ｔｙｐｅ５のパケットを構成する最終セル１セル以外
の全てのセルを廃棄し、前記最終セル１セルのみを転送
するＡＴＭネットワークの輻輳制御方式において、 輻輳パケットの最終セル１セルを、１セルからなるＡＡ
Ｌ−Ｔｙｐｅ５のパケットとして再構築して転送する こ
とを特徴とするＡＴＭネットワークの輻輳制御方式。 - 【請求項２】 前記最終セル１セルに、輻輳発生により
ＡＡＬ−Ｔｙｐｅ５のパケットが廃棄されたことを示す
情報を付加することを特徴とする請求項１又は２記載の
ＡＴＭネットワークの輻輳制御方式。 - 【請求項３】 ＡＡＬ−Ｔｙｐｅ５のパケットを構成し
て書き込むためのセルバッファを備え、前記ＡＴＭスイ
ッチの輻輳時には、前記セルバッファにおける前記廃棄
されるパケットの先頭セルが書き込まれたアドレスに前
記最終セル１セルを上書きすることを特徴とする請求項
１又は２記載のＡＴＭネットワークの輻輳制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14846797A JP2962279B2 (ja) | 1997-05-23 | 1997-05-23 | Ａｔｍネットワークの輻輳制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14846797A JP2962279B2 (ja) | 1997-05-23 | 1997-05-23 | Ａｔｍネットワークの輻輳制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10327167A JPH10327167A (ja) | 1998-12-08 |
| JP2962279B2 true JP2962279B2 (ja) | 1999-10-12 |
Family
ID=15453407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14846797A Expired - Fee Related JP2962279B2 (ja) | 1997-05-23 | 1997-05-23 | Ａｔｍネットワークの輻輳制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2962279B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000054461A1 (fr) * | 1999-03-05 | 2000-09-14 | Fujitsu Limited | Polisseuse et procede de polissage |
-
1997
- 1997-05-23 JP JP14846797A patent/JP2962279B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 信学技報ＳＳＥ９６−８８（１９９６−０９） |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10327167A (ja) | 1998-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5303302A (en) | Network packet receiver with buffer logic for reassembling interleaved data packets | |
| JP2848784B2 (ja) | パケット交換方式 | |
| JPH021665A (ja) | 輻輳制御装置 | |
| US6711167B1 (en) | ATM communication apparatus controlling method, ATM communication apparatus and recording medium therefor | |
| JPH08204712A (ja) | データ長補正システム | |
| JP2836606B2 (ja) | Ａｔｍセル転送装置 | |
| CA2048708A1 (en) | Method and circuit arrangement for the acceptance and forwarding of message cells transmitted according to an assynchronous transfer mode by an asynchronous transfer mode switching equipment | |
| US6104715A (en) | Merging of data cells in an ATM network | |
| JP2962279B2 (ja) | Ａｔｍネットワークの輻輳制御方式 | |
| JP2964968B2 (ja) | シェーピング処理装置およびシェーピング処理方法 | |
| JP2947229B2 (ja) | Ａｔｍネットワークの輻輳制御システム | |
| US6643265B1 (en) | Apparatus for and method of releasing stuck virtual circuits in an asynchronous transfer mode network | |
| US6418119B1 (en) | Data transmission apparatus and method thereof | |
| JP2869080B2 (ja) | バッファ制御装置 | |
| JP3637879B2 (ja) | Ａｔｍ通信方式におけるパケット廃棄方法及びａｔｍスイッチ装置 | |
| JP2930009B2 (ja) | ファースト予約プロトコル型ａｔｍ交換方法及びそのａｔｍ交換機、ａｔｍ加入者装置 | |
| JP3152296B2 (ja) | 選択的ａｔｍセル廃棄方法及び装置 | |
| JP2828139B2 (ja) | Ａｔｍ通信装置およびセル廃棄方法 | |
| JP3656295B2 (ja) | Ａｔｍセル廃棄率低減方式 | |
| Chao et al. | Design of virtual channel queue in an ATM broadband terminal adaptor | |
| JP3568681B2 (ja) | セル交換システム及びセルデータ保証方式 | |
| JP2899609B2 (ja) | セル送出装置 | |
| JP2768762B2 (ja) | 交換機 | |
| JP4113932B2 (ja) | 統計多重装置 | |
| KR100478812B1 (ko) | 에이티엠 스위치 패브릭에서의 패킷 처리 제어 구조 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |