JP2947229B2 - Atmネットワークの輻輳制御システム - Google Patents

Atmネットワークの輻輳制御システム

Info

Publication number
JP2947229B2
JP2947229B2 JP17625897A JP17625897A JP2947229B2 JP 2947229 B2 JP2947229 B2 JP 2947229B2 JP 17625897 A JP17625897 A JP 17625897A JP 17625897 A JP17625897 A JP 17625897A JP 2947229 B2 JP2947229 B2 JP 2947229B2
Authority
JP
Japan
Prior art keywords
cell
packet
congestion
vci
epd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17625897A
Other languages
English (en)
Other versions
JPH1127279A (ja
Inventor
透 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP17625897A priority Critical patent/JP2947229B2/ja
Publication of JPH1127279A publication Critical patent/JPH1127279A/ja
Application granted granted Critical
Publication of JP2947229B2 publication Critical patent/JP2947229B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は輻輳制御システムに
関し、特にATM(Asynchronous Transfer Mode:非同
期通信モード)ネットワークを構成するATMスイッチ
における輻輳制御システムに関するものである。
【0002】
【従来の技術】従来、ATMネットワークでの輻輳制御
方式としてAAL(ATM Adaptation Layer)タイプ5の
パケット単位での廃棄方式の例としては、ATMスイッ
チの輻輳時にAALタイプ5のパケットを構成するAT
Mセルを全て廃棄するEPD(Early Packet Discard)
方式や、輻輳検出時点までの途中のセルまでは転送し、
輻輳検出時点以降のセルのみ廃棄するPPD(Partial
Packet Discard)方式等が提案され、実施されている。
【0003】
【発明が解決しようとする課題】従来のEPD方式の場
合、AALタイプ5の構成セルを全て廃棄してしまう。
AALタイプ5は、プロトコルを非常に軽くするため
に、自らには、シーケンシャル番号等の他のパケットと
の関係を表す情報を持っていないため、パケット全体の
廃棄はAALのレイヤのみでは全く判断できない。この
ため、受信側では受信できたAALタイプ5の他のパケ
ットを元にアプリケーションレイヤ等の上位レイヤにお
ける解析結果によって、パケットが廃棄されたらしいと
いうことを推測するしかない。
【0004】この場合、上位レイヤでは、廃棄されたパ
ケットの再送を要求することになる。パケットは輻輳の
ため廃棄されたにも関わらず、またすぐに再送を要求さ
れ送信側でむやみに再送を行えば、再送による更なる輻
輳に繋がる可能性も出てくるといった問題がある。
【0005】また、PPD方式の場合もEPD方式と同
様なことが起こる上に、PPD方式ではパケットの後半
が廃棄されるため必ず最終セルが廃棄されてしまうこと
になる。AALタイプ5のパケットは最終セルがトレイ
ラとなっており、パケットの誤りの検出や構成するセル
の数の監視等は全てトレイラである最終セルが受信でき
ないと何もできなくなってしまう。
【0006】また、最終セルが抜ければ、次のパケット
とそのパケットの区切りを失うことになり、次のパケッ
トとそのパケットが一つのパケットと見なされてしま
い、次のパケットがたとえ完全な形で受信されたとして
も、CRCによるエラーチェック,構成セル数のチェッ
クで誤りが検出されてしまうことになる。
【0007】すなわち、後半が廃棄されたパケットと共
に引き続く完全なパケットも異常と見なされ廃棄される
ことになってしまい、一度に2パケットを失うことにな
ってしまう。上位のレイヤでの再送要求は当然2パケッ
ト要求されることになり、再送による更なる輻輳もより
起こりやすくなるといった問題がある。
【0008】本発明の目的は、送信端末側でネットワー
クの輻輳に起因するパケット廃棄が発生したことを明確
に知り得るようにして、輻輳を更に悪化させることにな
る再送要求に対して無駄な再送を抑止して、送信端末側
の判断で輻輳の回復を見計らって再送することが可能と
なり、効率的なネットワークの運用を担保可能なATM
ネットワークの輻輳制御システムを提供することであ
る。
【0009】
【課題を解決するための手段】本発明よれば、ATM
ネットワークを構成するATMスイッチにおける輻輳
検出する輻輳検出手段と、輻輳検出に応答してAALタ
イプ5パケットを構成する全てのセルを廃棄制御するセ
ル廃棄制御手段と、このセル廃棄を通知するためのパケ
ットを生成して送信するセル廃棄通知手段とを含む輻輳
制御システムであって、前記輻輳検出手段は、前記AT
Mスイッチにおける入力セルを一時格納するセルバッフ
ァの蓄積セル数が閾値を越えた時に輻輳を検出するよう
構成されており、前記セル廃棄制御手段は、前記AAL
タイプ5パケットを構成するセルの先頭セルが前記セル
バッファに書込まれる書込みアドレスを記憶する書込み
アドレス記憶手段を有し、前記輻輳の検出に応答して前
記セルバッファへの書込みを中止し、前記輻輳の解除に
応答して前記アドレス記憶手段に記憶された書込みアド
レスから入力セルを格納するようにしたことを特徴とす
る輻輳制御システムが得られる。
【0010】本発明の作用を述べる。ATMスイッチに
おいて、送信部では、ATMスイッチの輻輳時にAAL
タイプ5のパケットを構成する全てのセルを廃棄するよ
うにし、受信部では、送信側の端末に対して輻輳発生に
よりAALタイプ5のパッケットを構成する全てのセル
を廃棄したことを通知するパケットを生成して送信す
る。これにより、送信端末側では、輻輳の回復を見計ら
ったパケットの再送が可能となり、効率的ネットワーク
の運用が可能となる。
【0011】
【発明の実施の形態】以下に本発明の実施例を図面を参
照しつつ説明する。
【0012】図1は本発明の実施例のシステムブロック
図である。図1を参照すると、入力端子Aから入力され
た入力セル1は、EDPセルバッファ101と、最終セ
ル検出回路102と、VCI/VPI抽出回路103
と、EPDパケットデータ抽出回路104とに夫々入力
される。最終セル検出回路102からは最終セル選択信
号3が出力され、書込みアドレス生成回路108に入力
される。
【0013】VCI/VPI抽出回路103からはVC
I/VPI番号4が出力され、書込みアドレス生成回路
108と読出しアドレス生成回路109とVCI/VP
Iテーブル106とに夫々入力される。
【0014】EPDパケットデータ抽出回路104から
は、EPDパケット廃棄パケットデータ9が出力され、
EPD実行パケット組立回路105に入力される。EP
D実行パケット組立回路105からはEPD実行パケッ
ト11が出力され、EPD実行セル挿入回路111に入
力される。
【0015】EPDセルバッファ101からは、送信セ
ル2とバッファ占有量5とが出力され、送信セル2は出
力端子Cから出力され、バッファ占有量5は輻輳閾値監
視回路107に入力される。
【0016】輻輳閾値監視回路107からはEPD制御
信号6が出力され、書込みアドレス生成回路108とE
PDパケットデータ抽出回路104とに入力される。
【0017】書込みアドレス生成回路108からは書込
みアドレス7が出力され、EPDセルバッファ101に
入力される。読出しアドレス生成回路109からは読出
しアドレス8が出力され、EPDセルバッファ101に
入力される。VPI/VCIテーブル106からは送信
元VPI/VCI番号10が出力され、EPD実行パケ
ット組立回路105に入力される。
【0018】一方、入力端子Dからは受信部入力セル1
2が入力され、EPD実行パケット挿入回路111と空
きセル検出回路110とに入力される。空きセル検出回
路110からは空きセル検出信号13が出力され、EP
D実行パケット挿入回路111に入力される。EPD実
行パケット挿入回路111からは、受信セル14が出力
され、出力端子Bから出力される。
【0019】次に、本発明の実施例の動作を説明する。
図2は本発明の実施例の動作を示すタイムチャートであ
る。本実施例では、説明の簡略化のため、VPI=1,
VCI=1のセルのみに着目して説明する。
【0020】入力端子Aから入力されたAALタイプ5
の入力セル1は図2のタイムチャートで示す様に入力さ
れる。最終セル抽出回路102では、入力セル1からV
PI=1,VCI=1のAALタイプ5の最終セルを検
出し、VPI=1,VCI=1の最終セルのみに対して
最終セル選択信号3を出力する。
【0021】VPI/VCI抽出回路103では、入力
された入力セル1からVPI/VCIを抽出してVPI
/VCI番号4を出力する。バッファ占有量5はEPD
セルバッファ101の書込みアドレス7と読出しアドレ
ス8から計算される。
【0022】輻輳閾値監視回路107は、入力されたバ
ッファ占有量5を予め設定した輻輳バッファ閾値と比較
してバッファ占有量5が輻輳バッファ閾値を越えた場合
にEPD制御信号6を出力する。書込みアドレス生成回
路108は、通常はVPI=1,VCI=1のセルが入
力される毎にインクリメントされるが、EPD制御信号
6が入力された時点で出力を停止する。
【0023】また、先頭セル(最終セルの次のセル)の
書込みアドレスを保持しておき、EPD制御信号6が解
除された時に書込みアドレス7を保持しておいた先頭セ
ルのアドレスに戻す。EPD制御信号6が解除された後
は、また書込みアドレス7はVPI=1,VCI=1の
セルが入力される毎にインクリメントされる。
【0024】この様な動作により、EPD制御信号6が
発生した時に書込まれていたパケット(先頭セルから最
終セル)を構成していたセルのアドレスに、次に入力さ
れるセルが上書きされることになり、全てのセルが廃棄
されたことになる。
【0025】具体的には、図2に示すように、入力セル
1にVPI=1,VCI=1のENDセル(最終セル)
に引き続きVPI=1,VCI=1の1から7とEND
セルから構成されるAALタイプ5のパケットが入力さ
れてくる。
【0026】最終セル選択信号3は、VPI=1,VC
I=1の最終セルの時だけ“1”が出力される。VPI
/VCI番号4はVPI=1,VCI=1の値が出力さ
れる。バッファ占有量5は図2のように増減しVPI=
1,VCI=1−6のセルの時に輻輳バッファ閾値を超
過し、EPD制御信号6が“1”になる。
【0027】書込みアドレス7は最初のVPI=1,V
CI=1の最終セルの時“11”で先頭セルに当たる次
のVPI=1,VCI=1−1のセルの時は“12”と
なっており、この時にVPI=1,VCI=1の先頭セ
ルのアドレス“12”を書込みアドレス生成回路109
で保持する。引き続き、書込みアドレス7はVPI=
1,VCI=1−2のセルの時“13”とインクリメン
トされるが、VPI=1,VCI=1−6のセルの時に
EPD制御信号6が発生し、書込みアドレスの生成を中
止する。
【0028】EDPセルバッファ101への書込みが停
止されバッファ占有量5が減少しバッファ占有量5が輻
輳バッファ閾値を下回るとEPD制御信号6が解除され
“0”になる。EPD制御信号6が解除された後に入力
されるVPI=1,VCI=1のセルはまた、書込みア
ドレスが通常通りインクリメントされ“12”から順に
書込まれる。
【0029】従って、前に書込みアドレス7の“1
2”,“13”……“16”に書込まれたセルの次にく
るセルが上書きされることになり、それらの上書きされ
たVPI=1,VCI=1−1,VPI=1,VCI=
1−2,VPI=1,VCI=1−3,……,VPI=
1,VCI=1−5のセルとEPDセルバッファ101
に書込まれなかったVPI=1,VCI=1−6,VP
I=1,VCI=1−7,VPI=1,VCI=1の最
終セルは廃棄され、代わりに次にくるAALタイプ5の
パケットのセルがバッファ106に書込まれることにな
る。
【0030】バッファの読出しは単純にシーケンシャル
に書込まれたセルが読出されるので、出力セル9にはV
PI=1,VCI=1−1,VPI=1,VCI=1−
2,VPI=1,VCI=1−3,……,VPI=1,
VCI=1−7のセルとVPI=1,VCI=1の最終
セルは出力されない。
【0031】EPD廃棄パケットデータ抽出回路104
はEPD制御信号6が発生したAALタイプ5のパケッ
トを記憶する。そして、例えば、送信元MACアドレ
ス、送信先MACアドレス等の情報を抽出し、EPD廃
棄パケットデータ9として、EPD実行パケット組立回
路105に渡す。
【0032】VPI/VCIテーブル106はVPI/
VCI番号から送信元VPI/VCI番号を検索できる
テーブルを持ち、入力されたVPI/VCI番号4か
ら、そのセルの送信元のVPI/VCI番号を送信元V
PI/VCI番号10として出力する。
【0033】EPD実行パケット組立回路105は入力
されたEPD廃棄パケットデータ9と送信元VPI/V
CI番号10から、EPDが実行されたことを明確に示
す、送信元MACアドレス、送信先MACアドレス等の
情報を含んだ、VPI/VCIが送信元VPI/VCI
番号10のAALタイプ5のパケットをEPD実行パケ
ット11として組立てる。
【0034】このAALタイプ5のEPD実行パケット
11のペイロード部分に輻輳したことを示すメッセージ
を載せることにより、送信元の送信端末に輻輳の発生に
よるパケットの一括廃棄を知らせることが可能である。
【0035】空きセル検出回路110は受信部入力セル
12から空きセルのタイミングを検出して空きセル検出
信号13を出力する。EPD実行パケット挿入回路11
1は空きセル検出信号13のタイミングでEPD実行パ
ケット11を受信部入力セル12に挿入し、受信セル1
4として出力する。
【0036】以上に示す動作により、送信部では、EP
Dセルバッファの輻輳発生時にAALタイプ5のパケッ
トを構成する全てのセルの一括廃棄が行われ、受信部で
は、送信部でEPDセルバッファの輻輳発生によるAA
Lタイプ5のパケットを構成する全てのセルの一括廃棄
が行われたことを示すEPD実行パケットが生成され、
送信元の全ての端末に対して発信されることで、送信元
にEPDセルバッファの輻輳発生によるAALタイプ5
のパケットを構成する全てのセルの一括廃棄が行われた
ことを通知することができる。
【0037】本実施例では、説明の簡略化のために、V
PI=1,VCI=1のセルのみに注目して説明を行っ
たが、他の値においても同様に実現可能であり、複数の
VPI/VCIであっても特に動作、効果に違いはな
い。
【0038】また、EPD廃棄パケットデータ9として
送信元MACアドレス、送信先MACアドレスを例示し
ているが、これ等に限定するものではない。
【0039】尚、図3はセルバッファ101からの読出
し時のタイムチャートの一例を示しており、読出しアド
レス8と出力セル2とのみを示している。
【0040】
【発明の効果】本発明によれば、ATMネットワークを
構成するATMスイッチにおいて、送信部では、ATM
スイッチの輻輳時にパケットを構成する全てのセルを廃
棄する手段と、受信部から送信端末に対して輻輳発生に
よりパケットを構成する全てのセルを廃棄したことを通
知するパケットを送信する手段とを有し、ATMセルを
パケット単位で廃棄する場合に、送信端末に対して輻輳
発生によりパケットを構成する全てのセルを廃棄したこ
とを通知するパケットを送信することにより、送信端末
側でネットワークの輻輳によるパケット廃棄が発生した
ことを明確に知ることが可能となり、輻輳を更に悪化さ
せる様な再送要求に対して無駄な再送を抑止し、送信端
末側の判断で輻輳の回復を見計らって再送することが可
能となり、効率的なネットワークの運用が図られるとい
う効果がある。
【図面の簡単な説明】
【図1】本発明の実施例のブロック図である。
【図2】本発明の実施例の動作を示すタイミング図であ
る。
【図3】本発明の実施例のセルバッファの読出し動作を
示すタイミング図である。
【符号の説明】
101 セルバッファ 102 最終セル検出回路 103 VPI/VCI抽出回路 104 EPDパケットデータ抽出回路 105 EPD時実行パケット組立回路 106 VPI/VCIテーブル 107 輻輳閾値監視回路 108 書込みアドレス生成回路 109 読出しアドレス生成回路 110 空セル検出回路 111 EPD実行セル挿入回路

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 ATMネットワークを構成するATMス
    イッチにおける輻輳を検出する輻輳検出手段と、輻輳検
    出に応答してAALタイプ5パケットを構成する全ての
    セルを廃棄制御するセル廃棄制御手段と、このセル廃棄
    を通知するためのパケットを生成して送信するセル廃棄
    通知手段とを含む輻輳制御システムであって、 前記輻輳検出手段は、前記ATMスイッチにおける入力
    セルを一時格納するセルバッファの蓄積セル数が閾値を
    越えた時に輻輳を検出するよう構成されており、 前記セル廃棄制御手段は、前記AALタイプ5パケット
    を構成するセルの先頭セルが前記セルバッファに書込ま
    れる書込みアドレスを記憶する書込みアドレス記憶手段
    を有し、前記輻輳の検出に応答して前記セルバッファへ
    の書込みを中止し、前記輻輳の解除に応答して前記アド
    レス記憶手段に記憶された書込みアドレスから入力セル
    を格納するようにした ことを特徴とする輻輳制御システ
    ム。
  2. 【請求項2】 前記セル廃棄通知手段は、ATMスイッ
    チでの受信セルの空セルを検出してこの空きセルに前記
    セル廃棄を通知する情報を載せるようにしたことを特徴
    とする請求項1記載の輻輳制御システム。
JP17625897A 1997-07-02 1997-07-02 Atmネットワークの輻輳制御システム Expired - Lifetime JP2947229B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17625897A JP2947229B2 (ja) 1997-07-02 1997-07-02 Atmネットワークの輻輳制御システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17625897A JP2947229B2 (ja) 1997-07-02 1997-07-02 Atmネットワークの輻輳制御システム

Publications (2)

Publication Number Publication Date
JPH1127279A JPH1127279A (ja) 1999-01-29
JP2947229B2 true JP2947229B2 (ja) 1999-09-13

Family

ID=16010430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17625897A Expired - Lifetime JP2947229B2 (ja) 1997-07-02 1997-07-02 Atmネットワークの輻輳制御システム

Country Status (1)

Country Link
JP (1) JP2947229B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674718B1 (en) 2000-04-11 2004-01-06 International Business Machines Corporation Unified method and system for scheduling and discarding packets in computer networks
US6697332B1 (en) * 2000-07-13 2004-02-24 Pmc-Sierra, Inc. Forward performance monitoring cell generation in ATM OAM processing

Also Published As

Publication number Publication date
JPH1127279A (ja) 1999-01-29

Similar Documents

Publication Publication Date Title
US5303302A (en) Network packet receiver with buffer logic for reassembling interleaved data packets
US6389016B1 (en) Data communication system and method for transporting data
JP3682082B2 (ja) パケットスイッチングネットワークにおけるパケット処理のための装置および方法ならびにフレームリレーネットワークのためのフレーム処理システム
US7876769B2 (en) Self-cleaning mechanism for error recovery
JP2848784B2 (ja) パケット交換方式
JP3630460B2 (ja) データ長補正システム
JP2002111716A (ja) パケットスイッチ及びそれに用いるマルチキャスト制御方式
US6230297B1 (en) Cell based data transmission method
JP2836606B2 (ja) Atmセル転送装置
JP2947229B2 (ja) Atmネットワークの輻輳制御システム
JP3950865B2 (ja) Atm通信システム
JP2962279B2 (ja) Atmネットワークの輻輳制御方式
US7042881B1 (en) Asynchronous transfer mode system and method to verify a connection
US6728921B1 (en) Cell based data transmission method
JP2847611B2 (ja) セル消失防止制御方式
JP3152296B2 (ja) 選択的atmセル廃棄方法及び装置
JP2930009B2 (ja) ファースト予約プロトコル型atm交換方法及びそのatm交換機、atm加入者装置
JP2828139B2 (ja) Atm通信装置およびセル廃棄方法
JP2803648B2 (ja) Atmデータ伝送装置間における再送処理方式
JP2845726B2 (ja) 非同期伝送モードの通信網における定ビットレート情報伝送の回線接続通知処理方法と装置
JP3637879B2 (ja) Atm通信方式におけるパケット廃棄方法及びatmスイッチ装置
JP3568681B2 (ja) セル交換システム及びセルデータ保証方式
JPH07250082A (ja) Aalタイプ1処理装置
JPH04339442A (ja) セル誤り制御方法
JP3556522B2 (ja) Atm通信網

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070702

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080702

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090702

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 11