JP3630460B2 - データ長補正システム - Google Patents
データ長補正システム Download PDFInfo
- Publication number
- JP3630460B2 JP3630460B2 JP789895A JP789895A JP3630460B2 JP 3630460 B2 JP3630460 B2 JP 3630460B2 JP 789895 A JP789895 A JP 789895A JP 789895 A JP789895 A JP 789895A JP 3630460 B2 JP3630460 B2 JP 3630460B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- packet
- data
- correction
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、複数のセルによって構成されるデータにおける、かかるセルが欠落する場合のデータ長を補正するシステムに関する。特に、パケット毎に複数のセルを有して構成されるＡＴＭデータのＡＴＭセルが欠落する場合の問題を解決するためのデータ長補正システムに関する。
【０００２】
【従来の技術】
広帯域ＩＳＤＮ（Ｂ−ＩＳＤＮ）の転送モードとしてＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：非同期転送モード））が使用される。ここで転送モードとは、広帯域から狭帯域に至るまでの、画像、音声あるいはデータ等の情報信号を多重化・伝送・交換する方法である。
【０００３】
更にＡＴＭでは、全てのディジタル情報はセルと呼ぶ、固定長のブロックに分割される。即ち、図１２に示すように、ディジタルのユーザ情報がセル化されて伝送される。
【０００４】
即ち、図１２において、１２０はディジタルのユーザ情報、１２１はヘッダ、１２２は固定長で区切られた情報部、１２３はセルである。図から理解できるように、バースト状に発生するユーザ情報１２０を固定長の情報部１２２に区切り、これにヘッダ１２１を付けたものをセル１２３として構成している。
【０００５】
更に、一のセルの長さは、情報部１２２を４８バイト、ヘッダ１２１を５バイト計５３バイトで構成する。５バイトのヘッダ１２１には宛て先情報等が含まれ、ネットワーク内はセル１２３を単位として転送される。
【０００６】
図１３は、かかるＡＴＭセル１２３の、ＡＴＭ網から受信側端末への一般的な流れを説明する図である。図１３において、１３０はＡＴＭ網、１３１がＡＴＭ受信側端末である。ＡＴＭ受信側端末１３１において、インタフェース回路１３２、ＣＲＣ演算部１３３、ＶＰＩ／ＶＣＩ処理部１３４、データ長処理部１３５及び端末個別の処理部１３６が備えられる。
【０００７】
ここで、インタフェース回路１３２は、ＡＴＭ網１３０からのＡＴＭの受信セルを受信側端末１３１に受入れるためのインタフェース機能を有する。ＣＲＣ演算部１３３は、誤り訂正符号を演算し、符号誤り訂正を行う。
【０００８】
更に、ＶＰＩ／ＶＣＩ処理部１３４は、バーチャル・パス（仮想パス）識別子ＶＰＩ及びバーチャル・チャネル（仮想回線）識別子ＶＣＩに基づき、情報の送信先を識別する。
【０００９】
データ長処理部１３５は、後で説明するようにＡＴＭセルが伝送途中に欠落した場合、これを検出してダミーデータを挿入してデータ長を補正する回路である。個別処理回路１３６は、データ長を補正されたＡＴＭセルを入力して端末個別の処理を行う。
【００１０】
図１４は、上記図１３に示す受信側端末１３１のデータ長処理部１３５における欠落セルの補正を説明する図である。即ち、図１４において、（１）は、送信状態のＡＴＭセル列であり、バースト的にＡＴＭセルが現れている。各ＡＴＭセルは、上記図１２において説明したように、ヘッダ１２１と情報部１２２で構成される。
【００１１】
ＳＮ＝１〜７は、セルのシーケンス番号である。このシーケンス番号ＳＮは、情報部１２２の中に用意されるフィールドに載せられる。このシーケンス番号ＳＮにより、送信されるＡＴＭセルの順序が識別される。図１４の（１）においては、ＳＮ＝４、５の２個のＡＴＭセルが欠落している状態を示している。
【００１２】
いま、このＡＴＭセルが欠落している状態で受信側端末１３１において、そのまま復号すると、欠落したＡＴＭセルに載っていたデータの分だけデータは、短くなってしまう。もしこのデータが画像データのような同期信号を含むものであれば、セルの欠落により、受信側端末１３１で復元した時に同期外れが生じる。
【００１３】
したがって、かかる不都合を防ぐために上記のように情報部１２２にシーケンス番号ＳＮフィールドを設け、このフィールドに連続するシーケンス番号ＳＮを載せている。受信側端末１３１では、この受信したＡＴＭセルのシーケンス番号ＳＮが連続しない場合は、欠落したセルの数を知ることができる。
【００１４】
したがって、受信側端末１３１のデータ長処理部１３５において、欠落したセルのデータと同じ長さのダミーデータ（例えば、オール“０”）を欠落した場所に挿入して、図１４の（２）のように元のデータ長を復元する。同期信号を含む情報部１２２の欠落に対しも同期外れを防止することが出来る。
【００１５】
かかるダミーデータの挿入に対し、実際的にはセルの欠落を検知し、ダミーデータを挿入する間、同時に、後ろに続く幾つかのデータセルを受信するために、これを一時保存するためにバッファが必要となる。したがって、本件発明者は、先にかかるバッファの容量を小さくする技術を提案している（特開平４−３６２８２５号公報）。
【００１６】
かかる先の提案においては、図１５に示すように、受信されたセルを蓄積しておくための受信バッファ（Ａ）と、セルの欠落を検出してセル欠落数を書き込むセル欠落数書込バッファ（Ｂ）を備える。更に、セルを受信する度に、受信セルを受信バッファを書き込むとともに、一つ前に受信したセルとの間に欠落したセル数をセル欠落数書込バッファに書き込むようにしている。
【００１７】
そして、受信バッファからセル読みだしに際して、セル欠落数書込バッファに書き込まれたセル欠落数に基づきダミーデータを挿入するようにしている（Ｃ）。
【００１８】
【発明が解決しようとする課題】
一方、データをパケット単位に構成し、これをＡＴＭ網で送信しようとする場合がある。かかる場合、特にパケットの境界即ち、２つのパケットにまたがって、欠落すると、先に説明した従来技術及び本発明者が先に提案した技術によっても、元のパケットの長さに対する情報を有していないので、正しいパケット長を復元することが出来なくなる。
【００１９】
したがって、本発明の目的は、パケット形態のデータをＡＴＭセル化した場合等において、セルの欠落に対し、元のパケット長を再現することを可能とするデータ長補正システムを提供することにある。
【００２０】
【課題を解決するための手段及び作用】
本発明にしたがうデータ長補正システムは、データを複数の固定長セルに分解し、各セルには、シーケンス番号を付加してデータの送受信を行うシステムにおいて、セルのシーケンス番号からセルの欠落数を検出する手段と、セルの欠落の状態からセル落ちのモードを判断し、該セル落ちのモードから対応するセルの補正数及び、補正位置を含む補正情報を出力する補正制御手段と、前記補正情報に基づき、セル欠落部にダミーデータを挿入してセル欠落前のデータ長を復元するパケット組立部を有して構成される。
【００２１】
更に、具体的態様として、前記補正制御手段において判断されるセル落ちのモードは、パケットの先頭のセルか、パケット中のセルか、パケットの最後までのセルか、或いは２つのパケットにまたがるセルかのセル欠落状態を有する。
【００２２】
更に具体的には、受信データを一時記憶するデータバッファメモリと、補正情報を一時記憶する制御バッファメモリと、受信されたＡＴＭデータと、補正制御手段からの補正情報をそれぞれ該データメモリ及び制御メモリに書き込む、書込制御手段を有し、前記データバッファメモリのデータに、前記制御バッファメモリに記憶された補正情報に基づき、前記ダミーデータを挿入する。
【００２３】
また別の態様として、前記データバッファメモリ及び制御バッファメモリは、ＦＩＦＯ（ファーストイン・ファーストアウト）メモリで構成される。
【００２４】
更に、具体的には、前記制御バッファメモリに記憶される補正情報は、パケットの開始（ＢＯＰ）、パケットの終了（ＥＯＰ）及びダミーデータ長である。
【００２５】
本発明は、上記手段のように、受信側端末において、受信セルからパケットデータである受信データを取り出し、ＦＩＦＯ等のデータバッファメモリに書き込む。
【００２６】
この時、パケット毎のバッファメモリに書き込んだバイト数を計数する。パケットのセルを受信すると、その先頭のセルをＣＳヘッダ中のＢＡｓｉｚｅ（バーストサイズ）を取り出し、その値を保持する。
【００２７】
シーケンス番号を監視し、セル落ちが検出された時に、前記バイト数の計数とＢＡｓｉｚｅ（バーストサイズ）を比較して、受信中のパケットの未受信セル数を認識することが出来る。欠落セル数が、この残りのセルよりも多い場合は、それが次のパケットのセルであると知ることが出来る。
【００２８】
これにより、このパケットの最後に付加されるダミーのデータ長と、次のパケットの先頭に付加するダミーデータ長が計算でき、それぞれ元のパケット長を復元することが出来る。
【００２９】
【実施例】
以下本発明の実施例を図にしたがい説明する。尚、本発明について、同一または類似のものには、同一の参照数字及び記号を付して説明する。
【００３０】
図１は、先に図１３において説明したＡＴＭ受信側端末１３１のデータ長処理部１３５に対応して実施される、本発明のデータ長処理部の構成例ブロック図である。
【００３１】
一方、図２は、本発明の特徴として 送信側でパケットの形態のデータをセル化する時に使用される、タイプ４ ＡＡＬ ＣＳ（ＡＴＭ Ａｄａｐｔｉｖｅ Ｌａｙｅｒ Ｃｏｎｖｅｒｇｅｎｃｅ Ｓｕｂｌａｙｅｒ）のフォーマットとタイプ４ ＡＡＬ ＳＡＲ（ＡＴＭ Ａｄａｐｔｉｖｅ Ｌａｙｅｒ Ｓｅｇｍｅｎｔ Ａｎｄ Ｒｅａｓｓｅｍｂｌｙ）サブレイヤのフォーマットを示す図である。
【００３２】
図２において、（１）は、（ＡＡＬ ＣＳ）フォーマットであり、ＲＥＳ２０は、予備用の領域で１バイトで全“０”にセットされる。ＢＥｔａｇ２１は、開始、終了タグであり、１バイトを有し、この領域は、使用されずに全“０”に セットされる。
【００３３】
更に、ＢＡｓｉｚｅ，Ｌｅｎｇｔｈ２２は、２バイトで構成されバーストの長さを示す、Ｉｎｆｏｒｍａｔｉｏｎ Ｆｉｅｌｄ２３は、バイト長の値がセットされる情報領域である。このＩｎｆｏｒｍａｔｉｏｎ Ｆｉｅｌｄ２３は、１１５７バイトを越えない大きさを有し、パケットデータが収容される。
【００３４】
上記（１）のＲＥＳ２０、ＢＥｔａｇ２１及びＢＡｓｉｚｅ，Ｌｅｎｇｔｈ２２により、ＣＳ（Ｃｏｎｖｅｒｇｅｎｃｅ Ｓｕｂｌａｙｅｒ）ヘッダ２４となる。更に後部に設けられるＲＥＳ２０、ＢＥｔａｇ２１及びＢＡｓｉｚｅ，Ｌｅｎｇｔｈ２２により、ＣＳトレーラ２５となる。
【００３５】
図２の（２）は、ＣＳヘッダと情報領域により構成されるＡＡＬ ＳＡＲフォーマットを示し、更に図２の（３）のＡＴＭセルとの関係を示している。図２の（３）は、図１２に示したＡＴＭセルの４８バイトで構成される情報部１２２を示し、先頭に図示されない５バイトのＡＴＭヘッダ１２１が付加されて、一のＡＴＭセル１２３を構成する。
【００３６】
図２の（３）に示すＡＴＭセル１２３の情報部１２２において、ＳＴ２６は、そのセルのセグメントタイプを示し、その内容は、２ビットで次の通りに表される。
【００３７】
ＢＯＭ（メッセージの開始） ：“１、０”
ＣＯＭ（メッセージの継続） ：“０、０”
ＥＯＭ（メッセージの終了） ：“０、１”
ＳＳＭ（単一セグメイントのメッセージ）：“１、１”
更に、ＳＮ２７は、シーケンス番号であり、同じＶＣＩのセル全てに対して、０〜１５の順序番号が付けられる。ＭＩＤ２８は、データセルと制御セルの識別をするメッセージ識別子である。データセルでは、そのセルがどのバーストに属するかを識別する。ＭＩＤ２８は、次の関係で表される。
【００３８】
制御セル ： ０
データセル： １〜２５５の昇番
２９は、ＳＡＲペイロードであり、４４バイトを有し、図２の（２）のＡＡＬＳＡＲフォーマットの内容を（２）と（３）の間を点線で結ぶように４４バイト分ずつに分割して収容する。
【００３９】
また、ＬＩ３０は、ＳＡＲペイロード２９の正確な長さを示す。ＣＲＣ３１は、パリテイ領域であり、このＣＲＣ３１を除くＡＴＭセルの内容から計算され、図１３において説明したＣＲＣ演算部１３３において、誤り訂正に用いる生成多項式 ｘ１０＋ｘ９ ＋ｘ５ ＋ｘ４ ＋ｘ＋１の値がセットされる。
【００４０】
次に、上記のようなパケットをＡＴＭセル化した信号がＡＴＭ網１３０を通して受信される時の、本発明にしたがうデータ処理部１３５の構成及び動作を、各受信データの内容を例示しながら以下に説明する。
【００４１】
図３は、セル欠落がない時の受信セルの状態を示す一例であり、パケット長が１００バイトの第１のパケットと５０バイトの第２のパケットがセル化して送られてきた時の受信データを例としている。
【００４２】
図１において、受信データが図１３のＶＰＩ／ＶＣＩ処理部１３４から書込制御部１０、補正制御部１３及びセル落ち検出部１４に入力する。補正制御部１３において、第１パケットの先頭セルを受信し、図２で説明したＣＳヘッダ２４中のＢＡ（バースト）サイズ２２から１００バイトのパケットを意味する、ＢＡｓｉｚｅ＝１００を検出する。
【００４３】
一方、セル落ち検出部１４では、図２で説明したようにように受信データのＳＮ領域２７からＳＮ番号の不連続からセル落ちしているセル数をカウントする。そしてカウントされたセル落ちのセル数を補正制御部１３に送る。
【００４４】
ここで、補正制御部１３は、ＢＡ（バースト）サイズ２２のラッチ回路及びその出力をバースト長に変換するＲＯＭを有する。
【００４５】
図３の場合は、セル落ちがない場合である。したがって、補正制御部１３から書込制御部１０に送られる補正情報は０である。書込制御部１０は、更に受信データに基づき、データをデータバッファメモリ１１に書き込む。更に、パケットの先頭のデータを書き込むのと同時に、制御バッファメモリ１２にＢＯＰ（パケットの開始フラグ）＝１を書き込む。
【００４６】
ここで、データバッファメモリ１１、制御バッファメモリ１２は、一例としてＦＩＦＯ（ファーストイン・ファーストアウト）で構成される。
【００４７】
そして、書込制御部１０は、補正制御部１３のバースト長に変換するＲＯＭの出力と、データバッファメモリ１１に書き込んだバイト数“４０”をカウントして得られる欠落セル数の値から、図３の第１のパケットの残りバイト数が１００−４０＝６０であることが認識できる。
【００４８】
次のＳＮ＝２のセルを受信すると、そのデータ部分（４１〜８４バイト目）を同様にデータバッファメモリ１１に書き込む。この時の書込制御部１０内のカウンタの値は、８４になる。
【００４９】
更に次のＳＮ＝３のセル（第１のパケットの最終セル）を受信すると、そのデータ部分（８５〜１００バイト目）をデータバッファメモリ１１に書き込む。これと同時に制御バッファメモリ１２にＥＯＰ（パケットの終了フラグ）＝１を書き込む。最終バイトまで書き込まれると、書込制御部１０はカウンタをクリアリセットする。
【００５０】
ついで、５０バイトからなる第２のパケットに対しても上記と同様に処理される。ここで図４は、図３の受信セルの状態に対応する制御バッファメモリ１２と、データバッファメモリ１１の状態を示す図である。
【００５１】
即ち、図４の（１）は、制御バッファメモリ１２の内容であり、ＢＯＰの欄のパケットの開始位置に開始フラグ１が、ＥＯＰの欄のパケットの終了位置に終了フラグ１が、たてられる。補正数は、欠落セルが無いので全て０である。
【００５２】
更に、図４の（２）は、データバッファメモリ１１の内容であり、その上段の数字ｎは、第ｎパケットを示し、下段の数字ｍは、ｍバイト目のデータを示している。図１において、データバッファメモリ１１からのデータ及び制御バッファメモリ１２からのパケットの開始及び終了位置フラグＢＯＰ、ＥＯＰがパケット組立部１６に入力される。
【００５３】
一方、制御バッファメモリ１２からの補正数は、ダミーデータ発生部１５に入力される。この補正数に対応して、“０”の値がパケット組立部１６に送られ、本来のデータ位置に挿入され、データ長がセル欠落前の長さに復元される。
【００５４】
なお、図３の受信データの場合は、セルの欠落が無いのでダミーデータ発生部１５からは、“０”の値がパケット組立部１６に送られることはない。
【００５５】
ここで、更にセル欠落がある場合の受信データの例に基づき説明する前に、上記の図３の受信データの状態例に基づき説明した図１のデータ長処理部１３５の動作を一般化して、図５の動作フローに基づき先に説明する。
【００５６】
受信セルを入力すると、セル落ち検出部１４がセル欠落数Ｎを検出する（ステップＳ１）。セル欠落数Ｎは、補正制御部１３に通知される。更に、補正制御部１３は、このセル欠落がパケットの先頭であるか否かを判断する（ステップＳ２）。
【００５７】
セル欠落がパケットの先頭である場合は、補正制御部１３は、書込制御部１０に対し、書き込み要求として、補正情報、即ちセル欠落位置、この場合ＢＯＰ＝１及び、セル欠落数Ｎに対する補正数〔＝４０＋４４（Ｎ−１）〕を送る（ステップＳ２０）。この補正情報を基に、書込制御部１０は、データバッファメモリ１１、制御バッファメモリ１２に対し書込を行う。
【００５８】
セル欠落がパケットの先頭でない場合は、補正制御部１３は、残セル数が欠落セル数より大きいか否かを判別し、残セル数が欠落セル数より大きい時は、パケット中のセルが欠落していると判断する（ステップＳ３）。
【００５９】
そして、書込制御部１０に対し、書き込み要求として、補正情報、即ちセル欠落位置、この場合セル欠落数Ｎに対する補正数（＝４４×Ｎ）を送る（ステップＳ３０）。この補正情報を基に、書込制御部１０は、データバッファメモリ１１、制御バッファメモリ１２に対し書込を行う。
【００６０】
次に、補正制御部１３が、残セル数＝欠落セル数と判別する（ステップＳ４）場合は、更にパケットの最後のセルまでセル欠落である場合は、書込制御部１０に対し、書き込み要求として、補正情報、即ちセル欠落位置、この場合セル欠落数Ｎに対する補正数（＝残バイト数）を送る（ステップＳ４０）。この補正情報を基に、書込制御部１０は、データバッファメモリ１１、制御バッファメモリ１２に対し書込を行う。
【００６１】
上記ステップＳ４において、残セル数≠欠落セル数であり、残セル数＞欠落セル数である場合は、補正制御部１３が、２パケットにまたがるセル落ちと判断する。この時、書込制御部１０に対し、書き込み要求として、補正情報である補正数（＝残バイト数）、ＥＯＰ＝１を送る。これにより、書込制御部１０は、第１のパケットの最終セルの、制御バッファメモリ１１の対応位置に補正数を書き込む（ステップＳ５）。
【００６２】
更に、補正制御部１３は、Ｍ＝（欠落セル数−残セル数）を計算して、補正情報として補正数＝４０＋４４（Ｍ−１）、ＢＯＰ＝１を、書込制御部１０に送る。書込制御部１０は、これら補正情報を、第２のパケットに対する補正数及び補正位置として、データバッファメモリ１１及び、制御バッファメモリ１２への書込を行う。
【００６３】
上記の処理において、具体的には、受信側端末において、受信セルからパケットデータである受信データを取り出し、ＦＩＦＯ等のデータバッファメモリ１１に書き込む。
【００６４】
この時、パケット毎のバッファメモリ１１に書き込んだバイト数を計数する。パケットのセルを受信すると、その先頭のセルをＣＳヘッダ中のＢＡｓｉｚｅ（バーストサイズ）を取り出し、その値を保持する。
【００６５】
シーケンス番号を監視し、セル落ちが検出された時に、前記書き込んだバイト数を補正制御部１３が計数する。同時に、補正制御部１３は、ＢＡｓｉｚｅ（バーストサイズ）と比較して、受信中のパケットの未受信の残りセル数（＝バーストサイズ−書き込んだバイト数）を求める。
【００６６】
次いで欠落セル数が、この残りセル数よりも多い場合は、それが次のパケットのセルであると知ることが出来る。これにより、このパケットの最後に付加されるダミーのデータ長と、次のパケットの先頭に付加するダミーデータ長が計算でき、それぞれ元のパケット長を復元することが出来る。
【００６７】
次に図６の受信データは、パケットの途中にセル欠落がある場合の受信データの状態を示す図である。即ち、図６の例は、図４に示すデータ例に対応し、但し、第１パケットの二番目のセル（ＳＮ＝２）が欠落している。
【００６８】
この場合は、先ず、第１のパケットの先頭セルを受信し、ＢＡｓｉｚｅ＝１００を抜き出し、第１パケットが１００バイトから構成されることを補正制御部１３が認識する。
【００６９】
書込制御部１０は、データ部分（１〜４０バイト目）をデータバッファメモリ１１に書き込む。またデータバッファメモリ１１に書き込んだバイト数である“４０”を書込制御部１０内のカウンタが計数する。これにより、第１パケットの残りバイト数が６０バイトであることを検出する。
【００７０】
次に、第１パケットの第三番目ＳＮ＝３のセルを受信すると、セル落ち検出部１４が１セル落ちを検出し、補正制御部１３にセル欠落数を通知する。補正制御部１３では、１セル落ちにより失われる最大バイト数４４（パケットの残りバイト数が６０であるので、第三番目ＳＮ＝３のセルのデータと、前のデータ（ＳＮ＝１の最終バイトのデータ）との間に４４バイト分のダミーデータを挿入すればよいと判断する。
【００７１】
したがって、補正制御部１３は、補正数４４の情報を書込制御部１０に送り、書込制御部１０は、制御バッファメモリ１２に補正数４４を書き込む。その後にデータ（８５〜１００バイト目）を書き込む。パケットの最終データ（１００バイト目）をデータバッファメモリ１１に書き込むと、同時に制御バッファメモリ１２にＥＯＰ（パケット終了フラグ）＝１を書き込む。以降のセルに対しては、図４及び図５において説明したと同様に処理される。
【００７２】
図７は、上記図６の受信セルの状態に対応するバッファの状態を示す図である。即ち、図７の（１）の制御バッファメモリ１２の状態において、補正数４４は、図７の（２）のデータバッファメモリ１１の状態の第１のパケットの４０バイトと８５バイトとの間のセル欠落に対応して設定されている。
【００７３】
かかるバッファの状態に対し、パケット組立部１６において、第１のパケットの４０バイトと８５バイトとの間のセル欠落位置に補正数４４、即ち４４バイトに相当するダミーデータが挿入され、データ長がセル欠落前と同じに復元される。
【００７４】
図８は、パケットの最終セルを含んだセルの欠落がある場合の受信データの状態を示す図である。即ち、図８の例は、図４に示すデータ例に対応し、但し、第１パケットの三番目のセル（ＳＮ＝３）及び第２パケットの一番目のセル（ＳＮ＝４）が欠落している場合である。
【００７５】
この場合は、先ず、第１のパケットの先頭セルを受信し、ＢＡｓｉｚｅ＝１００を抜き出し、第１パケットが１００バイトから構成されることを補正制御部１３が認識する。
【００７６】
書込制御部１０は、データ部分（１〜４０バイト目）をデータバッファメモリ１１に書き込む。またデータバッファメモリ１１に書き込んだバイト数である“４０”を書込制御部１０内のカウンタが計数する。これにより、第１パケットの残りバイト数が６０バイトであることを検出する。
【００７７】
次のセル（ＳＮ＝２）を受信すると、そのデータ部分（４１〜８４バイト目）をデータバッファメモリ１１に同様にして書き込む。この時、書込制御部１０内のカウンタの値は、８４になる。これにより、第１パケットの残りバイト数が１６バイトであることを検出する。
【００７８】
次に、第１パケットの第三番目ＳＮ＝３のセル及び第２パケットの第一番目ＳＮ＝４のセルが欠落しているので、第２パケットの第二番目ＳＮ＝５のセルを受信する。この時、セル落ち検出部１４が２セル落ちを検出し、補正制御部１３にセル欠落数２を通知する。
【００７９】
補正制御部１３では、２セル落ちにより失われる最大バイト数８８でパケットの残りバイト数が１６であるので、パケットの最終セルを含んだセル落ちであると判断できる。更に、残りバイト数１６を運ぶのに必要なセル数“１”を例えばテーブルＲＯＭを使用して得る。
【００８０】
更に、セル落ちが“２”なので、もう一つのセルは、次のパケットの先頭セルであることが分かる。これにより、先ずＥＯＰ＝１と補正数１６、次にＢＯＰ＝１と補正数４０を制御バッファメモリ１２に書き込む。その後にセルのデータ（第２パケットの４０〜５０バイト）をデータバッファメモリ１１に書き込む。
【００８１】
図９は、図８の受信セルの状態に対応するバッファの状態を示す図である。図９の（１）に示すように、制御バッファメモリ１１に補正数として、ＥＯＰ＝１のフラグに対応するセル位置に１６バイト、ＢＯＰ＝１のフラグに対応する位置に４０バイトが記録される。
【００８２】
この結果、図９の右に示されるように、第１のパケットの最終のセル位置及び、第２のパケットの最初のセル位置にダミーデータが挿入されて、元のセル欠落前のデータ長が復元される。
【００８３】
図１０は、パケットの先頭からセルの欠落がある場合の受信データの状態を示す図である。即ち、図１０の例は、図４に示すデータ例に対応し、但し、第２パケットの一番目のセル（ＳＮ＝４）が欠落している場合である。
【００８４】
この場合は、第１のパケットについては、セル落ちが無いので図４、図５において説明したと同様に、通常の処理が行われる。第２パケットの二番目のセルであるＳＮ＝５のセルを受信すると、セル落ち検出部１４が、１セルの欠落を検知し、補正制御部１３に通知する。
【００８５】
補正制御部１３では、先頭１セルの欠落なので、デーブルＲＯＭにより、補正数４０を読み出し、書込制御部１０に補正情報を送り、補正数４０とＢＯＰ＝１を制御バッファメモリ１２に書き込む。その後に第２パケットの二番目のセルのデータ４０〜５０バイト分をデータバッファメモリ１１に書き込む。
【００８６】
図１１は、図１０の受信セルの状態に対応するバッファの状態である。図１１の（１）の制御バッファメモリ１２には、ＢＯＰ＝１に対応して、第２のパケットの先頭セルに対応する位置のデータが欠落し、４０バイトの補正数が記されている。そして、図１１の右部に示されるように、第２のパケットの先頭にダミーデータが付され、元のデータ長が再現されている。
【００８７】
【発明の効果】
以上実施例にしたがい説明したように本発明は、ＡＴＭ網を使って、パケット形態のデータを送信する場合、セル落ちが生じても、受信側でダミーデータを挿入して元のパケット長を復元することができる。特に、本発明は、２つのパケットにまたがりセルが欠落する場合であっても、ダミーデータ長を正しく計算して挿入することが可能であり、欠落前のデータ長を復元することができる。
【００８８】
また、上記の実施例は、本発明の理解のために例示されたものであり、本発明は、かかる実施例においてのみ実現されるものではない。上記本発明の技術思想と同じくするものは、請求の範囲に記載されたものと均等の範囲にあるものは、全て本発明の保護の範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明にしたがうデータ長処理部の構成例ブロック図である。
【図２】タイプ４ ＡＡＬ ＣＳ ＳＡＲフォーマットの構成例を示す図である。
【図３】セル欠落がない時の受信セルの状態例を示す図である。
【図４】図３の受信セルの状態に対応するバッファメモリの状態を示す図である。
【図５】本発明にしたがう補正制御ブロック図の処理の流れを示すフローである。
【図６】パケット中のセル欠落の受信セルの状態例を示す図である。
【図７】図６の受信セルの状態に対応するバッファメモリの状態を示す図である。
【図８】パケットの最終セルを含んだセル欠落の受信セルの状態例を示す図である。
【図９】図８の受信セルの状態に対応するバッファメモリの状態を示す図である。
【図１０】パケットの先頭からセル欠落の受信セルの状態例を示す図である。
【図１１】図１０の受信セルの状態に対応するバッファメモリの状態を示す図である。
【図１２】ＡＴＭの情報伝達方式を示す図である。
【図１３】受信側端末でのＡＴＭセルの流れを示す図である。
【図１４】従来のデータ長補正例を示す図である。
【図１５】先に提案された方式によるデータ長補正例を示す図である。
【符号の説明】
１２０ ユーザ情報
１２１ ヘッダ
１２２ 情報部
１２３ セル
１３０ ＡＴＭ網
１３１ 受信側端末
１３２ インタフェース回路
１３３ ＣＲＣ演算部
１３４ ＶＰＩ／ＶＣＩ処理部
１３５ データ長処理部
１０ 書込制御部
１１ データバッファメモリ
１２ 制御バッファメモリ
１３ 補正制御部
１４ セル落ち検出部
１５ ダミーデータ発生部
１６ パケット組立部
１３６ 端末個別の処理部
【産業上の利用分野】
本発明は、複数のセルによって構成されるデータにおける、かかるセルが欠落する場合のデータ長を補正するシステムに関する。特に、パケット毎に複数のセルを有して構成されるＡＴＭデータのＡＴＭセルが欠落する場合の問題を解決するためのデータ長補正システムに関する。
【０００２】
【従来の技術】
広帯域ＩＳＤＮ（Ｂ−ＩＳＤＮ）の転送モードとしてＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：非同期転送モード））が使用される。ここで転送モードとは、広帯域から狭帯域に至るまでの、画像、音声あるいはデータ等の情報信号を多重化・伝送・交換する方法である。
【０００３】
更にＡＴＭでは、全てのディジタル情報はセルと呼ぶ、固定長のブロックに分割される。即ち、図１２に示すように、ディジタルのユーザ情報がセル化されて伝送される。
【０００４】
即ち、図１２において、１２０はディジタルのユーザ情報、１２１はヘッダ、１２２は固定長で区切られた情報部、１２３はセルである。図から理解できるように、バースト状に発生するユーザ情報１２０を固定長の情報部１２２に区切り、これにヘッダ１２１を付けたものをセル１２３として構成している。
【０００５】
更に、一のセルの長さは、情報部１２２を４８バイト、ヘッダ１２１を５バイト計５３バイトで構成する。５バイトのヘッダ１２１には宛て先情報等が含まれ、ネットワーク内はセル１２３を単位として転送される。
【０００６】
図１３は、かかるＡＴＭセル１２３の、ＡＴＭ網から受信側端末への一般的な流れを説明する図である。図１３において、１３０はＡＴＭ網、１３１がＡＴＭ受信側端末である。ＡＴＭ受信側端末１３１において、インタフェース回路１３２、ＣＲＣ演算部１３３、ＶＰＩ／ＶＣＩ処理部１３４、データ長処理部１３５及び端末個別の処理部１３６が備えられる。
【０００７】
ここで、インタフェース回路１３２は、ＡＴＭ網１３０からのＡＴＭの受信セルを受信側端末１３１に受入れるためのインタフェース機能を有する。ＣＲＣ演算部１３３は、誤り訂正符号を演算し、符号誤り訂正を行う。
【０００８】
更に、ＶＰＩ／ＶＣＩ処理部１３４は、バーチャル・パス（仮想パス）識別子ＶＰＩ及びバーチャル・チャネル（仮想回線）識別子ＶＣＩに基づき、情報の送信先を識別する。
【０００９】
データ長処理部１３５は、後で説明するようにＡＴＭセルが伝送途中に欠落した場合、これを検出してダミーデータを挿入してデータ長を補正する回路である。個別処理回路１３６は、データ長を補正されたＡＴＭセルを入力して端末個別の処理を行う。
【００１０】
図１４は、上記図１３に示す受信側端末１３１のデータ長処理部１３５における欠落セルの補正を説明する図である。即ち、図１４において、（１）は、送信状態のＡＴＭセル列であり、バースト的にＡＴＭセルが現れている。各ＡＴＭセルは、上記図１２において説明したように、ヘッダ１２１と情報部１２２で構成される。
【００１１】
ＳＮ＝１〜７は、セルのシーケンス番号である。このシーケンス番号ＳＮは、情報部１２２の中に用意されるフィールドに載せられる。このシーケンス番号ＳＮにより、送信されるＡＴＭセルの順序が識別される。図１４の（１）においては、ＳＮ＝４、５の２個のＡＴＭセルが欠落している状態を示している。
【００１２】
いま、このＡＴＭセルが欠落している状態で受信側端末１３１において、そのまま復号すると、欠落したＡＴＭセルに載っていたデータの分だけデータは、短くなってしまう。もしこのデータが画像データのような同期信号を含むものであれば、セルの欠落により、受信側端末１３１で復元した時に同期外れが生じる。
【００１３】
したがって、かかる不都合を防ぐために上記のように情報部１２２にシーケンス番号ＳＮフィールドを設け、このフィールドに連続するシーケンス番号ＳＮを載せている。受信側端末１３１では、この受信したＡＴＭセルのシーケンス番号ＳＮが連続しない場合は、欠落したセルの数を知ることができる。
【００１４】
したがって、受信側端末１３１のデータ長処理部１３５において、欠落したセルのデータと同じ長さのダミーデータ（例えば、オール“０”）を欠落した場所に挿入して、図１４の（２）のように元のデータ長を復元する。同期信号を含む情報部１２２の欠落に対しも同期外れを防止することが出来る。
【００１５】
かかるダミーデータの挿入に対し、実際的にはセルの欠落を検知し、ダミーデータを挿入する間、同時に、後ろに続く幾つかのデータセルを受信するために、これを一時保存するためにバッファが必要となる。したがって、本件発明者は、先にかかるバッファの容量を小さくする技術を提案している（特開平４−３６２８２５号公報）。
【００１６】
かかる先の提案においては、図１５に示すように、受信されたセルを蓄積しておくための受信バッファ（Ａ）と、セルの欠落を検出してセル欠落数を書き込むセル欠落数書込バッファ（Ｂ）を備える。更に、セルを受信する度に、受信セルを受信バッファを書き込むとともに、一つ前に受信したセルとの間に欠落したセル数をセル欠落数書込バッファに書き込むようにしている。
【００１７】
そして、受信バッファからセル読みだしに際して、セル欠落数書込バッファに書き込まれたセル欠落数に基づきダミーデータを挿入するようにしている（Ｃ）。
【００１８】
【発明が解決しようとする課題】
一方、データをパケット単位に構成し、これをＡＴＭ網で送信しようとする場合がある。かかる場合、特にパケットの境界即ち、２つのパケットにまたがって、欠落すると、先に説明した従来技術及び本発明者が先に提案した技術によっても、元のパケットの長さに対する情報を有していないので、正しいパケット長を復元することが出来なくなる。
【００１９】
したがって、本発明の目的は、パケット形態のデータをＡＴＭセル化した場合等において、セルの欠落に対し、元のパケット長を再現することを可能とするデータ長補正システムを提供することにある。
【００２０】
【課題を解決するための手段及び作用】
本発明にしたがうデータ長補正システムは、データを複数の固定長セルに分解し、各セルには、シーケンス番号を付加してデータの送受信を行うシステムにおいて、セルのシーケンス番号からセルの欠落数を検出する手段と、セルの欠落の状態からセル落ちのモードを判断し、該セル落ちのモードから対応するセルの補正数及び、補正位置を含む補正情報を出力する補正制御手段と、前記補正情報に基づき、セル欠落部にダミーデータを挿入してセル欠落前のデータ長を復元するパケット組立部を有して構成される。
【００２１】
更に、具体的態様として、前記補正制御手段において判断されるセル落ちのモードは、パケットの先頭のセルか、パケット中のセルか、パケットの最後までのセルか、或いは２つのパケットにまたがるセルかのセル欠落状態を有する。
【００２２】
更に具体的には、受信データを一時記憶するデータバッファメモリと、補正情報を一時記憶する制御バッファメモリと、受信されたＡＴＭデータと、補正制御手段からの補正情報をそれぞれ該データメモリ及び制御メモリに書き込む、書込制御手段を有し、前記データバッファメモリのデータに、前記制御バッファメモリに記憶された補正情報に基づき、前記ダミーデータを挿入する。
【００２３】
また別の態様として、前記データバッファメモリ及び制御バッファメモリは、ＦＩＦＯ（ファーストイン・ファーストアウト）メモリで構成される。
【００２４】
更に、具体的には、前記制御バッファメモリに記憶される補正情報は、パケットの開始（ＢＯＰ）、パケットの終了（ＥＯＰ）及びダミーデータ長である。
【００２５】
本発明は、上記手段のように、受信側端末において、受信セルからパケットデータである受信データを取り出し、ＦＩＦＯ等のデータバッファメモリに書き込む。
【００２６】
この時、パケット毎のバッファメモリに書き込んだバイト数を計数する。パケットのセルを受信すると、その先頭のセルをＣＳヘッダ中のＢＡｓｉｚｅ（バーストサイズ）を取り出し、その値を保持する。
【００２７】
シーケンス番号を監視し、セル落ちが検出された時に、前記バイト数の計数とＢＡｓｉｚｅ（バーストサイズ）を比較して、受信中のパケットの未受信セル数を認識することが出来る。欠落セル数が、この残りのセルよりも多い場合は、それが次のパケットのセルであると知ることが出来る。
【００２８】
これにより、このパケットの最後に付加されるダミーのデータ長と、次のパケットの先頭に付加するダミーデータ長が計算でき、それぞれ元のパケット長を復元することが出来る。
【００２９】
【実施例】
以下本発明の実施例を図にしたがい説明する。尚、本発明について、同一または類似のものには、同一の参照数字及び記号を付して説明する。
【００３０】
図１は、先に図１３において説明したＡＴＭ受信側端末１３１のデータ長処理部１３５に対応して実施される、本発明のデータ長処理部の構成例ブロック図である。
【００３１】
一方、図２は、本発明の特徴として 送信側でパケットの形態のデータをセル化する時に使用される、タイプ４ ＡＡＬ ＣＳ（ＡＴＭ Ａｄａｐｔｉｖｅ Ｌａｙｅｒ Ｃｏｎｖｅｒｇｅｎｃｅ Ｓｕｂｌａｙｅｒ）のフォーマットとタイプ４ ＡＡＬ ＳＡＲ（ＡＴＭ Ａｄａｐｔｉｖｅ Ｌａｙｅｒ Ｓｅｇｍｅｎｔ Ａｎｄ Ｒｅａｓｓｅｍｂｌｙ）サブレイヤのフォーマットを示す図である。
【００３２】
図２において、（１）は、（ＡＡＬ ＣＳ）フォーマットであり、ＲＥＳ２０は、予備用の領域で１バイトで全“０”にセットされる。ＢＥｔａｇ２１は、開始、終了タグであり、１バイトを有し、この領域は、使用されずに全“０”に セットされる。
【００３３】
更に、ＢＡｓｉｚｅ，Ｌｅｎｇｔｈ２２は、２バイトで構成されバーストの長さを示す、Ｉｎｆｏｒｍａｔｉｏｎ Ｆｉｅｌｄ２３は、バイト長の値がセットされる情報領域である。このＩｎｆｏｒｍａｔｉｏｎ Ｆｉｅｌｄ２３は、１１５７バイトを越えない大きさを有し、パケットデータが収容される。
【００３４】
上記（１）のＲＥＳ２０、ＢＥｔａｇ２１及びＢＡｓｉｚｅ，Ｌｅｎｇｔｈ２２により、ＣＳ（Ｃｏｎｖｅｒｇｅｎｃｅ Ｓｕｂｌａｙｅｒ）ヘッダ２４となる。更に後部に設けられるＲＥＳ２０、ＢＥｔａｇ２１及びＢＡｓｉｚｅ，Ｌｅｎｇｔｈ２２により、ＣＳトレーラ２５となる。
【００３５】
図２の（２）は、ＣＳヘッダと情報領域により構成されるＡＡＬ ＳＡＲフォーマットを示し、更に図２の（３）のＡＴＭセルとの関係を示している。図２の（３）は、図１２に示したＡＴＭセルの４８バイトで構成される情報部１２２を示し、先頭に図示されない５バイトのＡＴＭヘッダ１２１が付加されて、一のＡＴＭセル１２３を構成する。
【００３６】
図２の（３）に示すＡＴＭセル１２３の情報部１２２において、ＳＴ２６は、そのセルのセグメントタイプを示し、その内容は、２ビットで次の通りに表される。
【００３７】
ＢＯＭ（メッセージの開始） ：“１、０”
ＣＯＭ（メッセージの継続） ：“０、０”
ＥＯＭ（メッセージの終了） ：“０、１”
ＳＳＭ（単一セグメイントのメッセージ）：“１、１”
更に、ＳＮ２７は、シーケンス番号であり、同じＶＣＩのセル全てに対して、０〜１５の順序番号が付けられる。ＭＩＤ２８は、データセルと制御セルの識別をするメッセージ識別子である。データセルでは、そのセルがどのバーストに属するかを識別する。ＭＩＤ２８は、次の関係で表される。
【００３８】
制御セル ： ０
データセル： １〜２５５の昇番
２９は、ＳＡＲペイロードであり、４４バイトを有し、図２の（２）のＡＡＬＳＡＲフォーマットの内容を（２）と（３）の間を点線で結ぶように４４バイト分ずつに分割して収容する。
【００３９】
また、ＬＩ３０は、ＳＡＲペイロード２９の正確な長さを示す。ＣＲＣ３１は、パリテイ領域であり、このＣＲＣ３１を除くＡＴＭセルの内容から計算され、図１３において説明したＣＲＣ演算部１３３において、誤り訂正に用いる生成多項式 ｘ１０＋ｘ９ ＋ｘ５ ＋ｘ４ ＋ｘ＋１の値がセットされる。
【００４０】
次に、上記のようなパケットをＡＴＭセル化した信号がＡＴＭ網１３０を通して受信される時の、本発明にしたがうデータ処理部１３５の構成及び動作を、各受信データの内容を例示しながら以下に説明する。
【００４１】
図３は、セル欠落がない時の受信セルの状態を示す一例であり、パケット長が１００バイトの第１のパケットと５０バイトの第２のパケットがセル化して送られてきた時の受信データを例としている。
【００４２】
図１において、受信データが図１３のＶＰＩ／ＶＣＩ処理部１３４から書込制御部１０、補正制御部１３及びセル落ち検出部１４に入力する。補正制御部１３において、第１パケットの先頭セルを受信し、図２で説明したＣＳヘッダ２４中のＢＡ（バースト）サイズ２２から１００バイトのパケットを意味する、ＢＡｓｉｚｅ＝１００を検出する。
【００４３】
一方、セル落ち検出部１４では、図２で説明したようにように受信データのＳＮ領域２７からＳＮ番号の不連続からセル落ちしているセル数をカウントする。そしてカウントされたセル落ちのセル数を補正制御部１３に送る。
【００４４】
ここで、補正制御部１３は、ＢＡ（バースト）サイズ２２のラッチ回路及びその出力をバースト長に変換するＲＯＭを有する。
【００４５】
図３の場合は、セル落ちがない場合である。したがって、補正制御部１３から書込制御部１０に送られる補正情報は０である。書込制御部１０は、更に受信データに基づき、データをデータバッファメモリ１１に書き込む。更に、パケットの先頭のデータを書き込むのと同時に、制御バッファメモリ１２にＢＯＰ（パケットの開始フラグ）＝１を書き込む。
【００４６】
ここで、データバッファメモリ１１、制御バッファメモリ１２は、一例としてＦＩＦＯ（ファーストイン・ファーストアウト）で構成される。
【００４７】
そして、書込制御部１０は、補正制御部１３のバースト長に変換するＲＯＭの出力と、データバッファメモリ１１に書き込んだバイト数“４０”をカウントして得られる欠落セル数の値から、図３の第１のパケットの残りバイト数が１００−４０＝６０であることが認識できる。
【００４８】
次のＳＮ＝２のセルを受信すると、そのデータ部分（４１〜８４バイト目）を同様にデータバッファメモリ１１に書き込む。この時の書込制御部１０内のカウンタの値は、８４になる。
【００４９】
更に次のＳＮ＝３のセル（第１のパケットの最終セル）を受信すると、そのデータ部分（８５〜１００バイト目）をデータバッファメモリ１１に書き込む。これと同時に制御バッファメモリ１２にＥＯＰ（パケットの終了フラグ）＝１を書き込む。最終バイトまで書き込まれると、書込制御部１０はカウンタをクリアリセットする。
【００５０】
ついで、５０バイトからなる第２のパケットに対しても上記と同様に処理される。ここで図４は、図３の受信セルの状態に対応する制御バッファメモリ１２と、データバッファメモリ１１の状態を示す図である。
【００５１】
即ち、図４の（１）は、制御バッファメモリ１２の内容であり、ＢＯＰの欄のパケットの開始位置に開始フラグ１が、ＥＯＰの欄のパケットの終了位置に終了フラグ１が、たてられる。補正数は、欠落セルが無いので全て０である。
【００５２】
更に、図４の（２）は、データバッファメモリ１１の内容であり、その上段の数字ｎは、第ｎパケットを示し、下段の数字ｍは、ｍバイト目のデータを示している。図１において、データバッファメモリ１１からのデータ及び制御バッファメモリ１２からのパケットの開始及び終了位置フラグＢＯＰ、ＥＯＰがパケット組立部１６に入力される。
【００５３】
一方、制御バッファメモリ１２からの補正数は、ダミーデータ発生部１５に入力される。この補正数に対応して、“０”の値がパケット組立部１６に送られ、本来のデータ位置に挿入され、データ長がセル欠落前の長さに復元される。
【００５４】
なお、図３の受信データの場合は、セルの欠落が無いのでダミーデータ発生部１５からは、“０”の値がパケット組立部１６に送られることはない。
【００５５】
ここで、更にセル欠落がある場合の受信データの例に基づき説明する前に、上記の図３の受信データの状態例に基づき説明した図１のデータ長処理部１３５の動作を一般化して、図５の動作フローに基づき先に説明する。
【００５６】
受信セルを入力すると、セル落ち検出部１４がセル欠落数Ｎを検出する（ステップＳ１）。セル欠落数Ｎは、補正制御部１３に通知される。更に、補正制御部１３は、このセル欠落がパケットの先頭であるか否かを判断する（ステップＳ２）。
【００５７】
セル欠落がパケットの先頭である場合は、補正制御部１３は、書込制御部１０に対し、書き込み要求として、補正情報、即ちセル欠落位置、この場合ＢＯＰ＝１及び、セル欠落数Ｎに対する補正数〔＝４０＋４４（Ｎ−１）〕を送る（ステップＳ２０）。この補正情報を基に、書込制御部１０は、データバッファメモリ１１、制御バッファメモリ１２に対し書込を行う。
【００５８】
セル欠落がパケットの先頭でない場合は、補正制御部１３は、残セル数が欠落セル数より大きいか否かを判別し、残セル数が欠落セル数より大きい時は、パケット中のセルが欠落していると判断する（ステップＳ３）。
【００５９】
そして、書込制御部１０に対し、書き込み要求として、補正情報、即ちセル欠落位置、この場合セル欠落数Ｎに対する補正数（＝４４×Ｎ）を送る（ステップＳ３０）。この補正情報を基に、書込制御部１０は、データバッファメモリ１１、制御バッファメモリ１２に対し書込を行う。
【００６０】
次に、補正制御部１３が、残セル数＝欠落セル数と判別する（ステップＳ４）場合は、更にパケットの最後のセルまでセル欠落である場合は、書込制御部１０に対し、書き込み要求として、補正情報、即ちセル欠落位置、この場合セル欠落数Ｎに対する補正数（＝残バイト数）を送る（ステップＳ４０）。この補正情報を基に、書込制御部１０は、データバッファメモリ１１、制御バッファメモリ１２に対し書込を行う。
【００６１】
上記ステップＳ４において、残セル数≠欠落セル数であり、残セル数＞欠落セル数である場合は、補正制御部１３が、２パケットにまたがるセル落ちと判断する。この時、書込制御部１０に対し、書き込み要求として、補正情報である補正数（＝残バイト数）、ＥＯＰ＝１を送る。これにより、書込制御部１０は、第１のパケットの最終セルの、制御バッファメモリ１１の対応位置に補正数を書き込む（ステップＳ５）。
【００６２】
更に、補正制御部１３は、Ｍ＝（欠落セル数−残セル数）を計算して、補正情報として補正数＝４０＋４４（Ｍ−１）、ＢＯＰ＝１を、書込制御部１０に送る。書込制御部１０は、これら補正情報を、第２のパケットに対する補正数及び補正位置として、データバッファメモリ１１及び、制御バッファメモリ１２への書込を行う。
【００６３】
上記の処理において、具体的には、受信側端末において、受信セルからパケットデータである受信データを取り出し、ＦＩＦＯ等のデータバッファメモリ１１に書き込む。
【００６４】
この時、パケット毎のバッファメモリ１１に書き込んだバイト数を計数する。パケットのセルを受信すると、その先頭のセルをＣＳヘッダ中のＢＡｓｉｚｅ（バーストサイズ）を取り出し、その値を保持する。
【００６５】
シーケンス番号を監視し、セル落ちが検出された時に、前記書き込んだバイト数を補正制御部１３が計数する。同時に、補正制御部１３は、ＢＡｓｉｚｅ（バーストサイズ）と比較して、受信中のパケットの未受信の残りセル数（＝バーストサイズ−書き込んだバイト数）を求める。
【００６６】
次いで欠落セル数が、この残りセル数よりも多い場合は、それが次のパケットのセルであると知ることが出来る。これにより、このパケットの最後に付加されるダミーのデータ長と、次のパケットの先頭に付加するダミーデータ長が計算でき、それぞれ元のパケット長を復元することが出来る。
【００６７】
次に図６の受信データは、パケットの途中にセル欠落がある場合の受信データの状態を示す図である。即ち、図６の例は、図４に示すデータ例に対応し、但し、第１パケットの二番目のセル（ＳＮ＝２）が欠落している。
【００６８】
この場合は、先ず、第１のパケットの先頭セルを受信し、ＢＡｓｉｚｅ＝１００を抜き出し、第１パケットが１００バイトから構成されることを補正制御部１３が認識する。
【００６９】
書込制御部１０は、データ部分（１〜４０バイト目）をデータバッファメモリ１１に書き込む。またデータバッファメモリ１１に書き込んだバイト数である“４０”を書込制御部１０内のカウンタが計数する。これにより、第１パケットの残りバイト数が６０バイトであることを検出する。
【００７０】
次に、第１パケットの第三番目ＳＮ＝３のセルを受信すると、セル落ち検出部１４が１セル落ちを検出し、補正制御部１３にセル欠落数を通知する。補正制御部１３では、１セル落ちにより失われる最大バイト数４４（パケットの残りバイト数が６０であるので、第三番目ＳＮ＝３のセルのデータと、前のデータ（ＳＮ＝１の最終バイトのデータ）との間に４４バイト分のダミーデータを挿入すればよいと判断する。
【００７１】
したがって、補正制御部１３は、補正数４４の情報を書込制御部１０に送り、書込制御部１０は、制御バッファメモリ１２に補正数４４を書き込む。その後にデータ（８５〜１００バイト目）を書き込む。パケットの最終データ（１００バイト目）をデータバッファメモリ１１に書き込むと、同時に制御バッファメモリ１２にＥＯＰ（パケット終了フラグ）＝１を書き込む。以降のセルに対しては、図４及び図５において説明したと同様に処理される。
【００７２】
図７は、上記図６の受信セルの状態に対応するバッファの状態を示す図である。即ち、図７の（１）の制御バッファメモリ１２の状態において、補正数４４は、図７の（２）のデータバッファメモリ１１の状態の第１のパケットの４０バイトと８５バイトとの間のセル欠落に対応して設定されている。
【００７３】
かかるバッファの状態に対し、パケット組立部１６において、第１のパケットの４０バイトと８５バイトとの間のセル欠落位置に補正数４４、即ち４４バイトに相当するダミーデータが挿入され、データ長がセル欠落前と同じに復元される。
【００７４】
図８は、パケットの最終セルを含んだセルの欠落がある場合の受信データの状態を示す図である。即ち、図８の例は、図４に示すデータ例に対応し、但し、第１パケットの三番目のセル（ＳＮ＝３）及び第２パケットの一番目のセル（ＳＮ＝４）が欠落している場合である。
【００７５】
この場合は、先ず、第１のパケットの先頭セルを受信し、ＢＡｓｉｚｅ＝１００を抜き出し、第１パケットが１００バイトから構成されることを補正制御部１３が認識する。
【００７６】
書込制御部１０は、データ部分（１〜４０バイト目）をデータバッファメモリ１１に書き込む。またデータバッファメモリ１１に書き込んだバイト数である“４０”を書込制御部１０内のカウンタが計数する。これにより、第１パケットの残りバイト数が６０バイトであることを検出する。
【００７７】
次のセル（ＳＮ＝２）を受信すると、そのデータ部分（４１〜８４バイト目）をデータバッファメモリ１１に同様にして書き込む。この時、書込制御部１０内のカウンタの値は、８４になる。これにより、第１パケットの残りバイト数が１６バイトであることを検出する。
【００７８】
次に、第１パケットの第三番目ＳＮ＝３のセル及び第２パケットの第一番目ＳＮ＝４のセルが欠落しているので、第２パケットの第二番目ＳＮ＝５のセルを受信する。この時、セル落ち検出部１４が２セル落ちを検出し、補正制御部１３にセル欠落数２を通知する。
【００７９】
補正制御部１３では、２セル落ちにより失われる最大バイト数８８でパケットの残りバイト数が１６であるので、パケットの最終セルを含んだセル落ちであると判断できる。更に、残りバイト数１６を運ぶのに必要なセル数“１”を例えばテーブルＲＯＭを使用して得る。
【００８０】
更に、セル落ちが“２”なので、もう一つのセルは、次のパケットの先頭セルであることが分かる。これにより、先ずＥＯＰ＝１と補正数１６、次にＢＯＰ＝１と補正数４０を制御バッファメモリ１２に書き込む。その後にセルのデータ（第２パケットの４０〜５０バイト）をデータバッファメモリ１１に書き込む。
【００８１】
図９は、図８の受信セルの状態に対応するバッファの状態を示す図である。図９の（１）に示すように、制御バッファメモリ１１に補正数として、ＥＯＰ＝１のフラグに対応するセル位置に１６バイト、ＢＯＰ＝１のフラグに対応する位置に４０バイトが記録される。
【００８２】
この結果、図９の右に示されるように、第１のパケットの最終のセル位置及び、第２のパケットの最初のセル位置にダミーデータが挿入されて、元のセル欠落前のデータ長が復元される。
【００８３】
図１０は、パケットの先頭からセルの欠落がある場合の受信データの状態を示す図である。即ち、図１０の例は、図４に示すデータ例に対応し、但し、第２パケットの一番目のセル（ＳＮ＝４）が欠落している場合である。
【００８４】
この場合は、第１のパケットについては、セル落ちが無いので図４、図５において説明したと同様に、通常の処理が行われる。第２パケットの二番目のセルであるＳＮ＝５のセルを受信すると、セル落ち検出部１４が、１セルの欠落を検知し、補正制御部１３に通知する。
【００８５】
補正制御部１３では、先頭１セルの欠落なので、デーブルＲＯＭにより、補正数４０を読み出し、書込制御部１０に補正情報を送り、補正数４０とＢＯＰ＝１を制御バッファメモリ１２に書き込む。その後に第２パケットの二番目のセルのデータ４０〜５０バイト分をデータバッファメモリ１１に書き込む。
【００８６】
図１１は、図１０の受信セルの状態に対応するバッファの状態である。図１１の（１）の制御バッファメモリ１２には、ＢＯＰ＝１に対応して、第２のパケットの先頭セルに対応する位置のデータが欠落し、４０バイトの補正数が記されている。そして、図１１の右部に示されるように、第２のパケットの先頭にダミーデータが付され、元のデータ長が再現されている。
【００８７】
【発明の効果】
以上実施例にしたがい説明したように本発明は、ＡＴＭ網を使って、パケット形態のデータを送信する場合、セル落ちが生じても、受信側でダミーデータを挿入して元のパケット長を復元することができる。特に、本発明は、２つのパケットにまたがりセルが欠落する場合であっても、ダミーデータ長を正しく計算して挿入することが可能であり、欠落前のデータ長を復元することができる。
【００８８】
また、上記の実施例は、本発明の理解のために例示されたものであり、本発明は、かかる実施例においてのみ実現されるものではない。上記本発明の技術思想と同じくするものは、請求の範囲に記載されたものと均等の範囲にあるものは、全て本発明の保護の範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明にしたがうデータ長処理部の構成例ブロック図である。
【図２】タイプ４ ＡＡＬ ＣＳ ＳＡＲフォーマットの構成例を示す図である。
【図３】セル欠落がない時の受信セルの状態例を示す図である。
【図４】図３の受信セルの状態に対応するバッファメモリの状態を示す図である。
【図５】本発明にしたがう補正制御ブロック図の処理の流れを示すフローである。
【図６】パケット中のセル欠落の受信セルの状態例を示す図である。
【図７】図６の受信セルの状態に対応するバッファメモリの状態を示す図である。
【図８】パケットの最終セルを含んだセル欠落の受信セルの状態例を示す図である。
【図９】図８の受信セルの状態に対応するバッファメモリの状態を示す図である。
【図１０】パケットの先頭からセル欠落の受信セルの状態例を示す図である。
【図１１】図１０の受信セルの状態に対応するバッファメモリの状態を示す図である。
【図１２】ＡＴＭの情報伝達方式を示す図である。
【図１３】受信側端末でのＡＴＭセルの流れを示す図である。
【図１４】従来のデータ長補正例を示す図である。
【図１５】先に提案された方式によるデータ長補正例を示す図である。
【符号の説明】
１２０ ユーザ情報
１２１ ヘッダ
１２２ 情報部
１２３ セル
１３０ ＡＴＭ網
１３１ 受信側端末
１３２ インタフェース回路
１３３ ＣＲＣ演算部
１３４ ＶＰＩ／ＶＣＩ処理部
１３５ データ長処理部
１０ 書込制御部
１１ データバッファメモリ
１２ 制御バッファメモリ
１３ 補正制御部
１４ セル落ち検出部
１５ ダミーデータ発生部
１６ パケット組立部
１３６ 端末個別の処理部
Claims (5)
- パケットを複数の固定長セルに分解し、各セルにはシーケンス番号を付加して前記パケットの送受信を行うシステムにおいて，
セルのシーケンス番号からセルの欠落数を検出する手段と,
該セルの欠落の状態からセル落ちのモードを判断し，該セル落ちのモードから対応するセルの補正数及び，補正位置を含む補正情報を出力する補正制御手段と，
該補正情報に基づき，セル欠落部にダミーデータを挿入してセル欠落前のデータ長を復元するパケット組立部を有し，
前記補正制御手段において判断されるセル落ちのモードは，パケットを構成するセルの内，パケットの先頭を構成するパケットの先頭セルが落ちたか， パケットの最後を構成するパケットの先頭セルが落ちたか，或いはパケットの中間を構成するセルが落ちたかの状態を有することを特徴とするデータ長補正システム。 - 請求項１において，
受信パケットを一時記憶するデータバッファメモリと，
前記補正情報を一時記憶する制御バッファとメモリと，
該受信パケットと，前記補正制御手段からの補正情報をそれぞれ該データバッファメモリ及び制御バッファメモリに書き込む，書込制御手段を有し，
該データバッファメモリのパケットに，該制御バッファメモリに記憶された補正情報に基づき，前記ダミーデータを挿入することを特徴とするデータ長補正システム。 - 請求項２において，
前記データバッファメモリ及び制御バッファメモリは，ＦＩＦＯ(ファーストイン・ファーストアウト)メモリで構成されることを特徴とするデータ長補正システム。 - 請求項２において，
前記制御バッファメモリに記憶される補正情報は，パケットの開始(ＢＯＰ)，パケットの終了（ＥＯＰ）及びダミーデータ長であることを特徴とするデータ長補正システム。 - 請求項１において，
さらに，受信パケットを一時記憶するデータバッファメモリを有し，
各パケットの先頭セルは，ＢＡｓｉｚｅ(バーストサイズ)情報を含むＣＳヘッダを有し，且つ連続するセル毎のシーケンス番号を有し，
前記補正制御手段は，パケット毎の前記データバッファメモリに書き込んだバイト数を計数するとともに，該セルのシーケンス番号を監視し，セル落ちが検出された時に，前記データバッファメモリに書き込んだバイト数とＢＡｓｉｚｅ(バーストサイズ)を比較して，受信中のパケットの未受信の残りのセル数を求め，次に受信されるセルのシーケンス番号から欠落セル数が，前記残りセル数よりも多いと判定される場合は，前記次に受信されるセルを次のパケットのセルとするように構成されたことを特徴とするデータ長補正システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP789895A JP3630460B2 (ja) | 1995-01-23 | 1995-01-23 | データ長補正システム |
| US08/574,245 US5657316A (en) | 1995-01-23 | 1995-12-18 | Data length compensating device for compensating lost cells in packet data composed of a plurality of cells |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP789895A JP3630460B2 (ja) | 1995-01-23 | 1995-01-23 | データ長補正システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08204712A JPH08204712A (ja) | 1996-08-09 |
| JP3630460B2 true JP3630460B2 (ja) | 2005-03-16 |
Family
ID=11678407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP789895A Expired - Fee Related JP3630460B2 (ja) | 1995-01-23 | 1995-01-23 | データ長補正システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5657316A (ja) |
| JP (1) | JP3630460B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0983541A (ja) * | 1995-09-19 | 1997-03-28 | Fujitsu Ltd | エラー処理方法および装置 |
| JPH09162877A (ja) * | 1995-12-06 | 1997-06-20 | Fujitsu Ltd | バッファ制御方式 |
| JP3204609B2 (ja) * | 1995-12-14 | 2001-09-04 | 松下電器産業株式会社 | ソースクロック再生回路を有するセル受信装置 |
| DE69632908T2 (de) * | 1995-12-25 | 2005-07-14 | Ntt Docomo, Inc. | Multiplexsender für mikorrahmen |
| JP3191855B2 (ja) * | 1996-06-28 | 2001-07-23 | 日本電気株式会社 | 動画像受信装置及びその廃棄パケット補償方法 |
| JP3605242B2 (ja) * | 1996-11-12 | 2004-12-22 | 富士通株式会社 | データ送信装置、データ受信装置、およびデータファイル記憶媒体 |
| JP3602293B2 (ja) * | 1997-04-22 | 2004-12-15 | 株式会社ソニー・コンピュータエンタテインメント | データ転送方法及び装置 |
| GB9709110D0 (en) * | 1997-05-02 | 1997-06-25 | Northern Telecom Ltd | Data suppression & regeneration |
| US6839330B1 (en) * | 1997-07-15 | 2005-01-04 | Viasat, Inc. | Method and apparatus for improving asynchronous transfer mode operation over noisy, high speed wireless links |
| AU8479298A (en) * | 1997-07-15 | 1999-02-10 | Comsat Corporation | Method and apparatus for adaptive loss-less compression of cell/packet headers |
| SE513520C2 (sv) * | 1998-05-14 | 2000-09-25 | Ericsson Telefon Ab L M | Förfarande och anordning för maskering av fördröjda paket |
| US6865173B1 (en) * | 1998-07-13 | 2005-03-08 | Infineon Technologies North America Corp. | Method and apparatus for performing an interfrequency search |
| US6944247B2 (en) * | 1999-11-19 | 2005-09-13 | Texas Instruments Incorporated | Plural circuit selection using role reversing control inputs |
| US6661793B1 (en) * | 1999-01-19 | 2003-12-09 | Vocaltec Communications Ltd. | Method and apparatus for reconstructing media |
| US6763024B1 (en) * | 1999-10-14 | 2004-07-13 | Alcatel Canada Inc. | Method and devices for cell loss detection in ATM telecommunication devices |
| DE10025581A1 (de) * | 2000-05-24 | 2001-12-13 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Überprüfung, ob ein Signal mit einer vorbestimmten Frequenz empfangen wird |
| KR100667739B1 (ko) * | 2000-06-09 | 2007-01-12 | 삼성전자주식회사 | 무선 데이터 송수신 장치 및 그 방법 |
| US7013482B1 (en) * | 2000-07-07 | 2006-03-14 | 802 Systems Llc | Methods for packet filtering including packet invalidation if packet validity determination not timely made |
| US7031267B2 (en) * | 2000-12-21 | 2006-04-18 | 802 Systems Llc | PLD-based packet filtering methods with PLD configuration data update of filtering rules |
| US20020080784A1 (en) * | 2000-12-21 | 2002-06-27 | 802 Systems, Inc. | Methods and systems using PLD-based network communication protocols |
| DE60118513T2 (de) | 2001-01-19 | 2006-11-23 | Telefonaktiebolaget Lm Ericsson (Publ) | Verfahren und Vorrichtung zur Zuweisung der Dateneinheiten von Zellen zu aufeinanderfolgenden Speicherspositionen von Datenrahmen durch Anwendung einer Schätzung der Zeigersposition |
| US7167476B1 (en) * | 2002-04-12 | 2007-01-23 | Juniper Networks, Inc. | Systems and methods for routing data in a network device |
| US8169891B2 (en) * | 2005-03-31 | 2012-05-01 | Agere Systems Inc. | Apparatus and method for handling lost cells in a communications system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1309519C (en) * | 1987-03-17 | 1992-10-27 | Antonio Cantoni | Transfer of messages in a multiplexed system |
| JP3051223B2 (ja) * | 1991-10-02 | 2000-06-12 | 富士通株式会社 | セル送信回路 |
| JPH04362825A (ja) * | 1991-06-10 | 1992-12-15 | Fujitsu Ltd | Ａｔｍ端末でのデータ長補正方式 |
| US5457684A (en) * | 1993-12-21 | 1995-10-10 | At&T Ipm Corp. | Delay-less signal processing arrangement for use in an ATM network |
-
1995
- 1995-01-23 JP JP789895A patent/JP3630460B2/ja not_active Expired - Fee Related
- 1995-12-18 US US08/574,245 patent/US5657316A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5657316A (en) | 1997-08-12 |
| JPH08204712A (ja) | 1996-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3630460B2 (ja) | データ長補正システム | |
| US5570368A (en) | Cell multiplexer having cell delineation function | |
| AU723092B2 (en) | Minicell sequence number count | |
| EP0928086B1 (en) | Packet transmitter | |
| US6826192B2 (en) | Interface apparatus | |
| JPH0983541A (ja) | エラー処理方法および装置 | |
| US20090067434A1 (en) | Atm communications system and method | |
| KR20000005195A (ko) | 통신 미니셀 정렬과 헤더 보호 방법 및 장치 | |
| US6028844A (en) | ATM receiver | |
| US6975651B1 (en) | Cell processing apparatus, ATM exchange and cell discarding method | |
| US7050461B2 (en) | Packet buffer equipment | |
| US5946312A (en) | ATM cell transfer system in which use efficiency of transmission line is improved | |
| US6636531B1 (en) | Communication device and method | |
| JP2001230785A (ja) | Ａａｌ１セル帯域制御方式 | |
| US5642347A (en) | Approach to direct performing asynchronous transfer mode (ATM) adaptation layer 5 reassembly | |
| US6061352A (en) | ATM cell receiver system with source clock recovery | |
| JP2769012B2 (ja) | セル抜け誤配送検出および訂正方法 | |
| JPH1065713A (ja) | Ａｔｍシステム用セル検出方法 | |
| JP3256641B2 (ja) | Ａｔｍにおけるエラー訂正フレームの伝送方式 | |
| JPH08116326A (ja) | 非同期転送モード通信方式におけるセル組立装置 | |
| JP2917891B2 (ja) | 損失セル補完方式 | |
| KR19980079116A (ko) | Aal 1에 따른 오류정정기능을 제공하기 위한 atm통신카드 | |
| JP3053749B2 (ja) | セル受信装置 | |
| JPH11252203A (ja) | デジタル信号伝送装置 | |
| JP3522051B2 (ja) | Ｎビットパラレル信号セル転送方法とその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |