JP2917891B2 - 損失セル補完方式 - Google Patents
損失セル補完方式Info
- Publication number
- JP2917891B2 JP2917891B2 JP8029188A JP2918896A JP2917891B2 JP 2917891 B2 JP2917891 B2 JP 2917891B2 JP 8029188 A JP8029188 A JP 8029188A JP 2918896 A JP2918896 A JP 2918896A JP 2917891 B2 JP2917891 B2 JP 2917891B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- atm
- buffer
- data
- lost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＡＬｌ（ＡＴＭ
Adaptation Layer Type-1）対応のＡＴＭ／ＳＴＭ（As
ynchronous Transfer Mode 非同期転送モード／Synchro
nous Transfer Mode 同期転送モード）変換における複
数ＶＰ（Virtual Path）の損失セル補完方式に関し、特
に複数ＶＰにおける多数（１ＶＰ毎最大６）のセル損失
を検出したときの補完方式に関する。
Adaptation Layer Type-1）対応のＡＴＭ／ＳＴＭ（As
ynchronous Transfer Mode 非同期転送モード／Synchro
nous Transfer Mode 同期転送モード）変換における複
数ＶＰ（Virtual Path）の損失セル補完方式に関し、特
に複数ＶＰにおける多数（１ＶＰ毎最大６）のセル損失
を検出したときの補完方式に関する。
【０００２】
【従来の技術】ＡＡＬｌ対応のＡＴＭ／ＳＴＭ変換にお
いて、ユーザ信号がフレーム構造を持っときに受信ＡＴ
Ｍセル（固定長パケット）に損失が発生した場合、損失
分のセルを補完セル（ダミーセル）によって補完しなけ
ればならない。
いて、ユーザ信号がフレーム構造を持っときに受信ＡＴ
Ｍセル（固定長パケット）に損失が発生した場合、損失
分のセルを補完セル（ダミーセル）によって補完しなけ
ればならない。
【０００３】従来の補完の方式としては、特開平６−４
６０８３号公報に見られるものがある。それは補完用バ
ッファとセルバッファの２段のバッファを設けるもの
で、入力されてきたセルのＳＡＲ−ＰＤＵ（Segmentati
on and Reassembly Sublayer-Protocol Dada Unit ; Ａ
ＡＬｌで規定）ヘッダに付加される０〜７までのＳＣ
（シーケンスカウント）番号によりセル損失を検出した
場合、セル損失判定をする条件となったセルは補完用に
設けられた補完用バッファに送られる。損失セルがない
場合は、バッファからスムーズに読み出しが行われる
が、損失があった場合はそのセルを読み出す前に損失セ
ルの補完をするための補完セルを出力し、そのデータは
次段のＶＰ毎に管理されているセルバッファに書込ま
れ、ＳＴＭ側に出力される際はセルバッファから連続的
に各ＶＰのデータが読み出されＳＴＭ信号化される。こ
のようにセルバッファヘの書込みの直前で損失分のデー
タの補完動作を行っていた。
６０８３号公報に見られるものがある。それは補完用バ
ッファとセルバッファの２段のバッファを設けるもの
で、入力されてきたセルのＳＡＲ−ＰＤＵ（Segmentati
on and Reassembly Sublayer-Protocol Dada Unit ; Ａ
ＡＬｌで規定）ヘッダに付加される０〜７までのＳＣ
（シーケンスカウント）番号によりセル損失を検出した
場合、セル損失判定をする条件となったセルは補完用に
設けられた補完用バッファに送られる。損失セルがない
場合は、バッファからスムーズに読み出しが行われる
が、損失があった場合はそのセルを読み出す前に損失セ
ルの補完をするための補完セルを出力し、そのデータは
次段のＶＰ毎に管理されているセルバッファに書込ま
れ、ＳＴＭ側に出力される際はセルバッファから連続的
に各ＶＰのデータが読み出されＳＴＭ信号化される。こ
のようにセルバッファヘの書込みの直前で損失分のデー
タの補完動作を行っていた。
【０００４】
【発明が解決しようとする課題】上記従来技術において
の問題点は、複数ＶＰにおいて多数（１ＶＰあたり最大
６）のセル損失が発生した場合に、補完バッファを使用
しているために、補完に限界があることである。その理
由は、補完セル出力中に到着したセルを補完バッファ内
で待たせているために、複数ＶＰにおいて多数のセル損
失が起こり補完用バッファの容量が限界に達したときに
は、補完を中止しなければならないからである。
の問題点は、複数ＶＰにおいて多数（１ＶＰあたり最大
６）のセル損失が発生した場合に、補完バッファを使用
しているために、補完に限界があることである。その理
由は、補完セル出力中に到着したセルを補完バッファ内
で待たせているために、複数ＶＰにおいて多数のセル損
失が起こり補完用バッファの容量が限界に達したときに
は、補完を中止しなければならないからである。
【０００５】本発明の目的は、上記従来技術の問題点に
鑑み、あるＶＰの補完セル出力中に到着したセル（例え
ば他のＶＰのセル）の補完用バッファ内での待ち時間を
なくすために、補完用バッファを使用することなく補完
動作を行い、さらに複数のＶＰにおいて多数のセル損失
が発生した場合でも対処できるようにすることである。
鑑み、あるＶＰの補完セル出力中に到着したセル（例え
ば他のＶＰのセル）の補完用バッファ内での待ち時間を
なくすために、補完用バッファを使用することなく補完
動作を行い、さらに複数のＶＰにおいて多数のセル損失
が発生した場合でも対処できるようにすることである。
【０００６】
【課題を解決するための手段】本発明は、上記の問題を
解決するために、ＡＡＬｌに対応したＡＴＭ回線のチャ
ネル毎のＡＴＭセルをＳＴＭ信号に変換するＡＴＭ／Ｓ
ＴＭ変換において、ＡＴＭセルの未配が生じた場合、未
配セル数を算出し、算出したセル未配数から損失バイト
数を計算する判定部と、前記判定部で算出された損失バ
イト情報をセルヘッダに挿入して出力するセル送出部
と、前記セル送出部から出力されたデータが蓄えられて
いるバッファからＶＰ毎の損失バイト数情報を読み出し
て、損失分のダミーデータを送出するダミーデータ送出
部とを具有することを特徴とする損失セル補完方式であ
る。
解決するために、ＡＡＬｌに対応したＡＴＭ回線のチャ
ネル毎のＡＴＭセルをＳＴＭ信号に変換するＡＴＭ／Ｓ
ＴＭ変換において、ＡＴＭセルの未配が生じた場合、未
配セル数を算出し、算出したセル未配数から損失バイト
数を計算する判定部と、前記判定部で算出された損失バ
イト情報をセルヘッダに挿入して出力するセル送出部
と、前記セル送出部から出力されたデータが蓄えられて
いるバッファからＶＰ毎の損失バイト数情報を読み出し
て、損失分のダミーデータを送出するダミーデータ送出
部とを具有することを特徴とする損失セル補完方式であ
る。
【０００７】本発明の損失セル補完方式は、ＡＡＬ１対
応のＡＴＭ／ＳＴＭ変換において、損失したセルの補完
をＳＴＭ側にデータを出力する直前に行う。より具体的
には、セル損失ありという判定に至る要因となった受信
セルの未使用ビットに損失バイト数を挿入する手段（図
１の５）とデータがＳＴＭ側に出力される直前に補完デ
ータを制御する手段（図１の８、９）を有する。
応のＡＴＭ／ＳＴＭ変換において、損失したセルの補完
をＳＴＭ側にデータを出力する直前に行う。より具体的
には、セル損失ありという判定に至る要因となった受信
セルの未使用ビットに損失バイト数を挿入する手段（図
１の５）とデータがＳＴＭ側に出力される直前に補完デ
ータを制御する手段（図１の８、９）を有する。
【０００８】入力セルのＳＣ番号とポインタ値からセル
損失情報と損失バイト数を検出し、入力セルのヘッダの
未使用ビットに損失バイト数情報を挿入する。このセル
をセルバッファに直接書込み、読み出しを行うときに損
失バイト情報を読み出しに行き、損失があればセルバッ
ファからの読み出しを中止して補完動作を行う。
損失情報と損失バイト数を検出し、入力セルのヘッダの
未使用ビットに損失バイト数情報を挿入する。このセル
をセルバッファに直接書込み、読み出しを行うときに損
失バイト情報を読み出しに行き、損失があればセルバッ
ファからの読み出しを中止して補完動作を行う。
【０００９】
【発明の実施の形態】次に本発明の実施例を図面を参照
して詳細に説明する。
して詳細に説明する。
【００１０】図１は、本発明、損失セル補完方式の実施
例の構成を示すブロック図である。同図において、１は
入力されるＡＴＭセルを示し、２は前に入力されたＡＴ
Ｍセル１を蓄積させておくためにＶＰ毎に設けられてい
るバッファである。３は到着セルのへッダ情報を取り込
み、セル誤配、セル損失を検出するための判定部、４は
入力セル１をバッファ２に書き込み、さらに判定部３に
ＳＡＲ−ＰＤＵヘッダとポインタ値を出力する入力セル
制御部である。
例の構成を示すブロック図である。同図において、１は
入力されるＡＴＭセルを示し、２は前に入力されたＡＴ
Ｍセル１を蓄積させておくためにＶＰ毎に設けられてい
るバッファである。３は到着セルのへッダ情報を取り込
み、セル誤配、セル損失を検出するための判定部、４は
入力セル１をバッファ２に書き込み、さらに判定部３に
ＳＡＲ−ＰＤＵヘッダとポインタ値を出力する入力セル
制御部である。
【００１１】５は損失、誤配判定されたセルをバッファ
２から読み出し、判定部３からの判定結果からセルの廃
棄や損失バイト情報を該当セルの未使用ビットに書き込
み、出力するセル送出部である。６はセル送出部５から
出力されたデータを次段のセルバッファ７へ出力するデ
ータ書込制御部、７はデータ書込制御部６から出力され
たセルが書き込まれ、ＳＴＭ側のタイムスロットヘ出力
するまでのデータを蓄えておくセルバッファである。
２から読み出し、判定部３からの判定結果からセルの廃
棄や損失バイト情報を該当セルの未使用ビットに書き込
み、出力するセル送出部である。６はセル送出部５から
出力されたデータを次段のセルバッファ７へ出力するデ
ータ書込制御部、７はデータ書込制御部６から出力され
たセルが書き込まれ、ＳＴＭ側のタイムスロットヘ出力
するまでのデータを蓄えておくセルバッファである。
【００１２】８はセルバッファ７に書き込まれた損失バ
イト数情報により、バッファ７からの読み出しをコント
ロールし、補完制御を行う出力データ制御部、９は補完
発生時に出力データ制御部８から制御されてダミーバイ
トを出力するダミーバイト出力部である。
イト数情報により、バッファ７からの読み出しをコント
ロールし、補完制御を行う出力データ制御部、９は補完
発生時に出力データ制御部８から制御されてダミーバイ
トを出力するダミーバイト出力部である。
【００１３】次に、本発明の実施例の動作について図１
を参照して説明する。入力されたＡＴＭセル１は、ＶＰ
毎に設けられているバッファ２に入力セル制御部４によ
って書き込まれ、この時にバッファ２からはそれまで蓄
積されていた同ＶＰのセルをセル送出部５に制御されて
出力する。この時判定部３では、入力されたセルのＳＡ
Ｒ−ＰＤＵヘッダ情報とポインタ値を入力セル制御部４
から取り込み、バッファ２から出力するセルの誤配、セ
ル損失判定を行う。
を参照して説明する。入力されたＡＴＭセル１は、ＶＰ
毎に設けられているバッファ２に入力セル制御部４によ
って書き込まれ、この時にバッファ２からはそれまで蓄
積されていた同ＶＰのセルをセル送出部５に制御されて
出力する。この時判定部３では、入力されたセルのＳＡ
Ｒ−ＰＤＵヘッダ情報とポインタ値を入力セル制御部４
から取り込み、バッファ２から出力するセルの誤配、セ
ル損失判定を行う。
【００１４】判定された結果はセル送出部５に通知され
る。セル誤配と判定された場合は、その出力セルは廃棄
される。セル損失と判定された場合は、セル送出部５に
おいて出力セルのへッダ部分の未使用ビットに損失バイ
ト数が書き込まれ、出力される。セル送出部５から出力
されたセルはデータ書込制御部６を通してＶＰ毎に蓄え
られるセルバッファ７に書き込まれ、ＳＴＭ側のタイム
スロットに出力されるまでの間、蓄えられる。
る。セル誤配と判定された場合は、その出力セルは廃棄
される。セル損失と判定された場合は、セル送出部５に
おいて出力セルのへッダ部分の未使用ビットに損失バイ
ト数が書き込まれ、出力される。セル送出部５から出力
されたセルはデータ書込制御部６を通してＶＰ毎に蓄え
られるセルバッファ７に書き込まれ、ＳＴＭ側のタイム
スロットに出力されるまでの間、蓄えられる。
【００１５】出力データ制御部８ではセルバッファ７か
らＳＴＭ側に出力されるデータをセルバッファ７に書込
まれた順に読み出しているが、新しいセルデータを読み
出す前に、セルヘッダに書き込まれた損失バイト数情報
を読み出し、その損失数分のデータが出力されるまで該
当ＶＰのデータの読み出しを中止する。中止している
間、ダミーバイト出力部９において損失バイト分のダミ
ーデータを出力してＳＴＭ側のタイムスロットに挿入す
る。
らＳＴＭ側に出力されるデータをセルバッファ７に書込
まれた順に読み出しているが、新しいセルデータを読み
出す前に、セルヘッダに書き込まれた損失バイト数情報
を読み出し、その損失数分のデータが出力されるまで該
当ＶＰのデータの読み出しを中止する。中止している
間、ダミーバイト出力部９において損失バイト分のダミ
ーデータを出力してＳＴＭ側のタイムスロットに挿入す
る。
【００１６】
【発明の効果】本発明の構成は、従来のようにセルバッ
ファにセルデータの書き込みを行う前に補完動作をする
のではなく、ＳＴＭ側に出力される直前に補完動作を行
うようにしたことである。これにより補完中に他のＶＰ
のセルを待たせることがなくなり、複数のＶＰにおいて
多数（１ＶＰ毎最大６）のセル損失が発生しても対応可
能となり、補完を中止する可能性も回避できる。
ファにセルデータの書き込みを行う前に補完動作をする
のではなく、ＳＴＭ側に出力される直前に補完動作を行
うようにしたことである。これにより補完中に他のＶＰ
のセルを待たせることがなくなり、複数のＶＰにおいて
多数（１ＶＰ毎最大６）のセル損失が発生しても対応可
能となり、補完を中止する可能性も回避できる。
【００１７】その理由は、セルバッファの出力側におい
てデータの読み出しを制御することで補完動作を可能に
したため、補完用バッファのように、入力でセルをブロ
ッキングによる他のＶＰセルヘの影響を与えることなく
補完動作を行えるようになるからである。また、セルバ
ッファからの読み出しを中止することで補完を行うが元
々セルバッファ内では補完される分の帯域に相当するバ
ッファ量の余裕が発生しているはずなので特別な補完用
のバッファも必要としない。
てデータの読み出しを制御することで補完動作を可能に
したため、補完用バッファのように、入力でセルをブロ
ッキングによる他のＶＰセルヘの影響を与えることなく
補完動作を行えるようになるからである。また、セルバ
ッファからの読み出しを中止することで補完を行うが元
々セルバッファ内では補完される分の帯域に相当するバ
ッファ量の余裕が発生しているはずなので特別な補完用
のバッファも必要としない。
【図１】本発明の損失セル補完方式の実施例の構成を示
すブロック図
すブロック図
１ ＡＴＭセル入力 ２ 前に来たＡＴＭセルを蓄積するためのＶＰ毎のバ
ッファ ３ セル誤配、セル損失の判定部 ４ 入力セル制御部 ５ セル送出部 ６ データ書込制御部 ７ セルバッファ ８ 出力データ制御部 ９ ダミーバイト出力部
ッファ ３ セル誤配、セル損失の判定部 ４ 入力セル制御部 ５ セル送出部 ６ データ書込制御部 ７ セルバッファ ８ 出力データ制御部 ９ ダミーバイト出力部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28 H04J 3/00
Claims (2)
- 【請求項１】 ＡＡＬ１に対応したＡＴＭ回線のチャネ
ル毎のＡＴＭセルをＳＴＭ信号に変換するＡＴＭ／ＳＴ
Ｍ変換において、セル損失ありという判定に至る要因と
なった受信セルの未使用ビットに損失バイト数を挿入
し、データがＳＴＭ側に出力される直前にＡＴＭセルの
未配により生じたデータの抜けをダミーデータを挿入す
ることで補完することを特徴とする損失セル補完方式。 - 【請求項２】 ＡＡＬｌに対応したＡＴＭ回線のチャネ
ル毎のＡＴＭセルをＳＴＭ信号に変換するＡＴＭ／ＳＴ
Ｍ変換において、ＡＴＭセルの未配が生じた場合、未配
セル数を算出し、算出したセル未配数から損失バイト数
を計算する判定部と、前記判定部で算出された損失バイ
ト情報をセルヘッダに挿入して出力するセル送出部と、
前記セル送出部から出力されたデータが蓄えられている
バッファからＶＰ毎の損失バイト数情報を読み出して、
損失分のダミーデータを送出するダミーデータ送出部と
を具有することを特徴とする損失セル補完方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8029188A JP2917891B2 (ja) | 1996-02-16 | 1996-02-16 | 損失セル補完方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8029188A JP2917891B2 (ja) | 1996-02-16 | 1996-02-16 | 損失セル補完方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09224032A JPH09224032A (ja) | 1997-08-26 |
| JP2917891B2 true JP2917891B2 (ja) | 1999-07-12 |
Family
ID=12269237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8029188A Expired - Lifetime JP2917891B2 (ja) | 1996-02-16 | 1996-02-16 | 損失セル補完方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917891B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4165044B2 (ja) | 2001-07-23 | 2008-10-15 | 沖電気工業株式会社 | セル分解装置 |
-
1996
- 1996-02-16 JP JP8029188A patent/JP2917891B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09224032A (ja) | 1997-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5101404A (en) | Signalling apparatus for use in an ATM switching system | |
| CA2108863C (en) | Packet disassembler | |
| US5570368A (en) | Cell multiplexer having cell delineation function | |
| US5144619A (en) | Common memory switch for routing data signals comprising ATM and STM cells | |
| JP3630460B2 (ja) | データ長補正システム | |
| JP3065026B2 (ja) | Ａａｌ２パケット交換装置 | |
| US5303236A (en) | Signalling apparatus for use in an ATM switching system | |
| JPH10173673A (ja) | セル組立多重化装置及び分離装置 | |
| US6975651B1 (en) | Cell processing apparatus, ATM exchange and cell discarding method | |
| EP0355797B1 (en) | Signalling apparatus for use in an ATM switching system | |
| JP3654837B2 (ja) | パケットバッファ装置 | |
| US20010030966A1 (en) | ATM cell transmitting/receiving device of ATM switching system | |
| JP2917891B2 (ja) | 損失セル補完方式 | |
| US5999515A (en) | Method and apparatus for shaping processing in which discard of ATM cell effectively performed | |
| JPH07221762A (ja) | パケット処理方法および通信インターフェイス装置 | |
| JP2580412B2 (ja) | 多重ｓｔｍ／ａｔｍ変換方式 | |
| JP3117133B2 (ja) | フレーム組み立て回路及びフレーム組み立て方法 | |
| JP3178404B2 (ja) | 転送データ補完装置 | |
| JPH11252110A (ja) | デセル化装置 | |
| JPH0537547A (ja) | Ａｔｍ同報制御方式 | |
| JP2937750B2 (ja) | ポインタ挿入装置 | |
| JP3055547B2 (ja) | セル組立方法、セル分解方法、およびａｔｍセル通信装置 | |
| JP3618095B2 (ja) | ショートセル分離装置 | |
| JP3129300B2 (ja) | Ａｔｍ交換機 | |
| JPH08116326A (ja) | 非同期転送モード通信方式におけるセル組立装置 |