JP4165044B2

JP4165044B2 - セル分解装置

Info

Publication number: JP4165044B2
Application number: JP2001221079A
Authority: JP
Inventors: 寛今井; 浩司仙波
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2001-07-23
Filing date: 2001-07-23
Publication date: 2008-10-15
Anticipated expiration: 2021-07-23
Also published as: US7116684B2; US20070047577A1; US20030016674A1; US7489694B2; JP2003037628A

Description

【０００１】
【発明の属する技術分野】
この発明は、Ｂ−ＩＳＤＮの要素技術であるＡＴＭ伝送方式による伝送・交換装置において、既存ＳＴＭ網の信号がＡＴＭセルに変換されたものを、再び既存ＳＴＭ網の信号に戻すセル分解装置に関する。
【０００２】
【従来の技術】
セル組立装置は、ＳＴＭ（同期転送モード）網において加入者が使用しているコネクション（呼、パス）のタイムスロットをコネクションごとにまとめてセル化する装置である。一方、セル分解装置はセル組立装置と逆の動作を行うものである。すなわち、セル分解装置は、ＡＴＭ（非同期転送モード）におけるセルをタイムスロット（バイト）に分解して、ＳＴＭ網の信号に変換する装置である。セル分解装置は、いわゆるＣＬＡＤ（Cell Assembly and Diassembly）の一部を構成する。
【０００３】
【発明が解決しようとする課題】
しかしながら、ＡＴＭ網では、ビットエラーなどによるセル誤配や、スイッチ部での廃棄などによるセル損失が発生する可能性がある。セル組立装置で生成されたセルがセル損失により失われた場合、元のデータ（ＳＴＭ信号）が固定速度のデータであるため、到着するセルを順番に分解するだけではデータが時間的に縮まったように見えてしまう。
【０００４】
例えば、通常の音声データは、ディジタル化するときに８ｋＨｚでサンプリングを行う。１サンプルが１バイトなので、音声データは１秒間に８０００バイト生成される。１０秒間では８００００バイトとなる。
【０００５】
このように、１秒間に８０００バイトの固定速度で音声データが生成されるので、音声を再生する側も１秒間に８０００バイトの処理を行う必要がある。送る側（生成側）が１０秒間のデータ（８００００バイト）を送ってくれば、再生する側も１０秒間で再生が終了する。この場合は生成側と再生側とで経過する処理時間に差はない。
【０００６】
ここで、生成側で１０秒間のデータを生成し、８００００バイトのデータを送信したときに、データが途中で欠落し、７２０００バイトしか再生側に届かなかったとする。再生側ではデータが欠落したことが分からないので、信号が到着した順に毎秒８０００バイトの処理を行う。そうすると、９秒間しか再生されなくなる。元々１０秒であったものが９秒になってしまい、データが時間的に縮まって見えてしまう。
【０００７】
もしも欠落したデータを補わなかったら、生成側と再生側との時間差はどんどん広がってしまう。最後には、生成するよりも早く再生してしまうということになり、もちろんそんなことは不可能なので、システムが破綻する。
【０００８】
また、ＡＴＭ網でセル損失が発生した場合、受信側で到着したセルを単純に分解していると、データの時間軸上の位置が変化し、間隔が縮まったように見えてしまう。例えば上記の例で、送信側で５秒目のデータが送信中に欠落したとする。この場合、再生側では４秒目のデータの次が６秒目のデータになる。このため、６秒目以降のデータの時間軸上の位置が再生側では１秒ずつずれてしまう。
【０００９】
したがって、従来より、ＡＴＭ網でセル損失が発生した場合でも、データの時間軸上の位置を正確に再現するセル分解装置の出現が望まれていた。
【００１０】
【課題を解決するための手段】
そこで、この出願に係る発明のセル分解装置によれば、
ＡＴＭセルをＳＴＭ信号に変換するセル分解装置において、
セル損失検出部、シーケンス番号生成部、書込アドレス生成部、メモリ、読出アドレス生成部、シーケンス番号確認部、ダミーデータ生成部およびセレクタを備えており、
前記セル損失検出部は、外部より送られた前記ＡＴＭセルをバイトに分解して、分解した前記バイトを順次に前記メモリに送出するとともに、前記ＡＴＭセルの損失を検出するものであり、
前記シーケンス番号生成部は、前記バイトの送出順に、前記ＡＴＭセルの損失が無い場合は１ずつ変化し、前記ＡＴＭセルの損失が有る場合は損失分のバイト数だけ変化するシーケンス番号を生成するものであり、
前記書込アドレス生成部は、前記バイトと前記シーケンス番号との組を前記メモリに書き込むための書込アドレスを生成するものであり、
前記読出アドレス生成部は、前記バイトと前記シーケンス番号との組を前記送出順に前記メモリから読み出すための読出アドレスを生成するものであり、
前記セレクタは、前記メモリから読み出された前記バイト、および前記ダミーデータ生成部で生成されたダミーデータのいずれか一方を前記ＳＴＭ信号として外部に送出するものであり、
前記シーケンス番号確認部は、前記メモリから読み出された前記シーケンス番号が、前回読み出されたシーケンス番号に比べて１だけ変化している場合は、読み出された前記バイトを前記セレクタに送出させ、あるいは、読み出された前記シーケンス番号が、前回読み出されたシーケンス番号に比べて１よりも大きな数Ｍだけ変化している場合は、バイト数Ｍの前記ダミーデータを前記セレクタに送出させた後、読み出された前記バイトを前記セレクタに送出させるものである
ことを特徴とする。
【００１１】
また、この出願に係る発明の他のセル分解装置によれば、
ＡＴＭセルをＳＴＭ信号に変換するセル分解装置において、
セル損失検出部、書込アドレス生成部、第１ダミーデータ生成部、第１セレクタ、メモリ、読出アドレス生成部、第２ダミーデータ生成部、出力データ保持部および第２セレクタを備えており、
前記セル損失検出部は、外部より送られた前記ＡＴＭセルをバイトに分解して、分解した前記バイトを順次に前記第１セレクタに送出するとともに、前記ＡＴＭセルの損失を検出するものであり、
前記第１セレクタは、前記セル損失検出部から読み出された前記バイト、および前記第１ダミーデータ生成部で生成されたダミーデータのいずれか一方のデータを選択して、前記メモリに送出するものであり、
前記書込アドレス生成部は、前記データを前記メモリに書き込むため、前記データの送出順に、前記ＡＴＭセルの損失が無い場合は１ずつ変化し、前記ＡＴＭセルの損失が有る場合は損失分のバイト数だけ変化する書込アドレスを生成するものであり、
前記読出アドレス生成部は、前記データをアドレス順に前記メモリから読み出すための読出アドレスを生成するものであり、
前記第２セレクタは、前記メモリから読み出された前記データを前記出力データ保持部に送出した後、前記第２ダミーデータ生成部で生成されたダミーデータを前記メモリに送出するものであって、Ｒ／Ｗ切換信号に従って、前記メモリに対する読出し動作及び書込み動作を切り替え、
前記出力データ保持部は、前記メモリから読み出された前記データを一定期間保持した後、該データを前記ＳＴＭ信号として外部に送出するものであり、
前記第１セレクタは、初期化信号が入力されると前記第１ダミーデータ生成部で生成されたダミーデータを選択する
ことを特徴とする。
【００１２】
このように、ＡＴＭ網でセル損失が発生した場合、損失分だけダミーデータを挿入するようにしたので、データの時間軸上の位置は正確に再現される。
【００１３】
上記の例で言えば、欠落した８０００バイト分のダミーデータを挿入してやれば、再生側でも生成側と同じ１０秒で処理が終了する。すなわち、生成側でデータ生成にかかる時間と、再生側でデータ再生にかかる時間とが同じになる。このように、欠落したデータを補うことで、生成側と再生側との時間差の広がりを防止できる。
【００１４】
【発明の実施の形態】
以下、図を参照して、この発明の実施の形態につき説明する。なお、図は、この発明が理解できる程度に接続関係などを概略的に示したものである。よって、この発明は図示例に限定されない。
【００１５】
［第１の実施の形態］
図１は、第１の実施の形態のセル分解装置の構成を示すブロック図である。このセル分解装置は、セル損失検出回路１０、シーケンス番号生成回路１２、書込アドレス生成回路１４、メモリ１６、読出アドレス生成回路１８、シーケンス番号確認回路２０、ダミーデータ生成回路２２およびセレクタ２４を備えている。
【００１６】
セル損失検出回路１０は、外部（ＡＴＭ網）より送られたＡＴＭセルをバイトに分解するものである。セル損失検出回路１０は、分解したバイトを順次にメモリ１６に送出する。バイトは、メモリ１６の第１書込ポートＷＤ１に入力される。また、セル損失検出回路１０は、ＡＴＭセルの損失を検出して、その検出結果をシーケンス番号生成回路１２に伝える。すなわち、セル損失検出回路１０は、セルの損失が無かった場合はその旨をセル損失無し情報としてシーケンス番号生成回路１２に伝える。また、セル損失検出回路１０は、セルの損失が有った場合は、損失分のバイト数Ｍ（Ｍは整数）を損失バイト数信号としてシーケンス番号生成回路１２に伝える。
【００１７】
シーケンス番号生成回路１２は、セル損失検出回路１０から送出されるバイトの送出順に、シーケンス番号Ｎ（Ｎは整数）を生成するものである。シーケンス番号生成回路１２は、セル損失検出回路１０からセル損失無し情報を受けるたびに、シーケンス番号Ｎを１だけ変化させる。例えば下記の（１）式に従い変化させる。一方、シーケンス番号生成回路１２は、セル損失検出回路１０から損失バイト数信号を受けると、シーケンス番号Ｎを損失分のバイト数Ｍだけ変化させる。例えば下記の（２）式に従い変化させる。シーケンス番号生成回路１２から送出されたシーケンス番号Ｎは、メモリ１６の第２書込ポートＷＤ２に入力される。
【００１８】
Ｎ＝Ｎ＋１・・・（１）
Ｎ＝Ｎ＋Ｍ・・・（２）
書込アドレス生成回路１４は、セル損失検出回路１０から書込開始信号を受けると、書込アドレスを生成する。書込アドレスは、メモリ１６の書込アドレスポートＷＡに入力される。この書込アドレスで指定されたアドレスに、セル損失検出回路１０から送出されるバイトと、シーケンス番号生成回路１２から送出されるシーケンス番号Ｎとの組が書き込まれる。そのため、書込アドレスは、バイトの出力に同期して生成される。書込アドレスは、１ずつ順次にインクリメントされる。
【００１９】
メモリ１６には、データバスの幅の分だけ同じアドレスに異なるデータを格納できる。例えば、シーケンス番号が８ビットで、バイト（ＡＴＭセルを分解したもの）と合わせて１６ビットの場合では、１６ビット幅のメモリであれば、バイトおよびセルを同じアドレスに格納することができる。
【００２０】
読出アドレス生成回路１８は、外部のシステム（不図示）から読出開始信号を受けると、読出アドレスを生成する。読出アドレスは、メモリ１６の読出アドレスポートＲＡに入力される。読出アドレスは、１ずつ順次にインクリメントされる。この読出アドレスで指定されたアドレスに記憶されているバイトおよびシーケンス番号Ｎが、メモリ１６から読み出される。バイトはメモリ１６の第１読出ポートＲＤ１から読み出され、セレクタ２４に送られる。シーケンス番号Ｎはメモリ１６の第２読出ポートＲＤ２から読み出されて、シーケンス番号確認回路２０に送られる。
【００２１】
セレクタ２４は、メモリ１６から読み出されたバイト、およびダミーデータ生成回路２２で生成されたダミーデータのいずれか一方をＳＴＭ信号として外部（ＳＴＭ網）に送出するものである。バイトかダミーデータかの選択は、シーケンス番号確認回路２０から送られるダミーデータ挿入信号に従って行われる。
【００２２】
シーケンス番号確認回路２０は、メモリ１６から読み出されたシーケンス番号Ｎの連続性をチェックし、シーケンス番号Ｎに跳躍が有った場合はダミーデータ挿入信号を読出アドレス生成回路１８およびセレクタ２４に送出する。すなわち、シーケンス番号確認回路２０は、メモリ１６から読み出されたシーケンス番号（Ｎ１とする。）が、前回読み出されたシーケンス番号（Ｎ０とする。）に比べて１だけ変化している場合は、ダミーデータ挿入信号を出力しない。この場合、読出アドレス生成回路１８では読出アドレスのインクリメントが続行され、また、セレクタ２４は、メモリ１６から読み出されたバイトを外部に送出する。
【００２３】
一方、シーケンス番号確認回路２０は、メモリ１６から読み出されたシーケンス番号Ｎ１が、前回読み出されたシーケンス番号Ｎ０に比べて１よりも大きな数Ｍだけ変化している場合は、ダミーデータ挿入信号を出力する。この場合、読出アドレス生成回路１８では読出アドレスのインクリメントが中断され、また、セレクタ２４は、ダミーデータ生成回路２２で生成されたバイト数Ｍのダミーデータを外部に送出する。バイト数Ｍのダミーデータがセレクタ２４から送出された後、シーケンス番号確認回路２０はダミーデータ挿入信号の出力を停止する。それに応じて、セレクタ２４から、シーケンス番号Ｎ１とともにメモリ１６から読み出されたバイトが外部に送出される。
【００２４】
なお、シーケンス番号確認回路２０では、１つ前に入力したシーケンス番号Ｎ０を保持しておき、新たに入力したシーケンス番号Ｎ１をＮ０と比較することでシーケンス番号Ｎの連続性を確認している。
【００２５】
次に、第１の実施の形態のセル分解装置の動作につき説明する。
【００２６】
ＡＴＭ網でセル損失が発生した場合、受信側でセル損失が分かるようにするために、例えばＡＡＬ１の形式（ＩＴＵ−ＴＩ．３６３．１参照）でセル化が行われる。この形式では、セルのペイロードの１バイト目（セルの先頭からだと６バイト目）にシーケンスナンバが付加される。したがって、セル損失の発生の際にはシーケンスナンバの跳躍を検出することにより、いくつのセルが損失したかが分かる。
【００２７】
セル損失検出回路１０は、ＡＴＭセルが入力されると、例えば上述の方法で、ＡＴＭ網においていくつのセルが損失したかを検出する。そして、セル損失検出回路１０は、損失したセルの数とセルに含まれるバイト数とに基づき、合計何バイト損失したかを計算する。セルに含まれるバイト数は、上述のＡＡＬ１形式のセルの場合、ペイロード４８バイト中１バイトがシーケンスナンバなどで使用されるので、最大４７バイトとなる。セル損失検出回路１０は、損失したバイト数の計算結果を損失バイト数信号として、バイトの書き込みのタイミングに合わせて、シーケンス番号生成回路１２に送出する。また、セル損失が無い場合、セル損失検出回路１０は書込アドレス生成回路１４に書込開始信号を送出する。また、セル損失検出回路１０は、入力されたＡＴＭセルをバイトに分解し、分解したバイトをメモリ１６に送出する。
【００２８】
シーケンス番号生成回路１２は、セル損失が無い場合は通常のＮ＝Ｎ＋１のシーケンス番号を生成し、このシーケンス番号をメモリ１６に書き込まれるバイト（ＳＴＭ信号）と同じアドレスでメモリ１６に書き込む。また、シーケンス番号生成回路１２は、セル損失検出回路１０から損失バイト数信号を受信すると、Ｎ＝Ｎ＋損失バイト数のシーケンス番号を生成する。このシーケンス番号は、セル損失が発生した後に最初にメモリ１６に書き込まれるバイトと一緒にメモリ１６に書き込まれる。その後、シーケンス番号生成回路１２は、損失バイト数信号を受信しない間は、Ｎ＝Ｎ＋１の計算を繰り返す。シーケンス番号はバイトとともにメモリ１６に書き込まれる。
【００２９】
書込アドレス生成回路１４は、セル損失検出回路１０から書込開始信号を受信すると、バイトおよびシーケンス番号をメモリ１６に書き込むための書込アドレスを生成する。アドレスは、セル損失が発生した場合でも、通常通り１つずつインクリメントされる。したがって、セル損失が発生しても、メモリ空間上はデータ（バイトおよびシーケンス番号）は連続して保存される。
【００３０】
一般にＡＴＭセルはパケット通信で用いられるので、各セルの入力タイミングは離散的になる。一方、ＳＴＭ信号はある一定の伝送速度の連続信号である。メモリ１６により、データ伝送速度の調整が行われる。
【００３１】
上述のシステム（不図示）は、メモリ１６に蓄積されたデータの量を監視し、その量が例えば外部から設定されたしきい値を越えた場合に読出開始信号を生成する。読出アドレス生成回路１８は、上述のシステムから読出開始信号を受信すると、メモリ１６からデータを読み出すための読出アドレスの生成を開始する。その後、読出アドレス生成回路１８は、一定の読み出し速度に従ってアドレスをインクリメントする。読み出し側はＳＴＭ網なので、読出アドレス生成回路１８は、通常、一度読み出しを開始したら一定の読み出し速度でアドレスを生成し続ける。しかし、読出アドレス生成回路１８は、シーケンス番号確認回路２０からダミーデータ挿入信号を受信すると、アドレスのインクリメントを停止する。
【００３２】
シーケンス番号確認回路２０は、読出アドレスによりメモリ１６から読み出されたシーケンス番号の監視を行い、シーケンス番号が連続している間は、メモリ１６から読み出されたＳＴＭ信号（バイト）を選択して出力するように、セレクタ２４を制御する。一方、シーケンス番号確認回路２０は、シーケンス番号が跳躍している場合は、ダミーデータ挿入信号を出力し、読出アドレス生成回路１８に読出アドレスの生成を停止させるとともに、ダミーデータを出力するようにセレクタ２４を制御する。跳躍したシーケンス番号をＳ、ひとつ前のシーケンス番号をＮとした場合、上記読み出し速度に従ってＮ＝Ｎ＋１の演算を繰り返し、Ｎ＝Ｓになった時点でダミーデータ挿入信号を解除する。なお、跳躍したシーケンス番号Ｓとは、例えば１、２、３、５、６の数列のうちの５に相当する番号である。
【００３３】
ダミーデータ生成回路２２は、出力側のＳＴＭ網に適したダミーデータを生成する回路であり、例えばデータすべてが２進表示で「１」となる信号を生成する。例えば、音声データの場合はノイズとなる。生成した信号は常時セレクタ２４に出力される。
【００３４】
セレクタ２４は、シーケンス番号確認回路２０により制御され、ダミーデータ挿入信号が与えられている間はダミーデータ生成回路２２からの信号を選択し、それ以外のときはメモリ１６からのＳＴＭ信号を選択して出力する。
【００３５】
以上説明したように、第１の実施の形態のセル分解装置によれば、バイトとシーケンス番号とを同時にメモリ１６に書き込む構成を具備し、ＡＴＭ網でセル損失が発生した際には、その損失により失われたバイト数をシーケンス番号に加算する。読み出し側でシーケンス番号を監視していれば、何バイトのダミーデータを挿入すれば良いかが分かる。そして、損失した分はダミーデータを挿入することで、正常に受信できたＳＴＭ信号の時間的位相を、セル損失が発生していなかった場合と同じにすることができる。
【００３６】
なお、セル分解装置から出力されるＳＴＭ信号は、セル損失が有った場合は不完全なデータとなる。上述したように、例えば音声データの場合には、損失が有ったところにノイズが挿入されることになる。しかし、それでも生成側と再生側とで整合を取るために、上述したダミーデータ挿入処理は必要である。また、ＡＡＬタイプ１のセルのフォーマットでは、構造化セルというものが扱えることになっている。これは固定長の繰り返しデータ（セルのペイロードの長さとは異なる。）をセルに格納する際に、その先頭位置をＡＡＬ１ヘッダと呼ばれるヘッダに含まれるポインタで示すものである。ポインタで先頭を指定しているために途中のデータが欠落すると先頭が分からなくなり、再生ができなくなる。この不具合を避けるためにもダミーデータを挿入し、生成側と再生側との時間的矛盾が無いようにしておかなければならない。
【００３７】
［第２の実施の形態］
図２は、第２の実施の形態のセル分解装置の構成を示すブロック図である。このセル分解装置は、セル損失検出回路２６、書込アドレス生成回路２８、第１ダミーデータ生成回路３０、第１セレクタ３２、メモリ３４、読出アドレス生成回路３６、第２ダミーデータ生成回路３８、出力データ保持回路４０および第２セレクタ４２を備えている。
【００３８】
セル損失検出回路２６は、外部（ＡＴＭ網）より送られたＡＴＭセルをバイトに分解する装置である。セル損失検出回路２６は、分解したバイトを順次に第１セレクタ３２に送出する。また、セル損失検出回路２６は、ＡＴＭセルの損失を検出して、その検出結果を書込アドレス生成回路２８に伝える。すなわち、セル損失検出回路２６は、セルの損失が無かった場合はその旨をセル損失無し情報として書込アドレス生成回路２８に伝える。また、セル損失検出回路２６は、セルの損失を検出した場合は、損失分のバイト数Ｍ（Ｍは整数）を損失バイト数信号として書込アドレス生成回路２８に伝える。
【００３９】
第１セレクタ３２は、セル損失検出回路２６から読み出されたバイト、および第１ダミーデータ生成回路３０で生成されたダミーデータのいずれか一方のデータを選択して、メモリ３４に送出するものである。バイトかダミーデータかの選択は、不図示の初期化信号生成回路から送られる初期化信号に従って行われる。第１セレクタ３２から出力されるデータは、メモリ３４のデータ書込ポートＷＤに入力される。
【００４０】
書込アドレス生成回路２８は、セル損失検出回路２６から書込開始信号を受けると、書込アドレスを生成する。この書込アドレスは、メモリ３４の書込アドレスポートＷＡに入力される。この書込アドレスで指定されたアドレスに、第１セレクタ３２で選択されたデータが書き込まれる。そのため、書込アドレスは、第１セレクタ３２から出力されるデータの出力タイミングに同期して生成される。書込アドレス生成回路２８は、データの送出順に、ＡＴＭセルの損失が無い場合は書込アドレスを１ずつ変化させる。例えば下記の（３）式に従い変化させる。一方、書込アドレス生成回路２８は、セル損失検出回路２６から損失バイト数信号を受けると、書込アドレスを損失分のバイト数Ｍだけ変化させる。例えば下記の（４）式に従い変化させる。
【００４１】
Ｎ＝Ｎ＋１・・・（３）
Ｎ＝Ｎ＋Ｍ・・・（４）
読出アドレス生成回路３６は、外部のシステム（不図示）から読出開始信号を受けると、読出アドレスを生成する。この読出アドレスは、メモリ３４の読出・書込アドレスポートＲＷＡに入力される。この読出アドレスで指定されたアドレスに記憶されているバイトまたはダミーデータが、メモリ３４から読み出される。読出アドレスは、１ずつ順次にインクリメントされる。したがって、データはアドレス順にメモリ３４から読み出される。データは、メモリ３４の読出・書込アドレスポートＲＷＤから読み出されて、第２セレクタ４２に送られる。
【００４２】
第２セレクタ４２は、メモリ３４から読み出されたデータを出力データ保持回路４０に送出した後、第２ダミーデータ生成回路３８で生成されたダミーデータをメモリ３４に送出するものである。この動作切り替えは、不図示のＲ／Ｗ切替信号生成回路から送られるＲ／Ｗ切替信号に従い行われる。つまり、第２セレクタ４２は、メモリ３４からデータを読み出すと、そのデータが記憶されていたアドレスにダミーデータを書き込む。このため、メモリ３４の読出側では、通常のＳＴＭ網の伝送速度の２倍の速度でアクセスされ、読み出しと書き込みとが交互に行われる。
【００４３】
出力データ保持回路４０は、メモリ３４から読み出されたデータを一定期間保持した後、このデータをＳＴＭ信号として外部（ＳＴＭ網）に送出するものである。上述したように、第２セレクタ４２から送られるデータは本来のＳＴＭ網の速度の２倍であるため、出力データ保持回路４０は、ＳＴＭ網の速度（１倍）にデータを引き伸ばすために所定期間、データを保持する。
【００４４】
次に、第２の実施の形態のセル分解装置の動作につき説明する。
【００４５】
システムの起動時に、メモリ３４の初期化を行う。まず、第１セレクタ３２に初期化信号が入力される。第１セレクタ３２は、初期化信号に応じて、第１ダミーデータ生成回路３０で生成されたダミーデータを選択してメモリ３４に出力する。また、書込アドレス生成回路２８は、第１セレクタ３２から出力されるダミーデータの出力タイミングに合わせて、メモリ３４の全アドレス空間に対するアドレスを順次に生成する。その結果、メモリ３４の記憶内容のすべてがダミーデータで埋めつくされる。
【００４６】
初期化後、以下の手順で動作する。
【００４７】
まず、セル損失検出回路２６でセル分解およびセル損失検出が行われる。セルはバイトに分解され、第１セレクタ３２に送られる。セル損失検出回路２６でのセル損失検出手順は第１の実施の形態で説明した手順と同じであるから、説明を省略する。セル損失検出回路２６は、セル損失の検出後、損失バイト数信号を書込アドレス生成回路２８に出力する。
【００４８】
第１セレクタ３２では、初期化時のみダミーデータが選択される。しかし、それ以降、第１セレクタ３２は、セル損失検出回路２６で分解されたＳＴＭ信号（バイト）を選択して、メモリ３４へ出力する。
【００４９】
書込アドレス生成回路２８では、初期化時は、メモリ３４の全アドレスを一巡するように書込アドレスを生成して、メモリ３４へ与える。その後、書込アドレス生成回路２８は、セル損失検出回路２６から書込開始信号を受信すると、ＳＴＭ信号をメモリ３４に書き込むための書込アドレスを生成して、メモリ３４へ出力する。このとき、書込アドレス生成回路２８は、セル損失検出回路２６から損失バイト数が入力されると、書込アドレスに損失バイト数分加算してアドレスを生成する。そして、書込アドレス生成回路２８は、これ以降、この加算されたアドレスから順次にインクリメントしたアドレスを生成する。
【００５０】
メモリ３４では、初期化時に全領域にダミーデータが書き込まれる。その後、ＡＴＭセル到着後は、書込アドレス生成回路２８で指定された書込アドレスに、第１セレクタ３２で選択されたＳＴＭ信号が書き込まれる。また、読み出し側では、読出アドレス生成回路３６で生成された読出アドレスに従い、メモリ３４内のデータが読み出される。読み出しの際のメモリ３４へのアクセスは通常のＳＴＭ網の速度の２倍でアクセスされる。そして、読み出しと書き込みとが交互に繰り返される。ただし、読み出しと書き込みとを１ペアと考え、この１ペアに対するアドレスは両方とも読出アドレス生成回路３６で指定されたアドレスとなる。すなわち、読出されたアドレスと同じアドレスに対して、読み出し後すぐに第２セレクタ４２で選択されたダミーデータが書き込まれる。
【００５１】
読出アドレス生成回路３６は、ＳＴＭ網の速度で読出アドレスを生成して、メモリ３４へ読出アドレスを出力する。読出アドレス生成回路３６は、読み出し開始後に１つずつインクリメントされる読出アドレスを生成する。
【００５２】
第２ダミーデータ生成回路３８では、第１ダミーデータ生成回路３０と同じダミーデータを生成し、第２セレクタ４２へダミーデータを出力し続ける。
【００５３】
第２セレクタ４２は、Ｒ／Ｗ切替信号に従い、リード動作およびライト動作を切り替える。第２セレクタ４２は、リード時にはメモリ３４からの出力信号を選択して、出力データ保持回路４０へ出力する。第２セレクタ４２は、ライト時には第２ダミーデータ生成回路３８からのダミーデータを選択して、メモリ３４へ出力する。
【００５４】
第２セレクタ４２から出力されるデータは、本来のＳＴＭ網の速度の２倍の速度で出力される。そのため、出力データ保持回路４０は、第２セレクタ４２からのデータをＳＴＭ網の速度（１倍）に引き伸ばすためにデータを保持して、ＳＴＭ網の速度でデータを外部（ＳＴＭ網）に出力する。
【００５５】
以上説明したように、第２の実施の形態のセル分解装置によれば、メモリ３４の内部に、正常なＳＴＭ信号が保存されているところ以外はすべてダミーデータが書き込まれるようにしている。そのため、損失セルの処理を書き込み側で行うだけで良くなり、読み出し側ではセル損失に左右されることなく、順次にメモリ３４のデータを読み出すだけで良い。第１の実施の形態と同じように、損失した分はダミーデータを挿入することで、正常に受信できたＳＴＭ信号の時間的位相をセル損失が発生していなかった場合と同じにすることができる。
【００５６】
なお、第１および第２の実施の形態では、セル分解装置をＡＴＭ網の１つのコネクションに対して組み込んだ例を説明したが、複数のコネクションに対してもそれぞれ同様の回路（セル分解装置）を組み込むことが可能である。
【００５７】
また、セル損失の検出方式については、この実施の形態で説明した方式に限られず、セル損失の個数が判別できる方式であれば別の方式であっても良い。
【００５８】
【発明の効果】
この発明のセル分解装置によれば、ＡＴＭ網でセル損失が発生した場合、損失分だけダミーデータを挿入するようにしたので、データの時間軸上の位置が正確に再現される。
【図面の簡単な説明】
【図１】第１の実施の形態のセル分解装置の構成を示す図である。
【図２】第２の実施の形態のセル分解装置の構成を示す図である。
【符号の説明】
１０，２６：セル損失検出回路
１２：シーケンス番号生成回路
１４，２８：書込アドレス生成回路
１６，３４：メモリ
１８，３６：読出アドレス生成回路
２０：シーケンス番号確認回路
２２：ダミーデータ生成回路
２４：セレクタ
３０：第１ダミーデータ生成回路
３２：第１セレクタ
３８：第２ダミーデータ生成回路
４０：出力データ保持回路
４２：第２セレクタ

Claims

ＡＴＭセルをＳＴＭ信号に変換するセル分解装置において、
セル損失検出部、シーケンス番号生成部、書込アドレス生成部、メモリ、読出アドレス生成部、シーケンス番号確認部、ダミーデータ生成部およびセレクタを備えており、
前記セル損失検出部は、外部より送られた前記ＡＴＭセルをバイトに分解して、分解した前記バイトを順次に前記メモリに送出するとともに、前記ＡＴＭセルの損失を検出するものであり、
前記シーケンス番号生成部は、前記バイトの送出順に、前記ＡＴＭセルの損失が無い場合は１ずつ変化し、前記ＡＴＭセルの損失が有る場合は損失分のバイト数だけ変化するシーケンス番号を生成するものであり、
前記書込アドレス生成部は、前記バイトと前記シーケンス番号との組を前記メモリに書き込むための書込アドレスを生成するものであり、
前記読出アドレス生成部は、前記バイトと前記シーケンス番号との組を前記送出順に前記メモリから読み出すための読出アドレスを生成するものであり、
前記セレクタは、前記メモリから読み出された前記バイト、および前記ダミーデータ生成部で生成されたダミーデータのいずれか一方を前記ＳＴＭ信号として外部に送出するものであり、
前記シーケンス番号確認部は、前記メモリから読み出された前記シーケンス番号が、前回読み出されたシーケンス番号に比べて１だけ変化している場合は、読み出された前記バイトを前記セレクタに送出させ、あるいは、読み出された前記シーケンス番号が、前回読み出されたシーケンス番号に比べて１よりも大きな数Ｍだけ変化している場合は、バイト数Ｍの前記ダミーデータを前記セレクタに送出させた後、読み出された前記バイトを前記セレクタに送出させるものである
ことを特徴とするセル分解装置。
ＡＴＭセルをＳＴＭ信号に変換するセル分解装置において、
セル損失検出部、書込アドレス生成部、第１ダミーデータ生成部、第１セレクタ、メモリ、読出アドレス生成部、第２ダミーデータ生成部、出力データ保持部および第２セレクタを備えており、
前記セル損失検出部は、外部より送られた前記ＡＴＭセルをバイトに分解して、分解した前記バイトを順次に前記第１セレクタに送出するとともに、前記ＡＴＭセルの損失を検出するものであり、
前記第１セレクタは、前記セル損失検出部から読み出された前記バイト、および前記第１ダミーデータ生成部で生成されたダミーデータのいずれか一方のデータを選択して、前記メモリに送出するものであり、
前記書込アドレス生成部は、前記データを前記メモリに書き込むため、前記データの送出順に、前記ＡＴＭセルの損失が無い場合は１ずつ変化し、前記ＡＴＭセルの損失が有る場合は損失分のバイト数だけ変化する書込アドレスを生成するものであり、
前記読出アドレス生成部は、前記データをアドレス順に前記メモリから読み出すための読出アドレスを生成するものであり、
前記第２セレクタは、前記メモリから読み出された前記データを前記出力データ保持部に送出した後、前記第２ダミーデータ生成部で生成されたダミーデータを前記メモリに送出するものであって、Ｒ／Ｗ切替信号に従って、前記メモリに対する読出し動作及び書込み動作を切り替え、
前記出力データ保持部は、前記メモリから読み出された前記データを一定期間保持した後、該データを前記ＳＴＭ信号として外部に送出するものであり、
前記第１セレクタは、初期化信号が入力されると前記第１ダミーデータ生成部で生成されたダミーデータを選択する
ことを特徴とするセル分解装置。