KR20010065076A

KR20010065076A - 교환 시스템에서 서브하이웨이의 전송 지연 보상 회로

Info

Publication number: KR20010065076A
Application number: KR1019990064890A
Authority: KR
Inventors: 정인철; 권오극
Original assignee: 서평원; 엘지정보통신주식회사
Priority date: 1999-12-29
Filing date: 1999-12-29
Publication date: 2001-07-11

Abstract

본 발명은 교환 시스템의 스위칭 블록과 디바이스 블록간에 서브하이웨이를 통해 데이터를 송수신할 때 각 블록이 별도의 프레임 동기신호 및 클럭을 사용함으로써, 해당 서브하이웨이의 케이블 지연에 따른 전송 속도의 지연을 보상할 수 있도록 한 교환 시스템에서 서브하이웨이의 전송 지연 보상 회로에 관한 것이다.

종래의 교환 시스템은 스위칭 블록과 디바이스 블록간의 케이블의 길이에 따른 신호의 지연 즉, 스위칭 블록에서 사용하는 송신 클럭과 디바이스 블록에서 사용하는 송신 클럭의 지연 및 해당 송신 클럭의 지연으로 인한 디바이스 블록의 수신 데이터 전송 지연으로 인해 해당 케이블 길이의 연장 및 전송 속도의 향상에 제한을 받게 되는 단점이 있었다.

본 발명은 교환 시스템에서 스위칭 블록과 디바이스 블록간을 연결하는 서브하이웨이의 케이블 길이에 따른 지연을 정확히 한 프레임이 되도록 지연시켜 해당 블록간의 클럭 및 데이터를 동기시킴으로써, 해당 스위칭 블록과 디바이스 블록간의 케이블 길이를 연장할 수 있게 됨과 동시에 해당 서브하이웨이 상의 데이터 전송 속도를 향상시킬 수 있게 된다.

Description

교환 시스템에서 서브하이웨이의 전송 지연 보상 회로{Transmission Delay Compensation Circuit Of Sub-Highway In Switching System}

본 발명은 교환 시스템에서 서브하이웨이의 전송 지연 보상 회로에 관한 것으로, 특히 해당 교환 시스템의 스위칭 블록과 디바이스 블록간에 서브하이웨이를 통해 데이터를 송수신할 때 각 블록이 별도의 프레임 동기신호 및 클럭을 사용함으로써, 해당 서브하이웨이의 케이블 지연에 따른 전송 속도의 지연을 보상할 수 있도록 한 교환 시스템에서 서브하이웨이의 전송 지연 보상 회로에 관한 것이다.

일반적으로, 교환 시스템은 가입자 단말기 사이에 통신을 위한 경로를 설정하는 것으로, 그 주된 기능은 PCM(Pulse Code Modulation) 변조된 음성 데이터(이하, 'PCM 데이터'라 칭함)를 스위칭하여 가입자들에게 음성 서비스를 제공하는 것이다.

이러한 음성 데이터의 스위칭 측면에서 바라본 일반적인 교환 시스템의 개략적인 구성은 첨부된 도면 도 1에 도시된 바와 같이, 시스템의 전체적인 동작을 위한 프레임 동기신호 및 기준 클럭을 제공하는 망 동기 블록(10)과, 해당 망 동기 블록(10)으로부터 제공받은 프레임 동기신호와 기준 클럭을 사용하여 PCM 데이터를 스위칭하는 스위칭 블록(20)과, 아날로그 가입자 정합을 위한 아날로그 가입자 정합 블록(12), 디지털 가입자 정합을 위한 디지털 가입자 정합 블록(14), 타 교환 시스템으로의 중계선 정합을 위한 중계선 정합 블록(16) 등을 일컫는 다수의 디바이스 블록을 구비하여 이루어진다.

여기서, 해당 PCM 데이터는 아날로그 음성신호를 8Khz로 샘플링한 8비트 데이터로서, 64Kbps의 전송 속도를 갖는다.

그리고, 해당 디바이스 블록은 64Kbps의 PCM 데이터를 각 기능에 맞게 처리하는 블록이며, 다른 디바이스 블록으로 PCM 데이터를 전송하기 위해서는 반드시 스위칭 블록을 경유해야 한다.

이때, 해당 스위칭 블록과 디바이스 블록간에 PCM 데이터를 송수신하는 통신 경로를 서브하이웨이(SHW ; Sub-Highway)라고 하며, 해당 서브하이웨이(SHW)에는 32개의 PCM 데이터로 형성된 프레임 데이터 즉, 32개의 PCM 데이터를 송신 또는 수신할 수 있는 32개의 채널(타임슬롯)으로 구성된 프레임 데이터가 송수신된다.

한편, 전술한 교환 시스템에서 스위칭 블록과 디바이스 블록간의 서브하이웨이(SHW)는 첨부된 도면 도 2와 같이, 각 블록에 구비된 서브하이웨이 정합장치(21, 31)에 의해 정합되며, 해당 스위칭 블록(20)은 프레임 동기신호(FS)와 송신 클럭(TCLK)의 마스터로 동작하되, 해당 송신 클럭(TCLK)에 동기를 맞춰 스위칭 블록(20)으로 송신 데이터(TXD)를 전송하고, 해당 디바이스 블록(30)은 스위칭 블록(20)으로부터 전송받은 송신 클럭(TCLK)에 동기를 맞춰 해당 스위칭 블록(20)으로 수신 데이터(RXD)를 전송한다.

여기서, 해당 스위칭 블록(20)의 서브하이웨이 정합장치(21)는 송신 데이터(TXD)를 디바이스 블록(30)으로 송신할 때 송신 클럭(TCLK)의 라이징 에지에 동기시켜 송신하며, 해당 디바이스 블록(30)으로부터 전송되는 수신 데이터(RXD)를 수신할 때 송신 클럭(TCLK)의 폴링 에지에 동기시켜 수신한다.

그리고, 해당 디바이스 블록(30)의 서브하이웨이 정합장치(31)는 스위칭 블록(20)으로부터 전송되는 송신 데이터(TXD)를 수신할 때 해당 스위칭 블록(20)으로부터 전송되는 송신 클럭(TCLK)의 폴링 에지에 동기시켜 수신하며, 수신 데이터(RXD)를 스위칭 블록(20)으로 송신할 때 송신 클럭(TCLK)의 라이징 에지에 동기시켜 송신한다.

즉, 해당 스위칭 블록(20)과 디바이스 블록(30)간의 서브하이웨이에 대한 타이밍도는 첨부된 도면 도 3에 도시된 바와 같이, 프레임 동기신호(FS)가 활성화되는 경우 첫번째 채널의 송신 또는 수신 데이터(TXD, RXD)가 전송되며, 이때, 해당송신 데이터(TXD)는 송신 클럭(TCLK)의 라이징 에지에 동기되고, 해당 수신 데이터(RXD)는 송신 클럭(TCLK)의 폴링 에지에 동기된다.

한편, 해당 스위칭 블록(20)과 디바이스 블록(30)간의 서브하이웨이 상에 전송되는 데이터(이하, '서브하이웨이 데이터'라 칭함) 즉, 프레임 동기신호(FS)와 송신 클럭(TCLK) 및 송/수신 데이터(TXD, RXD)는 케이블을 통해 연결되며, 해당 송/수신 데이터(TXD, RXD) 전송을 위해 송신 클럭(TCLK)만을 사용하므로, 해당 디바이스 블록(30)은 반드시 송신 클럭(TCLK)에 동기시켜 스위칭 블록(20)으로 수신 데이터(RXD)를 송신해야 한다.

따라서, 종래의 교환 시스템에서 스위칭 블록과 디바이스 블록을 연결하는 서브하이웨이 데이터는 케이블의 길이에 따른 신호의 지연으로 인해 전송 속도를 올리는데 많은 제약을 받게 된다.

여기서, 해당 케이블의 길이에 따른 신호 지연이라 함은 스위칭 블록에서 사용하는 송신 클럭과 디바이스 블록에서 사용하는 송신 클럭의 지연 및 해당 송신 클럭의 지연으로 인한 디바이스 블록의 수신 데이터 전송 지연을 의미하는 것으로, 해당 신호 지연으로 인해 케이블 길이의 연장 및 전송 속도의 향상에 제한을 받게 된다.

전술한 바와 같이, 종래의 교환 시스템은 스위칭 블록과 디바이스 블록간의 케이블의 길이에 따른 신호의 지연 즉, 스위칭 블록에서 사용하는 송신 클럭과 디바이스 블록에서 사용하는 송신 클럭의 지연 및 해당 송신 클럭의 지연으로 인한 디바이스 블록의 수신 데이터 전송 지연으로 인해 해당 케이블 길이의 연장 및 전송 속도의 향상에 제한을 받게 되는 단점이 있었다.

본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, 교환 시스템에서 스위칭 블록과 디바이스 블록간을 연결하는 서브하이웨이의 케이블 길이에 따른 지연을 정확히 한 프레임이 되도록 지연시켜 해당 블록간의 클럭 및 데이터를 동기시킴으로써, 해당 스위칭 블록과 디바이스 블록간의 케이블 길이를 연장할 수 있도록 함과 동시에 해당 서브하이웨이 상의 데이터 전송 속도를 향상시킬 수 있도록 하는데 있다.

도 1은 일반적인 교환 시스템의 스위칭 측면에서 바라본 개략적인 구성도.

도 2는 종래 교환 시스템에서 스위칭 블록과 디바이스 블록간의 서브하이웨이 구조를 도시한 도면.

도 3은 종래 스위칭 블록과 디바이스 블록간의 서브하이웨이 동작 타이밍도.

도 4는 본 발명에 따른 교환 시스템에서 스위칭 블록과 디바이스 블록간의 서브하이웨이 구조를 도시한 도면.

도 5는 도 4에 있어, 디바이스 블록의 서브하이웨이 수신장치 및 서브하이웨이 송신장치를 도시한 도면.

도 6은 도 4에 있어, 스위칭 블록의 서브하이웨이 수신장치 및 서브하이웨이 송신장치를 도시한 도면.

도 7은 본 발명에 따른 스위칭 블록의 서브하이웨이 송신장치 및 서브하이웨이 수신장치에 대한 동작 타이밍도.

도 8은 도 6에 있어, 판독 블록의 세부 구성을 도시한 도면.

도 9은 도 8에 의한 판독 블록의 동작 타이밍도.

도 10은 도 6에 있어, 기록 블록의 세부 구성을 도시한 도면.

도 11은 본 발명에 따른 교환 시스템에서 스위칭 블록의 기록 및 판독 동작 타이밍도.

* 도면의 주요 부분에 대한 부호의 설명 *

60 : 스위칭 블록 61, 72 : 서브하이웨이 송신장치

62, 71 : 서브하이웨이 수신장치 62-1 : 제1FIFO

62-2 : 제2FIFO 62-3 : 판독 블록

62-3a : 프레임 동기신호 생성부 62-3b : 판독선택신호 생성부

62-3c : 리셋신호 생성부 62-3d : 판독신호 생성부

62-3e : 2:1 선택부 62-4 : 기록 블록

62-4a : 기록선택신호 생성부 62-4b : 기록신호 생성부

상술한 바와 같은 목적을 해결하기 위한 본 발명의 특징은, 스위칭 블록과 디바이스 블록간에 서브하이웨이를 통해 데이터를 송수신하는 교환 시스템에 있어서, 수신 프레임 동기신호가 '하이'레벨인 경우 상기 디바이스 블록으로부터 전송되는 수신 데이터를 한 프레임 지연시킨 수신 클럭의 라이징 에지에 동기시켜 첫번째 비트부터 차례로 수신하는 서브하이웨이 수신장치를 포함하는 교환 시스템에서 서브하이웨이의 전송 지연 보상 회로를 제공하느데 있다.

그리고, 상기 서브하이웨이 수신장치는, 상기 디바이스 블록으로부터 전송되는 수신 데이터를 한 프레임 데이터 단위로 저장하는 다수개의 FIFO와; 상기 디바이스 블록으로부터 전송되는 수신 데이터 동기신호와 수신 클럭에 따라 상기 각FIFO에 대한 수신 데이터 기록을 교대로 제어하는 기록 블록과; 송신 프레임 동기신호와 송신 클럭에 따라 상기 각 FIFO로부터 수신 데이터를 교대로 판독하기 위해 현재 기록 상태가 아닌 FIFO에 대한 수신 데이터 판독을 제어하는 판독 블록을 더 포함하는 것을 특징으로 한다.

나아가, 상기 기록 블록은, 기록선택신호를 입력받아 상기 수신 클럭의 폴링 에지에서 상기 각 FIFO에 수신 데이터를 교대로 기록하기 위한 기록신호를 생성하는 기록신호 생성부와; 상기 디바이스 블록으로부터 입력받은 수신 프레임 동기신호가 '하이'레벨인 경우 상기 수신 클럭의 라이징 에지에 기록선택신호를 반전시켜 상기 기록신호 생성부에 전달하는 기록선택신호 생성부를 더 포함하는 것을 특징으로 한다.

또한, 상기 판독 블록은, 상기 송신 클럭의 폴링 에지에 동기시켜 송신 프레임 동기신호보다 반 클럭 앞선 프레임 동기신호를 생성하는 프레임 동기신호 생성부와; 상기 각 FIFO로부터 판독된 수신 데이터 중에서 하나의 수신 데이터를 판독선택신호에 따라 선택하여 D 플립플롭으로 전달하는 2:1 선택부와; 상기 판독선택신호 생성부로부터 입력받은 판독선택신호에 따라 해당되는 판독신호를 상기 송신 클럭의 라이징 에지에 생성하여 상기 각 FIFO를 교대로 판독하게 하는 판독신호 생성부와; 상기 프레임 동기신호가 '하이'레벨에서 '로우'레벨로 반전되는 경우 상기 송신 클럭의 라이징 에지에 동기시켜 판독할 FIFO 선택 및 판독한 수신 데이터 선택을 제어하기 위한 판독선택신호를 생성하여 상기 판독신호 생성부 및 2:1 선택부로 전달하는 판독선택신호 생성부를 더 포함하는 것을 특징으로 하되, 상기 송신프레임 동기신호가 '하이'레벨인 경우 상기 판독선택신호 생성부로부터 전달되는 선택신호에 따라 해당되는 리셋신호를 상기 송신 클럭의 라이징 에지에 생성하여 판독이 완료된 FIFO를 리셋시키는 리셋신호 생성부를 더 포함하는 것을 특징으로 한다.

여기서, 상기 판독선택신호 생성부는, 상기 프레임 동기신호가 '하이'레벨인 경우 상기 송신 클럭의 폴링 에지에 동기시켜 리셋시킬 FIFO 선택을 제어하기 위한 선택신호를 생성한 후, 판독할 FIFO 선택 및 판독한 수신 데이터 선택을 제어하기 위해 상기 선택신호보다 반 클럭 지연된 판독선택신호를 생성하는 것을 특징으로 하되, 상기 리셋신호는 리셋시킬 FIFO 선택을 제어하기 위해 송신 프레임 동기신호의 '하이'레벨에서 반전되되, 기록선택신호와 동일한 신호 레벨로 반전되고, 상기 판독선택신호는 2:1 선택부와 판독할 FIFO를 선택하기 위해 송신 프레임 동기신호의 '하이'레벨에서 반전되되, 상기 선택신호와 동일한 신호 레벨로 반전되는 것을 특징으로 한다.

그리고, 상기 프레임 동기신호 생성부는, 송신 프레임 동기신호를 255개의 래치를 이용하여 255.5 클럭만큼 지연한 프레임 동기신호를 인버터에 의해 반전된 송신 클럭의 라이징 에지에서 생성하는 것을 특징으로 한다.

이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.

본 발명에 따른 교환 시스템에서 스위칭 블록(60)과 디바이스 블록(70)간의서브하이웨이는 전송 지연을 보상하기 위해 첨부한 도면 도 4와 같이, 각 블록에 구비된 서브하이웨이 송신장치(61, 72) 및 서브하이웨이 수신장치(62, 71)에 의해 정합되며, 해당 스위칭 블록(60)과 디바이스 블록(70)은 각각의 프레임 동기신호(TFS, RFS) 및 클럭(TCLK, RCLK)을 사용하여 데이터(TXD, RXD)를 송수신하게 된다.

즉, 해당 스위칭 블록(60)은 송신 프레임 동기신호(TFS)와 송신 클럭(TCLK) 및 송신 데이터(TXD)를 서브하이웨이를 통해 디바이스 블록(70)으로 전송하게 되고, 해당 디바이스 블록(70)은 수신 프레임 동기신호(RFS)와 수신 클럭(RXLK) 및 수신 데이터(RXD)를 서브하이웨이를 통해 스위칭 블록(60)으로 전송하게 된다.

여기서, 해당 디바이스 블록(70)의 서브하이웨이 수신장치(71)는 첨부한 도면 도 5의 (가)와 같이, 스위칭 블록(60)으로부터 전송되는 송신 데이터(TXD)를 D 플립플롭(71-1)을 통해 수신할 때 송신 클럭(TCLK)을 인버터(71-2)로 반전시킨 클럭 즉, 해당 스위칭 블록(60)으로부터 전송되는 송신 클럭(TCLK)의 폴링 에지에 동기시켜 수신하게 되며, 서브하이웨이 송신장치(72)는 도 5의 (나)와 같이, 수신 데이터(RXD)를 D 플립플롭(72-1)을 통해 스위칭 블록(60)으로 송신할 때 수신 클럭(RCLK)의 라이징 에지에 동기시켜 송신하게 된다.

그리고, 해당 스위칭 블록(60)의 서브하이웨이 송신장치(61)는 첨부한 도면 도 6의 (가)와 같이, 송신 데이터(TXD)를 D 플립플롭(61-1)을 통해 디바이스 블록(70)으로 송신할 때 송신 클럭(TCLK)의 라이징 에지에 동기시켜 송신하게 되며, 서브하이웨이 수신장치(62)는 디바이스 블록(70)으로부터 전송되는 수신 데이터(RXD)를 한 프레임 지연시킨 수신 클럭(RCLK)의 라이징 에지에 동기시켜 수신하게 된다.

이때, 해당 스위칭 블록(60)의 서브하이웨이 송신장치(61)는 첨부한 도면 도 7의 (가)에 도시된 동작 타이밍도와 같이, 송신 프레임 동기신호(TFS)가 '하이'레벨인 경우 즉, 새로운 프레임이 시작되는 경우 송신 클럭(TCLK)의 라이징 에지에 동기시켜 송신 데이터(TXD)의 '비트 0(b0)'부터 차례로 송신하게 되며, 해당 스위칭 블록(60)의 서브하이웨이 수신장치(62)는 도 7의 (나)에 도시된 동작 타이밍도와 같이, 수신 프레임 동기신호(RFS)가 '하이'레벨인 경우 수신 클럭(RCLK)의 라이징 에지에 동기시켜 수신 데이터(RXD)의 '비트 0(b0)'부터 차례로 수신하게 된다.

한편, 해당 스위칭 블록(60)의 서브하이웨이 수신장치(62)에 대한 세부 구성을 보다 상세히 설명하면, 첨부한 도면 도 6의 (나)와 같이, 제1FIFO(62-1) 및 제2FIFO(62-2)와 판독 블록(62-3) 및 기록 블록(62-4)으로 이루어진다.

해당 제1FIFO(62-1) 및 제2FIFO(62-2)는 디바이스 블록(70)으로부터 전송되는 수신 데이터(RXD)를 저장하되, 해당 수신 데이터(RXD)를 기록 블록(62-4)의 제어에 따라 한 프레임 데이터 단위로 교대로 저장하게 된다.

해당 기록 블록(62-4)은 디바이스 블록(70)으로부터 전송되는 수신 프레임 동기신호(RFS)와 수신 클럭(RCLK)에 따라 제1FIFO(62-1) 및 제2FIFO(62-2)에 대한 수신 데이터(RXD) 기록을 교대로 제어하기 위해 해당 수신 데이터(RXD)가 어느 FIFO에 기록되어야 하는지를 결정하여 제어신호인 제1기록신호(Write_1) 및 제2기록신호(Write_2)를 생성함과 동시에 현재 기록 상태인 FIFO를 판독 블록(62-3)으로알리기 위한 기록선택신호(WR_select)를 생성하게 된다.

해당 판독 블록(62-3)은 송신 프레임 동기신호(TFS)와 송신 클럭(TCLK)에 따라 제1FIFO(62-1) 및 제2FIFO(62-2)로부터 교대로 판독한 수신 데이터(Data_1, Dasta_2)를 정합하되, 기록 블록(62-4)으로부터 전송되는 기록선택신호(WR_select)에 따라 현재 기록 상태가 아닌 FIFO에 대한 수신 데이터 판독을 제어하는 제1판독신호(Read_1) 및 제2판독신호(Read_2)를 생성하게 되고, 송신 프레임 동기신호(TFS)와 송신 클럭(TCLK) 및 기록선택신호(WR_select)에 따라 현재 기록 상태도 아니고 판독 상태도 아닌 FIFO(즉, 해당 수신 데이터 판독이 종료된 후, 수신 데이터 기록이 시작되기 이전 상태에 있는 FIFO)를 리셋시키기 위한 제1리셋신호(Reset_1) 및 제2리셋신호(Reset_2)를 생성하게 된다.

또한, 해당 판독 블록(62-3)의 세부 구성을 보다 상세히 설명하면, 첨부한 도면 도 8과 같이 프레임 동기신호 생성부(62-3a)와, 판독선택신호 생성부(62-3b)와, 리셋신호 생성부(62-3c)와, 판독신호 생성부(62-3d) 및 2:1 선택부(62-3e)를 구비하여 이루어지며, 이때, 각 구성부에서 생성하거나 사용하는 신호들에 대한 동작 타이밍도는 첨부한 도면 도 9와 같다.

해당 프레임 동기신호 생성부(62-3a)는 송신 클럭(TCLK)의 폴링 에지에 동기시켜 송신 프레임 동기신호(TFS)보다 반 클럭 앞선 프레임 동기신호(TFS-n)를 생성해서 판독선택신호 생성부(62-3b)로 전달하게 되는데, 이를 아래의 알고리즘으로 구현하는 경우 송신 프레임 동기신호(TFS)와 인버터(62-3f)에 의해 반전된 송신 클럭(TFS_I)을 입력받아 해당 판독 블록(62-3)에서만 사용되는 송신 프레임동기신호(TFS)를 255개의 래치를 이용하여 255.5 클럭만큼 지연된 프레임 동기신호(TFS-n)를 반전된 송신 클럭(TFS-n)의 라이징 에지에서 생성하게 된다.

Input : TFS, TCLK, RD_select-n

Output : Reset_A, Reset_B //RD_select가 '0'이면 FIFO_A가 선택됨

Function Reset_gen //Reset(리셋신호) 생성 기능

begin

if(TCLK'EVENT and TCLK==1)then //TCLK의 라이징 에지에서 동작

if(TFS==1)then //TFS가 '하이'레벨인 경우

if(RD_select-n==1)then Reset_1=0; //RD_select가 '하이'레벨이면, FIFO_1 리셋

else Reset_2=0; //RD_select가 '로우'레벨이면, FIFO_2 리셋

end if

else //단지 1클럭 동안만 '0'유지

Reset_A=1;

Reset_B=1;

end if

end

해당 판독선택신호 생성부(62-3b)는 프레임 동기신호(TFS-n)가 '하이'레벨인 경우 송신 클럭(TCLK)의 폴링 에지에 동기시켜 리셋시킬 FIFO 선택을 제어하기 위한 선택신호(RD_select-n)를 생성해서 리셋신호 생성부(62-3c)에 전달한 후, 판독할 FIFO 선택 및 판독한 수신 데이터 선택을 제어하기 위해 해당 선택신호(RD_select-n)보다 반 클럭 지연된 판독선택신호(RD_selcet)를 생성하여 판독신호 생성부(62-3d) 및 2:1 선택부(62-3e)로 전달하게 되는데, 이를 아래의 알고리즘으로 구현하게 되면, 송신 클럭(TCLK)과 프레임 동기신호(TFS-n) 및 기록선택신호(WR_select)를 입력받아 해당 프레임 동기신호(TFS-n)가 '하이'레벨인 경우 송신 클럭(TCLK)의 폴링 에지에서 기록선택신호(WR_select)와 동일한 신호 레벨의 선택신호(RD_select-n)를 생성한 후, 해당 선택신호(RD_select-n)와 동일한 신호 레벨의 판독선택신호(RD_select)를 해당 송신 클럭(TCLK)의 라이징 에지에 동기시켜 생성하게 된다.

Input : RFS, RCLK

Output : WR_select

Function WR_select //WR_select 신호를 RFS에 동기맞춰 반전시키는 기능

begin

if(RCLK'EVENT and RCLK==1)then //RCLK의 라이징 에지에서 동작

if(RFS==1)then //RFS가 '하이'레벨인 경우

WR_select=NOT(WR_select); //WR_select 신호를 반전시킴

end if

end

즉, 해당 선택신호(RD_select-n)는 프레임 동기신호(TFS-n)의 '하이'레벨에서 반전되어 리셋시킬 FIFO를 선택하는데 사용되며, 해당 판독선택신호(RD_select)는 송신 프레임 동기신호(TFS)의 '하이'레벨에서 반전되어 2:1 선택부(62-3e)와 판독할 FIFO를 선택하는데 사용된다.

해당 리셋신호 생성부(62-3c)는 송신 프레임 동기신호(TFS)가 '하이'레벨인 경우 선택신호(RD_select-n)에 따라 해당되는 리셋신호(Reset_1, Reset_2)를 송신 클럭(TCLK)의 라이징 에지에 생성하여 판독이 완료된 FIFO를 리셋시키게 되는데, 해당 FIFO의 리셋은 새로운 프레임이 시작되는 처음 한 클럭동안 수행되며, 기록 블록(62-4)에서 수신 데이터(RXD)를 기록할 때 첫번째 채널부터 해당 FIFO에 기록하여 저장하기 위한 기능으로, 이는 송신 프레임 동기신호(TFS)나 수신 프레임 동기신호(RFS)에 이상이 발생하였다가 복구되었을 때 수신 데이터 기록 및 판독 장애로 인한 연속적인 수신 데이터 손실을 방지할 수 있도록 동기를 맞추기 위한 것이다.

이러한 리셋신호 생성부(62-3c)를 아래의 알고리즘으로 구현하는 되면, 송신프레임 동기신호(TFS)와 송신 클럭(TCLK) 및 판독선택신호 생성부(62-3b)로부터 전송되는 선택신호(RD_select-n)를 입력받아 해당 송신 프레임 동기신호(TFS)가 '하이'레벨인 경우 송신 클럭(TCLK)의 라이징 에지에서 기록 대기상태인 FIFO(즉, 판독이 완료된 FIFO)의 리셋을 위한 리셋신호(Reset_1, Reset_2)를 생성하되, 해당 선택신호(RD_select-n)가 '하이'레벨인 경우 제1리셋신호(Reset_1)를 인에이블시켜 제1FIFO(62-1)를 리셋시키고, '로우'레벨인 경우 제2리셋신호(Reset_2)를 인에이블시켜 제2FIFO(62-2)를 리셋시킨다.

Input : TFS, TCLK_I //입력되는 TCLK_I는 TCLK를 반전시켜 생성한 신호

Output : TFS-n

Function TFS-n //TFS-n(프레임 동기신호) 생성 기능

signal dumm[255]; //래치 255개

begin

if(TCLK'EVENT and TCLK_I==1)then //TCLK_I의 라이징 에지에서 동작

dumm[0]=TFS; //dumm[0]는 TFS보다 반 클럭 지연됨

for(I=1;I<255;I++)

dumm[I+1]=dumm[I]; //dumm[255]는 TFS보다 255.5 클럭 지연됨

end if

TFS-n=dumm[255];

end

해당 판독신호 생성부(62-3d)는 판독선택신호 생성부(62-3b)로부터 입력받은 판독선택신호(WR_select)에 따라 해당되는 판독신호(Read_1, Read_2)를 송신 클럭(TCLK)의 라이징 에지에 생성하여 제1FIFO(62-1) 및 제2FIFO(62-2)를 교대로 판독하게 되는데, 해당 판독선택신호(WR_select)가 '하이'레벨인 경우 제2판독신호(Read_2)를 인에이블시켜 제2FIFO(62-2)로부터 수신 데이터(RXD)를 판독하게 되고, '로우'레벨인 경우 제1판독신호(Read_1)를 인에이블시켜 제1FIFO(62-1)로부터 수신 데이터(RXD)를 판독하게 된다.

예를 들어, 해당 판독 블록(62-3)에서 현재 제1판독신호(Read_1)가 인에이블되어 제1FIFO(62-1)로부터 수신 데이터(RXD)를 판독하고 있다고 가정하면, 판독선택신호(Read_1)와 선택신호(RD_select-n)는 '로우'레벨을 유지하게 되고, 해당 제1FIFO(62-1)에서 마지막 수신 데이터(RXD)인 'b255'를 판독하는 동안에 프레임 동기신호(TFS-n)는 '하이'레벨을 유지하게 되며, 해당 선택신호(RD_select-n)는 '로우'레벨에서 '하이'레벨로 반전된다.

그리고, 해당 선택신호(RD_select-n)가 '하이'레벨로 반전된 후, 반 클럭이 지나면 해당 판독선택신호(RD_select)가 '로우'레벨에서 '하이'레벨로 반전되며, 해당 판독선택신호(RD_select)가 반전됨에 따라 2:1 선택부(62-3e)에서 선택하는 데이터도 제1데이터(Data_1)에서 제2데이터(Data_2)로 변하게 된다.

즉, 해당 판독 블록(62-3)에서는 제1판독신호(Read_1)를 디스에이블시켜제1FIFO(62-1)에 대한 판독 동작을 멈추게 하고, 제2판독신호(Read_2)를 인에이블시켜 제2FIFO(62-2)로부터 수신 데이터(Data_2)를 판독하게 되고, 이때, 리셋신호 생성부(62-3c)의 동작으로 제1리셋신호(Reaet_1)가 한 클럭동안 인에이블되어 제1FIFO(62-1)를 리셋시키게 된다.

해당 2:1 선택부(62-3e)는 제1FIFO(62-1) 및 제2FIFO(62-2)로부터 판독된 수신 데이터(Data_1, Data_2) 중에서 하나의 수신 데이터를 판독선택신호(RD_select)에 따라 선택하여 D 플립플롭(62-3g)으로 전달하되, 해당 판독선택신호(RD_select)가 '하이'레벨인 경우 제2FIFO(62-2)로부터 판독된 수신 데이터(Data_2)를 선택하게 되고, '로우'레벨인 경우 제1FIFO(62-1)로부터 판독된 수신 데이터(Data_1)를 선택하게 된다.

여기서, 해당 D 플립플롭(62-3g)으로 전달된 수신 데이터(RXD_i)는 송신 클럭(TCLK)을 인버터(62-3f)로 반전시킨 클럭 즉, 해당 송신 클럭(TCLK)의 폴링 에지에 동기되어 수신된다.

한편, 해당 기록 블록(62-4)의 세부 구성을 보다 상세히 설명하면, 첨부한 도면 도 10과 같이 기록선택신호 생성부(62-4a)와 기록신호 생성부(62-4b)를 구비하여 이루어진다.

해당 기록선택신호 생성부(62-4a)는 디바이스 블록(70)으로부터 입력받은 수신 프레임 동기신호(RFS)가 '하이'레벨인 경우 수신 클럭(RCLK)의 라이징 에지에 기록선택신호(WR_select)를 반전시켜 기록신호 생성부(62-4b)에 전달하게 되는데, 이를 아래의 알고리즘으로 구현하게 되면, 해당 디바이스 블록(70)으로부터 전송되는 수신 프레임 동기신호(RFS)와 수신 클럭(RCLK)을 입력받아 해당 수신 프레임 동기신호(RFS)가 '하이'레벨인 경우 즉, 새로운 프레임이 시작되는 경우 수신 클럭(RCLK)의 라이징 에지에 소정의 기록선택신호(WR_select)를 반전시키게 된다. 즉, 도 7의 (나)에서 수신 데이터(RXD)의 'b255'와 'b0' 사이에서 기록선택신호(WR_select)의 반전이 이루어진다.

Input : TFS-n, TCLK, WR_select

Output : RD_select, RD_select-n

Function RD_select-n //RD_select-n(선택신호) 생성 기능

begin

if(TCLK'EVENT and TCLK==0)then //TCLK의 폴링 에지에서 동작

if(TFS-n==1)then //TFS-n이 '하이'레벨인 경우

RD_select-n=WR_select;

end if

end

Fuction RD_select //RD_select(판독선택신호) 생성 기능

begin

if(TCLK'EVENT and TCLK==1)then

RD_select=RD_select-n; //반 클럭만큼 지연시킴

end if

end

그리고, 해당 기록신호 생성부(62-4b)는 기록선택신호 생성부(62-4a)로부터 전송되는 기록선택신호(WR_select)를 입력받아 수신 클럭(RCLK)의 폴링 에지에서 제1FIFO(62-1) 및 제2FIFO(62-2)에 수신 데이터(RXD)를 교대로 기록하기 위한 기록신호(Write_1, Write_2)를 생성하되, 해당 기록선택신호(WR_select)가 '하이'레벨인 경우 제2기록신호(Write_2)를 인에이블시켜 제2FIFO(62-2)에 수신 데이터(RXD)를 기록하게 되고, '로우'레벨인 경우 제1기록신호(Write_1)를 인에이블시켜 제1FIFO(62-1)에 수신 데이터(RXD)를 기록하게 된다. 즉, 도 7의 (나)에서 'b0', 'b1', 'b2' 등의 수신 데이터(RXD) 중간 즉, 수신 클럭(RCLK)의 폴링 에지에서 해당되는 FIFO에 수신 데이터(RXD)를 기록하게 된다.

예를 들어, 해당 기록 블록(62-4)에서 현재 제1기록신호(Write_1)가 인에이블되어 제1FIFO(62-1)에 수신 데이터(RXD)가 기록되고 있다고 가정한 상태에서 수신 프레임 동기신호(RFS)가 입력되면, 이는 다음 프레임 데이터 즉, 수신 데이터(RXD)의 시작을 의미하는 신호이므로, 해당 기록 블록(62-4)에서는 제1기록신호(Write_1)를 디스에이블시켜 제1FIFO(62-1)에 대한 기록 동작을 멈추게 하고, 제2기록신호(Write_2)를 인에이블시켜 다음 수신 데이터(RXD)를 제2FIFO(62-2)에기록하게 된다.

그리고, 소정 시간이 경과하여 새로운 수신 프레임 동기신호(RFS)가 입력되면, 이번에는 제2기록신호(Write_2)를 디스에이블시켜 제2FIFO(62-2)에 대한 기록 동작을 멈추게 하고, 제1기록신호(Write_1)를 인에이블시켜 제1FIFO(62-1)에 새로운 수신 데이터(RXD)를 기록하게 된다.

이와 같이 구성된 본 발명에 따른 교환 시스템에서 스위칭 블록의 기록 및 판독 동작을 첨부한 도면 도 11의 타이밍도를 참조하여 설명하면 다음과 같다.

먼저, 해당 스위칭 블록(60)과 디바이스 블록(70)간의 케이블 길이에 따른 지연으로 인해 해당 스위칭 블록(60)에서의 수신 프레임 동기신호(RFS)는 송신 프레임 동기신호(TFS)보다 시간상으로 늦게 나타나며, 해당 수신 프레임 동기신호(RFS)는 기록 블록(62-4)에서, 송신 프레임 동기신호(TFS)는 판독 블록(62-3)에서 각각 사용하고 있는 상태이다.

해당 기록 블록(62-4)이 1번 프레임 데이터인 수신 데이터를 제1FIFO(62-1)에 기록하게 되고(1-0), 이때, 해당 판독 블록(62-3)은 제2FIFO(62-2)로부터 수신 데이터를 판독하고 있는 상태이므로, 해당 제2FIFO(62-2)로부터 32채널 만큼의 수신 데이터를 모두 판독한 후, 1번 프레임 데이터가 기록된 제1FIFO(62-1)를 판독하게 되며, 또한, 제2FIFO(62-2)를 리셋시키게 된다.

즉, 해당 기록 블록(62-4)은 1번 프레임 데이터를 제1FIFO(62-1)에, 2번 프레임 데이터를 제2FIFO(62-2)에, 그리고, 3번 프레임 데이터를 제1FIFO(62-1)에 번갈아가면서 기록하게 되고, 해당 판독 블록(62-3)은 어느 한 FIFO에 기록된 프레임데이터를 모두 판독한 후, 다음 프레임 데이터를 선택하기 위해 현재 기록 블록(62-4)이 기록하고 있는 FIFO를 찾게 되는데, 이때, 해당 기록 블록(62-4)이 판독 블록(62-3)으로 기록선택신호(WR_select)를 전달함으로써, 해당 기록 블록(62-4)이 현재 어느 FIFO에 프레임 데이터를 기록하고 있는지를 알 수 있게 된다.

또한, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.

이상과 같이, 본 발명은 교환 시스템에서 스위칭 블록과 디바이스 블록간을 연결하는 서브하이웨이의 케이블 길이에 따른 지연을 정확히 한 프레임이 되도록 지연시켜 해당 블록간의 클럭 및 데이터를 동기시킴으로써, 해당 스위칭 블록과 디바이스 블록간의 케이블 길이를 연장할 수 있게 됨과 동시에 해당 서브하이웨이 상의 데이터 전송 속도를 향상시킬 수 있게 된다.

Claims

스위칭 블록과 디바이스 블록간에 서브하이웨이를 통해 데이터를 송수신하는 교환 시스템에 있어서,

수신 프레임 동기신호가 '하이'레벨인 경우 상기 디바이스 블록으로부터 전송되는 수신 데이터를 한 프레임 지연시킨 수신 클럭의 라이징 에지에 동기시켜 첫번째 비트부터 차례로 수신하는 서브하이웨이 수신장치를 포함하는 것을 특징으로 하는 교환 시스템에서 서브하이웨이의 전송 지연 보상 회로.
제 1항에 있어서,

상기 서브하이웨이 수신장치는, 상기 디바이스 블록으로부터 전송되는 수신 데이터를 한 프레임 데이터 단위로 저장하는 다수개의 FIFO와; 상기 디바이스 블록으로부터 전송되는 수신 데이터 동기신호와 수신 클럭에 따라 상기 각 FIFO에 대한 수신 데이터 기록을 교대로 제어하는 기록 블록과; 송신 프레임 동기신호와 송신 클럭에 따라 상기 각 FIFO로부터 수신 데이터를 교대로 판독하기 위해 현재 기록 상태가 아닌 FIFO에 대한 수신 데이터 판독을 제어하는 판독 블록을 더 포함하는 것을 특징으로 하는 교환 시스템에서 서브하이웨이의 전송 지연 보상 회로.
제 2항에 있어서,

상기 기록 블록은, 기록선택신호를 입력받아 상기 수신 클럭의 폴링 에지에서 상기 각 FIFO에 수신 데이터를 교대로 기록하기 위한 기록신호를 생성하는 기록신호 생성부와; 상기 디바이스 블록으로부터 입력받은 수신 프레임 동기신호가 '하이'레벨인 경우 상기 수신 클럭의 라이징 에지에 기록선택신호를 반전시켜 상기 기록신호 생성부에 전달하는 기록선택신호 생성부를 더 포함하는 것을 특징으로 하는 교환 시스템에서 서브하이웨이의 전송 지연 보상 회로.
제 2항에 있어서,

상기 판독 블록은, 상기 송신 클럭의 폴링 에지에 동기시켜 송신 프레임 동기신호보다 반 클럭 앞선 프레임 동기신호를 생성하는 프레임 동기신호 생성부와; 상기 각 FIFO로부터 판독된 수신 데이터 중에서 하나의 수신 데이터를 판독선택신호에 따라 선택하여 D 플립플롭으로 전달하는 2:1 선택부와; 상기 판독선택신호 생성부로부터 입력받은 판독선택신호에 따라 해당되는 판독신호를 상기 송신 클럭의 라이징 에지에 생성하여 상기 각 FIFO를 교대로 판독하게 하는 판독신호 생성부와; 상기 프레임 동기신호가 '하이'레벨에서 '로우'레벨로 반전되는 경우 상기 송신 클럭의 라이징 에지에 동기시켜 판독할 FIFO 선택 및 판독한 수신 데이터 선택을 제어하기 위한 판독선택신호를 생성하여 상기 판독신호 생성부 및 2:1 선택부로 전달하는 판독선택신호 생성부를 더 포함하는 것을 특징으로 하는 교환 시스템에서 서브하이웨이의 전송 지연 보상 회로.
제 4항에 있어서,

상기 송신 프레임 동기신호가 '하이'레벨인 경우 상기 판독선택신호 생성부로부터 전달되는 선택신호에 따라 해당되는 리셋신호를 상기 송신 클럭의 라이징 에지에 생성하여 판독이 완료된 FIFO를 리셋시키는 리셋신호 생성부를 더 포함하는 것을 특징으로 하는 교환 시스템에서 서브하이웨이의 전송 지연 보상 회로.
제 4항 또는 5항에 있어서,

상기 판독선택신호 생성부는, 상기 프레임 동기신호가 '하이'레벨인 경우 상기 송신 클럭의 폴링 에지에 동기시켜 리셋시킬 FIFO 선택을 제어하기 위한 선택신호를 생성한 후, 판독할 FIFO 선택 및 판독한 수신 데이터 선택을 제어하기 위해 상기 선택신호보다 반 클럭 지연된 판독선택신호를 생성하는 것을 특징으로 하는 교환 시스템에서 서브하이웨이의 전송 지연 보상 회로.
제 6항에 있어서,

상기 리셋신호는, 리셋시킬 FIFO 선택을 제어하기 위해 송신 프레임 동기신호의 '하이'레벨에서 반전되되, 기록선택신호와 동일한 신호 레벨로 반전되는 것을 특징으로 하는 교환 시스템에서 서브하이웨이의 전송 지연 보상 회로.
제 6항에 있어서,

상기 판독선택신호는, 2:1 선택부와 판독할 FIFO를 선택하기 위해 송신 프레임 동기신호의 '하이'레벨에서 반전되되, 상기 선택신호와 동일한 신호 레벨로 반전되는 것을 특징으로 하는 교환 시스템에서 서브하이웨이의 전송 지연 보상 회로.
제 4항에 있어서,

상기 프레임 동기신호 생성부는, 송신 프레임 동기신호를 255개의 래치를 이용하여 255.5 클럭만큼 지연한 프레임 동기신호를 인버터에 의해 반전된 송신 클럭의 라이징 에지에서 생성하는 것을 특징으로 하는 교환 시스템에서 서브하이웨이의 전송 지연 보상 회로.