JP2600509B2 - ディジタル無線伝送方式 - Google Patents
ディジタル無線伝送方式Info
- Publication number
- JP2600509B2 JP2600509B2 JP3057416A JP5741691A JP2600509B2 JP 2600509 B2 JP2600509 B2 JP 2600509B2 JP 3057416 A JP3057416 A JP 3057416A JP 5741691 A JP5741691 A JP 5741691A JP 2600509 B2 JP2600509 B2 JP 2600509B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- frame data
- data
- frame
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 title claims description 25
- 238000003780 insertion Methods 0.000 claims description 6
- 230000037431 insertion Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/076—Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0028—Local loop
- H04J2203/003—Medium of transmission, e.g. fibre, cable, radio
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
- Radio Relay Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ディジタル無線伝送方
式に関する。ディジタル無線伝送方式では、受信側にフ
レーム同期用信号、補助信号及び制御信号等を送信する
ために、送信側で入力フレームデータに速度変換を行う
ことによってパルス挿入を行っている。しかし、入力フ
レームデータのフォーマットと、速度変換後の無線フレ
ームデータのフォーマットとの間に互換性を持たせてい
ない場合、中継器等によって無線フレームデータから入
力フレームデータを再生することは出来ない。これは、
NNI(Network Node Interfac
e)に対応したディジタル無線伝送システムを構成する
場合においても同様である。そこで、速度変換を行った
後の無線フレームデータに中継器等によってアクセス
し、変換を行う前の入力フレームデータを再生すること
ができるディジタル無線伝送方式が要望されている。
式に関する。ディジタル無線伝送方式では、受信側にフ
レーム同期用信号、補助信号及び制御信号等を送信する
ために、送信側で入力フレームデータに速度変換を行う
ことによってパルス挿入を行っている。しかし、入力フ
レームデータのフォーマットと、速度変換後の無線フレ
ームデータのフォーマットとの間に互換性を持たせてい
ない場合、中継器等によって無線フレームデータから入
力フレームデータを再生することは出来ない。これは、
NNI(Network Node Interfac
e)に対応したディジタル無線伝送システムを構成する
場合においても同様である。そこで、速度変換を行った
後の無線フレームデータに中継器等によってアクセス
し、変換を行う前の入力フレームデータを再生すること
ができるディジタル無線伝送方式が要望されている。
【0002】
【従来の技術】図5は従来のディジタル無線伝送方式に
よる送信部の構成を示すブロック図である。
よる送信部の構成を示すブロック図である。
【0003】このディジタル無線伝送方式による送信部
は、8並列の入力データに、速度変換によるパルス挿入
を行って8並列の出力データとして出力し、この出力デ
ータを中継器等へ無線伝送するものである。
は、8並列の入力データに、速度変換によるパルス挿入
を行って8並列の出力データとして出力し、この出力デ
ータを中継器等へ無線伝送するものである。
【0004】この図において、1は6進カウンタによる
書込みカウンタである。この書込みカウンタ1は、入力
される書込みクロックWCKを6分周して、この6分周
したクロックを書込みパルスWPとしてエラスティック
メモリ2へ出力する。
書込みカウンタである。この書込みカウンタ1は、入力
される書込みクロックWCKを6分周して、この6分周
したクロックを書込みパルスWPとしてエラスティック
メモリ2へ出力する。
【0005】エラスティックメモリ2は第5図(a)に
示すNNIで規定されたフォーマットの入力フレームデ
ータIFDを記憶するメモリであり、8ビット×6で構
成されている。そして、このエラスティックメモリ2
は、書込みパルスWPによって、入力フレームデータI
FDを取り込んで記憶し、読み出しパルスRPによって
その記憶したデータを出力する。この出力されたデータ
は速度変換が行われたデータとなる。
示すNNIで規定されたフォーマットの入力フレームデ
ータIFDを記憶するメモリであり、8ビット×6で構
成されている。そして、このエラスティックメモリ2
は、書込みパルスWPによって、入力フレームデータI
FDを取り込んで記憶し、読み出しパルスRPによって
その記憶したデータを出力する。この出力されたデータ
は速度変換が行われたデータとなる。
【0006】ここで、図6(a)に示す入力フレームデ
ータIFDについて説明する。このデータIFDは、8
ビットのパラレルデータであり、かつ1フレームが24
30ビットから構成されており、1フレームは8KHz
の周波数を有している。また、1フレームは9つのサブ
フレーム1row〜9rowで構成されており、各サブ
フレーム1row〜9rowは、それぞれ斜線で示す9
ビットのオーバーヘッド部Oと261ビットのペイロー
ド部Pとから構成されている。オーバーヘッド部Oには
保守信号等が挿入され、ペイロード部Pには所望の通信
情報が挿入されている。
ータIFDについて説明する。このデータIFDは、8
ビットのパラレルデータであり、かつ1フレームが24
30ビットから構成されており、1フレームは8KHz
の周波数を有している。また、1フレームは9つのサブ
フレーム1row〜9rowで構成されており、各サブ
フレーム1row〜9rowは、それぞれ斜線で示す9
ビットのオーバーヘッド部Oと261ビットのペイロー
ド部Pとから構成されている。オーバーヘッド部Oには
保守信号等が挿入され、ペイロード部Pには所望の通信
情報が挿入されている。
【0007】次に図5に戻って説明を行う。エラスティ
ックメモリ2に入力される読み出しパルスRPは、6進
カウンタによる読み出しカウンタ3から出力される。こ
の読み出しカウンタ3は、読み出しクロックRCKと、
この読み出しクロックRCKがタイミング発生部4に入
力されることによって、その発生部4から出力されるク
ロックインヒビット制御パルスIPとを取り込んで、読
み出しパルスRPを出力する。
ックメモリ2に入力される読み出しパルスRPは、6進
カウンタによる読み出しカウンタ3から出力される。こ
の読み出しカウンタ3は、読み出しクロックRCKと、
この読み出しクロックRCKがタイミング発生部4に入
力されることによって、その発生部4から出力されるク
ロックインヒビット制御パルスIPとを取り込んで、読
み出しパルスRPを出力する。
【0008】クロックインヒビット制御パルスIPは、
読み出しクロックRCKによって、エラスティックメモ
リ2に記憶されたデータを読み出して、出力フレームデ
ータOFDとして出力する際に、その出力フレームデー
タOFDに空ビットを形成するためのものである。つま
り、これは図6(b)に示す無線フレームデータRFD
のフォーマットから分かるように、270ビットの各サ
ブフレーム#1〜#8の後に、それぞれ1ビットのスロ
ット(空ビット)STを形成するものである。更に、こ
のスロットSTには、パルス挿入部5(図5)によって
補助信号Sが挿入され、これによって無線フレームデー
タRFDが形成されることになる。そして、このように
して形成された無線フレームデータRFDが図示せぬ中
継器等に出力される。
読み出しクロックRCKによって、エラスティックメモ
リ2に記憶されたデータを読み出して、出力フレームデ
ータOFDとして出力する際に、その出力フレームデー
タOFDに空ビットを形成するためのものである。つま
り、これは図6(b)に示す無線フレームデータRFD
のフォーマットから分かるように、270ビットの各サ
ブフレーム#1〜#8の後に、それぞれ1ビットのスロ
ット(空ビット)STを形成するものである。更に、こ
のスロットSTには、パルス挿入部5(図5)によって
補助信号Sが挿入され、これによって無線フレームデー
タRFDが形成されることになる。そして、このように
して形成された無線フレームデータRFDが図示せぬ中
継器等に出力される。
【0009】
【発明が解決しようとする課題】ところで、上述したデ
ィジタル無線伝送方式においては、図6(a)に示す入
力フレームデータIFDを速度変換し、これにパルス挿
入を行って図6(b)に示す無線フレームデータRFD
に変換した場合、入力フレームデータIFDのフレーム
位相と無線フレームデータRFDのフレーム位相との位
相合わせが行われておらず、また、速度変換後の無線フ
レームデータRFDにおいてはビット幅がやや狭くなっ
ていることから、入力フレームデータIFDの1フレー
ムが2430ビットであるのに対して、無線フレームデ
ータRFDの1フレームが2160ビットとなり、双方
のデータのフレーム周期が異なったものとなる。つま
り、入力フレームデータIFDと無線フレームデータR
FDのフレーム周期が不一致となるため、無線フレーム
データRFDから入力フレームデータIFDを再生する
ことができないといった問題があった。
ィジタル無線伝送方式においては、図6(a)に示す入
力フレームデータIFDを速度変換し、これにパルス挿
入を行って図6(b)に示す無線フレームデータRFD
に変換した場合、入力フレームデータIFDのフレーム
位相と無線フレームデータRFDのフレーム位相との位
相合わせが行われておらず、また、速度変換後の無線フ
レームデータRFDにおいてはビット幅がやや狭くなっ
ていることから、入力フレームデータIFDの1フレー
ムが2430ビットであるのに対して、無線フレームデ
ータRFDの1フレームが2160ビットとなり、双方
のデータのフレーム周期が異なったものとなる。つま
り、入力フレームデータIFDと無線フレームデータR
FDのフレーム周期が不一致となるため、無線フレーム
データRFDから入力フレームデータIFDを再生する
ことができないといった問題があった。
【0010】これは、例えば無線フレームデータRFD
を中継器で受信した場合に、元のNNIで規定されたフ
ォーマットの入力フレームデータIFDのオーバヘッド
部Oにアクセスすることができず、それを再生すること
ができないといったことである。
を中継器で受信した場合に、元のNNIで規定されたフ
ォーマットの入力フレームデータIFDのオーバヘッド
部Oにアクセスすることができず、それを再生すること
ができないといったことである。
【0011】本発明は、このような点に鑑みてなされた
ものであり、速度変換によるパルス挿入後の無線フレー
ムデータから変換前のフレームデータを再生することが
できるディジタル無線伝送方式を提供することを目的と
している。
ものであり、速度変換によるパルス挿入後の無線フレー
ムデータから変換前のフレームデータを再生することが
できるディジタル無線伝送方式を提供することを目的と
している。
【0012】
【課題を解決するための手段】図1は本発明の原理図で
ある。図中、10は書込み手段であり、入力されるフレ
ーム位置パルスFPの制御により書込みクロックWCK
を所望分周し、書込みパルスWP1として出力する。
ある。図中、10は書込み手段であり、入力されるフレ
ーム位置パルスFPの制御により書込みクロックWCK
を所望分周し、書込みパルスWP1として出力する。
【0013】11は記憶手段であり、入力フレームデー
タIFD及びフレーム位置パルスFPを、書込みパルス
WP1によって一旦記憶し、また、読み出し手段12か
ら出力される読み出しパルスRP1によって、その一旦
記憶されたデータが読み出される。
タIFD及びフレーム位置パルスFPを、書込みパルス
WP1によって一旦記憶し、また、読み出し手段12か
ら出力される読み出しパルスRP1によって、その一旦
記憶されたデータが読み出される。
【0014】13はタイミング発生手段であり、記憶手
段11から出力されるフレーム位置パルスFPによって
制御され、かつ読み出しクロックRCKが供給されるこ
とによって制御パルスIP1を出力する。読み出し手段
12は、この制御パルスIP1の制御により読み出しク
ロックRCKを、書込み手段10の行う分周と同分周
し、読み出しパルスRP1として出力する。
段11から出力されるフレーム位置パルスFPによって
制御され、かつ読み出しクロックRCKが供給されるこ
とによって制御パルスIP1を出力する。読み出し手段
12は、この制御パルスIP1の制御により読み出しク
ロックRCKを、書込み手段10の行う分周と同分周
し、読み出しパルスRP1として出力する。
【0015】そして、この読み出しパルスRP1によっ
て、該記憶手段11からフレーム位置パルスFPが読み
出されると共に、入力フレームデータIFDが速度変換
され、かつ所望ビットのパルスが追加された無線フレー
ムデータRFDaとして読み出されて出力(送信)され
るようになっている。
て、該記憶手段11からフレーム位置パルスFPが読み
出されると共に、入力フレームデータIFDが速度変換
され、かつ所望ビットのパルスが追加された無線フレー
ムデータRFDaとして読み出されて出力(送信)され
るようになっている。
【0016】
【作用】本発明によれば、フレーム位置パルスFPによ
り位相制御される書込み手段10によって書込みクロッ
クWCKが所望分周され、書込みパルスWP1として出
力される。この書込みパルスWP1によって、入力フレ
ームデータIFD及びフレーム位置パルスFPが記憶手
段11に記憶される。そして、読み出しパルスRP1に
より、記憶手段11から読み出されたフレーム位置パル
スFPによって、タイミング発生手段13の位相制御が
行われ、かつ読み出しクロックRCKが供給されること
によって、タイミング発生手段13から読み出し手段1
2へ制御パルスIP1が出力される。
り位相制御される書込み手段10によって書込みクロッ
クWCKが所望分周され、書込みパルスWP1として出
力される。この書込みパルスWP1によって、入力フレ
ームデータIFD及びフレーム位置パルスFPが記憶手
段11に記憶される。そして、読み出しパルスRP1に
より、記憶手段11から読み出されたフレーム位置パル
スFPによって、タイミング発生手段13の位相制御が
行われ、かつ読み出しクロックRCKが供給されること
によって、タイミング発生手段13から読み出し手段1
2へ制御パルスIP1が出力される。
【0017】即ち、この制御パルスIP1が、読み出し
カウンタ12の動作位相を制御することになり。また、
この制御に基づく分周によって読み出しパルスRP1が
出力される。この読み出しパルスRP1により記憶手段
12から入力フレームデータIFDが読み出されると、
その制御パルスIP1のタイミングによって、入力フレ
ームデータIFDに所望ビットのパルスが追加され、速
度変換が行われた無線フレームデータRFDaとして出
力される。
カウンタ12の動作位相を制御することになり。また、
この制御に基づく分周によって読み出しパルスRP1が
出力される。この読み出しパルスRP1により記憶手段
12から入力フレームデータIFDが読み出されると、
その制御パルスIP1のタイミングによって、入力フレ
ームデータIFDに所望ビットのパルスが追加され、速
度変換が行われた無線フレームデータRFDaとして出
力される。
【0018】このようにして出力された無線フレームデ
ータRFDaと入力フレームデータIFDとのフレーム
位相は一致する。これは、記憶手段11への入力フレー
ムデータIFDの書き込みが、フレーム位置パルスFP
に基づく書込みパルスWP1によって行われ、また、記
憶手段11からの読み出しが、同フレーム位置パルスF
Pに基づく読み出しパルスRP1によって行われること
になるからである。
ータRFDaと入力フレームデータIFDとのフレーム
位相は一致する。これは、記憶手段11への入力フレー
ムデータIFDの書き込みが、フレーム位置パルスFP
に基づく書込みパルスWP1によって行われ、また、記
憶手段11からの読み出しが、同フレーム位置パルスF
Pに基づく読み出しパルスRP1によって行われること
になるからである。
【0019】従って、上述の無線フレームデータRFD
aを受信すれば無線フレームデータRFDaから入力フ
レームデータにアクセスしてそれを容易に再生すること
ができる。
aを受信すれば無線フレームデータRFDaから入力フ
レームデータにアクセスしてそれを容易に再生すること
ができる。
【0020】
【実施例】以下、図面を参照して本発明の一実施例につ
いて説明する。図2は本発明の第1の実施例によるディ
ジタル無線伝送方式による送信部の構成を示すブロック
図である。
いて説明する。図2は本発明の第1の実施例によるディ
ジタル無線伝送方式による送信部の構成を示すブロック
図である。
【0021】図2において、10は6進カウンタによる
書込みカウンタであり、入力される書込みクロックWC
Kを6分周して、1ビットづつ遅延した6系列の書込み
パルスWP1を出力する。また、この書込みカウンタ1
0は、フレーム位置パルスFPによって、その動作位相
が制御される。
書込みカウンタであり、入力される書込みクロックWC
Kを6分周して、1ビットづつ遅延した6系列の書込み
パルスWP1を出力する。また、この書込みカウンタ1
0は、フレーム位置パルスFPによって、その動作位相
が制御される。
【0022】11は9ビット×6ビット構成のエラステ
ィックメモリであり、図4(a)に示す入力フレームデ
ータIFDとフレーム位置パルスFPとが書込みクロッ
クWCKによって書き込まれて記憶される。但し、前記
入力フレームデータIFDは図6(a)に示すデータI
FDと同じものである。
ィックメモリであり、図4(a)に示す入力フレームデ
ータIFDとフレーム位置パルスFPとが書込みクロッ
クWCKによって書き込まれて記憶される。但し、前記
入力フレームデータIFDは図6(a)に示すデータI
FDと同じものである。
【0023】12は6進カウンタによる読み出しカウン
タであり、入力される読み出しクロックRCKを6分周
して、6系列の読み出しパルスRP1を発生する。この
読み出しパルスRP1によってエラスティックメモリ1
1に記憶されたデータが読み出される。この読み出し時
にエラスティックメモリ11から読み出されたフレーム
位置パルスFPは、タイミング発生部13に入力され、
タイミング発生部13の動作位相を制御する。即ち、タ
イミング発生部13から読み出しカウンタ12へ出力さ
れるクロックインヒビット制御パルスIP1は、読み出
しカウンタ12の動作位相を制御することになり、ま
た、読み出しクロックRCKによるエラスティックメモ
リ2からの出力フレームデータOFD1の読み出しの際
に、その出力フレームデータOFD1に空ビット(1ビ
ットのスロットST)を形成することになる。
タであり、入力される読み出しクロックRCKを6分周
して、6系列の読み出しパルスRP1を発生する。この
読み出しパルスRP1によってエラスティックメモリ1
1に記憶されたデータが読み出される。この読み出し時
にエラスティックメモリ11から読み出されたフレーム
位置パルスFPは、タイミング発生部13に入力され、
タイミング発生部13の動作位相を制御する。即ち、タ
イミング発生部13から読み出しカウンタ12へ出力さ
れるクロックインヒビット制御パルスIP1は、読み出
しカウンタ12の動作位相を制御することになり、ま
た、読み出しクロックRCKによるエラスティックメモ
リ2からの出力フレームデータOFD1の読み出しの際
に、その出力フレームデータOFD1に空ビット(1ビ
ットのスロットST)を形成することになる。
【0024】ところで、このようにして出力される出力
フレームデータOFD1は、速度変換が行われたもので
あるが、そのフレーム位相は、入力フレームデータIF
Dのフレーム位相と一致していることになる。なぜなら
ば、上述したように、エラスティックメモリ11への入
力フレームデータIFDの書き込みは、フレーム位置パ
ルスFPに基づく書込みパルスWP1によって行われ、
また、エラスティックメモリ11からの読み出しは、同
フレーム位置パルスFPに基づく読み出しパルスRP1
によって行われることになるからである。
フレームデータOFD1は、速度変換が行われたもので
あるが、そのフレーム位相は、入力フレームデータIF
Dのフレーム位相と一致していることになる。なぜなら
ば、上述したように、エラスティックメモリ11への入
力フレームデータIFDの書き込みは、フレーム位置パ
ルスFPに基づく書込みパルスWP1によって行われ、
また、エラスティックメモリ11からの読み出しは、同
フレーム位置パルスFPに基づく読み出しパルスRP1
によって行われることになるからである。
【0025】即ち、その後、パルス挿入部14によって
スロットSTに補助信号S1が挿入され、これによって
図4(b)に示す1フレームが2439ビットの無線フ
レームデータRFD1が形成された場合、この無線フレ
ームデータRFD1と、入力フレームデータIFDとの
フレーム位相は一致していることになる。
スロットSTに補助信号S1が挿入され、これによって
図4(b)に示す1フレームが2439ビットの無線フ
レームデータRFD1が形成された場合、この無線フレ
ームデータRFD1と、入力フレームデータIFDとの
フレーム位相は一致していることになる。
【0026】従って、このようにして出力される無線フ
レームデータRFD1を中継器等で受信すれば、図4
(a)に示すように、そのオーバヘッド部O及びペイロ
ード部Pに容易にアクセスして入力フレームデータを再
生することが可能となる。
レームデータRFD1を中継器等で受信すれば、図4
(a)に示すように、そのオーバヘッド部O及びペイロ
ード部Pに容易にアクセスして入力フレームデータを再
生することが可能となる。
【0027】また、第1の実施例においてはフレーム位
置パルスFPを入力する構成になっているが図3に示す
第2の実施例のようにフレーム同期部15を備え、これ
に書込みクロックWCKと入力フレームデータIFDを
入力することによりフレーム同期を確立し、フレーム位
置パルスFPをエラスティックメモリ11に供給するよ
う構成することが出来る。本実施例においては第1の実
施例と比較して入力の接続を1本減ずる効果がある。
置パルスFPを入力する構成になっているが図3に示す
第2の実施例のようにフレーム同期部15を備え、これ
に書込みクロックWCKと入力フレームデータIFDを
入力することによりフレーム同期を確立し、フレーム位
置パルスFPをエラスティックメモリ11に供給するよ
う構成することが出来る。本実施例においては第1の実
施例と比較して入力の接続を1本減ずる効果がある。
【0028】
【発明の効果】以上説明したように、本発明によれば、
速度変換によるパルス挿入後の無線フレームデータから
変換前の入力フレームデータを容易に再生することがで
きる効果がある。
速度変換によるパルス挿入後の無線フレームデータから
変換前の入力フレームデータを容易に再生することがで
きる効果がある。
【図1】本発明の原理図である。
【図2】本発明の一実施例によるディジタル無線伝送方
式による送信部の構成を示すブロック図である。
式による送信部の構成を示すブロック図である。
【図3】本発明の第2の実施例によるディジタル無線伝
送方式による送信部の構成を示すブロック図である。
送方式による送信部の構成を示すブロック図である。
【図4】(a)はNNIの規格による入力フレームデー
タの構成を示す図、 (b)は図2に示すディジタル無線伝送方式による送信
部から送信される無線フレームデータの構成を示す図で
ある。
タの構成を示す図、 (b)は図2に示すディジタル無線伝送方式による送信
部から送信される無線フレームデータの構成を示す図で
ある。
【図5】従来のディジタル無線伝送方式による送信部の
構成を示すブロック図、
構成を示すブロック図、
【図6】(a)は入力フレームデータの構成を示す図、 (b)は図4に示すディジタル無線伝送方式による送信
部から送信される無線フレームデータの構成を示す図で
ある。
部から送信される無線フレームデータの構成を示す図で
ある。
10 書込み手段 11 記憶手段 12 読み出し手段 13 タイミング発生手段 14 パルス挿入部 15 フレーム同期部 WCK 書込みクロック FP フレーム位置パルス IFD 入力フレームデータ RCK 読み出しクロック WP1 書込みパルス RP1 読み出しパルス IP1 制御パルス RFDa 無線フレームデータ
Claims (2)
- 【請求項1】 オーバヘッド部及びペイロード部を含む
入力フレームデータに速度変換を行って所望ビットのパ
ルスが追加された無線フレームデータとして送信するデ
ィジタル無線伝送方式において、 フレーム位置パルスの制御により書込みクロックを所望
分周して、書込みパルスとして出力する書込み手段と、 前記入力フレームデータ及び該フレーム位置パルスを該
書込みパルスによって一旦記憶するとともに、読み出し
パルスによって入力フレームデータ及びフレーム位置パ
ルスを読みだす記憶手段と、 該記憶手段から出力されるフレーム位置パルスによって
制御され、かつ読み出しクロックが供給されることによ
って制御パルスを出力するタイミング発生手段と、 該読み出しクロックを前記書込み手段の行う分周と同分
周して、読み出しパルスとして出力するとともに、前記
タイミング発生手段からの制御パルスが入力すると読み
出しパルスの出力をインヒビット制御する読み出し手段
と、 前記記憶手段から出力される入力フレームデータを入力
し、前記タイミング発生手段からの制御パルスに応じて
無線フレームとして必要な所望ビットを入力フレームデ
ータに挿入して出力する挿入手段と、 を有し、所望ビットとオーバヘッド部が所定の位相関係
にある無線フレームデータを送信する無線伝送方式。 - 【請求項2】 前記書込みクロックと前記入力フレーム
データを入力し、フレーム同期を確立して前記フレーム
位置パルスを前記記憶手段に供給するフレーム同期部を
更に有するディジタル無線伝送方式。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3057416A JP2600509B2 (ja) | 1990-09-05 | 1991-03-20 | ディジタル無線伝送方式 |
US07/754,449 US5329557A (en) | 1990-09-05 | 1991-09-03 | Digital data radio transmission system |
CA002050656A CA2050656C (en) | 1990-09-05 | 1991-09-04 | Digital data radio transmission system |
EP91115002A EP0475276B1 (en) | 1990-09-05 | 1991-09-05 | Pulse stuffing system |
DE69127328T DE69127328T2 (de) | 1990-09-05 | 1991-09-05 | Pulsstopfsystem |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2-233369 | 1990-09-05 | ||
JP23336990 | 1990-09-05 | ||
JP3057416A JP2600509B2 (ja) | 1990-09-05 | 1991-03-20 | ディジタル無線伝送方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04212538A JPH04212538A (ja) | 1992-08-04 |
JP2600509B2 true JP2600509B2 (ja) | 1997-04-16 |
Family
ID=26398457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3057416A Expired - Fee Related JP2600509B2 (ja) | 1990-09-05 | 1991-03-20 | ディジタル無線伝送方式 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5329557A (ja) |
EP (1) | EP0475276B1 (ja) |
JP (1) | JP2600509B2 (ja) |
CA (1) | CA2050656C (ja) |
DE (1) | DE69127328T2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69329310T2 (de) * | 1992-05-29 | 2001-01-18 | Nec Corp | SDH Funkkommunikationssystem und Sende-/Empfangseinrichtung hierzu |
US5687200A (en) * | 1995-02-17 | 1997-11-11 | Maxtec International Corporation | System for synchronizing distorted data in a data communication system |
US5872822A (en) * | 1995-10-26 | 1999-02-16 | Mcdata Corporation | Method and apparatus for memory sequencing |
US6389553B1 (en) * | 1998-05-26 | 2002-05-14 | Nortel Networks Limited | Redundant link delay maintenance circuit and method |
KR100306758B1 (ko) * | 1999-12-06 | 2001-10-17 | 윤종용 | 레이저 빔 프린터의 레이저 스캐닝 유니트 컨트롤러 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2269246B1 (ja) * | 1974-04-25 | 1976-12-17 | Cit Alcatel | |
US5146477A (en) * | 1987-03-17 | 1992-09-08 | Antonio Cantoni | Jitter control in digital communication links |
ATE90490T1 (de) * | 1987-03-17 | 1993-06-15 | Antonio Cantoni | Jitterregelung in digitalen uebertragungsstrecken. |
US4823365A (en) * | 1988-06-28 | 1989-04-18 | Honeywell, Inc. | Synchronization method and elastic buffer circuit |
JP2874889B2 (ja) * | 1989-04-14 | 1999-03-24 | 株式会社日立製作所 | ポインタ変換によるフレーム位相同期方法およびその回路 |
US4928275A (en) * | 1989-05-26 | 1990-05-22 | Northern Telecom Limited | Synchronization of asynchronous data signals |
US4965884A (en) * | 1989-11-22 | 1990-10-23 | Northern Telecom Limited | Data alignment method and apparatus |
JP2675415B2 (ja) * | 1989-12-04 | 1997-11-12 | 株式会社日立製作所 | タイミング整合回路 |
-
1991
- 1991-03-20 JP JP3057416A patent/JP2600509B2/ja not_active Expired - Fee Related
- 1991-09-03 US US07/754,449 patent/US5329557A/en not_active Expired - Lifetime
- 1991-09-04 CA CA002050656A patent/CA2050656C/en not_active Expired - Fee Related
- 1991-09-05 DE DE69127328T patent/DE69127328T2/de not_active Expired - Fee Related
- 1991-09-05 EP EP91115002A patent/EP0475276B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0475276A3 (en) | 1993-03-17 |
DE69127328D1 (de) | 1997-09-25 |
EP0475276A2 (en) | 1992-03-18 |
DE69127328T2 (de) | 1998-01-15 |
US5329557A (en) | 1994-07-12 |
JPH04212538A (ja) | 1992-08-04 |
EP0475276B1 (en) | 1997-08-20 |
CA2050656A1 (en) | 1992-03-06 |
CA2050656C (en) | 1994-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4543652A (en) | Time-division switching unit | |
JP2591295B2 (ja) | フレーム位相同期方式 | |
JP2600509B2 (ja) | ディジタル無線伝送方式 | |
JP2786170B2 (ja) | フレームデータ変換回路 | |
CA2021348C (en) | Elastic store memory circuit | |
US4635248A (en) | Start-stop synchronous data transmission system with a reduced redundancy | |
JPH0750648A (ja) | 多チャンネル非同期信号多重伝送装置 | |
JPS5821964A (ja) | フアクシミリ通信方式 | |
JP2834145B2 (ja) | パケット位相同期回路およびパケット位相同期方法 | |
JP3001311B2 (ja) | データ通信処理回路 | |
JP2594765B2 (ja) | 時分割多重回路 | |
JP2962288B2 (ja) | ディジタルコードレス電話機 | |
JP2548709B2 (ja) | 多重フレ−ムアライナ | |
JP2672737B2 (ja) | マルチフレーム同期回路の制御方法 | |
SU1631738A1 (ru) | Устройство синхронизации | |
JP2611643B2 (ja) | 同期データ信号送受信装置 | |
JP2776133B2 (ja) | 送端切替方式 | |
JPH0714155B2 (ja) | Pcm端局装置 | |
JPH0756962B2 (ja) | データ通信システム | |
JPH036139A (ja) | 時間軸圧縮動作回路 | |
JPH0636493B2 (ja) | 遅延等化回路 | |
JPH1175276A (ja) | 時間スイッチ | |
KR20010065076A (ko) | 교환 시스템에서 서브하이웨이의 전송 지연 보상 회로 | |
JPH0453138B2 (ja) | ||
JPS636184B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961119 |
|
LAPS | Cancellation because of no payment of annual fees |